JP2005043804A - 表示装置、アクティブマトリクス基板、及び電子機器 - Google Patents

表示装置、アクティブマトリクス基板、及び電子機器 Download PDF

Info

Publication number
JP2005043804A
JP2005043804A JP2003280075A JP2003280075A JP2005043804A JP 2005043804 A JP2005043804 A JP 2005043804A JP 2003280075 A JP2003280075 A JP 2003280075A JP 2003280075 A JP2003280075 A JP 2003280075A JP 2005043804 A JP2005043804 A JP 2005043804A
Authority
JP
Japan
Prior art keywords
input terminal
region
conductive layer
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003280075A
Other languages
English (en)
Inventor
Takumi Seki
▲琢▼巳 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003280075A priority Critical patent/JP2005043804A/ja
Publication of JP2005043804A publication Critical patent/JP2005043804A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】 優れた実装信頼性を有する入力端子を備えた表示装置、並びにアクティブマトリクス基板を提供する。
【解決手段】 信号配線3,6を介してTFTに接続され、外部機器との接続部を成す入力端子202が設けられた端子領域211において、前記入力端子202が、金属層202aと、その上に形成された透明導電層202bとの積層構造を有するとともに、複数の絶縁膜12,2,4が積層されてなる領域の平坦面上に形成されている構成とした。
【選択図】 図3

Description

本発明は、表示装置、アクティブマトリクス基板、及び電子機器に関するものである。
液晶装置やEL(エレクトロルミネッセンス)装置等の表示装置では、通常、外部の制御回路への接続や電子機器等への接続のため入力端子が、主に基板辺端部に設けられている。この入力端子においては、外部機器への確実な接続を行うために、高い信頼性が要求され、係る信頼性を確保すべく種々の提案が成されている。
例えば、特許文献1には、入力端子間のリークを防止する目的で、入力端子間の領域に層間絶縁膜あるいは厚膜絶縁膜の一部を用いて形成された区画部材を設けることが開示されている。
特許文献2では、入力端子の汚染や腐食を防止するために、コンタクトホールを介して信号配線の端部と、入力端子を成す導電膜とを接続する構成が開示されている。
特開2000−180890号公報 特開2002−189226号公報
入力端子の信頼性を確保するためには、入力端子間のリーク(ショート)を防止すること、及び表示装置の製造工程や使用環境において腐食等に対する耐性を有していることに加え、実装信頼性も要求される。すなわち、係る入力端子への外部機器端子の接続を容易かつ確実に行えることが要求される。
上記特許文献1、及び特許文献2に記載の構成によれば、上記端子間のリーク、あるいは端子の腐食については防止効果が望める。しかしながら、特許文献1に記載の構成では、端子間のリークを防止するために設けた部材による段差が生じ、また、特許文献2に記載の構成でも、信号配線と接続するためのコンタクトホールを入力端子の平面領域内に設ける結果、端子表面に段差が生じる。そのため、これらの文献に記載の技術では、実装信頼性の点では不十分なものとならざるを得ない。
本発明は、上記従来技術の問題点に鑑み成されたものであって、優れた実装信頼性を有する入力端子を備えた表示装置、並びにアクティブマトリクス基板を提供することを目的としている。
本発明の表示装置は、上記課題を解決するために、表示電極群と、該表示電極群に表示信号電圧を供給するスイッチング素子群とが設けられた表示領域と、前記スイッチング素子群に信号配線群を介して接続されて外部機器との接続部を成す入力端子群が設けられた端子領域とを基材上に備えた表示装置において、前記端子領域の入力端子が、第1導電層と、該第1導電層上に形成された第2導電層との積層構造を有し、前記基板上の複数の絶縁膜が積層されてなる領域の平坦面上に形成されていることを特徴としている。
この構成によれば、上記入力端子が、絶縁膜上の平坦領域に形成されていることで、外部機器との接続に際しての入力端子への実装をより確実、かつ容易なものとすることができ、実装信頼性に優れた入力端子を備える表示装置を提供することができる。
また、上記入力端子を複数の絶縁膜を積層した上に形成することとしたので、表示領域から延出される信号配線が設けられている絶縁膜の層と、入力端子が設けられる絶縁膜の層とを、一致させる、あるいは近づけることができ、従って、入力端子に至る信号配線の経路中における絶縁膜の段差を低減することができる。これにより、上記段差に起因する信号配線の断線を効果的に防止することができる。
さらにまた、前記入力端子が、第1導電層と第2導電層とを積層した構造を有していることから、例えば第1導電層には低抵抗で導電性に優れる導電材料を用い、第2導電層には耐食性、耐薬品性等に優れる導電材料を用いるといった構成が適用可能になり、優れた耐久性と電気的特性とを具備した入力端子を構成可能になる。
本発明の表示装置では、前記端子領域において、前記入力端子の非形成領域での前記絶縁膜表面の高さが、前記入力端子の底面以下の高さであることが好ましい。すなわち、端子領域において、入力端子がその厚さ方向で、絶縁膜表面から突出している構成とすることが好ましい。このような構成とすることで、入力端子への外部機器端子の実装がより容易になり、接続の確実性を向上させることができる。
本発明の表示装置では、前記第2導電層が、前記金属層の表面を覆って形成されていることが好ましい。このような構成とすることで、第2導電層による第1導電層の保護効果を向上させることができ、例えば入力端子の耐食性を向上させることができる。
本発明の表示装置では、前記第1導電層が金属材料からなり、第2導電層が透明導電材料からなる構成とすることができる。この構成によれば、前記第1導電層により優れた導電性が得られ、また第2導電層による優れた保護作用が得られるため、良好な電気特性を備えつつ、工程中での溶剤との接触等にも優れた耐久性を奏する入力端子を備えた表示装置を提供することができる。
本発明の表示装置では、前記入力端子に接続される前記信号配線と、該信号配線とは異なる絶縁膜上に設けられた信号配線とを接続する層間接続部を、前記端子領域の外側に備えることが好ましい。
本構成は、前記入力端子と、前記信号配線とを接続するに際して、入力端子が形成された絶縁膜の層とは異なる層に設けられている信号配線を、前記層間接続部を用いて入力端子と接続する構成において、前記層間接続部の配設位置を規定するものである。
このような構成とすることで、層間接続部による段差も端子領域内に形成されなくなるので、端子領域内での信号配線延在領域、及び入力端子の形成領域においてほぼ段差が存在しない構成とすることができる。これにより、入力端子の実装信頼性をさらに良好なものとすることができる。
本発明の表示装置では、前記第1導電層が、前記表示領域から延出されて該入力端子に接続される信号配線群と同層に設けられるとともに、前記第1導電層と、前記信号配線群とが、同一の金属材料からなる構成とすることもできる。この構成によれば、表示領域から延出される信号配線の一部を用いて前記入力端子の金属層を形成できるため、工程を簡素化でき、従って、製造歩留まりの向上、並びに製造コストの低減を図ることができる。
次に、本発明のアクティブマトリクス基板は、表示電極群と、該表示電極群に表示信号電圧を供給するスイッチング素子群とが設けられた表示領域と、前記スイッチング素子群に信号配線群を介して接続されて外部機器との接続部を成す入力端子群が設けられた端子領域とを基材上に備えたアクティブマトリクス基板において、前記端子領域の入力端子が、第1導電層と、該第1導電層上に形成された第2導電層との積層構造を有し、前記基板上の複数の絶縁膜が積層されてなる領域の平坦面上に形成されていることを特徴とする。
この構成によれば、実装信頼性に優れる入力端子を備えたアクティブマトリクス基板が提供される。
次に、本発明の電子機器は、先に記載の表示装置を備えたことを特徴とする。この構成によれば、表示部の実装信頼性に優れ、もって高い信頼性を備えた電子機器を提供することができる。
以下、本発明に係る表示装置の実施の形態を図面を参照して説明する。本実施形態では、本発明に係る表示装置として、画素のスイッチング素子として薄膜トランジスタ(TFT;Thin Film Transistor)を用いたアクティブマトリクス型の液晶装置を例示して説明する。
図1(a)は、本実施形態の液晶装置の全体構成を示す平面構成図、図1(b)は、同図(a)に示すH−H線に沿う断面構成図、図2は、同、回路構成を示す図、図3は、図1(a)に示す端子領域211側近傍の部分断面構成図である。
(液晶装置の全体構成)
図1(a)及び図1(b)に示すように、本実施形態の液晶装置は、素子基板(アクティブマトリクス基板)10と、対向基板20とが平面視略矩形枠状のシール材52によって貼り合わされ、このシール材52に囲まれた領域内に液晶層50が封入された構成を備えている。シール材52内周側に沿って平面視矩形枠状の周辺見切り53が形成され、この周辺見切りの内側の領域が表示領域11とされている。シール材52の外側の領域には、データ線駆動回路201及び外部回路に接続するための複数の入力端子202が素子基板10の1辺(図示下辺)に沿って形成されており、係る入力端子202が設けられた領域が、端子領域211とされている。
また、入力端子202が設けられた辺と隣り合う2辺に沿ってそれぞれ走査線駆動回路204,204が形成されている。素子基板10の残る1辺(図示上辺)には、画像表示領域11の両側の走査線駆動回路204,204間を接続する複数の配線205が設けられている。また、対向基板20の各角部においては、素子基板10と対向基板20との間の電気的導通をとるための基板間導通材206が配設されている。
なお、データ線駆動回路201および走査線駆動回路204,204を素子基板10の上に形成する代わりに、例えば、駆動用LSIが実装されたCOF(Chip On Film)基板と素子基板10の周辺部に形成された端子群とを異方性導電膜を介して電気的および機械的に接続するようにしてもよい。また、液晶装置においては、使用する液晶の種類、すなわち、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、垂直配向モード等の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
(回路構成)
次に、図2に示すように、本実施形態の液晶装置の表示領域を構成するマトリクス状に配置された複数のドットには、画素電極9と当該画素電極9を制御するためのスイッチング素子であるTFT30がそれぞれ形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線6aに対してグループ毎に供給される。また、走査線3aがTFT30のゲートに電気的に接続されており、複数の走査線3aに対して走査信号G1、G2、…、Gmが所定のタイミングでパルス的に線順次で印加される。また、画素電極9はTFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけオンすることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。
画素電極9を介して液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防止するために、画素電極9と共通電極との間に形成される液晶容量と並列に蓄積容量70が付加されている。なお、符号3bは容量線である。
(端子領域の構成)
図3は、図1(a)に示す端子領域211近傍の基板辺端部を示す部分断面構成図である。図3に示すように、素子基板10と、これに対向配置される対向基板20との間に、液晶層50が挟持されている。素子基板10は、ガラスや石英等の透光性材料からなる素子基板本体10Aの内面側に、下地絶縁膜12と、ゲート絶縁膜2と、層間絶縁膜4と、平坦化膜7と、電極層9と、配向膜40とが順次積層された構成を備えている。ゲート絶縁膜2と層間絶縁膜4との間に、第1信号配線3が設けられ、層間絶縁膜4と平坦化膜7との間に、第2信号配線6が設けられている。
対向基板20は、ガラスや石英等の透光性材料からなる対向基板本体20Aの内面側に、カラーフィルタ層22と、平坦化膜23と、共通電極21と、配向膜60とが順次積層された構成を備えている。
尚、図3ではデータ線駆動回路201の図示を省略しているが、実際は、データ線駆動回路201は、画素スイッチング用のTFT30と同層にて形成されており、シール材52の外側において第2配線層6を介して外部接続端子202と電気的に接続されている。
図3に示すように、前記下地絶縁膜12、ゲート絶縁膜2、及び層間絶縁膜4は、基板本体10Aのほぼ縁端まで延在しており、平坦化膜7はシール材52(対向基板20の縁端)とほぼ同位置まで延在している。そして、層間絶縁膜4と平坦化膜7との間から第2信号配線6が延出され、素子基板10辺端部にて、入力端子202の金属層(第1導電層)202aを成している。この金属層202aを覆ってITO等の透明導電材料からなる透明導電層(第2導電層)202bが設けられている。
各画素を駆動するTFT30は、その詳細な構成は図11に記載しているが、図3に示す下地絶縁膜12上に設けられた半導体層を主体として形成されており、本実施形態の場合、TFT30の走査線3aと、第1信号配線3とは同層に形成されるとともに電気的に接続されている。一方、TFT30のデータ線6aは第2信号配線6と同層に形成されているが、図示の第2信号配線6とは接続されていない。第2信号配線6の一端側は、層間絶縁膜4を貫通して設けられたコンタクトホール(層間接続部)4aを介して第1信号配線3と電気的に接続されており、他端側は、シール材52の外側へ延出されて入力端子202の金属層202aを成している。この構成により、入力端子202と、TFT30の走査線3aとが電気的に接続されている。
図4は、端子領域211の平面構成図であり、図5は、図4のB−B’線に沿う断面構成図である。図4及び図5に示すように、入力端子202は、下地絶縁膜12と、ゲート絶縁膜2と、層間絶縁膜4とを積層した上に形成されており、平坦に形成された層間絶縁膜4の表面に設けられている。これにより、入力端子202上面の形状を平坦にすることができ、実装信頼性に優れる入力端子とすることができる。
また、入力端子202が複数の絶縁膜(12,2,4)を積層した上面に形成されているので、表示領域11側から延出される信号配線3,6が、絶縁膜の大きな段差を跨らないようにすることができる。これにより、入力端子202に通じる信号配線において、前記段差部による断線が生じ難い構造とすることができる。さらに詳細に説明すると、仮に入力端子202が、単層の絶縁膜12上、あるいは基板本体10A上に直接形成されている場合を想定すると、図3に示す第2信号配線6は、層間絶縁膜4とゲート絶縁膜2の層厚に相当する高さの段差を跨って入力端子202に接続されることとなる。これらの絶縁膜による段差は1μm程度もあるため、特に、段差下端部の配線屈曲部において断線が生じやすくなる。
尚、本実施形態では、データ線6aと同層に形成された第2信号配線6と入力端子202の金属層202aとが一体的に形成され、入力端子202は3層の絶縁膜(12,2,4)の上に形成されている構成としたが、入力端子202が、2層又は4層の絶縁膜の上に形成されている構成とすることもできる。
例えば2層の絶縁膜の上に入力端子202を形成した構成とする場合には、第1信号配線3を用いて入力端子202の金属層202aを形成すればよく、この場合、入力端子202は、ゲート絶縁膜2上に設けられ、層間絶縁膜4を介して上層に形成されるデータ線6aは、走査線3aと同層に設けられる第1信号配線3を用いて入力端子202と導電接続される。
入力端子202は、金属層202aと、それを被覆する透明導電層202bとの積層構造となっているので、配線抵抗を低減するために金属層202a(すなわち第2信号配線6)にAl等の材料を用いた場合にも、外側に被覆された透明導電層202bにより金属層202aは効果的に保護され、洗浄工程等にて溶剤と入力端子202とが接触したとしても、金属層202aに腐食を生じ難い構造となっている。
本実施形態の場合、入力端子202の底面(すなわち層間絶縁膜4と金属層202aとの界面)と、入力端子202が形成されていない領域の層間絶縁膜4の表面4bとが、側面視同一位置となっているが、本発明に係る表示装置では、上記表面4bの高さが、入力端子202の底面の高さ以下とされることが好ましい。上記表面4bが、入力端子202の底面より上側に突出していると、入力端子202の両側にて層間絶縁膜4表面に段差が生じ、入力端子202への外部機器の接続に際しての実装信頼性が低下するため好ましくない。
また、図4及び図5に示すように、平面的に配列された入力端子202…を連結するように、平面視略S形の保護抵抗層18aが設けられている。この保護抵抗層18aは、図5に示すように、下地絶縁膜12上に設けられた半導体膜からなり、TFT30を構成する半導体層の形成時に同時に形成することができる。そして、図示はされていないが、保護抵抗層18aと金属層202aとが平面的に重なる位置に、層間絶縁膜4及びゲート絶縁膜2を貫通して設けられたコンタクトホールを介して、前記両者が電気的に接続されている。このようにして、入力端子202…を半導体層からなる保護抵抗層18aにより電気的に接続しておくことで、製造工程中で発生する静電気により信号配線3,6等に蓄積した電荷を、係る保護抵抗層18aを介して分散させることができ、静電気によるTFT30や絶縁膜の破壊を防止することができる。
尚、上記保護抵抗層18aの構成材料は、半導体に限られず、例えばTa等の比較的電気抵抗の大きい金属材料により形成することもできる。また、その形状に関しても、平面視略S形に限られない。
さらに、本実施形態の液晶装置では、図3に示すように、第1信号配線3と、第2信号配線6とが、コンタクトホール4aを介して導電接続されているが、このコンタクトホール4aは、端子領域211の外側に設けられている。このような構成とすることで、端子領域211の入力端子202表面において、凹凸が形成されないようにすることができるので、実装信頼性を向上させることができる。
[端子領域の第2形態]
図6は、端子領域211の第2形態を示す平面構成図、図7は、図6に示すC−C’線に沿う断面構成図である。本形態において、端子領域211以外の構成は、先の実施形態と同様である。
図6に示すように、本形態の端子領域211では、配列形成された複数の入力端子202の図示下端部(基板端側の端部)から基板縁端に延びる保護抵抗層18bが設けられており、図7に示す断面構造を見ると、下地絶縁膜12上に設けられた半導体膜からなる保護抵抗層18bと、入力端子202の金属層202aとが、層間絶縁膜4及びゲート絶縁膜2を貫通して設けられたコンタクトホール4cを介して電気的に接続されている。
本形態の端子領域211においても、各入力端子202は、平坦に形成された層間絶縁膜4の表面に形成されており、先の実施形態と同様の実装信頼性を得ることができるようになっている。
上記保護抵抗層18bは、素子基板10を作製する段階では、パネル組み立て時に切断される基板本体10Aの被切断部10aまで延設されており、切断部10aの辺端部に沿って設けられたガードリング(短絡配線)18dと接続されている。すなわち、素子基板10の作製工程では、入力端子202…は、保護抵抗層18b及びガードリング18dを介して互いに電気的に接続されており、この構成により、工程中の静電気によるTFT30や絶縁膜の破壊を効果的に防止することができるようになっている。そして、パネル組み立て工程において、被切断部10aを切り離すことで、入力端子202…の相互の電気的接続も切断するようになっている。
尚、本形態の場合、被切断部10aの切断により入力端子202の電気的接続も切断されるため、保護抵抗層18b、及びガードリング18dは、必ずしもTFT30の半導体層と同層に形成する必要はなく、例えばゲート絶縁膜2上に形成される第1信号配線3と同層に形成しても良い。また、その構成材料としても、半導体に限らず、第1信号配線3と同一の構成材料や、その他の金属材料を用いることが可能である。
[端子領域の第3形態]
図8は、端子領域211の第3形態を示す平面構成図、図9は、図8に示すD−D’線に沿う断面構成図である。本形態において、端子領域211以外の構成は、先の実施形態と同様である。
図8に示すように、本形態の端子領域211では、配列形成された複数の入力端子202の形成領域から、表示領域11側に向かって延びる保護抵抗層18eが設けられている。図9に示す断面構造を見ると、保護抵抗層18eは、下地絶縁膜12上に設けられた半導体膜からなり、層間絶縁膜4及びゲート絶縁膜2を貫通して設けられたコンタクトホール4dを介して、入力端子202の金属層202aと電気的に接続されている。また、図示は省略しているが、保護抵抗層18eの他端は、データ線駆動回路201、又は走査線駆動回路204と電気的に接続されている。このような構成とした場合にも、入力端子202と駆動回路201,204との間に、保護抵抗層18eが設けられていることで、工程中に生じた静電気によるTFT30や絶縁膜の破壊を防止することができる。
また、先の2形態と同様に、入力端子202は、平坦に形成された層間絶縁膜4の表面に形成されているため、先の2形態と同様の実装信頼性を得ることができるようになっている。
(液晶装置の詳細構成)
以下、本実施形態のアクティブマトリクス型液晶装置の各部の詳細構成を図面を参照して説明する。
図10は、上記実施形態に係る素子基板10における複数の画素領域の平面構成を示す図である。同図に示すように、素子基板10上に、平面視略矩形状の画素電極9が設けられており、画素電極9の縦横の境界に各々沿ってデータ線6a、走査線3aおよび容量線3bが設けられている。本実施の形態において、各画素電極9および各画素電極9を囲むように配置されたデータ線6a、走査線3a、容量線3b等が形成された領域の内側が一つの画素領域であり、マトリクス状に配置された各画素領域毎に表示が可能な構造になっている。
データ線6aは、TFT30を構成する、例えばポリシリコン膜からなる半導体層1fのうち、後述のソース領域にコンタクトホール5を介して電気的に接続されており、画素電極9は、半導体層1fのうち、後述のドレイン領域にコンタクトホール8を介して電気的に接続されている。また、半導体層1fと走査線3aとが平面視において交差している領域(図中左上がりの斜線で示す領域)にTFT30のチャネル領域1aが形成されており、走査線3aはチャネル領域1aに対向する部分でゲート電極として機能する。
容量線3bは、走査線3aに沿って略直線状に延びる本線部(すなわち、平面的に見て、走査線3aに沿って形成された第1領域)と、データ線6aと交差する箇所からデータ線6aに沿って前段側(図中上向き)に突出した突出部(すなわち、平面的に見て、データ線6aに沿って延設された第2領域)とを有する。
次に、図11に基づいて、本実施形態の液晶装置の詳細な断面構造について説明する。図11は、図10に示すA−A'線に沿う断面構造を示す図である。同図に示すように、本実施形態の液晶装置においては、素子基板10と、これに対向配置される対向基板20との間に液晶層50が挟持されている。素子基板10は、素子基板本体10Aと、その液晶層50側表面に形成された、TFT30、画素電極9、配向膜40とを主体として構成され、対向基板20は対向基板本体20Aと、その液晶層50側表面に形成された共通電極21、配向膜60とを主体として構成されている。
素子基板10において、画素電極9に隣接する位置に、各画素電極9をスイッチング制御する画素スイッチング用TFT30が設けられている。TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3aと、当該走査線3aからの電界によりチャネルが形成される半導体層1fのチャネル領域1aと、走査線3aと半導体層1fとを絶縁するゲート絶縁膜2と、データ線6aと、半導体層1fの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1fの高濃度ソース領域1d及び高濃度ドレイン領域1eとを備えている。
また、上記走査線3a上、ゲート絶縁膜2上を含む素子基板本体10A上には、高濃度ソース領域1dへ通じるコンタクトホール5、及び高濃度ドレイン領域1eへ通じるコンタクトホール8が開孔した第2層間絶縁膜4が形成されている。つまり、データ線6aは、第2層間絶縁膜4を貫通するコンタクトホール5を介して高濃度ソース領域1dに電気的に接続されている。さらに、データ線6a上及び第2層間絶縁膜4上には、高濃度ドレイン領域1eへ通じるコンタクトホール8が開孔した第3層間絶縁膜7が形成されている。つまり、高濃度ドレイン領域1eは、第2層間絶縁膜4及び第3層間絶縁膜7を貫通するコンタクトホール8を介して画素電極9に電気的に接続されている。また、本実施形態では、ゲート絶縁膜2を走査線3aに対向する位置から延設して誘電体膜として用い、半導体膜1fを延設して第1蓄積容量電極とし、更にこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。また、前記基板本体10AとTFT30との間には、第1層間絶縁膜12が形成されている。
また、素子基板10の液晶層50側最表面、すなわち、画素電極9及び第3層間絶縁膜7上には、電圧無印加時における液晶層50内の液晶分子の配向を制御する配向膜40が形成されている。
他方、対向基板本体20Aの液晶層50側表面であって、画素電極9の形成領域(すなわち各画素部の開口領域)と対応する平面形状を有する複数色の色材層を備えたカラーフィルタ層22が設けられている。さらに、カラーフィルタ層22が形成された対向基板本体20Aの液晶層50側には、そのほぼ全面に渡って、アクリル樹脂等からなる平坦化膜23が設けられ、平坦化膜23上にITO等からなる共通電極21、及び電圧無印加時における液晶層50内の液晶分子の配向を制御する配向膜60が形成されている。
尚、図10及び図11を参照して説明した液晶装置の詳細構成は、本発明の実施の形態の一例であり、本発明の技術範囲を何ら限定するものではない。
また、本実施形態では表示装置の一例として液晶装置を挙げて説明したが、本発明のアクティブマトリクス基板は、液晶装置に限らず、例えば、エレクトロルミネッセンス(EL)、プラズマ発光や電子放出による蛍光等を用いた表示装置、あるいは、デジタルマイクロミラーデバイス(DMD)を用いた表示装置、およびこれらの表示装置を備えた電子機器に対しても好適に用いることができる。
(電子機器)
図12は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話1300は、本発明の液晶装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。
上記各実施の形態の表示装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器に対しても高い信頼性を持って実装された表示部を提供し得るものである。
図1(a)は、実施形態に係る液晶装置の平面構成図、(b)は、(a)図に示すH−H線に沿う断面構成図。 図2は、同、回路構成図。 図3は、同、端子領域における断面構成図。 図4は、同、端子領域における平面構成図。 図5は、図4のB−B'線に沿う断面構成図。 図6は、端子領域の第2形態を示す平面構成図。 図7は、図6のC−C'線に沿う断面構成図。 図8は、端子領域の第3形態を示す平面構成図。 図9は、図8のD−D'線に沿う断面構成図。 図10は、液晶装置の画素領域を示す平面構成図。 図11は、同、A−A’線に沿う断面構成図。 図12は、電子機器の一例を示す斜視構成図。
符号の説明
10 素子基板、20 対向基板、10A,20A 基板本体、30 TFT、50 液晶層、3 第1信号配線(信号配線)、6 第2信号配線、3a 走査線、6a データ線、18a、18b、18d、18e 保護抵抗層、202 入力端子、202a 金属層(第1導電層)、202b 透明導電層(第2導電層)、12 下地絶縁膜、2 ゲート絶縁膜、4 層間絶縁膜、7 平坦化膜

Claims (8)

  1. 表示電極群と、該表示電極群に表示信号電圧を供給するスイッチング素子群とが設けられた表示領域と、前記スイッチング素子群に信号配線群を介して接続されて外部機器との接続部を成す入力端子群が設けられた端子領域とを基材上に備えた表示装置において、
    前記端子領域の入力端子が、第1導電層と、該第1導電層上に形成された第2導電層との積層構造を有し、前記基板上の複数の絶縁膜が積層されてなる領域の平坦面上に形成されていることを特徴とする表示装置。
  2. 前記端子領域において、前記入力端子の非形成領域での前記絶縁膜表面の高さが、前記入力端子の底面以下の高さであることを特徴とする請求項1に記載の表示装置。
  3. 前記第2導電層が、前記金属層の表面を覆って形成されていることを特徴とする請求項1又は2に記載の表示装置。
  4. 前記第1導電層が金属材料からなり、第2導電層が透明導電材料からなることを特徴とする請求項1ないし3のいずれか1項に記載の表示装置。
  5. 前記入力端子に接続される前記信号配線と、該信号配線とは異なる絶縁膜上に設けられた信号配線とを接続する層間接続部を、前記端子領域の外側に備えることを特徴とする請求項1ないし4のいずれか1項に記載の表示装置。
  6. 前記第1導電層が、前記表示領域から延出されて該入力端子に接続される信号配線群と同層に設けられるとともに、前記第1導電層と、前記信号配線群とが、同一の金属材料からなることを特徴とする請求項1ないし5のいずれか1項に記載の表示装置。
  7. 表示電極群と、該表示電極群に表示信号電圧を供給するスイッチング素子群とが設けられた表示領域と、前記スイッチング素子群に信号配線群を介して接続されて外部機器との接続部を成す入力端子群が設けられた端子領域とを基材上に備えたアクティブマトリクス基板において、
    前記端子領域の入力端子が、第1導電層と、該第1導電層上に形成された第2導電層との積層構造を有し、前記基板上の複数の絶縁膜が積層されてなる領域の平坦面上に形成されていることを特徴とするアクティブマトリクス基板。
  8. 請求項1ないし6のいずれか1項に記載の表示装置を備えたことを特徴とする電子機器。
JP2003280075A 2003-07-25 2003-07-25 表示装置、アクティブマトリクス基板、及び電子機器 Pending JP2005043804A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003280075A JP2005043804A (ja) 2003-07-25 2003-07-25 表示装置、アクティブマトリクス基板、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003280075A JP2005043804A (ja) 2003-07-25 2003-07-25 表示装置、アクティブマトリクス基板、及び電子機器

Publications (1)

Publication Number Publication Date
JP2005043804A true JP2005043804A (ja) 2005-02-17

Family

ID=34266009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280075A Pending JP2005043804A (ja) 2003-07-25 2003-07-25 表示装置、アクティブマトリクス基板、及び電子機器

Country Status (1)

Country Link
JP (1) JP2005043804A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016858A1 (ja) * 2007-07-27 2009-02-05 Sharp Kabushiki Kaisha 回路基板、表示装置及び液晶表示装置
US9491843B2 (en) 2012-10-15 2016-11-08 Japan Display Inc. Circuit board and display device using the same
JP2018013762A (ja) * 2016-07-21 2018-01-25 エルジー ディスプレイ カンパニー リミテッド 表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175149A (ja) * 1992-12-08 1994-06-24 Matsushita Electric Ind Co Ltd 液晶ディスプレイ実装端子
JPH07209663A (ja) * 1994-01-24 1995-08-11 Sony Corp 液晶パネル及び表示装置製造方法
JP2001127303A (ja) * 1996-12-18 2001-05-11 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
JP2001296557A (ja) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002049034A (ja) * 2000-05-25 2002-02-15 Seiko Epson Corp 液晶装置、その製造方法および電子機器
JP2002151253A (ja) * 2000-08-18 2002-05-24 Semiconductor Energy Lab Co Ltd 発光装置及び表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06175149A (ja) * 1992-12-08 1994-06-24 Matsushita Electric Ind Co Ltd 液晶ディスプレイ実装端子
JPH07209663A (ja) * 1994-01-24 1995-08-11 Sony Corp 液晶パネル及び表示装置製造方法
JP2001127303A (ja) * 1996-12-18 2001-05-11 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
JP2001296557A (ja) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002049034A (ja) * 2000-05-25 2002-02-15 Seiko Epson Corp 液晶装置、その製造方法および電子機器
JP2002151253A (ja) * 2000-08-18 2002-05-24 Semiconductor Energy Lab Co Ltd 発光装置及び表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016858A1 (ja) * 2007-07-27 2009-02-05 Sharp Kabushiki Kaisha 回路基板、表示装置及び液晶表示装置
US9482912B2 (en) 2007-07-27 2016-11-01 Sharp Kabushiki Kaisha Circuit board, display device, and liquid crystal display device
US9491843B2 (en) 2012-10-15 2016-11-08 Japan Display Inc. Circuit board and display device using the same
JP2018013762A (ja) * 2016-07-21 2018-01-25 エルジー ディスプレイ カンパニー リミテッド 表示装置

Similar Documents

Publication Publication Date Title
JP4341570B2 (ja) 電気光学装置及び電子機器
JP4442570B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
KR100755228B1 (ko) 전기 광학 장치 및 전자 기기
JP2006276118A (ja) 電気光学装置及びその製造方法、並びに電子機器
US6864505B2 (en) Electro-optical device and electronic apparatus
JP2008077060A (ja) 液晶装置および電子機器
JP2006243579A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4301227B2 (ja) 電気光学装置及びその製造方法、電子機器並びにコンデンサー
JP2007041433A (ja) 電気光学装置、電子機器及び電気光学装置の製造方法
US10935855B2 (en) Liquid crystal display device
JP4655943B2 (ja) 電気光学装置及びその製造方法、並びに導電層の接続構造
JP4905136B2 (ja) 液晶装置
KR20060050198A (ko) 반도체 장치용 기판 및 그 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기
JP2008225034A (ja) 電気光学装置及び電子機器
JP2006317904A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP6939857B2 (ja) 電気光学装置、および電子機器
JP4857775B2 (ja) 電気光学装置
JP2007225760A (ja) 電気光学装置、及びこれを備えた電子機器
JP2005043804A (ja) 表示装置、アクティブマトリクス基板、及び電子機器
JP4449863B2 (ja) 電気光学装置、電子機器
JP2006301476A (ja) 電気光学装置及びその製造方法、電子機器
JP2022139567A (ja) 電気光学装置および電子機器
JP5127234B2 (ja) 半導体装置、電気光学装置並びに電子機器
JP7463872B2 (ja) 電気光学装置および電子機器
JP7140296B2 (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060704

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Effective date: 20090520

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20090526

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

A521 Written amendment

Effective date: 20090717

Free format text: JAPANESE INTERMEDIATE CODE: A821

A131 Notification of reasons for refusal

Effective date: 20090818

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706