KR20190012706A

KR20190012706A - 표시장치

Info

Publication number: KR20190012706A
Application number: KR1020170096110A
Authority: KR
Inventors: 최희동; 박청훈
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-07-28
Filing date: 2017-07-28
Publication date: 2019-02-11
Also published as: KR102360353B1

Abstract

본 발명의 일 실시예에 따른 표시장치는 기판 상에 위치하는 표시부 및 비표시부, 비표시부에 위치하며 그라운드 전압이 인가되는 그라운드부 및 표시부에 전원을 인가하는 전원라인부, 및 기판과 대향하는 보호부재를 포함하며, 그라운드부는 보호부재와 서로 중첩된다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것으로, 보다 자세하게는 비표시부에서 이물에 의한 손상 또는 증착 마스크에 의한 손상을 방지할 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플렉서블 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.

그러나 유기발광표시장치는 제조 공정 중에 이물 또는 증착 마스크 등에 의해 표시장치가 손상되는 문제가 있다.

따라서, 본 발명은 비표시부에서 이물에 의한 손상 또는 증착 마스크에 의한 손상을 방지할 수 있는 표시장치를 제공한다.

상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 기판 상에 위치하는 표시부 및 비표시부, 상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부 및 상기 표시부에 전원을 인가하는 전원라인부, 및 상기 기판과 대향하는 보호부재;를 포함하며, 상기 그라운드부는 상기 보호부재와 서로 중첩된다.

상기 그라운드부는 상기 기판 외곽에 인접하고, 상기 전원라인부는 상기 표시부에 인접한다.

상기 전원라인부는 외부로부터 전원이 인가되는 전원라인바 및 상기 전원라인바로부터 전원을 상기 표시부에 인가하는 전원라인을 포함하며, 상기 전원라인바와 상기 전원라인 사이를 연결하는 복수의 전원분기라인들을 포함한다.

상기 복수의 전원분기라인들 사이에 위치하는 쉴드층 패턴을 포함한다.

상기 그라운드부와 상기 전원라인부 사이에 상기 표시부에 기준전압을 인가하는 기준전압라인부를 더 포함한다.

상기 그라운드부는 그라운드 라인 및 상기 그라운드 라인과 연결된 그라운드 보조라인을 포함한다.

상기 그라운드 보조라인은 복수의 패턴으로 이루어진다.

상기 그라운드 보조라인 상에 상기 그라운드 보조라인과 중첩되는 보조패턴을 더 포함한다.

상기 그라운드부는 그라운드 라인 및 상기 그라운드 라인으로부터 분기된 그라운드 분기라인을 포함한다.

상기 비표시부는 전원이나 데이터 구동신호를 인가하기 위한 칩온필름, 상기 칩온필름으로부터 상기 표시부에 전원이나 데이터 구동신호를 전달하는 LOG 라인들 및 그라운드 신호가 인가되는 LOG 그라운드 라인을 포함한다.

상기 비표시부는 상기 표시부와 상기 그라운드부 사이에 배치된 GIP 구동부를 더 포함한다.

또한, 본 발명의 일 실시예에 따른 표시장치는 기판 상에 위치하는 표시부 및 비표시부, 상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부 및 상기 표시부에 전원을 인가하는 전원라인을 포함하는 전원라인부, 및 상기 기판과 대향하는 보호부재를 포함하며, 상기 그라운드부는 상기 보호부재와 서로 중첩되고, 상기 전원라인부는 상기 전원라인바 상에 연결된 컨택패드를 포함하며, 상기 전원라인부는 외부로부터 전원이 인가되는 전원라인바 및 상기 전원라인바로부터 전원을 상기 표시부에 인가하는 전원라인을 포함하며, 상기 전원라인바와 상기 전원라인 사이를 연결하는 복수의 전원분기라인들을 포함하고, 상기 복수의 전원분기라인들 사이에 위치하는 쉴드층 패턴을 포함한다.

상기 표시부는 복수의 서브픽셀을 포함하며, 상기 복수의 서브픽셀 중 어느 하나는, 상기 기판 상에 위치하는 쉴드층, 상기 쉴드층 상에 위치하는 버퍼층, 상기 버퍼층 상에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터, 상기 박막트랜지스터 상에 위치하는 오버코트층, 상기 오버코트층 상에 위치하며, 제1 전극, 유기막층 및 제2 전극을 포함하는 유기발광 다이오드, 및 상기 제1 전극과 상기 유기막층 사이에 위치하여 화소를 정의하는 뱅크층을 포함한다.

상기 뱅크층과 상기 오버코트층의 끝단은 상기 컨택패드와 상기 전원라인 사이에 위치한다.

상기 유기막층과 상기 제2 전극이 상기 컨택패드와 중첩되지 않는다.

상기 쉴드층 패턴 상에 위치하며 상기 쉴드층 패턴과 중첩되는 보조패턴을 더 포함한다.

또한, 본 발명의 일 실시예에 따른 표시장치는 기판 상에 위치하는 표시부 및 비표시부, 상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부, 상기 표시부에 전원을 인가하는 전원라인부, 및 상기 그라운드부와 상기 전원라인부 사이에 위치하는 플로팅부, 및 상기 기판과 대향하는 보호부재를 포함한다.

상기 플로팅부는 플로팅된 플로팅 라인을 포함한다.

상기 플로팅 라인은 일체로 이루어지거나 복수의 패턴으로 이루어진다.

상기 플로팅 라인 상에 위치하며 상기 플로팅 라인과 중첩되는 보조패턴을 더 포함한다.

본 발명의 일 실시예에 따른 유기발광표시장치는 기준전압라인부를 축소하고 그라운드부를 형성함으로써, 기판 외곽에 이물이 발생하여도 보호부재와 그라운드 라인 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 기준전압라인부을 생략하고 전원라인바로부터 분기된 전원분기라인을 추가하여 전원을 보강할 수 있다. 더욱이, 전원분기라인들 사이에 쉴드층 패턴들을 형성하여 전원분기라인들이 사용자에게 비치는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 그라운드 라인과 전원라인부 사이에 그라운드 보조라인을 형성하되 그라운드 보조라인을 쉴드층과 동일한 층에 형성함으로써 그라운드 보조라인 위로 제2 버퍼층, 게이트 절연막, 층간 절연막 및 제1 패시베이션막이 형성될 수 있다. 따라서, 공정 중 증착 마스크에 의한 찍힘에 의해 그라운드 보조라인을 보호할 수 있다. 또한, 그라운드 보조라인 상에 보조패턴을 형성함으로써, 공정 중 발생할 수 있는 찍힘으로부터 그라운드 보조라인을 보호할 수 있다.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 오버코트층과 뱅크층을 기판 외곽으로 연장함으로써, 증착 마스크에 의해 찍히더라도 뱅크층 상부만 손상되기 때문에 제2 전극과 전원라인부 사이에 쇼트가 발생할 수 있는 가능성을 낮출 수 있다.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 쉴드층 패턴 상에 보조패턴을 형성함으로써, 공정 중 발생할 수 있는 찍힘으로부터 쉴드층 패턴을 더 보호할 수 있다.

또한, 본 발명의 일 실시예에 따른 유기발광표시장치는 그라운드 라인과 전원라인부 사이에 플로팅 라인이 형성된 플로팅부를 형성함으로써, 제2 전극과 플로팅부 사이에서 이물에 의한 쇼트를 방지할 수 있는 이점이 있다.

또한, 플로팅 라인을 복수의 패턴으로 형성함으로써, 각 패턴이 가질 수 있는 정전기 대전량을 최소화시켜 정전기에 의한 불량을 방지할 수 있다.

또한, 플로팅 라인을 기판에 인접하도록 쉴드층과 동일층에 형성함으로써, 플로팅 라인 상부에 존재하는 복수의 절연층들로 인해 찍힘으로부터 보호받을 수 있는 이점이 있다.

또한, 플로팅 라인 상에 보조패턴을 형성함으로써, 공정 중 발생할 수 있는 찍힘으로부터 플로팅 라인을 더 보호할 수 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도.
도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도.
도 4는 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 5는 본 발명의 일 실시예에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도.
도 6은 유기발광표시장치의 비표시부 일부를 도시한 평면도.
도 7은 도 6의 절취선 A-B에 따라 절취한 단면도.
도 8은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 일부를 나타낸 평면도.
도 9는 도 8의 절취선 C-D에 따라 절취한 단면도.
도 10은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 일부를 나타낸 평면도.
도 11은 도 10의 절취선 E-F에 따라 절취한 단면도.
도 12는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부 일부를 나타낸 평면도.
도 13은 도 12의 절취선 G-H에 따라 절취한 단면도.
도 14는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도.
도 15는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도.
도 16은 도 15의 절취선 I-J에 따라 절취한 단면도.
도 17 및 도 18은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 각각 다른 예들을 나타낸 평면도.
도 19는 도 17의 절취선 K-L에 따라 절취한 단면도.
도 20은 본 발명의 제1 실시예에 따른 유기발광표시장치의 패드부를 나타낸 평면도.
도 21은 도 20의 절취선 M-N에 따라 절취한 단면도.
도 22는 본 발명의 제1 실시예에 따른 유기발광표시장치의 GIP 구동부를 나타낸 평면도.
도 23은 도 22의 절취선 O-P에 따라 절취한 단면도.
도 24는 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부를 나타낸 평면도.
도 25는 도 24의 절취선 Q-R에 따라 절취한 단면도.
도 26은 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도.
도 27은 도 26의 절취선 S-T에 따라 절취한 단면도.
도 28은 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도.
도 29는 도 28의 절취선 U-V에 따라 절취한 단면도.
도 30은 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부를 나타낸 평면도.
도 31은 도 30의 절취선 W-X에 따라 절취한 단면도.
도 32는 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도.
도 33은 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도.
도 34는 도 33의 절취선 Y-Z에 따라 절취한 단면도.
도 35는 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도.
도 36은 도 35의 절취선 A'-B'에 따라 절취한 단면도.
도 37은 유기발광표시장치의 뱅크층이 손상된 이미지들.

이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도이고, 도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도이다.

도 1을 참조하면, 유기발광표시장치는 영상 처리부(10), 타이밍 제어부(20), 데이터 구동부(30), 게이트 구동부(40) 및 표시패널(50)을 포함한다.

영상 처리부(10)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(10)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(10)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.

타이밍 제어부(20)는 영상 처리부(10)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.

타이밍 제어부(20)는 구동신호에 기초하여 게이트 구동부(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(20)는 제어 회로기판에 IC 형태로 형성된다.

데이터 구동부(30)는 타이밍 제어부(20)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(20)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(30)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(30)는 기판 상에 IC 형태로 부착된다.

게이트 구동부(40)는 타이밍 제어부(20)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(40)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(40)는 게이트 회로기판에 IC 형태로 형성되거나 표시패널(50)에 게이트인패널(Gate In Panel, GIP) 방식으로 형성된다.

표시패널(50)은 데이터 구동부(30) 및 게이트 구동부(40)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시패널(50)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.

도 2를 참조하면, 하나의 서브 픽셀은 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 보상회로(CC) 및 유기발광 다이오드(OLED)를 포함한다. 유기발광 다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

스위칭 트랜지스터(SW)는 게이트 라인(GL1)을 통해 공급된 게이트 신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원라인(VDD)과 그라운드부(GND) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 또한, 스위칭 트랜지스터(SW)나 구동 트랜지스터(DR)에 연결된 커패시터는 보상회로(CC) 내부로 위치할 수 있다. 보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한 바, 이에 대한 구체적인 예시 및 설명은 생략한다.

또한, 도 3에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 서브 픽셀에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다. 게이트 라인(GL1)은 스위칭 트랜지스터(SW)에 게이트 신호를 공급하는 제1-1 게이트 라인(GL1a)과, 서브 픽셀에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2 게이트 라인(GL1b)을 포함할 수 있다. 그리고 추가된 전원라인은 서브 픽셀의 특정 노드를 특정 전압으로 초기화하기 위한 초기화 전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.

한편, 도 2 및 도 3에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터 구동부(30) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터 및 유기발광 다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수도 있다. 또한, 도 2 및 도 3에서는 보상회로(CC)가 스위칭 트랜지스터(SW)와 구동 트랜지스터(DR) 사이에 위치하는 것으로 도시하였지만, 구동 트랜지스터(DR)와 유기발광다이오드(OLED) 사이에도 더 위치할 수도 있다. 보상회로(CC)의 위치와 구조는 도 2와 도 3에 한정되지 않는다.

도 4는 본 발명의 일 실시예에 따른 유기발광표시장치를 나타낸 평면도이다. 도 5는 본 발명의 일 실시예에 따른 유기발광표시장치의 서브픽셀 부분을 나타낸 단면도이다.

도 4를 참조하면, 유기발광표시장치는 기판(SUB) 상에 표시부(A/A) 및 비표시부(N/A)를 포함한다. 비표시부(N/A)는 기판(SUB)의 좌우측에 각각 배치된 GIP 구동부(GIP), 및 기판(SUB)의 하측에 배치된 패드부(PD)를 포함한다. 표시부(A/A)는 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. GIP 구동부(GIP)는 표시부(A/A)에 게이트 구동신호를 인가한다. 패드부(PD)는 표시부(A/A)의 일측 예를 들어 하측에 배치되고, 패드부(DP)에 칩온필름(COF)들이 부착된다. 표시부(A/A)로부터 연결된 복수의 신호선들(미도시)에 칩온필름(COF)을 통해 인가되는 데이터 신호 및 전원이 인가된다.

이하, 본 발명의 도 5을 참조하여, 유기발광표시장치의 서브픽셀(SP) 영역의 단면 구조를 살펴본다.

도 5를 참조하면, 본 발명의 일 일시예에 따른 유기발광표시장치는 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치한다. 기판(SUB)은 플렉서블 기판 또는 유리 기판일 수 있으며 플렉서블 기판은 유연한 폴리이미드(Polyimide) 등의 수지 기판일 수 있다. 제1 버퍼층(BUF1)은 기판(SUB)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 버퍼층(BUF)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

제1 버퍼층(BUF1) 상에 쉴드층(LS)이 위치한다. 쉴드층(LS)은 외부의 광이 입사되는 것을 차단하여 박막트랜지스터에서 광전류가 발생하는 것을 방지하는 역할을 한다. 쉴드층(LS) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 쉴드층(LS)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.

제2 버퍼층(BUF2) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.

반도체층(ACT) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(GA)이 위치한다. 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.

게이트 전극(GA) 상에 게이트 전극(GA)을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(ILD) 및 게이트 절연막(GI)의 일부 영역에 반도체층(ACT)의 일부를 노출시키는 콘택홀들(CH)이 위치한다.

층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 드레인 전극(DE)은 반도체층(ACT)의 드레인 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결되고, 소스 전극(SE)은 반도체층(ACT)의 소스 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결된다. 소스 전극(SE) 및 드레인 전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(SE) 및 드레인 전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.

박막트랜지스터(TFT)를 포함하는 기판(SUB) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 제1 패시베이션막(PAS1) 상에 컬러필터(CF)가 위치한다. 컬러필터(CF)는 유기발광 다이오드(OLED)에서 발광하는 백색의 광을 적색, 녹색 또는 청색으로 변환하는 역할을 한다. 컬러필터(CF) 상에 오버코트층(OC)이 위치한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(OC)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다.

오버코트층(OC)의 일부 영역에는 드레인 전극(DE)을 노출시키는 비어홀(VIA)이 위치한다. 오버코트층(OC) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 오버코트층(OC) 상에 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 화소 전극으로 작용하며, 비어홀(VIA)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 제1 전극(ANO)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다. 제1 전극(ANO)이 반사 전극인 경우, 제1 전극(ANO)은 반사층을 더 포함한다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.

제1 전극(ANO)을 포함하는 기판(SUB) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(BNK)은 제1 전극(ANO)을 노출시키는 화소정의부(OP)가 위치한다. 플렉서블 기판(PI) 전면에는 제1 전극(ANO)에 컨택하는 유기막층(EML)이 위치한다. 유기막층(EML)은 전자와 정공이 결합하여 발광하는 층으로, 유기막층(EML)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 유기막층(EML) 상에 전자수송층 또는 전자주입층을 포함할 수 있다.

유기막층(EML) 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 표시부(A/A) 전면에 위치하고, 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(CAT)이 투과 전극인 경우 광이 투과될 수 있을 정도로 얇은 두께로 이루어지고, 반사 전극인 경우 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다. 제2 전극(CAT) 상에 제2 패시베이션막(PAS2)이 위치한다.

박막트랜지스터(TFT)와 유기발광 다이오드(OLED)가 형성된 기판(SUB)의 상부 면에는 접착층(ADL)을 통해 보호부재(FSM)가 부착된다. 보호부재(FSM)는 금속 박막일 수 있다.

이상과 같이 구성된 유기발광표시장치는 비표시부에는 금속으로 이루어진 보호부재와 기판에 형성된 기준전압라인이 서로 대향하여 배치된다. 이를 구체적으로 설명하기 위해 하기 도면들을 참조하기로 한다.

도 6은 유기발광표시장치의 비표시부 일부를 도시한 평면도이고, 도 7은 도 6의 절취선 A-B에 따라 절취한 단면도이다.

도 6을 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP) 및 기준전압라인부(EVSP)가 위치한다. 전원라인부(EVDP)는 표시부(A/A)로부터 연장된 전원라인(EVDL)이 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 기준전압라인부(EVSP)는 제2 전극(CAT)이 연장되어 제1 및 제2 컨택패드(CCP1, CCP2)를 통해 기준전압라인(EVSS)에 연결된다.

보다 자세하게 도 7을 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 기준전압라인(EVSS), 전원라인바(EVDD)이 위치한다. 기준전압라인(EVSS)은 기준전압라인부(EVSP)에 위치하고 전원라인바(EVDD)는 전원라인부(EVDP)에 위치한다. 기준전압라인(EVSS)과 전원라인바(EVDD) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 제1 컨택패드(CCP1)와 전원라인(EVDL)이 위치한다. 제1 컨택패드(CCP1)는 기준전압라인부(EVSP)의 기준전압라인(EVSS)에 연결되고, 전원라인(EVDL)은 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 제1 컨택패드(CCP1) 및 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치하고, 제1 패시베이션막(PAS1) 상에 제2 컨택패드(CCP2)가 위치한다. 제2 컨택패드(CCP2)는 기준전압라인부(EVSP)의 제1 컨택패드(CCP1)에 연결된다.

전원라인부(EVDP)와 표시부(A/A)에는 오버코트층(OC), 뱅크층(BNK), 유기막층(OLE), 제2 전극(CAT) 및 제2 패시베이션막(PAS2)이 위치한다. 기준전압라인부(EVSP)에는 표시부(A/A)의 제2 전극(CAT)이 연장되어 제2 컨택패드(CCP2)에 연결되어, 제2 전극(CAT)이 기준전압라인(EVSS)에 전기적으로 연결된다. 표시부(A/A)의 제2 패시베이션막(PAS2) 또한 기준전압라인부(EVSP)로 연장되어 제2 전극(CAT)을 덮는다. 제2 패시베이션막(PAS2)이 형성된 기판(SUB)은 접착제(FSA)를 통해 보호부재(FSM)와 합착되어 유기발광표시장치를 구성한다.

전술한 유기발광표시장치는 공정 중에 도전성의 이물이 보호부재(FSM)와 기판(SUB) 사이에 발생할 수 있다. 이 경우, 기준전압라인(EVSS)에는 0V를 가지고 있어 이물에 의해 금속의 보호부재(FSM)와 쇼트(short)되어도 동일 전위로 인해 전류흐름이 발생하지 않는다. 그러나 픽셀 보상을 위한 구동시 기준전압라인(EVSS)에 일정 전위가 인가되면, 보호부재(FSM)와의 전위 차가 형성되어 전류 흐름이 발생한다. 이에 따라, 기준전압라인(EVSS)과 보호부재(FSM) 사이에 전류가 흐르는 동안 열이 발생하여 보호부재 표면에 부착된 편광판이 손상되는 문제점이 있다.

따라서, 본원 발명은 전술한 이물의 의한 편광판의 손상을 방지하고자 다음과 같은 실시예들에 따른 유기발광표시장치를 개시한다. 하기에서는 전술한 도 6 및 7과 동일한 구성요소에 대해 동일한 도면부호를 붙여 설명을 간략히 한다.

<제1 실시예>

도 8은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 일부를 나타낸 평면도이고, 도 9는 도 8의 절취선 C-D에 따라 절취한 단면도이다.

도 8을 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP), 기준전압라인부(EVSP) 및 그라운드부(GND)가 위치한다. 그라운드부(GND)는 기준전압라인부(EVSP)와 기판(SUB) 최외곽 사이에 배치되어 그라운드 라인(GNL)이 위치한다.

보다 자세하게 도 9를 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 기준전압라인(EVSS), 전원라인바(EVDD) 및 그라운드 라인(GNL)이 위치한다. 기준전압라인(EVSS)은 기준전압라인부(EVSP)에 위치하고 전원라인바(EVDD)는 전원라인부(EVDP)에 위치한다. 그라운드 라인(GNL)은 그라운드부(GND)에 위치하여, 기준전압라인부(EVSP)와 기판(SUB) 최외곽 사이에 배치된다.

기준전압라인(EVSS), 전원라인바(EVDD) 및 그라운드 라인(GNL) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 제1 컨택패드(CCP1)와 전원라인(EVDL)이 위치한다. 제1 컨택패드(CCP1)는 기준전압라인부(EVSP)의 기준전압라인(EVSS)에 연결되고, 전원라인(EVDL)은 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 제1 컨택패드(CCP1) 및 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치하고, 제1 패시베이션막(PAS1) 상에 제2 컨택패드(CCP2)가 위치한다. 제2 컨택패드(CCP2)는 기준전압라인부(EVSP)의 제1 컨택패드(CCP1)에 연결된다.

이와 같이 구성된 유기발광표시장치는 기준전압라인부를 축소하고 그라운드부를 형성함으로써, 기판 외곽에 이물이 발생하여도 이물이 그라운드 라인에 컨택하게 된다. 그라운드 라인(GNL)은 도시하지 않았지만 패드부로부터 그라운드 전압 즉 0V 전압이 인가된다. 따라서, 보호부재와 그라운드 라인 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

한편, 본 발명의 제1 실시예에 따른 유기발광표시장치는 다른 구조도 적용할 수 있다.

도 10은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 일부를 나타낸 평면도이고, 도 11은 도 10의 절취선 E-F에 따라 절취한 단면도이다.

도 10을 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP) 및 그라운드부(GND)가 위치한다. 도 10에서는 기준전압라인부(EVSP)가 존재하지 않는 실시예를 개시하기 때문에, 전원라인부(EVDP)와 그라운드부(GND)만 개시한다. 여기서, 전원라인부(EVDP)의 전원라인바(EVDD)는 전원라인(EVDL)에 연결되는 복수의 전원분기라인(EVDBL)들을 포함한다. 복수의 전원분기라인(EVDBL)은 전원을 보강하기 위한 구조로 작용한다. 이때, 전원분기라인(EVDBL)들 사이의 공간에는 쉴드층 패턴(LSP)들을 삽입하여 전원분기라인(EVDBL)들이 사용자에게 비치는 것을 방지한다.

보다 자세하게 도 11을 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 전원라인바(EVDD), 전원분기라인(EVDBL) 및 그라운드 라인(GNL)이 위치한다. 전원라인바(EVDD) 및 전원분기라인(EVDBL)은 전원라인부(EVDP)에 위치한다. 그라운드 라인(GNL)은 그라운드부(GND)에 위치하여, 전원라인부(EVDP)와 기판(SUB) 최외곽 사이에 배치된다.

전원라인바(EVDD), 전원분기라인(EVDBL) 및 그라운드 라인(GNL) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 제1 컨택패드(CCP1)와 전원라인(EVDL)이 위치한다. 제1 컨택패드(CCP1)는 전원라인바(EVDD)에 연결되어 저항을 낮추는 역할을 한다. 전원라인(EVDL)은 전원분기라인(EVDBL)을 통해 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 제1 컨택패드(CCP1) 및 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치한다.

전원라인부(EVDP)와 표시부(A/A)에는 오버코트층(OC), 뱅크층(BNK), 유기막층(OLE), 제2 전극(CAT) 및 제2 패시베이션막(PAS2)이 위치한다. 표시부(A/A)의 제2 전극(CAT)은 기준전압라인부 없이 직접 패드부에 연결된다. 제2 패시베이션막(PAS2)이 형성된 기판(SUB)은 접착제(FSA)를 통해 보호부재(FSM)와 합착되어 유기발광표시장치를 구성한다.

이와 같이 구성된 유기발광표시장치는 기준전압라인부을 생략하고 전원라인바로부터 분기된 전원분기라인을 추가하여 전원을 보강할 수 있다. 더욱이, 전원분기라인들 사이에 쉴드층 패턴들을 형성하여 전원분기라인들이 사용자에게 비치는 것을 방지할 수 있다. 또한, 기판 외곽부에 그라운드부를 형성함으로써, 기판 외곽에 이물이 발생하여도 보호부재와 그라운드 라인 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

전술한 유기발광표시장치들은 보호부재와 그라운드부 또는 보호부재와 기준전압라인부 사이에서 이물에 의한 문제를 해결하기 위한 것을 개시하였다. 반면, 제2 전극도 0V 또는 일정 전압이 인가되기 때문에 제2 전극과 그라운드부 사이에서도 이물에 의한 손상이 발생할 수 있다. 따라서, 하기에서는 제2 전극과 그라운드부 사이에서 발생할 수 있는 손상을 방지하기 위한 유기발광표시장치를 개시한다.

도 12는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부 일부를 나타낸 평면도이고, 도 13은 도 12의 절취선 G-H에 따라 절취한 단면도이며, 도 14는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도이다. 또한, 도 15는 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도이고, 도 16은 도 15의 절취선 I-J에 따라 절취한 단면도이다.

도 12를 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP) 및 그라운드부(GND)가 위치한다. 그라운드부(GND)는 그라운드 라인(GNL) 및 그라운드 라인(GNL)에 연결된 그라운드 보조라인(GNLS)을 포함한다. 그라운드 보조라인(GNLS)은 전원라인부(EVDP)와 그라운드 라인(GNL) 사이에 배치되고, 연결패턴(CNP)을 통해 그라운드 라인(GNL)에 연결된다. 그라운드 보조라인(GNLS)은 전원라인부(EVDP)와 그라운드 라인(GNL) 사이의 공간을 메워 사용자에게 명암차이로 발생하는 외관 불량을 방지할 수 있다.

보다 자세하게 도 13을 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 그라운드 보조라인(GNLS)이 위치한다. 그라운드 보조라인(GNLS)은 쉴드층(미도시)과 동일한 재료로 동일한 층 상에 배치된다. 그라운드 보조라인(GNLS)은 그라운드부(GND)에 위치한다. 그라운드 보조라인(GNLS) 상에 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 전원라인바(EVDD) 및 그라운드 라인(GNL)이 위치한다. 전원라인바(EVDD)는 전원라인부(EVDP)에 위치한다. 그라운드 라인(GNL)은 그라운드부(GND)에 위치하여, 전원라인부(EVDP)와 기판(SUB) 최외곽 사이에 배치된다.

전원라인바(EVDD) 및 그라운드 라인(GNL) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 연결패턴(CNP)과 전원라인(EVDL)이 위치한다. 연결패턴(CNP)은 그라운드 라인(GNL)과 그라운드 보조라인(GNLS)을 연결하는 역할을 한다. 전원라인(EVDL)은 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 연결패턴(CNP) 및 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1) 상부의 구성은 전술한 실시예와 동일하므로 설명을 생략한다.

이와 같이 구성된 유기발광표시장치는 그라운드 라인과 전원라인부 사이에 그라운드 보조라인을 형성함으로써, 사용자에게 명암으로 표시되는 외관 불량을 방지할 수 있다. 또한, 그라운드 보조라인을 쉴드층과 동일한 층에 형성함으로써 그라운드 보조라인 위로 제2 버퍼층, 게이트 절연막, 층간 절연막 및 제1 패시베이션막이 형성될 수 있다. 따라서, 공정 중 증착 마스크에 의한 찍힘에 의해 그라운드 보조라인을 보호할 수 있다. 이로써, 그라운드 보조라인과 제2 전극 사이에서 이물에 의한 쇼트를 방지할 수 있는 이점이 있다.

전술한 도 12의 그라운드 보조라인(GNLS)은 일체로 이루어진 것을 개시하였다. 그러나 도 14를 참조하면, 그라운드 보조라인(GNLS)은 서로 이격된 복수의 패턴 형상으로 이루어질 수도 있다. 그라운드 보조라인(GNLS)이 복수의 패턴으로 이루어지면, 공정 중 증착 마스크에 의해 찍히더라도 복수의 패턴들의 이격된 공간이 존재하므로 찍힘이 복수의 패턴들에 발생할 확률을 낮출 수 있다. 다만, 사용자에게 패턴들이 비치지 않도록 복수의 패턴들의 이격 간격을 적절히 조절할 수 있다.

또한, 도 15 및 도 16을 참조하면, 그라운드 보조라인(GNLS) 상에 보조패턴(FSL)을 더 구비할 수도 있다. 보조패턴(FSL)은 그라운드 보조라인(GNLS)의 복수의 패턴들에 각각 1대 1로 대응하여 위치되도록, 복수의 패턴들로 이루어진다. 보조패턴(FSL)은 그라운드 보조라인(GNLS)보다 작은 크기로 이루어지되 그라운드 보조라인(GNLS)에 완전히 중첩되도록 위치한다. 보조패턴(FSL)은 소스/드레인 전극 물질로 형성되며, 인접한 연결패턴(CNP)과 동일한 재료로 동일한 층 상에 위치한다. 보조패턴(FSL)은 그라운드 보조라인(GNLS)의 보호층으로 작용하여, 공정 중 발생할 수 있는 찍힘으로부터 그라운드 보조라인(GNLS)을 보호할 수 있다.

한편, 본 발명의 제1 실시예에 따른 유기발광표시장치는 그라운드 라인을 쉴드층과 동일한 층으로 형성할 수도 있다.

도 17 및 도 18은 본 발명의 제1 실시예에 따른 유기발광표시장치의 비표시부의 각각 다른 예들을 나타낸 평면도이고, 도 19는 도 17의 절취선 K-L에 따라 절취한 단면도이다.

도 17을 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP) 및 그라운드부(GND)가 위치한다. 그라운드부(GND)는 그라운드 라인(GNL)만을 포함한다. 그라운드 라인(GNL)은 그라운드부(GND) 전체에 배치되어, 기판(SUB) 외곽과 전원라인부(EVDP) 사이의 공간을 메워 사용자에게 명암차이로 발생하는 외관 불량을 방지할 수 있다.

또한, 도 18을 참조하면, 그라운드 라인(GNL)은 그라운드 라인(GNL)으로부터 분기된 그라운드 분기라인(GNBL)을 포함할 수 있다. 그라운드 분기라인(GNBL)은 서로 이격되도록 배치되어 그라운드 분기라인(GNBL)이 찍히는 확률을 줄일 수 있다.

도 17과 도 18의 단면도가 동일하므로, 도 19를 참조하여 설명하면, 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 그라운드 라인(GNL)이 위치한다. 그라운드 라인(GNL)은 쉴드층(미도시)과 동일한 재료로 동일한 층 상에 배치된다. 그라운드 라인(GNL)은 그라운드부(GND)에 위치한다. 그라운드 라인(GNL) 상에 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 전원라인바(EVDD)가 위치한다. 전원라인바(EVDD)는 전원라인부(EVDP)에 위치한다. 전원라인바(EVDD) 상부의 구성은 다른 특징부가 없으므로 설명을 생략한다.

이와 같이 구성된 유기발광표시장치는 그라운드 라인을 쉴드층과 동일한 층에 형성함으로써 그라운드 라인 위로 제2 버퍼층, 게이트 절연막, 층간 절연막 및 제1 패시베이션막이 형성될 수 있다. 따라서, 공정 중 증착 마스크에 의한 찍힘에 의해 그라운드 라인을 보호할 수 있다. 이로써, 그라운드 라인과 제2 전극 사이에서 이물에 의한 쇼트를 방지할 수 있는 이점이 있다.

한편, 본 발명의 제1 실시예에 따른 유기발광표시장치는 비표시부의 패드부와 GIP 구동부에서도 이물에 의한 쇼트를 방지할 수 있는 구조를 개시한다.

도 20은 본 발명의 제1 실시예에 따른 유기발광표시장치의 패드부를 나타낸 평면도이고 도 21은 도 20의 절취선 M-N에 따라 절취한 단면도이며, 도 22는 본 발명의 제1 실시예에 따른 유기발광표시장치의 GIP 구동부를 나타낸 평면도이고 도 23은 도 22의 절취선 O-P에 따라 절취한 단면도이다.

도 20을 참조하면, 유기발광표시장치의 패드부는 표시부(A/A), LOG부(LOG) 및 칩온필름(COF)을 포함한다. LOG부(LOG)는 표시부(A/A)에 전원이나 데이터 구동신호를 인가하기 위한 LOG 라인(LOGB)들과 그라운드 신호가 인가되는 LOG 그라운드 라인(LOGG)이 위치한다. 칩온필름(COF)은 LOG 라인(LOGB) 및 LOG 그라운드 라인(LOGG)과 연결되도록 부착된다.

보다 자세하게 도 21을 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 LOG 그라운드 라인(LOGG) 및 LOG 라인(LOGB)이 위치한다. LOG 그라운드 라인(LOGG) 및 LOG 라인(LOGB)은 게이트 전극과 동일한 재료로 동일한 층에 위치한다. LOG 그라운드 라인(LOGG) 및 LOG 라인(LOGB)은 서로 이격되어 배치되고, LOG 그라운드 라인(LOGG)를 LOG부(LOG)에 구비함으로써, 이물에 의해 보호부재(FSM)와 LOG부(LOG) 사이에 쇼트가 발생하는 것을 방지할 수 있다.

LOG 그라운드 라인(LOGG) 및 LOG 라인(LOGB) 상에 층간 절연막(ILD)이 위치한다. 표시부(A/A)의 층간 절연막(ILD) 상에는 소스신호라인(SDL)이 위치한다. 소스신호라인(SDL) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1) 상부의 구성은 전술한 실시예와 동일하므로 설명을 생략한다.

이와 같이 구성된 유기발광표시장치는 칩온필름이 부착되는 패드부에 LOG 그라운드 라인을 구비함으로써, 패드부에 이물이 발생하여도 보호부재와 LOG 그라운드 라인 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

한편, 도 22 및 도 23을 참조하면, 유기발광표시장치의 일측에는 표시부(A/A), GIP 구동부(GIP) 및 그라운드부(GND)가 위치한다. 그라운드부(GND)는 GIP 구동부(GIP)와 기판(SUB)의 외곽 사이에 위치한다. 제2 버퍼층(BUF2) 상에 그라운드부(GND)의 그라운드 라인(GNL)이 위치하고, GIP 구동부(GIP)의 GIP 회로(GIPC)가 위치한다. 그라운드 라인(GNL)과 GIP 회로(GIPC) 상에는 전술한 절연막들이 배치된다.

본 실시예에서는 GIP 구동부(GIP)와 기판(SUB)의 외곽 사이에 그라운드부(GND)를 구비함으로써, 기판(SUB) 외곽에 이물이 발생하여도 보호부재와 그라운드부(GND) 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

한편, 본 발명은 베젤을 줄이기 위해 기준전압라인부가 생략되고 전원라인부의 배선을 보강한 구조에서 공정 중 증착 마스크에 의한 찍힘 문제를 방지할 수 있다. 하기에서는 전술한 제1 실시예와 동일한 구성에 대해 동일한 도면부호를 붙여 그 설명을 생략하기로 한다.

<제2 실시예>

도 24는 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부를 나타낸 평면도이고, 도 25는 도 24의 절취선 Q-R에 따라 절취한 단면도이다. 또한, 도 26은 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도이고, 도 27은 도 26의 절취선 S-T에 따라 절취한 단면도이다. 또한, 도 28은 본 발명의 제2 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도이고, 도 29는 도 28의 절취선 U-V에 따라 절취한 단면도이다.

도 24를 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP) 및 그라운드부(GND)가 위치한다. 도 24에서는 기준전압라인부가 존재하지 않는 실시예를 개시하기 때문에, 전원라인부(EVDP)와 그라운드부(GND)만 개시한다. 여기서, 전원라인부(EVDP)의 전원라인바(EVDD)는 전원라인(EVDL)에 연결되는 복수의 전원분기라인(EVDBL)들을 포함한다. 복수의 전원분기라인(EVDBL)은 전원을 보강하기 위한 구조로 작용한다. 이때, 전원분기라인(EVDBL)들 사이의 공간에는 쉴드층 패턴(LSP)들을 삽입하여 전원분기라인(EVDBL)들이 사용자에게 비치는 것을 방지한다.

전원라인부(EVDP)에는 제1 컨택패드(CCP1)가 배치되어 전원라인부(EVDP)의 전원라인바(EVDD)의 저항을 낮춘다. 그리고 표시부(A/A)로부터 오버코트층(OC)과 뱅크층(BNK)이 연장되어 전원라인(EVDL)과 제1 컨택패드(CCP1) 사이까지 연장되어 배치된다. 또한, 제2 전극(CAT)과 유기막층(OLE)은 뱅크층(BNK)의 끝단으로부터 표시부(A/A)에 가깝게 이격시켜 배치한다. 따라서, 오버코트층(OC)과 뱅크층(BNK)이 기판(SUB) 외곽으로 연장되면, 증착 마스크에 의해 찍히더라도 뱅크층(BNK) 상부만 손상되기 때문에 제2 전극(CAT)과 전원라인부(EVDP) 사이에 쇼트가 발생할 수 있는 가능성을 낮출 수 있다.

보다 자세하게 도 25를 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치하고, 게이트 절연막(GI) 상에 전원라인바(EVDD), 전원분기라인(EVDBL) 및 그라운드 라인(GNL)이 위치한다. 전원라인바(EVDD) 및 전원분기라인(EVDBL)은 전원라인부(EVDP)에 위치한다. 그라운드 라인(GNL)은 그라운드부(GND)에 위치하여, 전원라인부(EVDP)와 기판(SUB) 최외곽 사이에 배치된다.

제1 패시베이션막(PAS1) 상에 오버코트층(OC)과 뱅크층(BNK)이 위치한다. 오버코트층(OC)과 뱅크층(BNK)은 표시부(A/A)로부터 기판(SUB) 외곽으로 연장되어 전원라인(EVDL)과 제1 컨택패드(CCP1) 사이까지 연장되어 배치된다. 뱅크층(BNK) 상에 제2 전극(CAT)과 유기막층(OLE)이 위치한다. 제2 전극(CAT)과 유기막층(OLE)은 뱅크층(BNK)의 끝단으로부터 표시부(A/A)에 가깝게 이격시켜 배치한다. 따라서, 오버코트층(OC)과 뱅크층(BNK)이 기판(SUB) 외곽으로 연장되면, 증착 마스크에 의해 찍히더라도 뱅크층(BNK) 상부만 손상되기 때문에 제2 전극(CAT)과 전원라인부(EVDP) 사이에 쇼트가 발생할 수 있는 가능성을 낮출 수 있다.

제2 전극(CAT) 상에 제2 패시베이션막(PAS2)이 위치하고 제2 패시베이션막(PAS2)이 형성된 기판(SUB)은 접착제(FSA)를 통해 보호부재(FSM)와 합착되어 유기발광표시장치를 구성한다.

또한, 도 26 및 도 27을 참조하면, 쉴드층 패턴(LSP) 상에 보조패턴(FSL)을 더 구비할 수도 있다. 보조패턴(FSL)은 쉴드층 패턴(LSP)의 복수의 패턴들에 각각 1대 1로 대응하여 위치되도록, 복수의 패턴들로 이루어진다. 보조패턴(FSL)은 쉴드층 패턴(LSP)보다 작은 크기로 이루어지되 쉴드층 패턴(LSP)에 완전히 중첩되도록 위치한다. 보조패턴(FSL)은 소스/드레인 전극 물질로 형성되며, 제1 컨택패드(CCP1)와 동일한 재료로 동일한 층 상에 위치한다. 보조패턴(FSL)은 쉴드층 패턴(LSP)의 보호층으로 작용하여, 공정 중 발생할 수 있는 찍힘으로부터 쉴드층 패턴(LSP)을 더 보호할 수 있다.

전술한 도 26 및 도 27에 따른 유기발광표시장치는 오버코트층(OC)과 뱅크층(BNK)을 기판(SUB) 외곽으로 연장시켜 증착 마스크에 의한 찍힘으로부터 하부의 전원라인부(EVDP)를 보호하고 있다. 그러나 본 도 28 및 도 29에 따른 유기발광표시장치는 오버코트층(OC)과 뱅크층(BNK)을 연장하지 않고, 쉴드층 패턴(LSP) 상에 배치된 보조패턴(FSL)만을 구비함으로써, 증착 마스크에 의한 찍힘으로부터 하부의 전원라인부(EVDP)를 보호할 수도 있다.

한편, 본 발명은 베젤을 줄이기 위해 기준전압라인부가 생략된 구조에서 공정 중 증착 마스크에 의한 찍힘 문제를 방지할 수 있다. 하기에서는 전술한 제1 및 제2 실시예와 동일한 구성에 대해 동일한 도면부호를 붙여 그 설명을 생략하기로 한다.

<제3 실시예>

도 30은 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부를 나타낸 평면도이고, 도 31은 도 30의 절취선 W-X에 따라 절취한 단면도이며, 도 32는 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 다른 예를 나타낸 평면도이다. 또한, 도 33은 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도이고 도 34는 도 33의 절취선 Y-Z에 따라 절취한 단면도이다. 또한, 도 35는 본 발명의 제3 실시예에 따른 유기발광표시장치의 비표시부의 또 다른 예를 나타낸 평면도이고 도 36은 도 35의 절취선 A'-B'에 따라 절취한 단면도이다.

도 30을 참조하면, 유기발광표시장치의 비표시부에는, 기판(SUB) 상에 표시부(A/A), 전원라인부(EVDP), 플로팅부(FP) 및 그라운드부(GND)가 위치한다. 플로팅부(FP)는 전원라인부(EVDP)와 그라운드부(GND) 사이에 배치된 플로팅 라인(FPL)을 포함한다. 플로팅부(FP)는 전원라인부(EVDP)와 그라운드 라인(GNL) 사이의 공간을 메워 사용자에게 명암차이로 발생하는 외관 불량을 방지할 수 있다. 또한, 플로팅부(FP)는 증착 마스크에 의한 찍힘이 발생하여도 플로팅되어 있기 때문에 제2 전극과의 쇼트가 발생하는 것을 방지할 수 있다.

보다 자세하게 도 31을 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1), 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI) 상에 전원라인바(EVDD), 플로팅 라인(FPL) 및 그라운드 라인(GNL)이 위치한다. 전원라인바(EVDD)는 전원라인부(EVDP)에 위치하고 그라운드 라인(GNL)은 그라운드부(GND)에 위치한다. 플로팅 라인(FPL)은 전원라인바(EVDD)와 그라운드 라인(GNL) 사이에 위치하되, 이들과 동일한 재료로 동일한 층 상에 위치한다.

전원라인바(EVDD), 플로팅 라인(FPL) 및 그라운드 라인(GNL) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 전원라인(EVDL)이 위치하여 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1) 상부의 구성은 전술한 실시예들과 차이가 없으므로 설명을 생략한다.

이와 같이 구성된 유기발광표시장치는 그라운드 라인과 전원라인부 사이에 플로팅 라인이 형성된 플로팅부를 형성함으로써, 사용자에게 명암으로 표시되는 외관 불량을 방지할 수 있다. 또한, 플로팅된 플로팅부로 인해, 제2 전극 사이에서 이물에 의한 쇼트를 방지할 수 있는 이점이 있다.

전술한 플로팅부(FP)의 플로팅 라인(FPL)은 그라운드 라인(GNL) 및 전원라인바(EVDD)와 동일한 재료로 동일한 층에 배치된 것으로 설명하였지만, 플로팅 라인(FPL)은 쉴드층과 동일한 재료로 동일한 층에 배치될 수도 있다.

도 32를 참조하면, 전술한 플로팅부(FP)의 플로팅 라인(FPL)은 일체로 이루어진 하나의 라인으로 이루어질 수 있고, 도 33에 도시된 것처럼, 서로 이격된 복수의 패턴으로 이루어질 수 있다. 플로팅 라인(FPL)이 복수의 패턴으로 이루어지면, 공정 중 증착 마스크에 의해 찍히더라도 복수의 패턴들의 이격된 공간이 존재하므로 찍힘이 복수의 패턴들에 발생할 확률을 낮출 수 있다. 다만, 사용자에게 패턴들이 비치지 않도록 복수의 패턴들의 이격 간격을 적절히 조절할 수 있다. 또한, 플로팅 라인(FPL)이 복수의 패턴으로 이루어지면, 각 패턴이 가질 수 있는 정전기 대전량을 최소화시켜 정전기에 의한 불량을 방지할 수 있다.

도 32와 도 33의 단면을 나타낸 도 34를 참조하면, 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 플로팅 라인(FPL)이 위치한다. 플로팅 라인(FPL)은 표시부(A/A)의 쉴드층(미도시)과 동일한 재료로 동일한 층 상에 위치한다. 특히, 플로팅 라인(FPL)이 MoTi 등의 금속으로 이루어지는 경우 플로팅 라인(FPL)의 정전기 대전량을 줄여 정전기로 인한 손상을 방지할 수 있다.

플로팅 라인(FPL) 상에 제2 버퍼층(BUF2) 및 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI) 상에 전원라인바(EVDD) 및 그라운드 라인(GNL)이 위치한다. 전원라인바(EVDD)는 전원라인부(EVDP)에 위치하고 그라운드 라인(GNL)은 그라운드부(GND)에 위치한다. 전술한 플로팅 라인(FPL)은 전원라인바(EVDD)와 그라운드 라인(GNL) 사이에 위치하게 된다.

전원라인바(EVDD) 및 그라운드 라인(GNL) 상에 층간 절연막(ILD)이 위치하고 층간 절연막(ILD) 상에 전원라인(EVDL)이 위치하여 전원라인부(EVDP)의 전원라인바(EVDD)에 연결된다. 전원라인(EVDL) 상에 제1 패시베이션막(PAS1)이 위치한다. 제1 패시베이션막(PAS1) 상부의 구성은 전술한 실시예들과 차이가 없으므로 설명을 생략한다.

이와 같이 구성된 유기발광표시장치는 그라운드 라인과 전원라인부 사이에 플로팅 라인이 형성된 플로팅부를 형성함으로써, 사용자에게 명암으로 표시되는 외관 불량을 방지할 수 있다. 또한, 플로팅된 플로팅부로 인해, 제2 전극 사이에서 이물에 의한 쇼트를 방지할 수 있는 이점이 있다. 또한, 플로팅 라인을 기판에 인접하도록 쉴드층과 동일층에 형성함으로써, 플로팅 라인 상부에 존재하는 복수의 절연층들로 인해 찍힘으로부터 보호받을 수 있는 이점이 있다.

한편, 도 35 및 도 36을 참조하면, 전술한 도 33의 플로팅 라인(FPL) 상에 보조패턴(FSL)을 더 구비할 수도 있다. 보조패턴(FSL)은 플로팅 라인(FPL) 의 복수의 패턴들에 각각 1대 1로 대응하여 위치되도록, 복수의 패턴들로 이루어진다. 보조패턴(FSL)은 플로팅 라인(FPL) 보다 작은 크기로 이루어지되 플로팅 라인(FPL) 에 완전히 중첩되도록 위치한다. 보조패턴(FSL)은 소스/드레인 전극 물질로 형성되며, 전원라인(EVDL)과 동일한 재료로 동일한 층 상에 위치한다. 보조패턴(FSL)은 플로팅 라인(FPL)의 보호층으로 작용하여, 공정 중 발생할 수 있는 찍힘으로부터 플로팅 라인(FPL)을 더 보호할 수 있다.

도 37은 유기발광표시장치의 뱅크층이 손상된 이미지들이다. 도 37을 참조하면, 유기발광표시장치의 공정 중 증착 마스크에 의해 뱅크층에 찍힘이 발생하면 뱅크층이 뜯기는 손상이 발생된다. 따라서, 전술한 본원 발명의 제1 내지 제3 실시예에 따른 유기발광표시장치는 비표시부에서 쇼트 또는 물리적인 손상이 발생하는 것을 방지할 수 있다.

보다 자세하게, 본 발명의 일 실시예에 따른 유기발광표시장치는 기준전압라인부를 축소하고 그라운드부를 형성함으로써, 기판 외곽에 이물이 발생하여도 보호부재와 그라운드 라인 사이에 전류가 흐르지 않기 때문에, 편광판이 손상되는 것을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경과 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

A/A : 표시부 N/A : 비표시부
SUB : 기판 GND : 그라운드부
EVSP : 기준전압라인부 EVDP : 전원라인부

Claims

기판 상에 위치하는 표시부 및 비표시부;
상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부 및 상기 표시부에 전원을 인가하는 전원라인부; 및
상기 기판과 대향하는 보호부재;를 포함하며,
상기 그라운드부는 상기 보호부재와 서로 중첩되는 표시장치.
제1 항에 있어서,
상기 그라운드부는 상기 기판 외곽에 인접하고, 상기 전원라인부는 상기 표시부에 인접하는 표시장치.
제1 항에 있어서,
상기 전원라인부는 외부로부터 전원이 인가되는 전원라인바 및 상기 전원라인바로부터 전원을 상기 표시부에 인가하는 전원라인을 포함하며, 상기 전원라인바와 상기 전원라인 사이를 연결하는 복수의 전원분기라인들을 포함하는 표시장치.
제3 항에 있어서,
상기 복수의 전원분기라인들 사이에 위치하는 쉴드층 패턴을 포함하는 표시장치.
제1 항에 있어서,
상기 그라운드부와 상기 전원라인부 사이에 상기 표시부에 기준전압을 인가하는 기준전압라인부를 더 포함하는 표시장치.
제1 항에 있어서,
상기 그라운드부는 그라운드 라인 및 상기 그라운드 라인과 연결된 그라운드 보조라인을 포함하는 표시장치.
제6 항에 있어서,
상기 그라운드 보조라인은 복수의 패턴으로 이루어진 표시장치.
제7 항에 있어서,
상기 그라운드 보조라인 상에 상기 그라운드 보조라인과 중첩되는 보조패턴을 더 포함하는 표시장치.
제1 항에 있어서,
상기 그라운드부는 그라운드 라인 및 상기 그라운드 라인으로부터 분기된 그라운드 분기라인을 포함하는 표시장치.
제1 항에 있어서,
상기 비표시부는 전원이나 데이터 구동신호를 인가하기 위한 칩온필름, 상기 칩온필름으로부터 상기 표시부에 전원이나 데이터 구동신호를 전달하는 LOG 라인들 및 그라운드 신호가 인가되는 LOG 그라운드 라인을 포함하는 표시장치.
제1 항에 있어서,
상기 비표시부는 상기 표시부와 상기 그라운드부 사이에 배치된 GIP 구동부를 더 포함하는 표시장치.
기판 상에 위치하는 표시부 및 비표시부;
상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부 및 상기 표시부에 전원을 인가하는 전원라인을 포함하는 전원라인부; 및
상기 기판과 대향하는 보호부재;를 포함하며,
상기 그라운드부는 상기 보호부재와 서로 중첩되고,
상기 전원라인부는 상기 전원라인바 상에 연결된 컨택패드를 포함하며,
상기 전원라인부는 외부로부터 전원이 인가되는 전원라인바 및 상기 전원라인바로부터 전원을 상기 표시부에 인가하는 전원라인을 포함하며,
상기 전원라인바와 상기 전원라인 사이를 연결하는 복수의 전원분기라인들을 포함하고,
상기 복수의 전원분기라인들 사이에 위치하는 쉴드층 패턴을 포함하는 표시장치.
제12 항에 있어서,
상기 표시부는 복수의 서브픽셀을 포함하며, 상기 복수의 서브픽셀 중 어느 하나는,
상기 기판 상에 위치하는 쉴드층;
상기 쉴드층 상에 위치하는 버퍼층;
상기 버퍼층 상에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터;
상기 박막트랜지스터 상에 위치하는 오버코트층;
상기 오버코트층 상에 위치하며, 제1 전극, 유기막층 및 제2 전극을 포함하는 유기발광 다이오드; 및
상기 제1 전극과 상기 유기막층 사이에 위치하여 화소를 정의하는 뱅크층을 포함하는 표시장치.
제13 항에 있어서,
상기 뱅크층과 상기 오버코트층의 끝단은 상기 컨택패드와 상기 전원라인 사이에 위치하는 표시장치.
제14 항에 있어서,
상기 유기막층과 상기 제2 전극이 상기 컨택패드와 중첩되지 않는 표시장치.
제12 항 또는 제14 항에 있어서,
상기 쉴드층 패턴 상에 위치하며 상기 쉴드층 패턴과 중첩되는 보조패턴을 더 포함하는 표시장치.
기판 상에 위치하는 표시부 및 비표시부;
상기 비표시부에 위치하며, 그라운드 전압이 인가되는 그라운드부, 상기 표시부에 전원을 인가하는 전원라인부, 및 상기 그라운드부와 상기 전원라인부 사이에 위치하는 플로팅부; 및
상기 기판과 대향하는 보호부재;를 포함하는 표시장치.
제17 항에 있어서,
상기 플로팅부는 플로팅된 플로팅 라인을 포함하는 표시장치.
제18 항에 있어서,
상기 플로팅 라인은 일체로 이루어지거나 복수의 패턴으로 이루어진 표시장치.
제19 항에 있어서,
상기 플로팅 라인 상에 위치하며 상기 플로팅 라인과 중첩되는 보조패턴을 더 포함하는 표시장치.