TWI543684B - 顯示裝置及其製造方法 - Google Patents

顯示裝置及其製造方法 Download PDF

Info

Publication number
TWI543684B
TWI543684B TW103124793A TW103124793A TWI543684B TW I543684 B TWI543684 B TW I543684B TW 103124793 A TW103124793 A TW 103124793A TW 103124793 A TW103124793 A TW 103124793A TW I543684 B TWI543684 B TW I543684B
Authority
TW
Taiwan
Prior art keywords
layer
pad
insulating layer
display device
oxide semiconductor
Prior art date
Application number
TW103124793A
Other languages
English (en)
Other versions
TW201543981A (zh
Inventor
李暎學
Original Assignee
Ｌｇ顯示器股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｌｇ顯示器股份有限公司 filed Critical Ｌｇ顯示器股份有限公司
Publication of TW201543981A publication Critical patent/TW201543981A/zh
Application granted granted Critical
Publication of TWI543684B publication Critical patent/TWI543684B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及其製造方法
本發明涉及一種顯示裝置及製造該顯示裝置之方法。
隨著資訊化社會的發展，對顯示裝置的需求也不斷發展。目前，常用的顯示裝置包括如液晶顯示器(LCD)、電漿顯示面板(PDP)、以及有機發光顯示裝置(OLED)等裝置。這些顯示裝置的每一個都包括一顯示面板。
包含於顯示裝置的顯示面板可以為於單一基板上一起製造的數個顯示面板的其中之一。也就是說，根據各種製程，裝置元件、信號線、電源線、以及用於創建影像像素的其他元件均形成在具有複數個個別顯示面板單元的單一基板上。然後，通過使用劃片設備將該基板切成顯示面板的個別單元。
此外，該面板包括：一顯示區域，其中有機發光裝置、液晶等排列於該顯示區域中；以及一非顯示區域，其中複數個接墊形成於該非顯示區域中。該顯示區域和該非顯示區域可以通過相同製程或者相關製程來形成。
因為在形成接墊的製程中塗佈的材料與塗佈於顯示區域中的材料不同，有在未塗佈於所形成的接墊上的像素區域中塗佈的材料。因此，不會出現在顯示區域中的問題可能會在接墊區域中出現。例如，在塗佈材料之間的黏附特性可能變得惡化，從而導致接墊區域之熱化，或者接墊區域中的電阻增加。材料可以通過個別的製程來添加而無關乎形成顯示區域的製程，以試圖解決該問題。然而，使用這種方法，仍然存在以下問題：與製造成本相比較，顯示裝置的效率和精確度降低了。
本發明已研發以解決習知技術中的問題，並且本發明的一態樣是提供一種顯示裝置及製造該顯示裝置的方法，該顯示裝置包括：一接墊，其中一氧化物半導體層形成在該接墊上，以降低層壓於該接墊上的一緩衝層與一絕緣層之間的間隙。
根據本發明的一態樣，提供一種用於顯示裝置的接墊，該顯示裝置包括一顯示區域和一接墊區域，該接墊將來自一個或多個驅動器的一閘極線和一資料線連接至像素區域中的顯示元件。該接墊包括：一氧化物半導體層，形成於一基板上；一下部絕緣層，形成於該氧化物半導體層上，以至少部分地重疊該氧化物半導體層；一個或多個線層，形成在該下部絕緣層上；一上部絕緣層，形成在該一個或多個線層上；以及一接墊電極，形成在該上部絕緣層上，並且通過形成在該上部絕緣層中的一接觸孔連接至該一個或多個線層。
根據本發明的另一態樣，提供一種顯示裝置。該顯示裝置包括：一顯示區域，其中一像素區域經由傳送一閘極信號的一閘極線與傳送一資料信號的一資料線的相交定義在一基板上；一第一接墊單元，包括至少兩個形成在該顯示區域之外的一第一區域中的第一接墊，該至少兩個第一接墊的每一個連接至該閘極線；以及一第二接墊單元，包括至少兩個形成在該顯示區域之外的一第二區域中的第二接墊，該至少兩個第二接墊的每一個連接至該資料線，其中該等第一接墊單元和第二接墊單元的至少其中之一包括：一氧化物半導體層，形成在該基板上；一下部絕緣層，形成在該氧化物半導體層上，並且至少部分地重疊該氧化物半導體層；一個或多個線層，形成在該下部絕緣層上；一上部絕緣層，形成在該一個或多個線層上；以及一接墊電極，形成在該上部絕緣層上，並且通過形成於上部絕緣層中的一接觸孔連接至該一個或多個線層的其中之一。
根據本發明的再一方態樣，提供一種顯示裝置。該顯示裝置包括：一顯示區域，其中一像素區域經由傳送一閘極信號的一閘極線與傳送一資料信號的一資料線的相交定義在一基板上，該像素區域包括一像素電 極；一第一接墊單元，包括至少兩個形成在該顯示區域的一第一區域中的第一接墊，該至少兩個第一接墊的每一個連接至該閘極線；以及一第二接墊單元，包括至少兩個形成在該顯示區域的一第二區域中的第二接墊，該至少兩個第二接墊的每一個連接至該資料線，其中該等第一接墊和第二接墊的至少其中之一包括：一接墊電極，該接墊電極係由與該像素電極相同的材料組成，其中一氧化物半導體層形成在橫向位於該至少兩個第一接墊或該至少兩個第二接墊之間的該基板的區域之上。
根據本發明的又一態樣，提供一種製造顯示裝置的接墊的方法，該接墊將來自一個或多個驅動器的一閘極線和一資料線連接至該顯示裝置的一像素區域中的顯示元件。該方法包括：在一基板上形成一氧化物半導體層；在該氧化物半導體層上形成一下部絕緣層，以至少部分地重疊該氧化物半導體層；在該下部絕緣層上形成一個或多個線層；在該一個或多個線層上形成一上部絕緣層；通過該上部絕緣層形成一接觸孔；以及在該上部絕緣層上形成一接墊電極，以使該接墊電極通過該接觸孔連接至該一個或多個線層。
根據本發明的另一態樣，提供一種顯示裝置，該顯示裝置包括：一基板；一緩衝層，形成在該基板之上；複數個像素層，形成在該緩衝層的一第一部分之上的一像素區域中，該複數個像素層包括：一主動層，形成在該像素區域中的該緩衝層上；一閘極絕緣層，形成在該像素區域中的該主動層上；一層間介電層，形成在該像素區域中的閘極線上；一源/汲極層，與形成於該像素區域中的該層間介電層上的資料線連接；一平坦化層，形成在該像素區域中的該源/汲極層上；以及一像素電極，形成在該像素區域中的該平坦化層上；複數個接墊層，形成在於該緩衝層的一第二部分之上的一接墊區域中，該複數個接墊層包括：一氧化物半導體層，形成在該接墊區域中的該緩衝層上，該氧化物半導體層由與該主動層相同的材料組成；一資料線層，形成在該接墊區域中的該氧化物半導體層之上，該資料線層由與該資料線相同的材料組成；一上部絕緣層，形成在該接墊區域中的該線層之上，該上部絕緣層由與該平坦化層相同的材料組成；以及一接墊電極，形成在該接墊區域中的第三絕緣層上，該接墊電極由與該像素電極相同的材料組成。
如上所述，根據本發明，提供一種包括接墊的顯示面板，其中用於降低層壓在該接墊上之緩衝層與絕緣層之間的間隙的氧化物半導體層形成於該接墊上。
100‧‧‧顯示裝置
110‧‧‧顯示面板
120‧‧‧第一驅動單元
130‧‧‧第二驅動單元
140‧‧‧時序控制器
200、504、506、602、604、606、608‧‧‧接墊區域
201、501、503、505、603、605、607‧‧‧顯示區域
210、220、230、701、702‧‧‧接墊單元
250‧‧‧接墊單元的一部分
300‧‧‧基板
320、525、625‧‧‧第一絕緣層
320a、620、620a‧‧‧閘極絕緣層
330、635、735a、735b‧‧‧第一線層
340、545、645‧‧‧第二絕緣層
350、555、655、755a、755b、1031、1032、1033‧‧‧第二線層
360、665‧‧‧第三絕緣層
370、675、775a、775b、875、975、1051、1052、1053‧‧‧接墊電極
400、502‧‧‧接墊
401‧‧‧接墊的放大部分
451、452、855、935‧‧‧線層
460‧‧‧絕緣層
482、483‧‧‧間隙
509、609‧‧‧光遮蔽層
515、615‧‧‧主動層
601‧‧‧面板區域
610‧‧‧緩衝層
617、717a、717b、717c、717e、717f、717g、717h、817、917a、917b、1001、1002‧‧‧氧化物半導體層
630‧‧‧閘極線
640‧‧‧層間介電層
650‧‧‧源/汲極
660‧‧‧平坦化層
670‧‧‧像素電極
725a、725b、845、925‧‧‧下部絕緣層
745、945、1020‧‧‧第一上部絕緣層
765、965、1040‧‧‧第二上部絕緣層
790‧‧‧接墊的一部分
865‧‧‧上部絕緣層
1011、1012、1013‧‧‧下部絕緣層與第一線層重疊
1021、1022、1023、1041、1042、1043‧‧‧接觸孔
本發明的上述和其他態樣、特徵、以及優點將通過結合所附圖式詳細描述下面的說明書而變得更加明顯，圖式中：第1圖為顯示根據本發明一實施例之顯示裝置的示意圖；第2A圖和第2B圖為顯示應用於本發明的實施例之包括接墊單元的顯示裝置的示意圖；第3圖為顯示包括接墊電極的接墊的放大圖；第4圖為顯示接墊中的間隙的示意圖；第5A圖、第5B圖、以及第5C圖為說明同時形成顯示區域和接墊的製程的剖面圖；第6A圖、第6B圖、第6C圖、以及第6D圖為說明根據本發明實施例之在緩衝層上形成氧化物半導體層的製程的剖面圖；第7A圖、第7B圖、第7C圖、以及第7D圖為說明根據本發明實施例之在接墊中形成氧化物半導體層的製程的剖面圖；第8圖為說明根據本發明實施例之具有單一結構的線層的剖面圖；第9圖為說明根據本發明另一實施例之具有單一結構的線層的剖面圖；第10A圖、第10B圖、第10C圖、第10D圖、第10E圖、以及第10F圖為說明根據本發明實施例之形成接墊的製程的平面圖；以及第11圖為說明在接墊上形成氧化物半導體層以形成接墊電極的製程的流程圖。
下面，將參考所附圖式描述本發明的示例性實施例。在下面的描述中，相同的元件將會使用相同的參考符號來標示，雖然其顯示在不同 圖式中。此外，在本發明的下面的說明書中，當這裏包含的已知的功能和結構的詳細描述可能使本發明的標的不明確時，將省略對其的詳細描述。
此外，當描述本發明的元件時，可以於本中使用術語如第一、第二、A、B、(a)、(b)等。這些術語的每一個不是必須地用於定義對應元件的本質、次序或順序，而是僅用於區分對應元件與其他元件。應該注意地是，如果在說明書中描述一個元件「連接」、「耦接」或「接合」至另一元件，第三元件可以“插入”於第一和第二元件之間，儘管第一元件可以直接地「連接」、「耦接」或「接合」至第二元件。
第1圖為顯示根據本發明實施例之顯示裝置的示意圖。
參考第1圖，根據本發明實施例的顯示裝置100包括：顯示面板110，其中複數個第一線VL1至VLm形成在第一方向例如垂直方向，以及複數個第二線HL1至HLn形成在第二方向例如水平方向；第一驅動單元120，用於供應第一信號至該複數個第一線VL1至VLm；第二驅動單元130，用於供應第二信號至該複數個第二線HL1至HLn；以及時序控制器140，用於控制第一驅動單元120和第二驅動單元130。
複數個像素P定義在顯示面板110以下之位置：形成在第一方向(例如，垂直方向)的複數個第一線VL1至VLm與形成於第二方向(例如，水平方向)的複數個第二線HL1至HLn相互交錯的位置處。
上述第一驅動單元120和第二驅動單元130可以包括至少一個驅動積體電路(IC)，其輸出用於顯示影像的信號。
在第一方向上形成於顯示面板100上的複數個第一線VL1至VLm可以為例如在垂直方向(第一方向)上形成的資料線，用於傳送資料電壓(第一信號)至垂直行的像素，並且第一驅動單元120可以為資料驅動單元，用於供應資料電壓至資料線。
在第二方向上形成於顯示面板110中的複數個第二線HL1至HLn可以為在水平方向(第二方向)上形成的閘極線，用於傳送掃描信號(第一信號)至水平行的像素，第二驅動單元130可以為閘極驅動單元，用於供應掃描信號至閘極線。
此外，顯示面板110具有接墊單元，被配置以接觸第一驅動單元120和第二驅動單元130。當第一驅動單元120供應第一信號至複數個第 一線VL1至VLm時，該接墊單元傳送第一信號至顯示面板110，當第二驅動單元130供應第二信號至複數個第二線HL1至HLn時，該接墊單元同樣傳送第二信號至顯示面板110。因此，在顯示面板110上形成像素區域的製程中，接墊與像素區域一起形成。
第2A圖為顯示應用於本發明的實施例之包括接墊單元的顯示裝置的示意圖。
第1圖的顯示裝置100的顯示面板110被分為顯示區域201和接墊區域200，該接墊區域200具有複數個接墊單元210、220和230。顯示面板連接至位於顯示區域201的上端、下端、左端以及右端的每一個驅動IC。該等接墊單元210、220、以及230包括複數個具有接墊電極的接墊，其中驅動IC可以連接至該接墊電極。
參考符號250是接墊單元的一部分，其包括複數個接墊。第2B圖顯示複數個接墊的結構。
在一實施例中，具有共面結構的氧化物薄膜電晶體可以被用作為形成顯示面板的薄膜電晶體的一個方案。此外，形成顯示面板的薄膜電晶體的製程和形成接墊的製程係一起執行的。
被用作為主動層之非晶相氧化鋅基半導體之該氧化物薄膜電晶體可以具有共面結構，在該共面結構中，閘電極和源/汲電極排列在該主動層上。
該氧化物薄膜電晶體有利地能夠具有高遷移率，並且滿足恆定電流測試，且具有均勻特性，以便適用於大面積顯示器，因為主動層藉由使用非晶相氧化鋅基半導體而形成。氧化鋅(ZnO)是一種根據含氧量而能夠實現導電性、半導體特性、以及電阻的物質，並且該氧化物薄膜電晶體可以適用於大面積顯示器，包括液晶顯示裝置和有機發光二極體裝置，其中在該氧化物薄膜電晶體中，非晶相氧化鋅基半導體物質被應用作為主動層。此外，近年來對透明電子電路的興趣和研究已在增加中。因為非晶相氧化鋅基半導體物質被應用作為主動層之氧化物薄膜電晶體具有高遷移率，並且可以在低溫下製造，該非晶相氧化鋅基半導體物質可以有利地用於透明的電極電路。在根據本發明的實施例中的氧化物薄膜電晶體中，包含重金屬如銦In和鎵Ga的非晶相IGZO半導體可以形成為主動層。該 a-IGZO半導體是透明的，以允許可見光線通過，並且同時，由a-IGZO半導體製成的氧化物薄膜電晶體具有1~100cm2/Vs的遷移率，並且具有高於非晶相矽薄膜電晶體的遷移率。此外，a-IGZO半導體具有寬頻隙，並且可以用於製造紫外光發光二極體(UV-LED)、白光LED、以及具有高色純度的其他部件。此外，能在低溫下製造a-IGZO半導體，從而生產光和可撓性產品。此外，因為由a-IGZO半導體製成的氧化物薄膜電晶體具有類似於非相晶矽薄膜電晶體的特性，該氧化物薄膜電晶體與非晶矽薄膜電晶體一樣具有簡單結構，並且可以適用於大面積顯示器。
這裏，氧化物半導體可以為氧化鋅(ZnO)半導體、氧化銦鋅(IZO)半導體、銦鋁鋅氧化物(IAZO)半導體、銦鎵鋅氧化物(IGZO)半導體、或者銦錫鋅氧化物(ITZO)半導體的其中之一，但是本發明並不侷限於此。
第2B圖為顯示本發明實施例之適用於接墊單元的放大圖。
第2B圖是說明藉由第2A圖之參考符號250標記的接墊單元的放大圖。該接墊單元具有複數個於形成於其中的接墊。每一個接墊包括：第一線層330，與閘極線一起形成；第二絕緣層340，與層間絕緣層一起形成；第二線層350，與資料線一起同時形成；第三絕緣層360，與平坦化層一起形成在第二線層350上；以及接墊電極370，與像素電極一起同時形成。
第3圖為顯示包括接墊電極的接墊的放大圖。第3圖為說明接墊單元沿第2B圖的A-A’線擷取的剖面圖。在顯示區域由具有共面結構的氧化物薄膜電晶體組成的情況下，顯示於接墊區域中形成的接墊的剖面圖。在製造顯示裝置的製程中，形成顯示面板的顯示區域，同時可以形成接墊區域。也就是說，形成顯示區域的閘極線的物質、形成源/汲極的物質、以及形成像素電極的物質被層壓，以在接墊區域中形成接墊。第3圖顯示配置第2圖的顯示裝置100中接墊區域200之接墊單元210、220、以及230的放大接墊。
緩衝層610被層壓在基板300上。然後，第一絕緣層320與閘極絕緣層一起形成，第一線層330同時與閘極線一起形成在第一絕緣層320上。然後，第二絕緣層340與層間絕緣層一起形成。接著，蝕刻連接至第一線層330的接觸孔，然後，第二線層350通過該接觸孔與資料線一起同 時形成。在第三絕緣層360與在第二線層350之平坦化層一起形成之後，蝕刻該接觸孔，以連接該接觸孔至第二線層350，並且接墊電極370通過該接觸孔與像素電極一起同時形成。
然而，在第3圖的接墊中，在形成緩衝層610之後，緩衝層610的介面可能由於蝕刻第一絕緣層320的製程而變得不穩定。
如果接墊的介面不穩定，產生了間隙，從而導致電阻增加。因此，面板與外部IC之連接的電阻增加，並且電阻增加的區域中的加熱和熱化可能造成接墊的缺陷。例如，如果通過電流驅動方案驅動有機發光顯示裝置，由於電阻增加的區域中的加熱和熱化，可能出現接墊中之缺陷。
第4圖為顯示接墊中的間隙的示意圖。參考符號400標示接墊，其中該接墊產生在緩衝層上。線層451和452形成在接墊400中的緩衝層610上。參考符號401標示接墊400的放大部分。間隙482和483形成在絕緣層460和緩衝層610之間。
在第4圖中，產生間隙的原因是因為層間介電(ILD)層與緩衝層之間的介面不穩定。在共面製程中，閘極金屬被遮罩，以在形成閘極之後蝕刻閘極絕緣層，並且執行主動層的導電。在蝕刻接墊單元的閘極絕緣層的製程中，蝕刻閘極絕緣層，並且層間介電層和緩衝層被接合。在此製程中，介面變得不穩定。
第5A圖、第5B圖、以及第5C圖為說明同時形成顯示區域和接墊的製程的剖面圖。
第5A圖的參考符號501標示顯示區域，其中光遮蔽層509、緩衝層610、主動層515、閘極絕緣層320、以及閘極線330形成在基板300上。參考符號502標示以與形成顯示區域501相同的製程在面板區域中形成的接墊。
第5B圖顯示說明閘極絕緣層320a和主動層515在導電製程中的剖面圖，其中參考符號503標示包括蝕刻的閘極絕緣層320a以及主動層515之部分形成的顯示區域。參考符號504表示包括蝕刻的第一絕緣層525之部分形成的接墊區域。舉例而言，乾蝕刻製程被執行用以過度蝕刻，然後導電製程藉由氦電漿處理來進行，以使主動層515的暴露區域導電。在這些製程中，如果緩衝層610的介面變得不穩定，可能出現問題。
第5C圖顯示形成源/汲極的製程，其中參考符號505表示部分形成的顯示區域，層間介電層340形成於其中，然後該源/汲極350與資料線一起形成。類似地，參考符號506表示部分形成的接墊區域，其中第二絕緣層545與層間介電層340一起形成，並且第二線層555以與形成資料線的製程相同的製程形成在第二絕緣層545上。在此製程中，緩衝層610的介面變得不穩定，因此，間隙形成於第二絕緣層545和緩衝層610之間。
為了防止由於在蝕刻閘極絕緣層的製程中介面的不穩定性而在絕緣層和緩衝層之間產生間隙，分離的氧化物半導體層形成在該緩衝層上，以最小化由於蝕刻造成的緩衝層的介面的不穩定性。該氧化物半導體層配置第5A圖、第5B圖、以及第5C圖的顯示區域501、503、以及505的主動層515。
第6A圖、第6B圖、第6C圖、以及第6D圖為說明根據本發明的實施例中在緩衝層上形成氧化物半導體層的製程的剖面圖。
第6A圖的參考符號601標示在基板300上形成之光遮蔽層609、緩衝層610、主動層615、閘極絕緣層620、以及閘極線630之面板區域。參考符號602表示以與形成面板區域601相同的製程形成在基板上之接墊的接墊區域。這裏，氧化物半導體層617以與形成主動層615相同的製程形成在緩衝層610上，第一絕緣層625以與形成閘極絕緣層620相同的製程形成在氧化物半導體層617上，以及第一線層635以與形成閘極線630相同的製程來形成。在第6A圖中，不同於第5A圖，氧化物半導體層617以與形成顯示區域中之主動層615相同的製程通過使用與主動層615相同的材料而形成在接墊上。
第6B圖顯示對應於閘極絕緣層之蝕刻和在面板區域中該主動層之導電的製程。在形成顯示區域603的製程中，閘極絕緣層620a被蝕刻，並且主動層615被製作為有導電性。在形成接墊區域604的製程中，由與閘極絕緣層620a相同的材料製成的第一絕緣層625被蝕刻。舉例而言，乾蝕刻製程被執行用以過度蝕刻，然後通過氦電漿處理來進行導電製程，以使主動層615的暴露區域導電。
因為氧化物半導體層617形成在接墊604上的緩衝層610上，介面的不穩定性在蝕刻和電漿處理製程中可以降低。
第6C圖顯示在使用資料線於顯示區域中形成源/汲極的中間處理步驟之後其部分形成的裝置。在部分形成的顯示區域605中，形成層間介電層640，然後源/汲極650與資料線一起形成。在部分形成的接墊區域606中，第二絕緣層645以與形成層間介電層640相同的製程來形成並且被蝕刻，第二線層655以與形成資料線相同的製程來形成在第二絕緣層645的蝕刻部分上。
在第6D圖中，說明在形成平坦化層和像素電極的製程步驟之後的裝置。在顯示區域607中，形成平坦化層660，並且形成接觸孔使得像素電極670連接至源/汲極650。在接墊區域608中，第三絕緣層665以與形成平坦化層660相同的製程來形成(且由相同材料製成)，並且形成接觸孔，以與形成像素電極670相同的製程來形成接墊電極675(且由相同材料製成)。
第7A圖、第7B圖、第7C圖、以及第7D圖為根據本發明的實施例說明在接墊中形成氧化物半導體層的製程的不同階段的裝置的平面圖和剖面圖。
第7A圖為根據本發明的實施例說明形成氧化物半導體層的接墊的平面圖。
複數個接墊共同形成接墊單元701。氧化物半導體層717b以與形成主動層相同的製程來形成在緩衝層上。此外，下部絕緣層725a形成在緩衝層和氧化物半導體層717b上，以部分或全部重疊該緩衝層和氧化物半導體層717b。第一線層735a以與形成閘極線相同的製程來形成在下部絕緣層725a上。第一上部絕緣層745以與形成層間絕緣層相同的製程來形成，並被蝕刻為包括接觸孔。第二線層755a形成在接觸孔上，並且通過該接觸孔連接至第一線層735a。然後，第二上部絕緣層765以與形成平坦化層相同的製程來形成在第二線層755a上。第二上部絕緣層765被蝕刻以形成接觸孔，並且接墊電極775a形成在接觸孔上，並且通過該接觸孔連接至第二線層755a。
第7B圖為根據本發明的實施例說明接墊單元的氧化物半導體層形成用於複數個接墊的結構的剖面圖。第7B圖顯示接墊沿第7A圖的B-B’線擷取的剖面圖。
參考第7B圖，緩衝層610形成在基板300上，氧化物半導體層717a、717b、以及717c以與形成主動層相同的製程來形成。下部絕緣層725a和725b形成在緩衝層610和氧化物半導體層717a、717b、以及717c上。下部絕緣層725a和725b對應於在第6A圖中於形成閘極絕緣層620的製程中形成的第一絕緣層625。第一線層735a和735b以與形成閘極線相同的製程來形成在下部絕緣層725a和725b上。第一上部絕緣層745以與形成層間介電層相同的製程來形成，並且被蝕刻為包括接觸孔，以及第二線層755a和755b形成且通過該接觸孔連接至第一線層735a和735b。然後，第二上部絕緣層765以與形成平坦化層相同的製程來形成在第二線層755a和755b上。然後，第二上部絕緣層765被蝕刻以形成接觸孔，並且接墊電極775a和775b通過該接觸孔而形成。
第7C圖為根據本發明的另一實施例說明接墊的平面圖。複數個接墊共同形成接墊單元702，並且氧化物半導體層717e、717f、以及717g分別形成於接墊之間，與第7A圖的實施例相反。第7B圖的其他元件與上面描述的第7A圖的類似或相同。
第7D圖為說明根據本發明實施例之接墊單元的氧化物半導體層形成有複數個接墊的實施例的剖面圖。第7D圖顯示說明接墊沿第7C圖的C-C’線擷取的剖面圖。
第7D圖具有與第7B圖類似的結構，除了氧化物半導體層717e、717f、717g、以及717h配置為不同之外。與第7B圖的單一氧化物半導體部717b相比，在第7D圖中，氧化物半導體層717f和717g包括彼此不接觸的兩個分離的部分。當第7A圖和第7B圖的氧化物半導體層717b在電漿製程中被製作為導體時，氧化物半導體層717f、717g的分離的部分有利地防止氧化物半導體層717b免於第一線層735a和735b的短路。
第8圖為根據本發明的再一實施例說明具有單一結構的線層的剖面圖。
緩衝層610形成在基板300上，氧化物半導體層817以與形成主動層相同的製程形成在緩衝層610上。氧化物半導體層817可以形成為如所示的單一連續片，或者，可以分別地形成彼此不接觸的複數個分離的氧化物半導體層817。此外，下部絕緣層845形成在緩衝層610和氧化物半 導體層817上。下部絕緣層845以與形成層間介電層相同的製程來形成，並且被蝕刻為包括接觸孔，並且線層855通過該接觸孔形成。上部絕緣層865以與形成平坦化層相同的製程來形成。然後，第二上部絕緣層865被蝕刻以形成接觸孔，並且接墊電極875通過該接觸孔而形成。
第9圖為說明根據本發明另一實施例之具有單一結構的線層的剖面圖。
緩衝層610形成在基板300上，氧化物半導體層917a和917b以與形成主動層相同的製程形成在緩衝層610上。此外，下部絕緣層925形成在緩衝層610和氧化物半導體層917a和917b上。下部絕緣層925對應於在第6A圖中在形成閘極絕緣層620的製程中形成的第一絕緣層625。線層935以與形成閘極線相同的製程形成在下部絕緣層925上。第一上部絕緣層945以與形成層間介電層相同的製程來形成，並且被蝕刻為包括接觸孔。第二上部絕緣層965以與形成平坦化層相同的製程來形成。此外，第二上部絕緣層965被蝕刻以形成接觸孔，接墊電極975通過該接觸孔形成，並且連接至線層935。
下面，本發明的接墊的實施例將依據第6A圖至第9圖的結構描述。
緩衝層形成在基板上，並且形成氧化物半導體層。下部絕緣層形成在氧化物半導體層上，以部分或全部重疊該氧化物半導體層。線層形成在該下部絕緣層之上，其中上部絕緣層形成於該下部絕緣層上。接墊電極形成在上部絕緣層上，並且通過於上部絕緣層上形成的接觸孔連接至線層。
這裏，根據第6A圖至第7D圖所示的實施例，線層可以包括：由與顯示區域中的閘極線相同的材料組成的下層；以及由與資料線相同的材料組成的上層。在此情況下，下部絕緣層以與形成顯示區域的閘極絕緣層相同的製程形成。此外，上部絕緣層被分為第一上部絕緣層和第二上部絕緣層，其中第一上部絕緣區域以與形成顯示區域的層間介電層相同的製程來形成。第二上部絕緣層以與形成顯示區域的平坦化層相同的製程來形成。
此外，根據第8圖顯示的實施例，線層具有由與資料線相同的材料組成的單一層。在第8圖中，下部絕緣層以與形成顯示區域的層間介電層相同的製程來形成。上部絕緣層以與形成顯示區域的平坦化層相同的製程來形成。
此外，根據第9圖顯示的實施例，線層具有由與資料線相同的材料組成的單一層。在第9圖中，下部絕緣層以與形成顯示區域的閘極絕緣層相同的製程來形成。第一上部絕緣層以與形成顯示區域的層間介電層相同的製程形成。第二上部絕緣層以與形成顯示區域的平坦化層相同的製程來形成。
接墊電極由與像素電極相同的材料組成，該像素電極通過於上部絕緣層中形成的接觸孔連接至線層。
下面，將描述具有第6A圖至第9圖顯示的結構的顯示裝置。
基板包括：一顯示區域和一接墊區域，並且在該顯示區域中，一像素區域經由用於傳送閘極信號的閘極線與用於傳送資料信號的資料線的相交定義在基板上。此外，接墊區域被劃分成第一接墊單元和第二接墊單元。該第一接墊單元包括形成在與顯示區域分離的第一區域中的至少兩個第一接墊，並且連接至閘極線。第二接墊單元包括形成在與顯示區域分離的第二區域中的至少兩個第二接墊，並且連接至資料線。此外，第一接墊和第二接墊的每一個包括：一氧化物半導體層，形成在於該基板上形成的緩衝層上；一下部絕緣層，形成在該氧化物半導體層上，以部分或全部重疊該氧化物半導體層；一線層，形成在該下部絕緣層上；一上部絕緣層，形成在該線層上；以及一接墊電極，形成在該上部絕緣層上，並且通過在上部絕緣層中形成的接觸孔連接至線層。
根據第7A圖、第7B圖、第7C圖、以及第7D圖顯示的實施例，該線層可以包括：由與閘極線相同的材料組成的下層；以及由與資料線相同的材料組成的上層。此外，根據第8圖和第9圖顯示的實施例，該線層可以具有由與閘極線或資料線相同的材料組成的單一層。該接墊電極可以與形成像素電極相同的製程由與像素電極相同的材料組成。
第10A圖、第10B圖、第10C圖、第10D圖、第10E圖、以及第10F圖為說明根據本發明實施例之用於形成接墊的製程的不同階段的 接墊的平面圖。第10A圖至第10F圖為說明用參考符號790標示之第7A圖顯示的接墊的部分的平面圖。關於該製程，詳細製程已經參考第6A圖至第6D圖描述了。
第10A圖顯示在於基板上形成氧化物半導體層1001和1002的製程步驟之後部分形成的接墊。該氧化物半導體層在顯示區域中扮演主動層的角色。在第10A圖中，在形成顯示區域的主動層的製程中，氧化物半導體層形成在一區域中，在該區域中，接墊形成於顯示區域之外。
在第10B圖中，下部絕緣層和第一線層被形成以部分地重疊該氧化物半導體層。參考符號1011、1012、以及1013表示下部絕緣層與第一線層重疊。參考符號1011、1012、以及1013表示的下部絕緣層以與形成顯示區域的閘極絕緣層相同的製程來形成，並且第一線層以與形成顯示區域的閘極線相同的製程來形成。
在第10C圖中，第一上部絕緣層1020形成在第一線層上，並且被蝕刻以形成接觸孔。該第一上部絕緣層1020以與形成顯示區域的層間介電層相同的製程形成。接觸孔1021、1022、以及1023形成在第一上部絕緣層1020上，使得第一線層露出。
第10D圖顯示形成在第一上部絕緣層1020上的第二線層1031、1032、以及1033。第二線層1031、1032、以及1033以與形成顯示區域的資料線相同的製程來形成。第二線層1031、1032以及1033通過形成於第10C圖的第一上部絕緣層1020上的接觸孔1021、1022以及1023連接至第一線層。
第10E圖顯示通過蝕刻形成於第二線層1031、1032、以及1033上的第二上部絕緣層1040而形成的接觸孔。第二上部絕緣層1040以與形成顯示區域的平坦化層相同的製程來形成。接觸孔1041、1042、以及1043形成在第二上部絕緣層1040上，使得第二線層露出。
第10F圖為顯示形成在第二上部絕緣層上的接墊電極。接墊電極1051、1052、以及1053以與形成顯示區域的像素電極相同的製程來形成。該接墊電極通過第10E圖的第二上部絕緣層1040的接觸孔1041、1042、以及1043連接至第二線層。
在一實施例中，不同於第10A圖至第10F圖的製程，線層可以形成為單一層。形成與單一層/雙層的結構無關的線層的製程將會被描述。
第11圖為說明在接墊上形成氧化物半導體層以形成接墊電極的製程的流程圖。
在基板上的顯示區域中形成薄膜電晶體的製程係與在接墊區域中形成接墊電極的製程一起執行。首先，在步驟S1110中，緩衝層形成在基板上的顯示區域之外，氧化物半導體層形成在緩衝層上。在步驟S1120中，下部絕緣層形成在氧化物半導體層上，以部分或全部重疊所形成的氧化物半導體層。在步驟S1130中，線層形成在下部絕緣層上，並且線層可以被配置為單一層或雙層。在線上層形成為單一層的情況下，閘極線製程或資料線製程的任意一個製程可被應用。在線上層形成為雙層的情況下，在閘極線製程和資料線製程中，該線層可以形成為雙層。然後，在步驟S1140中，上部絕緣層形成於線上層上，以及根據線層的結構的第7A圖至第9圖的上部絕緣層的各種結構，將會參考第7A圖至第9圖來描述。然後，在步驟S1150中，接觸孔形成在上部絕緣層中，以在上部絕緣層上形成接墊電極，使得接墊電極連接至線層。接墊電極可以與形成像素電極相同的製程由與像素電極相同的材料組成。
在本說明書中揭露的實施例可以應用於使用應用氧化物半導體的所有薄膜電晶體的領域，並且更一步，舉例而言，該實施例可以應用於頂部閘極的共面結構，但是本發明並不侷限於此。此外，如果在所完成製程中的接墊上形成的下部絕緣層是閘極絕緣層，該閘極絕緣層可以出現線上層之下。此外，根據實施例中的接墊之間的氧化物半導體的圖案可以具有1um x 1um的尺寸。該氧化物半導體的圖案可以應用於與連接於該等接墊之間的圖案分離的所有圖案。
如果上面描述的本發明的實施例被應用，接墊的接面電阻係穩定的，並且可以降低顯示裝置的缺陷的可能性，從而改善顯示裝置的生產量。此外，因為可以防止加熱和熱化，故顯示裝置的亮度可以通過降低溫度來改善。
根據本發明，如上所述，其優點在於：提供形成有接墊的顯示面板110和顯示裝置100。
此外，根據本發明，其優點在於：提供形成有氧化物半導體層的顯示面板110和顯示裝置100，以降低在接墊上層壓的緩衝層與絕緣層之間的間隙。
此外，根據本發明，其優點在於：防止接墊的加熱和熱化。
雖然本發明的示例性實施例已經描述以作說明性目的，熟悉本領域的技術人員應該理解，在不脫離於所附申請專利範圍中揭露的本發明的範圍和精神的情況下，可以作出各種修改、添加以及替換。因此，這裏揭露的本發明的示例性實施例意在說明本發明的技術思想的範圍，並且本發明的範圍不侷限於該示例性實施例。本發明的範圍應該被解釋為以所附申請專利範圍為基礎，以如此方式，在等同於申請專利範圍的範圍內包括的所有技術思想均屬於本發明。
本申請案根據35 U.S.C.§119(a)的規定，主張於2014年05月02日提交的韓國專利申請第10-2014-0053168號的優先權，該專利申請案在此全部引用作為參考。
300‧‧‧基板
735a、735b‧‧‧第一線層
755a、755b‧‧‧第二線層
775a、775b‧‧‧接墊電極
610‧‧‧緩衝層
717a、717b、717c‧‧‧氧化物半導體層
725a、725b‧‧‧下部絕緣層
745‧‧‧第一上部絕緣層
765‧‧‧第二上部絕緣層

Claims (26)

  1. 一種用於包括一顯示區域和一接墊區域的顯示裝置的接墊，該接墊將來自一個或多個驅動器的一閘極線和一資料線連接至像素區域中的顯示元件，該接墊包括：一氧化物半導體層，形成於一基板上；一下部絕緣層，形成於該氧化物半導體層上，以至少部分重疊該氧化物半導體層；一個或多個線層，形成在該下部絕緣層上；一上部絕緣層，形成在該一個或多個線層上；以及一接墊電極，形成在該上部絕緣層上，並且通過形成於該上部絕緣層中的一接觸孔連接至該一個或多個線層的其中之一。
  2. 依據申請專利範圍第1項所述之接墊，進一步包括：一緩衝層，該氧化物半導體層形成在該緩衝層上。
  3. 依據申請專利範圍第1項所述之接墊，其中，該氧化物半導體包括一氧化鋅(ZnO)半導體、一氧化銦鋅(IZO)半導體、一銦鋁鋅氧化物(IAZO)半導體、一銦鎵鋅氧化物(IGZO)半導體、以及一銦錫鋅氧化物(ITZO)半導體的至少其中之一。
  4. 依據申請專利範圍第1項所述之接墊，其中，該一個或多個線層包括：一下層，由與該閘極線相同的材料組成；以及一上層，形成在該下層之上，該上層由與該資料線相同的材料組成。
  5. 依據申請專利範圍第1項所述之接墊，其中，該一個或多個線層包括：一單一層，由與耦接至該接墊的閘極線或資料線相同的材料組成。
  6. 依據申請專利範圍第1項所述之接墊，其中，該接墊電極由與該顯示裝置的該像素區域中之像素電極相同的材料組成。
  7. 一種顯示裝置，包括：一顯示區域，其中一像素區域經由一傳送一閘極信號的閘極線與一傳送一資料信號的資料線的相交定義在一基板上，該像素區域包括一像素電極；一第一接墊單元，包括至少兩個形成在該顯示區域的一第一區域中的第一接墊，該至少兩個第一接墊的每一個連接至該閘極線；以及一第二接墊單元，包括至少兩個形成在該顯示區域的一第二區域中的第二接墊，該至少兩個第二接墊的每一個連接至該資料線，其中，該第一接墊單元和該第二接墊單元的至少其中之一包括：一接墊電極，由與該像素電極相同的材料組成，以及其中，一氧化物半導體層形成在橫向於該至少兩個第一接墊或該至少兩個第二接墊之間的該基板的區域之上。
  8. 依據申請專利範圍第7項所述的顯示裝置，其中，位於橫向於該至少兩個第一接墊或者該至少兩個第二接墊之間的該基板的該區域之上的該氧化物半導體層包括該氧化物半導體層之兩個或多個分離的非接觸部分。
  9. 依據申請專利範圍第7項所述的顯示裝置，進一步包括：一下部絕緣層，形成在該氧化物半導體層上，並且至少部分重疊該氧化物半導體層；一個或多個線層，形成在該下部絕緣層上；一上部絕緣層，形成在該一個或多個線層上；以及一接墊電極，形成在該上部絕緣層上，並且通過形成於該上部絕緣層中的一接觸孔連接至該一個或多個線層的其中之一。
  10. 依據申請專利範圍第9項所述的顯示裝置，其中，該一個或多個線層包括：一下層，由與該閘極線相同的材料組成；以及 一上層，由與該資料線相同的材料組成。
  11. 依據申請專利範圍第9項所述的顯示裝置，其中，該一個或多個線層包括：一單一層，該單一層由與該閘極線或該資料線相同的材料組成。
  12. 依據申請專利範圍第7項所述的顯示裝置，進一步包括：一緩衝層，形成在該基板上，其中該氧化物半導體層形成在該緩衝層上。
  13. 依據申請專利範圍第7項所述的顯示裝置，其中，該氧化物半導體包括一氧化鋅(ZnO)半導體、一氧化銦鋅(IZO)半導體、一銦鋁鋅氧化物(IAZO)半導體、一銦鎵鋅氧化物(IGZO)半導體、以及一銦錫鋅氧化物(ITZO)半導體的至少其中之一。
  14. 一種製造顯示裝置的接墊的方法，該接墊將來自一個或多個驅動器的一閘極線和一資料線連接至該顯示裝置之一像素區域中的顯示元件，該方法包括：在一基板上形成一氧化物半導體層；在該氧化物半導體層上形成一下部絕緣層，以至少部分重疊該氧化物半導體層；在該下部絕緣層上形成一個或多個線層；在該一個或多個線層上形成一上部絕緣層；通過該上部絕緣層形成一接觸孔；以及在該上部絕緣層上形成一接墊電極，使得該接墊電極通過該接觸孔連接至該一個或多個線層的其中之一。
  15. 依據申請專利範圍第14項所述之製造顯示裝置的接墊的方法，進一步包括：在形成該氧化物半導體層之前，在該基板上形成一緩衝層，其中該氧化物半導體層形成在該緩衝層上。
  16. 依據申請專利範圍第14項所述之製造顯示裝置的接墊的方法，其中， 該氧化物半導體包括一氧化鋅(ZnO)半導體、一氧化銦鋅(IZO)半導體、一銦鋁鋅氧化物(IAZO)半導體、一銦鎵鋅氧化物(IGZO)半導體、以及一銦錫鋅氧化物(ITZO)半導體的至少其中之一。
  17. 依據申請專利範圍第14項所述之製造顯示裝置的接墊的方法，其中，形成該一個或多個線層包括：在該下部絕緣層上形成一下層，該下層由與該顯示裝置的該閘極線相同的材料組成；以及在該下層之上形成一上層，該上層由與該顯示裝置的該資料線相同的材料組成。
  18. 依據申請專利範圍第14項所述之製造顯示裝置的接墊的方法，其中，形成該一個或多個線層包括：形成一單一層，該單一層是由與該顯示裝置的該閘極線或該資料線相同的材料組成。
  19. 依據申請專利範圍第16項所述之製造顯示裝置的接墊的方法，其中，形成該接墊電極包括：形成由與該顯示裝置的該像素電極相同的材料組成的該接墊電極。
  20. 一種顯示裝置，包括：一基板；一緩衝層，形成在該基板之上；複數個像素層，形成在該緩衝層的一第一部分之上的一像素區域中，該複數個像素層包括：一主動層，形成在該像素區域中的該緩衝層上；一閘極絕緣層，形成在該像素區域中的該主動層上；一層間介電層，形成在該像素區域中的閘極線上；一源/汲極層，與形成在該像素區域中的該層間介電層上的資料線連接；一平坦化層，形成在該像素區域中的該源/汲極層上；以及 一像素電極，形成在該像素區域中的該平坦化層上；複數個接墊層，形成在該緩衝層的一第二部分之上的一接墊區域中，該複數個接墊層包括：一氧化物半導體層，形成在該接墊區域中的該緩衝層上，該氧化物半導體層由與該主動層相同的材料組成；一資料線層，形成在該接墊區域中的該氧化物半導體層之上，該資料線層由與該資料線相同的材料組成；一上部絕緣層，形成在該接墊區域中的該資料線層之上，該上部絕緣層由與該平坦化層相同的材料組成；以及一接墊電極，形成在該接墊區域中的第三絕緣層上，該接墊電極由與該像素電極相同的材料組成。
  21. 依據申請專利範圍第20項所述的顯示裝置，其中，該複數個接墊層進一步包括：一下部絕緣層，形成在該氧化物半導體層上，該下部絕緣層由與該閘極絕緣層相同的材料組成；一閘極線層，形成在該接墊區域中的該下部絕緣層上，該閘極線層由與該閘極線相同的材料組成；以及一中間絕緣層，形成在該閘極線層上，該中間絕緣層由與該層間介電層相同的材料組成；其中，該資料線層形成在該中間絕緣層上，並且該上部絕緣層形成在該資料線層上。
  22. 依據申請專利範圍第20項所述的顯示裝置，其中，該複數個接墊層進一步包括：一下部絕緣層，形成在該氧化物半導體層上，該下部絕緣層由與該閘極絕緣層相同的材料組成，其中該資料線層形成在該下部絕緣層上；一中間絕緣層，形成在該資料線層上，該中間絕緣層申與該層間介電層相同的材料組成，其中該上部絕緣層形成在該中間絕緣層上。
  23. 依據申請專利範圍第20項所述的顯示裝置，其中，該複數個接墊層進一步包括：一下部絕緣層，形成在該氧化物半導體層上，該下部絕緣層由與該層間介電層相同的材料組成；其中，該資料線層形成在該下部絕緣層上，並且該上部絕緣層形成在該資料線層上。
  24. 依據申請專利範圍第23項所述的顯示裝置，其中，該氧化物半導體層包括：複數個分離之非接觸部分，在該資料線層之下於該等非接觸部分之間具有間隙，該間隙被該下部絕緣層填充。
  25. 依據申請專利範圍第20項所述的顯示裝置，其中，該氧化物半導體層橫向地延伸至該接墊區域中之相鄰接墊之間的區域。
  26. 依據申請專利範圍第20項所述的顯示裝置，其中，該氧化物半導體層被建構以使該氧化物半導體層中的間隙存在於橫向位於兩個相鄰接墊之間的區域之間，該間隙填充有一絕緣層。
TW103124793A 2014-05-02 2014-07-18 顯示裝置及其製造方法 TWI543684B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140053168A KR101669060B1 (ko) 2014-05-02 2014-05-02 표시장치 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
TW201543981A TW201543981A (zh) 2015-11-16
TWI543684B true TWI543684B (zh) 2016-07-21

Family

ID=52745111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124793A TWI543684B (zh) 2014-05-02 2014-07-18 顯示裝置及其製造方法

Country Status (5)

Country Link
US (1) US9000592B1 (zh)
EP (2) EP3121647B1 (zh)
KR (1) KR101669060B1 (zh)
CN (1) CN105023907B (zh)
TW (1) TWI543684B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102646B1 (ko) * 2014-01-17 2020-04-21 엘지전자 주식회사 이동단말기 및 그 제어방법
KR102456351B1 (ko) * 2015-12-17 2022-10-19 엘지디스플레이 주식회사 플렉시블 유기 발광 표시 장치
KR101853032B1 (ko) * 2016-07-21 2018-06-05 엘지디스플레이 주식회사 표시장치
KR102664048B1 (ko) * 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107367862A (zh) * 2017-08-28 2017-11-21 武汉华星光电技术有限公司 一种具有超窄下边框的液晶显示面板及其制造方法
KR102426616B1 (ko) * 2017-09-01 2022-07-27 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
TWI676848B (zh) * 2018-04-25 2019-11-11 友達光電股份有限公司 顯示面板
KR102484389B1 (ko) * 2018-07-23 2023-01-02 엘지디스플레이 주식회사 유기발광소자를 이용한 조명 장치
KR20210065580A (ko) * 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR102113024B1 (ko) * 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
EP2940519B1 (en) 2016-12-28
CN105023907A (zh) 2015-11-04
EP2940519A1 (en) 2015-11-04
EP3121647B1 (en) 2019-06-19
EP3121647A3 (en) 2017-03-01
US9000592B1 (en) 2015-04-07
TW201543981A (zh) 2015-11-16
KR101669060B1 (ko) 2016-11-10
KR20150126436A (ko) 2015-11-12
EP3121647A2 (en) 2017-01-25
CN105023907B (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
TWI543684B (zh) 顯示裝置及其製造方法
TWI425634B (zh) 有機發光顯示裝置及其製造方法
WO2018223493A1 (zh) Amoled显示面板结构
US9312510B2 (en) Organic electro-luminescent display device
CN105789225B (zh) 阵列基板母板及其制作方法、显示装置及其制作方法
WO2016119344A1 (zh) 阵列基板及其制造方法和显示面板
US9691793B2 (en) Array substrate and display panel
CN107039533A (zh) 半导体装置
TWI424411B (zh) 電致發光裝置
CN104900653B (zh) Tft布局结构
WO2021031369A1 (zh) 阵列基板、阵列基板制造方法及显示装置
JP3193995U (ja) 表示装置
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9484549B2 (en) Display device
WO2017024658A1 (zh) 有机发光显示器及其制造方法
JP2004303522A (ja) 表示装置及びその製造方法
US8729556B2 (en) Display device having a wiring of laminated light transmitting films
WO2020118952A1 (zh) 一种 oled 显示装置及其制作方法
US9589990B2 (en) Thin-film transistor array substrate, manufacturing method therefor and display device thereof
JP5627682B2 (ja) 有機ｅｌ表示装置
JP5244833B2 (ja) 有機発光表示装置及びその動作方法
CN106653766A (zh) 显示器背板的制作方法及具有该显示器背板的显示器
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法
KR102243648B1 (ko) 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
JP2004260133A (ja) 配線基板及び電気光学装置並びにこれらの製造方法並びに電子機器