CN100449715C - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100449715C CN100449715C CNB2006100060169A CN200610006016A CN100449715C CN 100449715 C CN100449715 C CN 100449715C CN B2006100060169 A CNB2006100060169 A CN B2006100060169A CN 200610006016 A CN200610006016 A CN 200610006016A CN 100449715 C CN100449715 C CN 100449715C
- Authority
- CN
- China
- Prior art keywords
- layer
- ohmic contact
- grid
- etch stop
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管,包括一栅极、一绝缘层、一沟道层、一蚀刻中止层、一欧姆接触层、一源极及一漏极。栅极设置于一基板上。绝缘层设置于基板之上,并覆盖栅极。沟道层设置于部分的绝缘层上,并对应于栅极,且沟道层的宽度小于或等于栅极的宽度。蚀刻中止层设置于部分的沟道层上,并对应于栅极,且蚀刻中止层的宽度小于沟道层的宽度。欧姆接触层设置于部分的绝缘层上,并覆盖蚀刻中止层的二端及沟道层的二端。源极及漏极设置于欧姆接触层上,用以对应地透过欧姆接触层与沟道层的此二端电连接。
Description
技术领域
本发明涉及一种薄膜晶体管及其制造方法,特别是涉及一种沟道层的范围内缩于栅极的范围内的薄膜晶体管及其制造方法。
背景技术
由于主动式矩阵薄膜晶体管液晶显示器(Active matrix TFT-LCD、AMLCD)具有轻薄等特色优点,目前已经逐渐取代传统阴极射线管(cathode raytube,CRT)显示器。而AM LCD其尺寸与显示画质的需求也与日渐增,随着液晶显示器的分辨率提升,其扫描线的数目也随的增加。在相同画面显示时间(frame time)之下,每条扫描线(scan line)被选择的时间也被缩短,所以对于每一像素中薄膜晶体管(thin film transistor,TFT)的开关特性的要求就愈趋严格。至于传统的薄膜晶体管的结构在此附图说明如下。
请参照图1,其绘示乃传统的薄膜晶体管的结构剖面图。在图1中,薄膜晶体管10包括一栅极12、一绝缘层13、一非晶硅(amorphous silicon,a-Si)沟道层14、一蚀刻中止层15、一重掺杂N型(N+)层16、一源极17及一漏极18。栅极12设置于部分的玻璃基板11上,绝缘层13覆盖于玻璃基板11上的栅极12。非晶硅沟道层14覆盖绝缘层13,且其范围大于栅极12的范围。蚀刻中止层15设置于非晶硅沟道层14的中央区上,并对应于栅极12。N+层16覆盖蚀刻中止层15的二端及部分的非晶硅沟道层14。源极17及漏极18设置于N+层16上,用以与非晶硅沟道层14的二端电连接。
当薄膜晶体管10开启而在源极17及漏极18之间有电流IDS导通时,电流IDS必须经过非晶硅沟道层14对应于源极17及漏极的二个高阻值端Rp,以及非晶硅沟道层14对应于栅极12的低阻值端RCH。然而,此二个额外的高阻值端Rp将会导致源极17经由非晶硅沟道层14流向漏极18的电流IDS下降,影响薄膜晶体管10的运作性能。
此外,非晶硅沟道层14中的非晶硅是一种光敏感物质,由于非晶硅沟道层14的范围大于栅极12的范围,导致部分的非晶硅沟道层14于薄膜晶体管10开启或关闭时仍然被光照到。尤其是在薄膜晶体管10关闭而源极17及漏极18之间没有电流导通时,在部分的非晶硅沟道层14照光后容易于源极17及漏极18之间产生光电流,而有光漏电的缺点。
发明内容
有鉴于此,本发明的目的就是在提供一种新颖的薄膜晶体管及其制造方法。其将沟道层的范围内缩于栅极的范围内的设计,不仅可以消除沟道层中额外的高阻值端而增加导通电流,更可以减少光电流的产生而解决光漏电的缺点。如此一来,大大地提升薄膜晶体管的运作性能。
根据本发明的目的,提出一种薄膜晶体管,包括一栅极、一绝缘层、一沟道层、一蚀刻中止层、一欧姆接触层、一源极及一漏极。栅极设置于一基板上。绝缘层设置于基板之上,并覆盖栅极。沟道层设置于部分的绝缘层上,并对应于栅极,且沟道层的宽度小于或等于栅极的宽度。蚀刻中止层设置于部分的沟道层上,并对应于栅极,且蚀刻中止层的宽度小于沟道层的宽度。欧姆接触层设置于部分的绝缘层上,并覆盖蚀刻中止层的二端及沟道层的二端。源极及漏极设置于欧姆接触层上,用以对应地透过欧姆接触层与沟道层的二端电连接,其中该欧姆接触层包含N型掺杂硅层或P型掺杂硅层的第一次欧姆接触层及第二次欧姆接触层,该第一次欧姆接触层的掺杂浓度大于该第二次欧姆接触层的掺杂浓度。
根据本发明的另一目的,提出一种薄膜晶体管的制造方法。首先,形成一栅极于一基板上。接着,形成一绝缘层于基板上,且覆盖栅极。然后,依序形成一沟道材料层、一蚀刻中止材料层及一光致抗蚀剂层于绝缘层上。接着,图案化此光致抗蚀剂层,用以形成一图案化光致抗蚀剂层。图案化光致抗蚀剂层对应于栅极,且图案化光致抗蚀剂层的宽度小于或等于栅极的宽度。然后,去除部分的蚀刻中止材料层,以形成一蚀刻中止层。蚀刻中止层对应于栅极,且蚀刻中止层的宽度小于栅极的宽度。接着,去除部分的沟道材料层,以形成一沟道层。沟道层对应于栅极,且沟道层的宽度小于或等于栅极的宽度。然后,去除此图案化光致抗蚀剂层。接着,依序形成一欧姆接触层、一源极及一漏极于绝缘层之上。欧姆接触层覆盖蚀刻中止层的二端及沟道层的二端,且源极及漏极对应地透过欧姆接触层与沟道层的二端电连接。
该形成该欧姆接触层、该源极及该漏极的步骤包括:依序形成欧姆接触材料层、金属层及第二光致抗蚀剂层于该绝缘层上;图案化该第二光致抗蚀剂层,以形成第二图案化光致抗蚀剂层,并对应于该栅极,且该第二图案化光致抗蚀剂层的宽度大于该栅极的宽度,该第二图案化光致抗蚀剂层具有至少一第一部份、至少一第二部份及至少一第三部份,该第二部份对应于该栅极的二端且相邻于该第一部份及该第三部份之间,该第一部份对应于该蚀刻中止层,且该第二部份的厚度大于该第一部份,该第一部份的厚度大于该第三部份的厚度;去除部分的该金属层及部分的该欧姆接触材料层,以分别形成图案化金属层及图案化欧姆接触层;以灰化方式去除该第一部份及该第三部份且削薄该第二部份,以形成具有开口的第三图案化光致抗蚀剂层,该开口对应于该蚀刻中止层且暴露部分的该图案化金属层;去除部分的该图案化金属层及部分的该图案化欧姆接触层,以形成该欧姆接触层、该源极及该漏极;以及去除该第三图案化光致抗蚀剂层。
为让本发明的上述目的、特征、和优点能更明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1绘示乃传统的薄膜晶体管的结构剖面图;
图2绘示乃依照本发明的实施例一的薄膜晶体管的结构剖面图;
图3绘示乃依照本发明的实施例二的薄膜晶体管的结构剖面图;
图4绘示乃依照本发明的实施例三的薄膜晶体管的制造方法的流程图;
图5A~5L绘示乃依照本发明的实施例三的薄膜晶体管的工艺剖面图;
图6绘示乃依照本发明的另一种图案化第一光致抗蚀剂层的工艺剖面图;以及
图7A~7F绘示乃依照本发明的另一种形成欧姆接触层、源极及漏极于绝缘层之上的工艺剖面图。
简单符号说明
10、20、30:薄膜晶体管
11:玻璃基板
21:基板
22:栅极
13、23:绝缘层
14:非晶硅沟道层
15、25:蚀刻中止层
16:N+层
17、27:源极
18、28:漏极
24:沟道层
24a:沟道材料层
25a:蚀刻中止材料层
26、36:欧姆接触层
26a:欧姆接触材料层
26b:图案化欧姆接触层
27a:金属层
27b:图案化金属层
36a:第一次欧姆接触层
36b:第二次欧姆接触层
51:第一光致抗蚀剂层
51a:第一图案化光致抗蚀剂层
52:第二光致抗蚀剂层
52a、82a:第二图案化光致抗蚀剂层
52b:第一部份
52c:第二部份
52d:第三部份
52e、82b:第三图案化光致抗蚀剂层
52f、82c:开口
53:半透式光掩模
53a:第三透光区
53b:第一透光区
53c:第二透光区
71、81:光掩模
83:激光
IDS:电流
Rp:高阻值端
RCH:低阻值端
X:第二距离
Y:第一距离
具体实施方式
实施例一
请参照图2,其绘示乃依照本发明的实施例一的薄膜晶体管的结构剖面图。在图2中,薄膜晶体管20包括一栅极22、一绝缘层23、一沟道层24、一蚀刻中止层25、一欧姆接触层26、一源极27及一漏极28。栅极22设置于一基板21上。绝缘层23设置于基板21之上,并覆盖栅极22。沟道层24设置于部分的绝缘层23上,并对应于栅极22,且沟道层24的宽度小于或等于栅极22的宽度。蚀刻中止层25设置于部分的沟道层24上,并对应于栅极22,且蚀刻中止层25的宽度小于沟道层24的宽度。欧姆接触层26设置于部分的绝缘层23上,并覆盖蚀刻中止层25的二端及沟道层24的二端。源极27及漏极28设置于欧姆接触层26上,用以对应地透过欧姆接触层26与沟道层24的二端电连接。
本实施例于薄膜晶体管20中将沟道层24的范围内缩于栅极22的范围内的设计,不仅可以消除沟道层20中额外的高阻值端而增加导通电流,更可以减少光电流的产生而解决光漏电的缺点。如此一来,大大地提升薄膜晶体管20的运作性能。
在本实施例中,蚀刻中止层25设置于沟道层24的中央区上,且沟道层24的侧边位于蚀刻中止层25的侧边与门极24的侧边之间。此外,蚀刻中止层25的侧边与栅极22的侧边相隔一第一距离Y,Y的值大体上为1~2微米(μm)。另外,蚀刻中止层25的侧边与沟道层24的侧边相隔一第二距离X,X的值大体上为800埃再者,蚀刻中止层25的厚度大体上大于沟道层24的厚度,例如蚀刻中止层25及沟道层24的厚度分别为1000埃及500埃
本实施例所属技术领域中的技术人员亦可以明了本实施例的技术并不局限在此。例如,基板21包含绝缘基板、玻璃基板、陶瓷基板,塑料基板或可挠性基板,沟道层24包含非晶硅(amorphous silicon,a-Si)层或多晶硅(polysilicon,poly-Si)层。此外,绝缘层23包含氮化硅、氮氧化硅、氧化硅或其组合,且可以是单层或多层结构。另外,蚀刻中止层25包含氮化硅、氮氧化硅、氧化硅或其组合,且可以是单层或多层结构。再者,栅极21、源极27及漏极28包含金属、金属合金或其组合,且可以是单层或多层结构。又,欧姆接触层26包含N型掺杂硅层或P型掺杂硅层,例如是重掺杂N型(N+)层。
实施例二
请参照图3,其绘示乃依照本发明的实施例二的薄膜晶体管的结构剖面图。本实施例的薄膜晶体管30与实施例一的薄膜晶体管20不同之处在于欧姆接触层36,其余相同的构成要件继续沿用标号,并不再赘述其彼此之间的连结关系。
在图3中,欧姆接触层36包含一第一次欧姆接触(first sub-ohmic contact)层36a及一第二次欧姆接触(second sub-ohmic contact)层36b,第二次欧姆接触层36b覆盖蚀刻中止层25的二端、沟道层24的二端及部分的绝缘层23。第一次欧姆接触层36a覆盖第二次欧姆接触层36b,源极27及漏极28覆盖第一次欧姆接触层36a。其中,第一次欧姆接触层36a的掺杂浓度大于第二次欧姆接触层36b的掺杂浓度。
本实施例所属技术领域中的技术人员亦可以明了本实施例的技术并不局限在此。例如,第一次欧姆接触层36a及第二次欧姆接触层36b可以分别为N+层及轻掺杂N型(N-)层。或者是,第一次欧姆接触层36a及第二次欧姆接触层36b可以分别为P+层及P-层。另外,第一次欧姆接触层36a及第二次欧姆接触层36b可以分别为一第一N+层及一第二N+层,第一N+的掺杂浓度大于第二N+的掺杂浓度。或者是,第一次欧姆接触层36a及第二次欧姆接触层36b可以分别为一第一P+层及一第二P+层,第一P+层的掺杂浓度大于第二P+层的掺杂浓度。
实施例三
请同时参照图4~5L,图4绘示乃依照本发明的实施例三的薄膜晶体管的制造方法的流程图,图5A~5L绘示乃依照本发明的实施例三的薄膜晶体管的工艺剖面图。请同时参考图2~3,在图4中,首先于步骤41中,形成一栅极22于一基板21上。如图5A所示,栅极22覆盖部分的基板21,而栅极22包含金属、金属合金或其组合,且可以是单层或多层结构。基板21包含绝缘基板、玻璃基板、陶瓷基板,塑料基板或可挠性基板。
接着,进入步骤42中,形成一绝缘层23于基板21上,且覆盖栅极22。如第5B图所示,绝缘层23覆盖栅极22及部分的基板21,而绝缘层23包含氮化硅、氮氧化硅、氧化硅或其组合,且可以是单层或多层结构。
然后,进入步骤43中,依序形成一沟道材料层24a、一蚀刻中止材料层25a及一第一光致抗蚀剂层51于绝缘层23上。又如图5B所示,沟道材料层24a包含非晶硅或多晶硅,蚀刻中止材料层25a包含氮化硅、氮氧化硅、氧化硅或其组合,且可以是单层或多层结构。再者,蚀刻中止材料层25a的厚度大体上大于沟道材料层24a的厚度。
接着,进入步骤44中,图案化第一光致抗蚀剂层51,以形成一第一图案化光致抗蚀剂层51a。如图5C所示,第一图案化光致抗蚀剂层51a对应于栅极22,且第一图案化光致抗蚀剂层51a的宽度小于或等于栅极22的宽度。在形成第一图案化光致抗蚀剂层51a的步骤中,以图5B的栅极22为一光掩模执行一背向(back-side)曝光步骤,而形成第一图案化光致抗蚀剂层51a。其中,第一光致抗蚀剂层51必须为正光致抗蚀剂材料,方可进行上述的背向曝光步骤。至于形成第一图案化光致抗蚀剂层51a的方式并不局限于上述的背向曝光步骤,将于后文中说明其它形成第一图案化光致抗蚀剂层51a的方式,在此先以背向曝光步骤为例作说明。
待第一图案化光致抗蚀剂层51a形成后,进入步骤45中,去除部分的蚀刻中止材料层25a,以形成一蚀刻中止层25。如图5D所示,蚀刻中止层25对应于栅极22,且蚀刻中止层25的宽度小于栅极22的宽度。此外,蚀刻中止层25的侧边与栅极22的侧边大体上相隔1~2微米(μm)。
接着,进入步骤46中,去除部分的沟道材料层24a,以形成一沟道层24。如图5E所示,沟道层24对应于栅极22,且沟道层24的宽度小于或等于栅极22的宽度,但大于蚀刻中止层25的宽度。其中,蚀刻中止层25形成于沟道层24的中央区上,且沟道层24的侧边位于蚀刻中止层25的侧边与门极24的侧边之间。另外,蚀刻中止层25的侧边与沟道层24的侧边大体上相隔800埃本实施例利用蚀刻率的不同,使蚀刻中止层25比沟道层24相对于栅极22更内缩,蚀刻中止层25及沟道层24将于栅极22的上方形成一阶梯结构。其中,本实施例可以变化不同的蚀刻速率及时间,使沟道层24较蚀刻中止层25更突出,避免沟道层25较蚀刻中止层25更内缩过度(undercut)。
然后,进入步骤47中,去除第一图案化光致抗蚀剂层51a,如第5F图所示。
接着,进入步骤48中,又如图2所示,依序形成一欧姆接触层26或36、一源极27及一漏极28于绝缘层23之上。欧姆接触层26或36覆盖蚀刻中止层25的二端及沟道层24的二端,且源极27及漏极28对应地透过欧姆接触层26或36与沟道层24的二端电连接。在本实施例中,以欧姆接触层26为例作说明。至于本实施例如何形成欧姆接触层26、源极27及漏极28于绝缘层23之上的流程,请参考图5G~5L。
首先,如图5G所示,依序形成一欧姆接触材料层26a、一金属层27a及一第二光致抗蚀剂层52于绝缘层23上。欧姆接触材料层26a覆盖蚀刻中止层25、部分的沟道层24及部分的绝缘层23,金属层27a覆盖欧姆接触材料层26a,第二光致抗蚀剂层52覆盖金属层27a。其中,欧姆接触材料层26a包含N型掺杂硅层或P型掺杂硅层,金属层27a包含金属、金属合金或其组合的单层或多层结构。若后续要形成欧姆接触层36时,此时所形成的欧姆接触材料层26a包含一第一次欧姆接触层36a及一第二次欧姆接触层36b,第一次欧姆接触层36a覆盖第二次欧姆接触层36b,第一次欧姆接触层36a的掺杂浓度大于第二次欧姆接触层36b的掺杂浓度。
接着,如第5H图所示,图案化第二光致抗蚀剂层52,以形成一第二图案化光致抗蚀剂层52a,并对应于栅极22,且第二图案化光致抗蚀剂层52a的宽度大于栅极22的宽度。第二图案化光致抗蚀剂层52a具有至少一第一部份52b、至少一第二部份52c及至少一第三部份52d,第二部份52c对应于栅极22的二端且相邻于第一部份52b及第三部份52d之间。第一部份52b对应于蚀刻中止层25的中央区,且第二部份52c的厚度大于第一部份52b,第一部份52b的厚度大于第三部份52d的厚度。在本实施例中,第三部份52d的厚度大体上为零。
在图案化第二光致抗蚀剂层52的过程中,以一半透式(half-tone)光掩模53遮盖第二光致抗蚀剂层52而进行正向(front-side)曝光步骤。半透式光掩模53具有一第一透光区53b、一第二透光区53c及一第三透光区53a,第一透光区53b对应于蚀刻中止层25的中央区。第二透光区53c对应于栅极22的二端,且相邻于第一透光区53b及第三透光区53a之间。若第二光致抗蚀剂层52为正光致抗蚀剂材料,则第二透光区53c的透光率小于第一透光区53b的透光率,且第一透光区53b的透光率小于第三透光区53a的透光率。若第二光致抗蚀剂层52为负光致抗蚀剂材料,则第二透光区53c的透光率大于第一透光区53b的透光率,且第一透光区53b的透光率大于第三透光区53a的透光率。待第二图案化光致抗蚀剂层52a形成后,即可移除上述的半透式光掩模53。又,本实施例亦可利用灰阶(gray level)光掩模或狭缝(slit)干涉光掩模图案化第二光致抗蚀剂层52,以形成上述的第二图案化光致抗蚀剂层52a。
待第二图案化光致抗蚀剂层52a形成后,如图5I所示,去除部分的金属层27a及部分的欧姆接触材料层26a,以分别形成一图案化金属层27b及一图案化欧姆接触层26b。
接着,如图5J所示,以灰化(ashing)方式去除第一部份52b及第三部份52c且削薄第二部份52a,以形成一具有一开口52f的第三图案化光致抗蚀剂层52e。开口52f对应于蚀刻中止层25的中央区且暴露部分的图案化金属层27b。上述的灰化方式例如是使用臭氧(O3)或氧气(O2)灰化方式。
然后,如图5K所示,去除部分的图案化金属层27b及部分的图案化欧姆接触层26b,以形成欧姆接触层26、源极27及漏极28。
接着,如图5L所示,去除第三图案化光致抗蚀剂层52e,薄膜晶体管20在此终告完成。
在本实施例中,至于沟道层24的二端和源极27及漏极28形成欧姆接触的方式,除了形成欧姆接触层26或36于沟道层24的二端和源极27及漏极28之间外,更可使用磷化氢(PH3)等离子体处理沟道层24的二端。如此一来,可以消除沟道层的高阻值端且增加沟道层的导通电流。此外,本实施例的薄膜晶体管的工艺亦可以用于五道光掩模工艺,并不局限于四道光掩模工艺。
至于图案化第一光致抗蚀剂层51的过程中,亦可透过其它方式形成上述的第一图案化光致抗蚀剂层51a。请参照图6,其绘示乃依照本发明的另一种图案化第一光致抗蚀剂层的工艺剖面图。在图6中,以一光掩模71遮盖第一光致抗蚀剂层51且执行一正向曝光步骤,而形成上述的第一图案化光致抗蚀剂层52a,又如图5C所示。若第一光致抗蚀剂层51为正光致抗蚀剂材料,则光掩模71的非透光区大体上对应于栅极22,光掩模71的非透光区的宽度小于或等于栅极22的宽度。若第一光致抗蚀剂层51为负光致抗蚀剂材料,则光掩模71的透光区大体上对应于栅极22,光掩模71的透光区的宽度小于或等于栅极22的宽度。此外,本实施例亦可透过自我对准的方式图案化第一光致抗蚀剂层51,以形成上述的第一图案化光致抗蚀剂层51a。
至于形成欧姆接触层26或36、源极27及漏极28于绝缘层23之上的过程中,亦可透过其它方式达成。请参照图7A~7F,其绘示乃依照本发明的另一种形成欧姆接触层、源极及漏极于绝缘层之上的工艺剖面图。
首先,如图7A所示,依序形成一欧姆接触材料层26a、一金属层27及一第二光致抗蚀剂层52于绝缘层23上。在第7A图中,以一光掩模81遮盖第二光致抗蚀剂层52而预备图案化第二光致抗蚀剂层52。若第二光致抗蚀剂层52为正光致抗蚀剂材料,光掩模81的非透光区大体上对应于栅极22,且光掩模81的非透光区的宽度大于栅极22的宽度。若第二光致抗蚀剂层52为负光致抗蚀剂材料,光掩模81的透光区大体上对应于栅极22,且光掩模81的透光区的宽度大于栅极22的宽度。
接着,如图7B所示,图案化第二光致抗蚀剂层52,以形成一第二图案化光致抗蚀剂层52a。第二图案化光致抗蚀剂层82对应于栅极22,且第二图案化光致抗蚀剂层82的宽度大于栅极22的宽度。
然后,如图7C所示,去除部分的金属层27a及部分的欧姆接触材料层26a,以分别形成一图案化金属层27b及一图案化欧姆接触层26b。
接着,利用图7C的激光83,以激光切割(laser cutting)方式去除位于蚀刻中止层25的中央区上的部分的第二图案化光致抗蚀剂层82a,以形成一具有一开口82c的第三图案化光致抗蚀剂层82b,如图7D所示。开口82c对应于蚀刻中止层25的中央区且暴露部分的图案化金属层27b。
然后,如图7E所示,去除部分的图案化金属层27b及部分的图案化欧姆接触层26b,以形成欧姆接触层26、源极27及漏极28。
接着,如图7F所示,去除第三图案化光致抗蚀剂层82b,薄膜晶体管20终告完成。
虽然本实施例以薄膜晶体管20的工艺为范例作说明,但本实施例的技术并不局限在此。例如,薄膜晶体管30亦可透过上述的薄膜晶体管20的工艺完成,薄膜晶体管20及30的工艺不同处仅在形成欧姆接触材料层的步骤上不同而已。
本发明上述实施例所揭露的薄膜晶体管及其制造方法,其将沟道层的范围内缩于栅极的范围内的设计,不仅可以消除沟道层中额外的高阻值端而增加导通电流,更可以减少光电流的产生而解决光漏电的缺点。如此一来,大大地提升薄膜晶体管的运作性能。
综上所述,虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (19)
1.一种薄膜晶体管的制造方法,包括:
形成栅极于基板上;
形成绝缘层于该基板上,且覆盖该栅极;
依序形成沟道材料层、蚀刻中止材料层及第一光致抗蚀剂层于该绝缘层上;
图案化该第一光致抗蚀剂层,以形成第一图案化光致抗蚀剂层,该第一图案化光致抗蚀剂层对应于该栅极,且该第一图案化光致抗蚀剂层的宽度小于或等于该栅极的宽度;
去除部分的该蚀刻中止材料层,以形成蚀刻中止层,该蚀刻中止层对应于该栅极,且该蚀刻中止层的宽度小于该栅极的宽度;
去除部分的该沟道材料层,以形成沟道层,该沟道层对应于该栅极,且该沟道层的宽度小于或等于该栅极的宽度;
去除该第一图案化光致抗蚀剂层;以及
依序形成欧姆接触层、源极及漏极于该绝缘层之上,该欧姆接触层覆盖该蚀刻中止层的二端及该沟道层的二端,且该源极及该漏极对应地透过该欧姆接触层与该沟道层的该二端电连接,
其中该形成该欧姆接触层、该源极及该漏极的步骤包括:
依序形成欧姆接触材料层、金属层及第二光致抗蚀剂层于该绝缘层上;
图案化该第二光致抗蚀剂层,以形成第二图案化光致抗蚀剂层,并对应于该栅极,且该第二图案化光致抗蚀剂层的宽度大于该栅极的宽度,该第二图案化光致抗蚀剂层具有至少一第一部份、至少一第二部份及至少一第三部份,该第二部份对应于该栅极的二端且相邻于该第一部份及该第三部份之间,该第一部份对应于该蚀刻中止层,且该第二部份的厚度大于该第一部份,该第一部份的厚度大于该第三部份的厚度;
去除部分的该金属层及部分的该欧姆接触材料层,以分别形成图案化金属层及图案化欧姆接触层;
以灰化方式去除该第一部份及该第三部份且削薄该第二部份,以形成具有开口的第三图案化光致抗蚀剂层,该开口对应于该蚀刻中止层且暴露部分的该图案化金属层;
去除部分的该图案化金属层及部分的该图案化欧姆接触层,以形成该欧姆接触层、该源极及该漏极;以及
去除该第三图案化光致抗蚀剂层。
2.如权利要求1所述的制造方法,其中该图案化该第一光致抗蚀剂层的步骤包括:
以该栅极为光掩模执行背向曝光步骤,而形成该第一图案化光致抗蚀剂层。
3.如权利要求1所述的制造方法,其中该图案化该第一光致抗蚀剂层的步骤包括:
以光掩模执行正向曝光步骤,而形成该第一图案化光致抗蚀剂层。
4.如权利要求1所述的制造方法,其中该第三部份的厚度为零。
5.如权利要求1所述的制造方法,其中该蚀刻中止层的侧边与该栅极的侧边相隔1~2微米。
6.如权利要求1所述的制造方法,其中该蚀刻中止层的侧边与该沟道层的侧边相隔800埃。
7.如权利要求1所述的制造方法,其中该沟道层包含非晶硅层或多晶硅层。
8.如权利要求1所述的制造方法,其中该绝缘层包含氮化硅、氮氧化硅、氧化硅或其组合。
9.如权利要求1所述的制造方法,其中该蚀刻中止层包含氮化硅、氮氧化硅、氧化硅或其组合。
10.如权利要求1所述的制造方法,其中该欧姆接触层包含N型掺杂硅层或P型掺杂硅层。
11.如权利要求1所述的制造方法,其中该欧姆接触层包含第一次欧姆接触层及第二次欧姆接触层,该第一次欧姆接触层的掺杂浓度大于该第二次欧姆接触层的掺杂浓度。
12.一种薄膜晶体管的制造方法,包括:
形成栅极于基板上;
形成绝缘层于该基板上,且覆盖该栅极;
依序形成沟道材料层、蚀刻中止材料层及第一光致抗蚀剂层于该绝缘层上;
图案化该第一光致抗蚀剂层,以形成第一图案化光致抗蚀剂层,该第一图案化光致抗蚀剂层对应于该栅极,且该第一图案化光致抗蚀剂层的宽度小于或等于该栅极的宽度;
去除部分的该蚀刻中止材料层,以形成蚀刻中止层,该蚀刻中止层对应于该栅极,且该蚀刻中止层的宽度小于该栅极的宽度;
去除部分的该沟道材料层,以形成沟道层,该沟道层对应于该栅极,且该沟道层的宽度小于或等于该栅极的宽度;
去除该第一图案化光致抗蚀剂层;以及
依序形成欧姆接触层、源极及漏极于该绝缘层之上,该欧姆接触层覆盖该蚀刻中止层的二端及该沟道层的二端,且该源极及该漏极对应地透过该欧姆接触层与该沟道层的该二端电连接,
其中该形成该欧姆接触层、该源极及该漏极的步骤包括:
依序形成欧姆接触材料层、金属层及第二光致抗蚀剂层于该绝缘层上;
图案化该第二光致抗蚀剂层,以形成第二图案化光致抗蚀剂层,并对应于该栅极,且该第二图案化光致抗蚀剂层的宽度大于该栅极的宽度;
去除部分的该金属层及部分的该欧姆接触材料层,以分别形成图案化金属层及图案化欧姆接触层;
以激光切割方式去除位于该蚀刻中止层上的部分的第二图案化光致抗蚀剂层,以形成具有开口的第三图案化光致抗蚀剂层,该开口对应于该蚀刻中止层且暴露部分的该图案化金属层;
去除部分的该图案化金属层及部分的图案化欧姆接触层,以形成该欧姆接触层、该源极及该漏极;以及
去除该第三图案化光致抗蚀剂层。
13.如权利要求12所述的制造方法,其中该蚀刻中止层的侧边与该栅极的侧边相隔1~2微米。
14.如权利要求12所述的制造方法,其中该蚀刻中止层的侧边与该沟道层的侧边相隔800埃。
15.如权利要求12所述的制造方法,其中该沟道层包含非晶硅层或多晶硅层。
16.如权利要求12所述的制造方法,其中该绝缘层包含氮化硅、氮氧化硅、氧化硅或其组合。
17.如权利要求12所述的制造方法,其中该蚀刻中止层包含氮化硅、氮氧化硅、氧化硅或其组合。
18.如权利要求12所述的制造方法,其中该欧姆接触层包含N型掺杂硅层或P型掺杂硅层。
19.如权利要求12所述的制造方法,其中该欧姆接触层包含第一次欧姆接触层及第二次欧姆接触层,该第一次欧姆接触层的掺杂浓度大于该第二次欧姆接触层的掺杂浓度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100060169A CN100449715C (zh) | 2006-01-23 | 2006-01-23 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100060169A CN100449715C (zh) | 2006-01-23 | 2006-01-23 | 薄膜晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1828850A CN1828850A (zh) | 2006-09-06 |
CN100449715C true CN100449715C (zh) | 2009-01-07 |
Family
ID=36947136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100060169A Expired - Fee Related CN100449715C (zh) | 2006-01-23 | 2006-01-23 | 薄膜晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100449715C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102655165B (zh) | 2011-03-28 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
TWI460864B (zh) * | 2011-11-11 | 2014-11-11 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
CN104576750A (zh) * | 2014-12-02 | 2015-04-29 | 信利(惠州)智能显示有限公司 | 薄膜晶体管结构 |
CN107221503A (zh) * | 2017-06-02 | 2017-09-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示基板 |
US11264384B2 (en) | 2019-03-04 | 2022-03-01 | Boe Technology Group Co., Ltd. | CMOS structure and method for manufacturing CMOS structure |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187551A (en) * | 1988-04-30 | 1993-02-16 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers |
US5334860A (en) * | 1991-06-27 | 1994-08-02 | Casio Computer Co., Ltd. | Panel having thin film element formed thereon |
US6107640A (en) * | 1996-07-02 | 2000-08-22 | Lg Electronics Inc. | Semiconductor device for a thin film transistor |
US6278504B1 (en) * | 1996-01-25 | 2001-08-21 | Lg. Philips Lcd Co., Ltd. | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes |
US6303946B1 (en) * | 1997-07-18 | 2001-10-16 | Lg. Philips Lcd Co., Ltd. | Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film |
US20020000616A1 (en) * | 1995-02-08 | 2002-01-03 | Hirofumi Fukui | Electronic device and a method for making the same |
US20020135709A1 (en) * | 2001-03-21 | 2002-09-26 | Gee Sung Chae | Liquid crystal display device and fabricating method thereof |
CN1123926C (zh) * | 1997-01-06 | 2003-10-08 | 电子科学工业公司 | 以激光为基础的集成电路的修理或重新构型的方法和系统 |
CN1553267A (zh) * | 2003-05-28 | 2004-12-08 | 友达光电股份有限公司 | 平面显示器及其制造方法 |
-
2006
- 2006-01-23 CN CNB2006100060169A patent/CN100449715C/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187551A (en) * | 1988-04-30 | 1993-02-16 | Sharp Kabushiki Kaisha | Thin film semiconductor device and liquid crystal display apparatus thereof for preventing irradiated light from reaching the semiconductor layers |
US5334860A (en) * | 1991-06-27 | 1994-08-02 | Casio Computer Co., Ltd. | Panel having thin film element formed thereon |
US20020000616A1 (en) * | 1995-02-08 | 2002-01-03 | Hirofumi Fukui | Electronic device and a method for making the same |
US6278504B1 (en) * | 1996-01-25 | 2001-08-21 | Lg. Philips Lcd Co., Ltd. | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes |
US6107640A (en) * | 1996-07-02 | 2000-08-22 | Lg Electronics Inc. | Semiconductor device for a thin film transistor |
CN1123926C (zh) * | 1997-01-06 | 2003-10-08 | 电子科学工业公司 | 以激光为基础的集成电路的修理或重新构型的方法和系统 |
US6303946B1 (en) * | 1997-07-18 | 2001-10-16 | Lg. Philips Lcd Co., Ltd. | Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film |
US20020135709A1 (en) * | 2001-03-21 | 2002-09-26 | Gee Sung Chae | Liquid crystal display device and fabricating method thereof |
CN1553267A (zh) * | 2003-05-28 | 2004-12-08 | 友达光电股份有限公司 | 平面显示器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1828850A (zh) | 2006-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018166A (en) | Polysilicon carbon source/drain heterojunction thin-film transistor | |
US7682881B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
WO2017092142A1 (zh) | 低温多晶硅tft基板的制作方法 | |
US6323068B1 (en) | Liquid crystal display device integrated with driving circuit and method for fabricating the same | |
TWI221340B (en) | Thin film transistor and method for fabricating thereof | |
US7985636B2 (en) | Method for fabricating low temperature poly-silicon thin film transistor substrate | |
US20230387134A1 (en) | Display panel and manufacturing method thereof | |
CN108550625B (zh) | 一种薄膜晶体管及其制作方法 | |
TW201519416A (zh) | 薄膜電晶體驅動背板及其製造方法 | |
WO2017028461A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
CN100449715C (zh) | 薄膜晶体管及其制造方法 | |
CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
KR20130078666A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US20070224740A1 (en) | Thin-film transistor and method of fabricating the same | |
US7700483B2 (en) | Method for fabricating pixel structure | |
US6677189B2 (en) | Method for forming polysilicon thin film transistor with a self-aligned LDD structure | |
US8987743B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
US20200227538A1 (en) | Thin film transistor, method of manufacturing thin film transistor, and manufacturing system | |
US20050101067A1 (en) | Method of fabricating CMOS thin film transistor | |
WO2022001468A1 (zh) | 薄膜晶体管、显示基板及显示装置 | |
US9905590B2 (en) | Manufacturing method of a LTPS array substrate | |
KR100441436B1 (ko) | 투과율이 향상된 평판표시장치 및 그의 제조방법 | |
JP4197270B2 (ja) | 半導体集積回路の作製方法 | |
CN111584639B (zh) | 薄膜晶体管基板及薄膜晶体管基板的制备方法 | |
US11374038B2 (en) | Array substrate having protection region on same layer as gate insulating layer and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090107 Termination date: 20210123 |