CN111971794A - Cmos结构及cmos结构的制造方法 - Google Patents

Cmos结构及cmos结构的制造方法 Download PDF

Info

Publication number
CN111971794A
CN111971794A CN201980000231.3A CN201980000231A CN111971794A CN 111971794 A CN111971794 A CN 111971794A CN 201980000231 A CN201980000231 A CN 201980000231A CN 111971794 A CN111971794 A CN 111971794A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
semiconductor
type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980000231.3A
Other languages
English (en)
Inventor
王治
关峰
袁广才
许晨
陈蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN111971794A publication Critical patent/CN111971794A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种CMOS结构及其制造方法。该CMOS结构包括衬底和位于衬底上的N型TFT和P型TFT。该N型TFT包括第一栅极电极、第一有源层以及位于二者之间的第一栅极介质层。该第一有源层包括第一半导体层和位于其相对两端的且沿远离第一栅极介质层的方向上依次层叠的N型的第二半导体层和N型的第三半导体层。第二半导体层的N型掺杂浓度小于所述第三半导体层的N型掺杂浓度。该P型TFT包括第二栅极电极、第二有源层以及位于二者之间的第二栅极介质层。第二有源层包括第四半导体层和位于其相对两端的且沿远离第二栅极介质层的方向上依次层叠的P型的第五半导体层和P型的第六半导体层。第五半导体层的P型掺杂浓度小于第六半导体层的P型掺杂浓度。

Description

CMOS结构及CMOS结构的制造方法
技术领域
本发明涉及显示技术领域。更具体地，涉及一种CMOS结构及CMOS结构的制造方法。
背景技术
随着显示技术与传感技术的结合与升级，新装置对TFT(Thin film transistor，薄膜晶体管)要求越来越高，不仅要求TFT具有简单开关的功能，更要具有逻辑计算和处理功能，因此这就需要TFT形成CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)结构。然而，目前采用LTPS(Low Temperature Poly-silicon，低温多晶硅)可以实现采用TFT的CMOS结构的制造，但工艺制作复杂，成本较高。
发明内容
本发明的实施例提供了一种CMOS结构及CMOS结构的制造方法。
本发明的实施例的一个目的在于提供一种CMOS结构。所述CMOS结构包括衬底和位于所述衬底上的N型TFT和P型TFT。所述N型TFT包括：第一栅极电极、第一有源层以及位于所述第一栅极电极和所述第一有源层之间的第一栅极介质层，所述第一有源层包括第一半导体层和位于所述第一半导体层相对两端的且沿远离所述第一栅极介质层的方向上依次层叠的N型的第二半导体层和N型的第三半导体层。其中，所述第二半导体层的N型掺杂浓度小于所述第三半导体层的N型掺杂浓度。所述P型TFT包括：第二栅极电极、第二有源层以及位于所述第二栅极电极和所述第二有源层之间的第二栅极介质层，其中，所述第二有源层包括第四半导体层和位于所述第四半导体层相对两端的且沿远离所述第二栅极介质层的方向上依次层叠的P型的第五半导体层和P型的第六半导体层。其中，所述第五半导体层的P型掺杂浓度小于所述第六半导体层的P型掺杂浓度。
在一些实施例中，至少所述第一半导体层的作为沟道区的部分和所述第四半导体层的作为沟道区的部分包括多晶半导体材料。
在一些实施例中，所述第一半导体层的源/漏极区域和所述第四半导体层的源/漏极区域包括非晶半导体材料。
在一些实施例中，所述第二半导体层、所述第三半导体层、所述第五半导体层和所述第六半导体层包括所述多晶半导体材料。
在一些实施例中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
在一些实施例中，所述N型TFT还包括位于所述第一半导体层的作为沟道区部分的远离所述第一栅极介质层的一侧上的第一刻蚀阻挡层，所述第一刻蚀阻挡层的端部位于所述第一半导体层和所述第二半导体层之间。所述P型TFT还包括位于所述第四半导体层作为沟道区的部分的远离所述第二栅极介质层的一侧上的第二刻蚀阻挡层，所述第二刻蚀阻挡层的端部位于所述第四半导体层和所述第五半导体层之间。
在一些实施例中，所述第一栅极、所述第一栅极介质层和所述第一半导体层沿远离所述衬底的方向上依次层叠，并且其中，所述第二栅极、所述第二栅极介质层和所述第二半导体层沿远离所述衬底的方向上依次层叠。
在一些实施例中，所述第一有源层具有邻近所述P型TFT的第一源/漏极区和远离所述P型TFT的第二源/漏极区，所述第二有源层具有邻近所述N型TFT的第三源/漏极区和远离所述P型TFT的第四源/漏极区，所述CMOS结构还包括：设置在所述第一源/漏极区上的第一源/漏极电极；设置在所述第二源/漏极区上的第二源/漏极电极；设置在所述第三源/漏极区上的第三源/漏极电极；设置在所述第四源/漏极区上的第四源/漏极电极，其中，所述第一源/漏极电极与所述第三源/漏极电极连接。
本发明的实施例的另一个目的在于提供一种CMOS结构的制造方法。
所述CMOS结构的制造方法包括在衬底上形成N型TFT和P型TFT。其中，形成所述N型TFT包括：形成第一栅极电极、第一有源层以及位于所述第一栅极电极和所述第一有源层之间的第一栅极介质层，所述第一有源层包括第一半导体层和位于所述第一半导体层相对两端且沿远离所述第一栅极介质层的方向上依次层叠的的N型的第二半导体层和N型的第三半导体层。其中，所述第二半导体层的N型掺杂浓度小于所述第三半导体层的N型掺杂浓度。形成所述P型TFT包括：形成第二栅极电极、第二有源层以及位于所述第二栅极电极和所述第二有源层之间的第二栅极介质层。其中，所述第二有源层包括第四半导体层和位于所述第四半导体层的相对两端的且沿远离所述第二栅极介质层的方向上依次层叠的P型的第五半导体层和P型的第六半导体层。其中，所述第五半导体层的P型掺杂浓度小于所述第六半导体层的P型掺杂浓度。
在一些实施例中，至少所述第一半导体层的沟道区和所述第四半导体层的沟道区包括多晶半导体材料，所述第一半导体层的源/漏极区域和所述第四半导体层的源/漏极区域包括非晶半导体材料。
在一些实施例中，形成所述第一栅极介质层和所述第二栅极介质层包括在所述第一栅极电极和所述第二栅极电极上形成栅极介质材料层，其中，所述栅极材料介质层的位于所述第一栅极电极上的部分构成所述第一栅极介质层，所述栅极材料介质层的位于所述第二栅极电极上的部分构成所述第二栅极介质层。
在一些实施例中，形成所述第一半导体层和所述第二半导体层包括：在所述栅极介质材料层上形成第一非晶半导体材料；将所述第一非晶半导体材料层的位于所述第一栅极电极和所述第二栅极电极上的部分转换成多晶半导体材料，以形成所述第一有源层的沟道区和所述第二有源层的沟道区。
在一些实施例中，所述转换包括对所述非晶半导体材料进行激光退火。
在一些实施例中，所述激光退火包括采用微透镜阵列掩模。
在一些实施例中，所述CMOS结构的制造方法，还包括：在所述第一半导体层的作为沟道区的部分上形成第一刻蚀阻挡层；以及在所述第四半导体层的作为沟道区的部分上形成第二刻蚀阻挡层。
在一些实施例中，形成所述第二半导体层和所述第三半导体层包括：在所述第一半导体层上形成第二非晶半导体材料层；在所述第二非晶半导体材料层上形成第三非晶半导体材料层；刻蚀位于所述第一刻蚀阻挡层上的所述第二非晶半导体材料层和所述第三非晶半导体材料层以形成延伸到所述第一刻蚀阻挡层的第一间隔。
在一些实施例中，形成所述第五半导体层和所述第六半导体层包括：在所述第四半导体层上形成第五非晶半导体材料层；在所述第五非晶半导体材料层上形成第六非晶半导体材料层；刻蚀位于所述第二刻蚀阻挡层上的所述第五非晶半导体材料层和所述第六非晶半导体材料层以形成延伸到所述第二刻蚀阻挡层的第二间隔。
在一些实施例中，形成第二非晶半导体材料层、第三非晶半导体材料层、第五非晶半导体材料层和第六非晶半导体材料层包括使用CVD。
在一些实施例中，所述第一有源层具有邻近所述P型TFT的第一源/漏极区和远离所述P型TFT的第二源/漏极区，所述第二有源层具有邻近所述N型TFT的第三源/漏极区和远离所述N型TFT的第四源/漏极区，所述方法还包括：在所述第三半导体层、所述第六半导体层、所述第一栅极介质层和所述第二栅极介质层上形成导电层；对所述导电层进行刻蚀，以形成彼此隔离的第一部分、第二部分和第三部分，其中，所述第一部分覆盖所述第一源/漏极区和所述第三源/漏极区，所述第二部分覆盖所述第二源/漏极区，所述第三部分覆盖所述第四源/漏极区。
在一些实施例中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1为根据本发明的实施例的CMOS结构示意图；
图2为根据本发明的实施例的CMOS结构示意图；
图3为根据本发明的实施例的CMOS结构的示意图；
图4为根据本发明的实施例的CMOS结构的制造方法的示意图；
图5A-5C为根据本发明的实施例的CMOS结构的制造方法的形成第二半导体层和第三半导体层的方法的示意图；
图6A-6C为根据本发明的实施例的CMOS结构的制造方法的形成第五半导体层和第六半导体层的方法的示意图；
图7A-7B为根据本发明的实施例的CMOS结构的制造方法的示意图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
图1为根据本发明的实施例的CMOS结构示意图。如图1所示，根据本发明的实施例的CMOS结构包括衬底01和位于衬底01上的N型薄膜晶体管(N型TFT)TFT1和P型薄膜晶体管(P型TFT)TFT2。如图1所示，该N型TFT包括：第一栅极电极11、第一有源层12以及位于第一栅极电极11和第一有源层12之间的第一栅极介质层13。该第一有源层12包括第一半导体层121和位于第一半导体层121相对两端(E1，E2)的且沿远离第一栅极介质层13的方向上依次层叠的N型的第二半导体层122和N型的第三半导体层123。该第二半导体层122的N型掺杂浓度小于该第三半导体层123的N型掺杂浓度。
该P型TFT包括：第二栅极电极21、第二有源层22以及位于第二栅极电极21和第二有源层22之间的第二栅极介质层23。该第二有源层22包括第四半导体层221和位于第四半导体层221相对两端(E3，E4)的且沿远离第二栅极介质层23的方向上依次层叠的P型的第五半导体层222和P型的第六半导体层223。该第五半导体层222的P型掺杂浓度小于该第六半导体层223的P型掺杂浓度。
如图1所示，掺杂浓度较低的第二半导体层122将掺杂浓度较高的第三半导体层123与第一半导体层121隔离开，掺杂浓度较低的第五半导体层222将掺杂浓度较高的第六半导体层223与第一半导体层221隔离开。从而，本发明的实施例的轻掺杂层(第二半导体层122、第五半导体层222)能够将用于欧姆接触的重掺杂层(第三半导体层123、第六半导体层223)与沟道区(第一半导体层121的一部分)相分离。因此，本发明的实施例能够实现减弱热载流子效应并且降低漏电流。
在一些实施例中，至少第一半导体层121的作为沟道区的部分P11和第四半导体层221的作为沟道区的部分P21可以包括多晶半导体材料。在一些实施例中，第一半导体层121的源/漏极区域P12和第四半导体层221的源/漏极区域P22可以包括非晶半导体材料。在一些实施例中，第二半导体层122、第三半导体层123、第五半导体层222和第六半导体层223可以包括多晶半导体材料。例如，多晶半导体材料可以包括多晶硅，非晶半导体材料可以包括非晶硅。
图2为根据本发明的实施例的CMOS结构的示意图。如图2所示，N型TFT(TFT1)还包括位于第一半导体层121的作为沟道区部分P11的远离所述第一栅极介质层13的一侧上的第一刻蚀阻挡层14。该第一刻蚀阻挡层14的14E端部位于第一半导体层121和第二半导体层122之间。P型TFT(TFT2)还包括位于第四半导体层221作为沟道区的部分P21(参见图1)的远离第二栅极介质层23的一侧上的第二刻蚀阻挡层24。该第二刻蚀阻挡层24的端部24E位于第四半导体层221和所述第五半导体层222之间。通过蚀刻阻挡层，可以在蚀刻半导体层期间保护TFT的沟道区不被蚀刻。
根据本发明的实施例中，薄膜晶体管可以为底栅结构，如图1和图2所示。第一栅极11、第一栅极介质层13和第一半导体层121可以沿远离衬底01的方向上依次层叠。第二栅极21、第二栅极介质层23和第二半导体层221可以沿远离衬底01的方向上依次层叠。应该理解，根据本公开的实施例，薄膜晶体管也可以为顶栅结构。在该情况下，第一半导体层121、第一栅极介质层13和第一栅极11和可以沿远离衬底01的方向上依次层叠。第二半导体层221、第二栅极介质层2和3第二栅极21可以沿远离衬底01的方向上依次层叠。
图3为根据本发明的实施例的CMOS结构的示意图。如图3所示，第一有源层12具有邻近该P型TFT(TFT2)的第一源/漏极区R1和远离所述P型TFT(TFT2)的第二源/漏极区R2。第二有源层22具有邻近N型TFT(TFT1)的第三源/漏极区R3和远离P型TFT(TFT2)的第四源/漏极区R4。如图3所示，CMOS结构还包括：设置在所述第一源/漏极区R1上的第一源/漏极电极51、设置在所述第二源/漏极区R2上的第二源/漏极电极52、设置在所述第三源/漏极区R3上的第三源/漏极电极53、设置在所述第四源/漏极区R4上的第四源/漏极电极54。第一源/漏极电极51与第三源/漏极电极53连接。
第二半导体层122可以为N型轻掺杂半导体层。例如，第二半导体层122的N型掺杂浓度可以在1017ions/cm3～1019ions/cm3之间。第三半导体层123可以为N型重掺杂半导体层。例如，第三半导体层123的N型掺杂浓度可以在1019ions/cm3～1021ions/cm3之间。
第五半导体层222可以为P型轻掺杂半导体层。例如，第五半导体层222的掺杂浓度可以在1017ions/cm3～1019ions/cm3之间。第六半导体层223可以为P型重掺杂半导体层。例如，第六半导体层223的P型掺杂浓度可以在1019ions/cm3～1021ions/cm3之间。
N型TFT(TFT1)和P型TFT(TFT2)通过第一源/漏极电极51和第三源/漏极电极53连接，避免了第三半导体层123和第六半导体层223直接接触实现连接所带来的不希望的势垒，有利于改善CMOS结构的性能。
本发明的实施例还提供了一种CMOS结构的制造方法。根据本发明的实施例的CMOS结构的制造方法包括在衬底上形成N型TFT和P型TFT。
在本发明的实施例中，形成N型TFT包括：形成第一栅极电极11、第一有源层12以及位于第一栅极电极11和第一有源层12之间的第一栅极介质层13。第一有源层12包括第一半导体层121和位于第一半导体层121相对两端(E1，E2)且沿远离第一栅极介质层13的方向上依次层叠的的N型的第二半导体层122和N型的第三半导体层123。其中，第二半导体层122的N型掺杂浓度小于第三半导体层123的N型掺杂浓度。
在本发明的实施例中，形成P型TFT包括：形成第二栅极电极21、第二有源层22以及位于第二栅极电极21和第二有源层22之间的第二栅极介质层23。其中，第二有源层22包括第四半导体层221和位于第四半导体层221的相对两端(E3，E4)的且沿远离第二栅极介质层23的方向上依次层叠的P型的第五半导体层222和P型的第六半导体层223。其中，第五半导体层222的P型掺杂浓度小于第六半导体层223的P型掺杂浓度。
在本发明的实施例中，所述第一半导体层的沟道区P11和第四半导体层的沟道区P12可以包括多晶半导体材料，第一半导体层的源/漏极区域P12和第四半导体层的源/漏极区域P22可以包括非晶半导体材料。多晶半导体材料可以包括多晶硅，非晶半导体材料可以包括非晶硅。
图4为根据本发明的实施例的CMOS结构的制造方法的示意图。如图4所示，在本发明的实施例中，形成第一栅极介质层13和第二栅极介质层23包括在第一栅极电极11和第二栅极电极21上形成栅极介质材料层03。其中，所述栅极材料介质层03的位于第一栅极电极11上的部分构成所述第一栅极介质层13，所述栅极材料介质层03的位于所述第二栅极电极21上的部分构成所述第二栅极介质层23。
在本发明的实施例中，形成所述第一半导体层和所述第二半导体层包括：在所述栅极介质材料层03上形成第一非晶半导体材料层02；将所述第一非晶半导体材料层02的位于第一栅极电极11和第二栅极电极21上的部分转换成多晶半导体材料，以形成第一有源层12的沟道区P11和第二有源层22的沟道区P21。
第一非晶半导体材料层02的厚度可以为500埃米。可以采用激光退火来将非晶半导体材料来转换成多晶半导体材料(即，进行多晶化处理)。例如，可以采用微透镜阵列(Micro Lens Array，MLA)掩模来进行激光退火。MLA退火具有高位置精度的优势。
在本发明的实施例中，CMOS结构的制造方法还可以包括：在第一半导体层的作为沟道区的部分P11上形成第一刻蚀阻挡层14；以及在所述第四半导体层的作为沟道区的部分P21上形成第二刻蚀阻挡层24。
在实施例中，可以在经过多晶化处理的第一非晶半导体材料层02上沉积刻蚀阻挡材料层。然后，对刻蚀阻挡材料层进行刻蚀，以形成第一刻蚀阻挡层14和第二刻蚀阻挡层24。
图5A-5C为根据本发明的实施例的CMOS结构的制造方法的形成第二半导体层和第三半导体层的方法的示意图。如图5A-5C所示，在本发明的实施例中，形成第二半导体层和第三半导体层包括：
S51、在第一半导体层121上形成第二非晶半导体材料层04。例如，可以在第一半导体层上沉积500埃厚度的轻掺杂的N型非晶硅。N型半导体层可以掺杂有磷的五价杂质元素。
S52、在第二非晶半导体材料层122上形成第三非晶半导体材料层05。例如，可以在第二非晶半导体材料层上沉积500埃厚度的重掺杂的N型非晶硅半导体层。
S53、刻蚀位于所述第一刻蚀阻挡层14上的所述第二非晶半导体材料层04和所述第三非晶半导体材料层05以形成延伸到所述第一刻蚀阻挡层14的第一间隔G1。
图6A-6C为根据本发明的实施例的CMOS结构的制造方法的形成第五半导体层和第六半导体层的方法的示意图。如图6A-6C所示，在本发明的实施例中，形成第五半导体层和所述第六半导体层包括：
S61、在第四半导体层221上形成第五非晶半导体材料层06。例如，可以在第四半导体层上沉积500埃厚度的轻掺杂的P型非晶硅。P型半导体层可以掺杂有诸如硼的三价杂质元素。
S62、在第五非晶半导体材料层06上形成第六非晶半导体材料层07。例如，可以在第五非晶半导体材料层06上沉积500埃厚度的重掺杂的P型非晶硅。
S63、刻蚀位于所述第二刻蚀阻挡层24上的第五非晶半导体材料层06和第六非晶半导体材料层07以形成延伸到所述第二刻蚀阻挡层24的第二间隔G2。
在本发明的实施例中，形成第二非晶半导体材料层、第三非晶半导体材料层、第五非晶半导体材料层和第六非晶半导体材料层包括使用化学气相沉积(CVD)。
图7A-7B为根据本发明的实施例的CMOS结构的制造方法的示意图。如图7A-7B所示，第一有源层12具有邻近P型TFT(TFT2)的第一源/漏极区R1和远离该P型TFT(TFT2)的第二源/漏极区R2。第二有源层22具有邻近所述N型TFT(TFT1)的第三源/漏极区R3和远离所述N型TFT(TFT2)的第四源/漏极区R4。根据本发明的实施例的CMOS结构的制造方法还可以包括：
S71、在第三半导体层123、第六半导体层223、第一栅极介质层13和第二栅极介质层23上形成导电层08。
S73、对所述导电层进行刻蚀，以形成彼此隔离的第一部分08a(51、53)第二部分08b(52)和第三部分08c(54)。如图7B所示，该所述第一部分08a覆盖所述第一源/漏极区R1和所述第三源/漏极区R3，第二部分08b覆盖第二源/漏极区R2，第三部分08c覆盖所述第四源/漏极区R4。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (20)

1.一种CMOS结构，包括衬底和位于所述衬底上的N型TFT和P型TFT，其中，所述N型TFT包括：
第一栅极电极、第一有源层以及位于所述第一栅极电极和所述第一有源层之间的第一栅极介质层，所述第一有源层包括第一半导体层和位于所述第一半导体层相对两端的且沿远离所述第一栅极介质层的方向上依次层叠的N型的第二半导体层和N型的第三半导体层，其中，所述第二半导体层的N型掺杂浓度小于所述第三半导体层的N型掺杂浓度，
并且其中，所述P型TFT包括：
第二栅极电极、第二有源层以及位于所述第二栅极电极和所述第二有源层之间的第二栅极介质层，其中，所述第二有源层包括第四半导体层和位于所述第四半导体层相对两端的且沿远离所述第二栅极介质层的方向上依次层叠的P型的第五半导体层和P型的第六半导体层，其中，所述第五半导体层的P型掺杂浓度小于所述第六半导体层的P型掺杂浓度。
2.根据权利要求1所述的CMOS结构，其中，至少所述第一半导体层的作为沟道区的部分和所述第四半导体层的作为沟道区的部分包括多晶半导体材料。
3.根据权利要求2所述的CMOS结构，其中，所述第一半导体层的源/漏极区域和所述第四半导体层的源/漏极区域包括非晶半导体材料。
4.根据权利要求3所述的CMOS结构，其中，所述第二半导体层、所述第三半导体层、所述第五半导体层和所述第六半导体层包括所述多晶半导体材料。
5.根据权利要求4所述的CMOS结构，其中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
6.根据权利要求3所述的CMOS结构，其中，所述N型TFT还包括位于所述第一半导体层的作为沟道区部分的远离所述第一栅极介质层的一侧上的第一刻蚀阻挡层，所述第一刻蚀阻挡层的端部位于所述第一半导体层和所述第二半导体层之间，
并且其中，所述P型TFT还包括位于所述第四半导体层作为沟道区的部分的远离所述第二栅极介质层的一侧上的第二刻蚀阻挡层，所述第二刻蚀阻挡层的端部位于所述第四半导体层和所述第五半导体层之间。
7.根据权利要求1-6中任一项所述的CMOS结构，其中，所述第一栅极、所述第一栅极介质层和所述第一半导体层沿远离所述衬底的方向上依次层叠，并且其中，所述第二栅极、所述第二栅极介质层和所述第二半导体层沿远离所述衬底的方向上依次层叠。
8.根据权利要求7所述的CMOS结构，其中，所述第一有源层具有邻近所述P型TFT的第一源/漏极区和远离所述P型TFT的第二源/漏极区，所述第二有源层具有邻近所述N型TFT的第三源/漏极区和远离所述P型TFT的第四源/漏极区，所述CMOS结构还包括：
设置在所述第一源/漏极区上的第一源/漏极电极；
设置在所述第二源/漏极区上的第二源/漏极电极；
设置在所述第三源/漏极区上的第三源/漏极电极；
设置在所述第四源/漏极区上的第四源/漏极电极，其中，所述第一源/漏极电极与所述第三源/漏极电极连接。
9.一种CMOS结构的制造方法，包括在衬底上形成N型TFT和P型TFT，其中，形成所述N型TFT包括：
形成第一栅极电极、第一有源层以及位于所述第一栅极电极和所述第一有源层之间的第一栅极介质层，所述第一有源层包括第一半导体层和位于所述第一半导体层相对两端且沿远离所述第一栅极介质层的方向上依次层叠的的N型的第二半导体层和N型的第三半导体层，其中，所述第二半导体层的N型掺杂浓度小于所述第三半导体层的N型掺杂浓度，
并且其中，形成所述P型TFT包括：
形成第二栅极电极、第二有源层以及位于所述第二栅极电极和所述第二有源层之间的第二栅极介质层，其中，所述第二有源层包括第四半导体层和位于所述第四半导体层的相对两端的且沿远离所述第二栅极介质层的方向上依次层叠的P型的第五半导体层和P型的第六半导体层，其中，所述第五半导体层的P型掺杂浓度小于所述第六半导体层的P型掺杂浓度。
10.根据权利要求9所述的CMOS结构的制造方法，其中，至少所述第一半导体层的沟道区和所述第四半导体层的沟道区包括多晶半导体材料，所述第一半导体层的源/漏极区域和所述第四半导体层的源/漏极区域包括非晶半导体材料。
11.根据权利要求10所述的CMOS结构的制造方法，形成所述第一栅极介质层和所述第二栅极介质层包括在所述第一栅极电极和所述第二栅极电极上形成栅极介质材料层，其中，所述栅极材料介质层的位于所述第一栅极电极上的部分构成所述第一栅极介质层，所述栅极材料介质层的位于所述第二栅极电极上的部分构成所述第二栅极介质层。
12.根据权利要求11所述的CMOS结构的制造方法，形成所述第一半导体层和所述第二半导体层包括：
在所述栅极介质材料层上形成第一非晶半导体材料；
将所述第一非晶半导体材料层的位于所述第一栅极电极和所述第二栅极电极上的部分转换成多晶半导体材料，以形成所述第一有源层的沟道区和所述第二有源层的沟道区。
13.根据权利要求12所述的CMOS结构的制造方法，所述转换包括对所述非晶半导体材料进行激光退火。
14.根据权利要求13所述的CMOS结构的制造方法，所述激光退火包括采用微透镜阵列掩模。
15.根据权利要求9-14所述的CMOS结构的制造方法，还包括：在所述第一半导体层的作为沟道区的部分上形成第一刻蚀阻挡层；以及在所述第四半导体层的作为沟道区的部分上形成第二刻蚀阻挡层。
16.根据权利要求15所述的CMOS结构的制造方法，其中，形成所述第二半导体层和所述第三半导体层包括：
在所述第一半导体层上形成第二非晶半导体材料层；
在所述第二非晶半导体材料层上形成第三非晶半导体材料层；
刻蚀位于所述第一刻蚀阻挡层上的所述第二非晶半导体材料层和所述第三非晶半导体材料层以形成延伸到所述第一刻蚀阻挡层的第一间隔。
17.根据权利要求15所述的CMOS结构的制造方法，形成所述第五半导体层和所述第六半导体层包括：
在所述第四半导体层上形成第五非晶半导体材料层；
在所述第五非晶半导体材料层上形成第六非晶半导体材料层；
刻蚀位于所述第二刻蚀阻挡层上的所述第五非晶半导体材料层和所述第六非晶半导体材料层以形成延伸到所述第二刻蚀阻挡层的第二间隔。
18.根据权利要求16或17所述的CMOS结构的制造方法，形成第二非晶半导体材料层、第三非晶半导体材料层、第五非晶半导体材料层和第六非晶半导体材料层包括使用CVD。
19.根据权利要求16或17所述的CMOS结构的制造方法，所述第一有源层具有邻近所述P型TFT的第一源/漏极区和远离所述P型TFT的第二源/漏极区，所述第二有源层具有邻近所述N型TFT的第三源/漏极区和远离所述N型TFT的第四源/漏极区，所述方法还包括：
在所述第三半导体层、所述第六半导体层、所述第一栅极介质层和所述第二栅极介质层上形成导电层；
对所述导电层进行刻蚀，以形成彼此隔离的第一部分、第二部分和第三部分，其中，所述第一部分覆盖所述第一源/漏极区和所述第三源/漏极区，所述第二部分覆盖所述第二源/漏极区，所述第三部分覆盖所述第四源/漏极区。
20.根据权利要求18所述的CMOS结构的制造方法，其中，所述多晶半导体材料包括多晶硅，所述非晶半导体材料包括非晶硅。
CN201980000231.3A 2019-03-04 2019-03-04 Cmos结构及cmos结构的制造方法 Pending CN111971794A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/076871 WO2020177057A1 (zh) 2019-03-04 2019-03-04 Cmos结构及cmos结构的制造方法

Publications (1)

Publication Number Publication Date
CN111971794A true CN111971794A (zh) 2020-11-20

Family

ID=72337403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000231.3A Pending CN111971794A (zh) 2019-03-04 2019-03-04 Cmos结构及cmos结构的制造方法

Country Status (3)

Country Link
US (1) US11264384B2 (zh)
CN (1) CN111971794A (zh)
WO (1) WO2020177057A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021151A1 (zh) * 2022-07-27 2024-02-01 武汉华星光电技术有限公司 半导体器件及电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828850A (zh) * 2006-01-23 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
US20070045627A1 (en) * 2005-08-13 2007-03-01 Samsung Electronics Co., Ltd Thin film transistor substrate and method of manufacturing the same
CN106847837A (zh) * 2017-04-26 2017-06-13 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102881657B (zh) * 2012-09-26 2015-01-07 京东方科技集团股份有限公司 一种cmos晶体管及其制造方法
US9818867B2 (en) 2013-06-27 2017-11-14 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
KR102364045B1 (ko) * 2017-05-19 2022-02-18 주식회사 동진쎄미켐 캡핑층 형성용 화합물 및 이를 포함하는 유기 발광 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045627A1 (en) * 2005-08-13 2007-03-01 Samsung Electronics Co., Ltd Thin film transistor substrate and method of manufacturing the same
CN1828850A (zh) * 2006-01-23 2006-09-06 友达光电股份有限公司 薄膜晶体管及其制造方法
CN106847837A (zh) * 2017-04-26 2017-06-13 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024021151A1 (zh) * 2022-07-27 2024-02-01 武汉华星光电技术有限公司 半导体器件及电子器件

Also Published As

Publication number Publication date
US20220045054A9 (en) 2022-02-10
WO2020177057A1 (zh) 2020-09-10
US11264384B2 (en) 2022-03-01
US20210151435A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
US8704300B1 (en) Semiconductor device and fabricating method thereof
US9153677B2 (en) Insulated gate bipolar transistor with high emitter gate capacitance
CN104882485A (zh) 薄膜晶体管及其制造方法
CN107946324B (zh) 光感测装置
CN103456739A (zh) 阵列基板及其制造方法和显示装置
US10115833B2 (en) Self-aligned heterojunction field effect transistor
US10658418B2 (en) Semiconductor device and method of manufacturing thereof
US10199506B2 (en) Low temperature poly-silicon transistor array substrate and fabrication method thereof, and display device
TW201727879A (zh) 陣列基板以及其製作方法
CN105789317A (zh) 薄膜晶体管器件及其制备方法
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
US9935099B2 (en) Semiconductor device
CN111971794A (zh) Cmos结构及cmos结构的制造方法
US20150056771A1 (en) Method for fabricating semiconductor device with super junction structure
CN110972508B (zh) 薄膜晶体管及薄膜晶体管的制造方法
CN104576532A (zh) Mos晶体管和多晶硅电阻电容的集成结构的制造方法
KR102060377B1 (ko) 디스플레이 소자, 그 제조 방법, 및 이미지 센서 소자의 제조방법
US20170179276A1 (en) Super-junction semiconductor device
US9437494B2 (en) Semiconductor arrangement and formation thereof
CN203386754U (zh) 阵列基板和显示装置
US8476619B2 (en) Semiconductor device and method for fabricating the same
JP7403225B2 (ja) アレイ基板及びその製造方法、表示パネルと表示装置
CN105633104A (zh) 图像传感器及其形成方法
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
CN103367158A (zh) Mos晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination