KR102383446B1 - 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판 - Google Patents

표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판 Download PDF

Info

Publication number
KR102383446B1
KR102383446B1 KR1020150066596A KR20150066596A KR102383446B1 KR 102383446 B1 KR102383446 B1 KR 102383446B1 KR 1020150066596 A KR1020150066596 A KR 1020150066596A KR 20150066596 A KR20150066596 A KR 20150066596A KR 102383446 B1 KR102383446 B1 KR 102383446B1
Authority
KR
South Korea
Prior art keywords
metal pattern
organic layer
gate
line
electrode
Prior art date
Application number
KR1020150066596A
Other languages
English (en)
Other versions
KR20160134902A (ko
Inventor
송인철
한재민
이형석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150066596A priority Critical patent/KR102383446B1/ko
Priority to US15/153,376 priority patent/US9933675B2/en
Publication of KR20160134902A publication Critical patent/KR20160134902A/ko
Application granted granted Critical
Publication of KR102383446B1 publication Critical patent/KR102383446B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴, 상기 데이터 금속 패턴 상에 배치되는 유기막 및 상기 유기막을 통해 형성되어, 상기 게이트 금속 패턴 또는 상기 데이터 금속 패턴을 부분적으로 노출하는 리페어 홀을 포함한다.

Description

표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판{REPAIR METHOD OF DISPLAY SUBSTRATE AND DISPLAY SUBSTRATE REPAIRED BY THE METHOD}
본 발명은 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판에 관한 것으로, 보다 상세하게는 극초단 레이저를 이용하는 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판에 관한 것이다.
일반적으로 액정 표시(Liquid Crystal Display; LCD) 장치는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 표시 기판에는 게이트 라인들 및 게이트 라인들과 교차하는 데이터 라인들이 형성되며, 게이트 라인과 데이터 라인에 연결된 스위칭 소자와, 스위칭 소자에 연결된 화소 전극이 형성된다. 상기 스위칭 소자는 상기 게이트 라인으로부터 연장된 게이트 전극, 상기 데이터 라인으로부터 연장되어 반도체 패턴을 통해 게이트 전극과 전기적으로 연결된 소스 전극 및 소스 전극과 이격되며 채널과 전기적으로 연결된 드레인 전극을 포함한다.
상기 표시 기판의 게이트 라인 및 데이터 라인은 단선 및 단락과 같은 전기적인 연결불량이 발생될 수 있다. 이러한 연결불량이 발생되면 상기 액정표시패널의 표시품질이 저하되므로, 상기 전기적인 연결불량을 보상하기 위해 상기 게이트 라인 또는 데이터 라인을 리페어할 필요가 있다.
상기 신호선을 리페어하기 위한 일반적인 방법은 상기 보호막 상에 리페어 라인을 형성하는 것이다. 상기 리페어 라인은 상기 신호선과 전기적으로 연결되어, 상기 전기적인 연결불량을 보상한다.
그러나, 컬러 필터가 상기 게이트 라인 및 데이터 라인과 동일한 기판에 형성되는 경우, 컬러 필터가 상기 데이터 라인을 덮고 있어, 레이저 커팅이 실패할 가능성이 높아진다. 또한, 리페어 라인이 상기 데이터 라인과 접촉할 수 없어 리페어가 불가능한 문제점이 있다.
이에, 본 발명의기술적 과제는 이러한 점에서착안된 것으로 본 발명의목적은 유기막이 형성된 표시 기판의 리페어 방법을 제공하는 것이다.
또한, 본 발명의 또 다른 목적은 상기 표시 기판의 리페어 방법에 의해 리페어된 표시 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴, 상기 데이터 금속 패턴 상에 배치되는 유기막 및 상기 유기막을 통해 형성되어, 상기 게이트 금속 패턴 또는 상기 데이터 금속 패턴을 부분적으로 노출하는 리페어 홀을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 리페어 홀의 주변 영역에 형성되는 차광부를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 리페어 홀에 배치되는 리페어 라인을 더 포함하고, 상기 리페어 라인은 부분적으로 노출되는 상기 데이터 금속패턴과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 리페어 라인은 상기 데이터 금속 패턴과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광부는 상기 유기막과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 유기막 상에 배치되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 화소 전극과 동일한 층에 배치되고, 상기 화소 전극과절연되는 플로팅 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 리페어 방법은 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴 및 상기 데이터 금속 패턴 상에 배치되는 유기막을 포함하는 표시 기판의 리페어 방법에 있어서, 상기 표시 기판의 결함이 상기 데이터 라인의 단선에 의한 결함일 때, 상기 유기막에 극초단 레이저를 조사하여 상기 단선이 발생한 지점을 중심으로 소정 거리 이격된 영역의 데이터 라인 상의 유기막을 부분적으로 제거하고, 데이터 라인의 두 지점을 노출시키는 단계, 상기 노출된 데이터 라인의 두 지점들의 측면의 경사를 완만하게 형성하는 단계, 상기 유기막을 부분적으로 제거하여 상기 데이터 라인의 노출된 두 지점을 공간적으로 연결하는 리페어 홀을 형성하는 단계 및 상기 리페어 홀 내에 리페어 배선을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 노출된 데이터 라인의 두 지점들의 측면의 경사를 완만하게 형성하는 단계는 극초단 레이저를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 리페어 홀을 형성하는 단계는 극초단 레이저를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 리페어 방법은 상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계를 더 포함하고, 상기 리페어 배선을 형성하는 단계는 레이저CVD(Chemical Vapor Deposition)법 또는 잉크젯을 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계는 극초단 레이저를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광부는 상기 유기막과 동일한 층에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 리페어 라인은 상기 데이터 라인과 동일한 층에 배치되며 상기 데이터 라인의 노출된 두 지점을 전기적으로 연결할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 유기막 상에 배치되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판은 상기 화소 전극과 동일한 층에 배치되고, 상기 화소 전극과 절연되는 플로팅 전극을 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 리페어 방법은
본 발명의 일 실시예에 있어서, 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴 및 상기 데이터 금속 패턴 상에 배치되는 유기막을 포함하는 표시 기판의 리페어 방법에 있어서, 상기 표시 기판의 결함이 상기 게이트 금속 패턴 또는 상기 데이터 금속 패턴의 쇼팅에 의한 결함일 때, 상기 유기막에 극초단 레이저를 조사하여 상기 쇼팅이 발생한 지점 상의 유기막을 부분적으로 제거하고, 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시키는 리페어 홀을 형성하는 단계 및상기 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴 사이를 절단하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴 사이를 절단하는 단계는 극초단 레이저를 이용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 결함은 동일한 층에 배치되는 금속 패턴들 사이의 쇼팅 및 서로 다른 층에 배치되는 금속 패턴들 사이의 쇼팅을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 기판의 리페어 방법은 상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계를 더 포함하고, 상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계는 극초단 레이저를 이용할 수 있다.
본 발명의 실시예들에 따르면, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 유기막을 제거하는 과정에서 극초단 레이저(Ultra-fast laser)를 사용한다. 따라서, 상기 유기막을 선택적으로 제거할 수 있다. 이에 따라, 상기 유기막중 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴과 중첩하는 유기막을 선택적으로 제거할 수 있으므로 표시 기판의 결함을 정밀하게 리페어 할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 2는 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 3 내지 도 6은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다.
도 8은 도 7의 II-II'라인을 따라 절단한 단면도이다.
도 9는 도 7의 리페어 방법을 나타낸 평면도이다.
도 10은 도 9의 II-II'라인을 따라 절단한 단면도이다.
도 11은 도 7의 리페어 방법을 나타낸 평면도이다.
도 12는 도 11의 II-II'라인을 따라 절단한 단면도이다.
도 13은 도 7의 리페어 방법을 나타낸 평면도이다.
도 14는 도 13의 II-II'라인을 따라 절단한 단면도이다.
도 15는 도 7의 리페어 방법을 나타낸 평면도이다.
도 16은 도 15의 II-II'라인을 따라 절단한단면도이다.
도 17은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 18은 도 17의 III-III'라인을따라 절단한 단면도이다.
도 19 내지 도 22는 도 18의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 23은 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다.
도 24는 도 23의 IV-IV'라인을 따라 절단한단면도이다.
도 25는 도 23의 리페어 방법을 나타낸 평면도이다.
도 26은 도 25의 IV-IV'라인을 따라 절단한 단면도이다.
도 27은 도 23의 리페어 방법을 나타낸 평면도이다.
도 28은 도 27의 IV-IV'라인을 따라 절단한 단면도이다.
도 29는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다.
도 30은 도 29의 V-V'라인을 따라 절단한 단면도이다.
도 31 내지 도 34는 도 30의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 35는 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다.
도 36은 도 35의 VI-VI'라인을 따라 절단한 단면도이다.
도 37은 도 35의 리페어 방법을 나타낸 평면도이다.
도 38은 도 37의 VI-VI'라인을 따라 절단한 단면도이다.
도 39는 도 35의 리페어 방법을 나타낸 평면도이다.
도 40은 도 39의 VI-VI'라인을 따라 절단한 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 2는 도 1의 I-I'라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(130)이 형성된다. 상기 제2 절연층(130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(130) 상에는 상기 유기막(CF)이 형성된다. 상기 유기막(CF)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(CF)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(CF)은 컬러 필터층 일 수 있다.
상기 유기막(CF) 상에는 상기 차폐 전극(SC)이 형성된다. 상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판, 상기 표시 기판과 대향하는 대향기판 및 상기 표시 기판 및 상기 대향기판 사이에 개재된 액정층을 포함할 수 있다. 상기 대향기판은 기판 전면에 형성되어 공통전압이 인가되고, 투명한 도전성 물질로 이루어진 공통전극을 포함할 수 있고, 상기 차폐 전극(SC)은 상기 공통전극과 동일하게 상기 공통전압이 인가되는 것이 바람직하다. 상기 차폐 전극(SC)에 공통 전압이 인가되므로 상기 차폐 전극(SC) 상의 액정은 항상 수직방향으로 동작하게 된다. 따라서, 편광판의 방향과 일치하게 되어 항상 Black이 된다. 즉, 별도의 블랙 매트릭스가 없어도 광을 차단할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(CNT1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(CNT2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
도 3 내지 도 6은 도 2의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 3을 참조하면, 베이스 기판(110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 금속 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 금속 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 금속 패턴이 형성된 상기 베이스 기판(110) 상에 제1 절연층(120)이 형성된다. 상기 제1 절연층(120)은 상기 게이트 금속 패턴 상에 배치된다. 상기 제1 절연층(120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
도 4를 참조하면, 상기 제1 절연층(120) 상에 반도체 층 및 데이터 금속층을 형성한다. 이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 금속 패턴을 형성한다.
상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속 패턴은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 데이터 금속 패턴 및 상기 채널층이 형성된 베이스 기판(110) 상에 제2 절연층(130)을 형성한다.
상기 제2 절연층(130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을커버하여 절연한다.
도 5를 참조하면, 상기 제2 절연층(130)이 형성된 상기 베이스 기판(110) 상에 유기막(CF)이 형성된다. 상기 유기막(CF)은 컬러필터층 일 수 있다. 상기 제2 절연층(130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막(CF)은 상기 제2 절연층(130) 상에 배치된다. 상기 유기막(CF)이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터(red)층, 녹색 컬러 필터(green)층, 청색 컬러 필터(blue)층 및 백색 컬러 필터(white)층 일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
도 6을 참조하면, 상기 유기막(CF)이 형성된 상기 베이스 기판(110)상에 투명 전극층(150)이 형성된다.
상기 투명 전극층(150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 투명 전극층(150)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 2를 참조하면, 상기 투명 전극층(150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 7은 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다. 도 8은 도 7의 II-II'라인을 따라 절단한 단면도이다.
도 7 및 도 8을 참조하면, 표시 기판의 결함이 상기 데이터 라인의 단선에 의한 결함일 때, 상기 결함을 리페어한 표시 기판이 도시된다.
본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1), 로우 화소 전극(PE2), 리페어 홀(RH), 차광부(BP), 리페어 라인(RL) 및 플로팅 전극(FE)을 포함한다.
본 발명의 일 실시예에 따른 표시 기판은 결함을 갖는 데이터 라인(DL)을 포함한다. 본 실시예에서 상기 표시 기판의 결함은 상기 데이터 라인(DL)의 단선에 의한 결함이다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 관통하여 형성된다. 상기 리페어 홀(RH)은 상기 유기막(CF)을 부분적으로 제거하여 형성될 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
게이트 금속 패턴 또는 데이터 금속 패턴 상에 유기막이 형성되는 구조를 갖는 표시 기판의 경우 유기막이 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 덮고 있어 결함의 리페어가 어려운 문제점이 있다. 이때, 유기막을 제거하고 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 한다. 그러나, 나노초 레이저(nanosecond laser)를 이용하여 유기막을 제거하는 경우, 유기막을 선택적으로 제거하는 것이 불가능하다. 따라서, 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 하기 어렵다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)을 제거하는 과정에서 극초단 레이저(Ultra-fast laser)를 사용한다. 따라서, 상기 유기막(CF)을 선택적으로 제거할 수 있다. 이에 따라, 상기 유기막(CF)중 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴과 중첩하는 유기막(CF)을 선택적으로 제거할 수 있으므로 표시 기판의 결함을 정밀하게 리페어 할 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 단선에 의한 결함을 갖는 데이터 라인(DL)이 부분적으로 노출된다.
상기 리페어 홀(RH)을 형성하는 과정은 상기 유기막에 극초단 레이저를 조사하여 상기 단선이 발생한 지점을 중심으로 소정 거리 이격된 영역의 데이터 라인(DL) 상의 유기막을 부분적으로 제거하고, 상기 데이터 라인(DL)의 두 지점을 노출시키는 단계를 포함한다.
이후, 상기 노출된 데이터 라인(DL)의 두 지점의 측면의 경사를 완만하게 형성한다. 상기 노출된 데이터 라인(DL)의 두 지점의 측면이 급격한 경사를 갖는 경우 리페어 배선이 형성되기 어렵다. 따라서, 상기 상기 노출된 데이터 라인(DL)의 두 지점의 측면에 레이저를 조사하여 경사를 완만하게 형성하다.
상기 노출된 데이터 라인(DL)의 두 지점들의 측면의 경사를 완만하게 형성하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
이후, 상기 유기막(CF)을 부분적으로 제거하여 상기 데이터 라인(DL)의 노출된 두 지점을 공간적으로 연결하는 리페어 홀(RH)을 형성한다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 리페어 홀(RH)을 형성하는 과정에서 상기 유기막(CF)상에 배치되는 하이 화소 전극(PE1)이 부분적으로 제거된다. 즉, 상기 리페어 홀(RH)과 중첩하는 영역에 배치되는 하이 화소 전극(PE1)이 제거된다. 이에 따라, 상기 리페어 홀(RH)과 인접하게 배치되는 플로팅 전극(FE)이 형성된다. 상기 플로팅 전극(FE)은 상기 화소 전극(PE1)과 동일한 층에 배치된다. 또한, 상기 플로팅 전극(FE)은 상기 화소 전극(PE1)과 절연된다.
상기 리페어 홀(RH)에는 리페어 라인(RL)이 형성된다. 상기 리페어 라인(RL)은 상기 부분적으로 노출되는 데이터 라인(DL)과 전기적으로 연결된다. 즉, 상기 리페어 라인(RL)의 양 끝단은 상기 노출된 데이터 라인(DL)의 두 지점들과 전기적으로 연결된다. 이에 따라, 단선된 데이터 라인(DL)이 상기 리페어 라인(RL)에 의해 전기적으로 연결될 수 있다. 상기 리페어 라인(RL)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다.
상기 리페어 라인(RL)은 레이저 CVD(Chemical Vapor Deposition)법에 의해 형성될 수 있다. 이때, 레이저 CVD법은 증착시킬 물질을 가스화한 상태에서 레이저빔을 국부적으로 조사하여, 상기 레이저빔이 조사된 위치에 상기 물질을 증착시키는 방법을 말한다. 즉, 레이저빔을 상기 리페어 홀(RH)을 따라 조사하여 상기 리페어 홀(RH) 내에 상기 리페어 라인(RL)을 증착시킨다. 이때, 한편, 상기 레이저빔을 통해 증착시킬 물질은 상기 데이터 라인(DL)의 구성물질과 동일할 수 있다. 상기 리페어 라인(RL)은 상기 노출된 데이터 라인(DL)의 두 지점들에서 상기 데이터 라인(DL)과 전기적으로 연결된다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 리페어 라인(RL)은 잉크젯을 이용하여 형성될 수도 있다.
상기 리페어 라인(RL)이 형성된 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다. 상기 차광부(BP)는 상기 유기막(CF)과 동일한 층에 배치될 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다. 그러나, 본발명은 이에 한정되는 것은 아니며, 상기 차광부(BP)는 상기 리페어 홀(RH)을 통해 새어나오는 빛이 약한 경우에는 형성되지 않을 수 있다.
도 9는 도 7의 리페어 방법을 나타낸 평면도이다. 도 10은 도 9의 II-II'라인을 따라 절단한 단면도이다.
도 9 및 도 10을 참조하면, 상기 데이터 라인의 단선이 발생한 지점을 중심으로 소정 거리 이격된 영역의 데이터 라인 상의 유기막을 부분적으로 제거하여 상기 데이터 라인의 두 지점을 노출시킨 상태가 도시된다.
상기 유기막을 부분적으로 제거하여 리페어 홀(RH)을 형성할 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 단선에 의한 결함을 갖는 데이터 라인(DL)이 부분적으로 노출된다. 즉, 상기 유기막에 극초단 레이저를 조사하여 상기 단선이 발생한 지점을 중심으로 소정 거리 이격된 영역의 데이터 라인(DL) 상의 유기막을 부분적으로 제거하고, 상기 데이터 라인(DL)의 두 지점을 노출시킨다.
도 11은 도 7의 리페어 방법을 나타낸 평면도이다. 도 12는 도 11의 II-II'라인을 따라 절단한 단면도이다.
도 11 및 도 12를 참조하면, 상기 노출된 데이터 라인(DL)의 두 지점들의 측면의 경사가 완만하게 형성된 상태가 도시된다.
상기 노출된 데이터 라인(DL)의 두 지점의 측면이 급격한 경사를 갖는 경우 리페어 배선이 형성되기 어렵다. 따라서, 상기 상기 노출된 데이터 라인(DL)의 두 지점의 측면에 레이저를 조사하여 경사를 완만하게 형성하다.
상기 노출된 데이터 라인(DL)의 두 지점들의 측면의 경사를 완만하게 형성하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
도 13은 도 7의 리페어 방법을 나타낸 평면도이다. 도 14는 도 13의 II-II'라인을 따라 절단한 단면도이다.
도13 및 도 14를 참조하면, 상기 유기막(CF)을 부분적으로 제거하여 상기 데이터 라인(DL)의 노출된 두 지점을 공간적으로 연결하는 리페어 홀(RH)이 형성된 상태가 도시된다.
상기 유기막(CF)을 부분적으로 제거하여 상기 데이터 라인(DL)의 노출된 두 지점을 공간적으로 연결하는 리페어 홀(RH)을 형성한다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 리페어 홀(RH)을 형성하는 과정에서 상기 유기막(CF)상에 배치되는 하이 화소 전극(PE1)이 부분적으로 제거된다. 즉, 상기 리페어 홀(RH)과 중첩하는 영역에 배치되는 하이 화소 전극(PE1)이 제거된다. 이에 따라, 상기 리페어 홀(RH)과 인접하게 배치되는 플로팅 전극(FE)이 형성된다. 상기 플로팅 전극(FE)은 상기 화소 전극(PE1)과 동일한 층에 배치된다. 또한, 상기 플로팅 전극(FE)은 상기 화소 전극(PE1)과 절연된다.
도 15는 도 7의 리페어 방법을 나타낸 평면도이다. 도 16은 도 15의 II-II'라인을 따라 절단한 단면도이다.
도15 및 도 16을 참조하면, 상기 리페어 홀(RH)에 리페어 라인이 형성된 상태가 도시된다.
상기 리페어 홀(RH)에는 리페어 라인(RL)이 형성된다. 상기 리페어 라인(RL)은 상기 부분적으로 노출되는 데이터 라인(DL)과 전기적으로 연결된다. 즉, 상기 리페어 라인(RL)의 양 끝단은 상기 노출된 데이터 라인(DL)의 두 지점들과 전기적으로 연결된다. 이에 따라, 단선된 데이터 라인(DL)이 상기 리페어 라인(RL)에 의해 전기적으로 연결될 수 있다. 상기 리페어 라인(RL)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다.
상기 리페어 라인(RL)은 레이저 CVD(Chemical Vapor Deposition)법에 의해 형성될 수 있다. 이때, 레이저 CVD법은 증착시킬 물질을 가스화한 상태에서 레이저빔을 국부적으로 조사하여, 상기 레이저빔이 조사된 위치에 상기 물질을 증착시키는 방법을 말한다. 즉, 레이저빔을 상기 리페어 홀(RH)을 따라 조사하여 상기 리페어 홀(RH) 내에 상기 리페어 라인(RL)을 증착시킨다. 이때, 한편, 상기 레이저빔을 통해 증착시킬 물질은 상기 데이터 라인(DL)의 구성물질과 동일할 수 있다. 상기 리페어 라인(RL)은 상기 노출된 데이터 라인(DL)의 두 지점들에서 상기 데이터 라인(DL)과 전기적으로 연결된다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 리페어 라인(RL)은 잉크젯을 이용하여 형성될 수도 있다.
도7 및 도 8을 참조하면, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된 상태가 도시된다.
상기 리페어 라인(RL)이 형성된 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다. 상기 차광부(BP)는 상기 유기막(CF)과 동일한 층에 배치될 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 차광부(BP)는 상기 리페어 홀(RH)을 통해 새어나오는 빛이 약한 경우에는 형성되지 않을 수 있다.
도 17은 본 발명의일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 18은 도 17의 III-III'라인을 따라 절단한 단면도이다.
도 17 및 도 18을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(1120)이 형성된다. 상기 제1 절연층(1120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(1120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(1120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(1120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(1120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(1130)이 형성된다. 상기 제2 절연층(1130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(1130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(1130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(1130) 상에는 상기 유기막(CF)이 형성된다. 상기 유기막(CF)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(CF)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(CF)은 컬러 필터층 일 수 있다.
상기 유기막(CF) 상에는 상기 차폐 전극(SC)이 형성된다. 상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판, 상기 표시 기판과 대향하는 대향기판 및 상기 표시 기판 및 상기 대향기판 사이에 개재된 액정층을 포함할 수 있다. 상기 대향기판은 기판 전면에 형성되어 공통전압이 인가되고, 투명한 도전성 물질로 이루어진 공통전극을 포함할 수 있고, 상기 차폐 전극(SC)은 상기 공통전극과 동일하게 상기 공통전압이 인가되는 것이 바람직하다. 상기 차폐 전극(SC)에 공통 전압이 인가되므로 상기 차폐 전극(SC) 상의 액정은 항상 수직방향으로 동작하게 된다. 따라서, 편광판의 방향과 일치하게 되어 항상 Black이 된다. 즉, 별도의 블랙 매트릭스가 없어도 광을 차단할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(CNT1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(CNT2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
도 19 내지 도 22는 도 18의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 19를 참조하면, 베이스 기판(1110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(1110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(1110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 금속 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 금속 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 금속 패턴이 형성된 상기 베이스 기판(1110) 상에 제1 절연층(1120)이 형성된다. 상기 제1 절연층(1120)은 상기 게이트 금속 패턴 상에 배치된다. 상기 제1 절연층(1120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
도 20을 참조하면, 상기 제1 절연층(1120) 상에 반도체 층 및 데이터 금속층을 형성한다. 이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1)를 포함하는 채널층 및 데이터 금속 패턴을 형성한다.
상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속 패턴은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 데이터 금속 패턴 및 상기 채널층이 형성된 베이스 기판(1110) 상에 제2 절연층(1130)을 형성한다.
상기 제2 절연층(1130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(1130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(1130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을커버하여 절연한다.
도 21을 참조하면, 상기 제2 절연층(1130)이 형성된 상기 베이스 기판(1110) 상에 유기막(CF)이 형성된다. 상기 유기막(CF)은 컬러필터층 일 수 있다. 상기 제2 절연층(1130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막(CF)은 상기 제2 절연층(1130) 상에 배치된다. 상기 유기막(CF)이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터(red)층, 녹색 컬러 필터(green)층, 청색 컬러 필터(blue)층 및 백색 컬러 필터(white)층 일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
도 22를 참조하면, 상기 유기막(CF)이 형성된 상기 베이스 기판(1110)상에 투명 전극층(1150)이 형성된다.
상기 투명 전극층(1150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(1150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 투명 전극층(1150)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 18을 참조하면, 상기 투명 전극층(1150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 23은 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다. 도 24는 도 23의 IV-IV'라인을 따라 절단한 단면도이다.
도 23 및 도 24를 참조하면, 표시 기판의 결함이 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)의 쇼팅에 의한 결함일 때, 상기 결함을 리페어한 표시 기판이 도시된다.
본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1), 로우 화소 전극(PE2), 리페어 홀(RH) 및 차광부(BP)를 포함한다.
본 발명의 일 실시예에 따른 표시 기판은 결함을 갖는 데이터 라인(DL) 및 상기 제1 스토리지 라인(Cst1)을 포함한다. 본 실시예에서 상기 표시 기판의 결함은 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)의 쇼팅에 의한 결함이다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 관통하여 형성된다. 상기 리페어 홀(RH)은 상기 유기막(CF)을 부분적으로 제거하여 형성될 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
게이트 금속 패턴 또는 데이터 금속 패턴 상에 유기막이 형성되는 구조를 갖는 표시 기판의 경우 유기막이 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 덮고 있어 결함의 리페어가 어려운 문제점이 있다. 이때, 유기막을 제거하고 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 한다. 그러나, 나노초 레이저(nanosecond laser)를 이용하여 유기막을 제거하는 경우, 유기막을 선택적으로 제거하는 것이 불가능하다. 따라서, 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 하기 어렵다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)을 제거하는 과정에서 극초단 레이저(Ultra-fast laser)를 사용한다. 따라서, 상기 유기막(CF)을 선택적으로 제거할 수 있다. 이에 따라, 상기 유기막(CF)중 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴과 중첩하는 유기막(CF)막을 선택적으로 제거할 수 있으므로 표시 기판의 결함을 정밀하게 리페어 할 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된다.
상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점을 커팅한다. 상기 쇼팅된 지점을 커팅하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 제1 스토리지 라인(Cst1) 상에 형성된 상기 데이터 라인(DL)을 제거하여 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1) 사이의 쇼팅을 리페어 할 수 있다.
상기 제1 스토리지 라인(Cst1) 상에 형성된 상기 데이터 라인(DL)을 제거한 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 차광부(BP)는 상기 리페어 홀(RH)을 통해 새어나오는 빛이 약한 경우에는 형성되지 않을 수 있다.
도 25는 도 23의 리페어 방법을 나타낸 평면도이다. 도 26은 도 25의 IV-IV'라인을 따라 절단한 단면도이다.
도 25 및 도 26을 참조하면, 상기 쇼팅이 발생한 지점 상의 유기막을 부분적으로 제거하여 쇼팅이 발생한 게이트 금속 패턴 및 데이터 금속 패턴을 노출시키는 리페어 홀이 형성된 상태가 도시된다.
상기 유기막을 부분적으로 제거하여 리페어 홀(RH)을 형성할 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 및 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된다. 즉, 상기 유기막에 극초단 레이저를 조사하여 상기 쇼팅이 발생한 영역의 상의 유기막을 부분적으로 제거하고, 상기 쇼팅이 발생한 상기 데이터 라인(DL) 및 상기 제1 스토리지 라인(Cst1)을 노출시킨다.
도 27은 도 23의 리페어 방법을 나타낸 평면도이다. 도 28은 도 27의 IV-IV'라인을 따라 절단한 단면도이다.
도 27 및 도 28을 참조하면, 상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점이 커팅된 상태가 도시된다.
상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점을 커팅한다. 상기 쇼팅된 지점을 커팅하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 제1 스토리지 라인(Cst1) 상에 형성된 상기 데이터 라인(DL)을 제거하여 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1) 사이의 쇼팅을 리페어 할 수 있다.
도23 및 도 24를 참조하면, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된 상태가 도시된다.
상기 1 스토리지 라인(Cst1) 상에 형성된 상기 데이터 라인(DL)이 제거된 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다. 상기 차광부(BP)는 상기 유기막(CF)과 동일한 층에 배치될 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 차광부(BP)는 상기 리페어 홀(RH)을 통해 새어나오는 빛이 약한 경우에는 형성되지 않을 수 있다.
도 29는 본 발명의 일 실시예에 따른 표시 기판을 나타낸 평면도이다. 도 30은 도 29의 V-V'라인을 따라 절단한단면도이다.
도 29 및 도 30을 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함한다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 라인(GL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 게이트 라인(GL)은 상기 제1 스위칭 소자(SW1)의 제1 게이트 전극(GE1), 상기 제2 스위칭 소자(SW2)의 제2 게이트 전극(GE2) 및 상기 제3 스위칭 소자(SW3)의 상기 제3 게이트 전극(GE3)과 전기적으로 연결된다. 또는 상기 게이트 라인(GL)의 일부가 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 형성할 수 있다.
상기 제1 스토리지 라인(Cst1)은 상기 제1 방향(D1)으로 연장된다. 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층으로 형성된다. 따라서, 상기 제1 스토리지 라인(Cst1)은 상기 게이트 라인(GL)과 동일한 층에 배치될 수 있다. 상기 제1 스토리지 라인(Cst1)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 게이트 라인(GL) 및 상기 제1 스토리지 라인(Cst1) 상에는 제1 절연층(2120)이 형성된다. 상기 제1 절연층(2120)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제1 절연층(2120)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제1 절연층(2120)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제1 절연층(2120)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제1 절연층(2120) 상에 상기 데이터 라인(DL)이 형성된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장되고, 상기 게이트 라인(GL)과 교차한다. 상기 데이터 라인(DL)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 데이터 라인(DL)은 상기 제1 스위칭 소자(SW1)의 제1 소스 전극(SE1) 및 상기 제2 스위칭 소자(SW2)의 제2 소스 전극(SE2)과 전기적으로 연결된다.
상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층으로 형성된다. 따라서, 상기 제2 스토리지 라인(Cst2)은 상기 데이터 라인(DL)과 동일한 층에 배치될 수 있다. 상기 제2 스토리지 라인(Cst2)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 상기 제2 스토리지 라인(Cst2)은 상기 제3 스위칭 소자(SW3)의 제3 소스 전극(SE3)과 전기적으로 연결된다.
상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2) 상에는 제2 절연층(2130)이 형성된다. 상기 제2 절연층(2130)은 무기 절연 물질을 포함할 수 있다. 예를 들면, 상기 제2 절연층(2130)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)를 포함할 수 있다. 예를 들면, 상기 제2 절연층(2130)은 실리콘 산화물(SiOx)을 포함하고, 500Å의 두께를 가질 수 있다. 또한, 상기 제2 절연층(2130)은 서로 다른 물질을 포함하는 다층 구조를 가질 수 있다.
상기 제2 절연층(2130) 상에는 상기 유기막(CF)이 형성된다. 상기 유기막(CF)은 상기 표시 기판의 상면을 실질적으로 평탄화함으로써, 단차로 인해 발생하는 문제, 예를 들어, 신호 배선의 단선 등을 방지할 수 있다. 상기 유기막(CF)은 유기 물질을 포함하는 절연층일 수 있다. 예를 들어 상기 유기막(CF)은 컬러 필터층 일 수 있다.
상기 유기막(CF) 상에는 상기 차폐 전극(SC)이 형성된다. 상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시 패널은 표시 기판, 상기 표시 기판과 대향하는 대향기판 및 상기 표시 기판 및 상기 대향기판 사이에 개재된 액정층을 포함할 수 있다. 상기 대향기판은 기판 전면에 형성되어 공통전압이 인가되고, 투명한 도전성 물질로 이루어진 공통전극을 포함할 수 있고, 상기 차폐 전극(SC)은 상기 공통전극과 동일하게 상기 공통전압이 인가되는 것이 바람직하다. 상기 차폐 전극(SC)에 공통 전압이 인가되므로 상기 차폐 전극(SC) 상의 액정은 항상 수직방향으로 동작하게 된다. 따라서, 편광판의 방향과 일치하게 되어 항상 Black이 된다. 즉, 별도의 블랙 매트릭스가 없어도 광을 차단할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1)은 상기 게이트 라인(GL)과 상기 제2 방향(D2)으로 인접하여 상기 데이터 라인(DL)들 사이에 배치된다. 상기 하이 화소 전극(PE1)은 상기 제1 스위칭 소자(SW1)의 제1 드레인 전극(DE1)과 제1 콘택홀(CNT1)을 통해 전기적으로 연결된다.
상기 로우 화소 전극(PE2)은 상기 게이트 라인(GL)을 중심으로 상기 하이 화소 전극(PE1)의 반대편에, 상기 데이터 라인(DL)들 사이에 배치된다. 상기 로우 화소 전극(PE2)은 상기 제2 스위칭 소자(SW2)의 제2 드레인 전극(DE2) 및 상기 제3 스위칭 소자(SW3)의 제3 드레인 전극(DE3)과 제2 콘택홀(CNT2)을 통해 전기적으로 연결된다.
상기 하이 화소 전극(PE1)에는 제1 전압이 인가될 수 있다. 상기 로우 화소 전극(PE2)에는 상기 제1 전압과 다른 제2 전압이 인가될 수 있다. 예를 들면, 상기 제1 전압은 상기 제2 전압보다 높고, 상기 하이 화소 전극(PE1)에 대응하는 부분은 하이 화소(high pixel)로 구동되고, 상기 로우 화소 전극(PE2)에 대응하는 부분은 로우 화소(low pixel)로 구동될 수 있다.
상기 제1 스위칭 소자(SW1)는 상기 제1 게이트 전극(GE1), 상기 제1 소스 전극(SE1), 상기 제1 드레인 전극(DE1) 및 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)을 연결하는 제1 채널부(CH1)를 포함한다.
상기 제1 채널부(CH1)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제1 채널부(CH1)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제2 스위칭 소자(SW2)는 상기 제2 게이트 전극(GE2), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2) 및 상기 제2 소스 전극(SE2) 및 상기 제2 드레인 전극(DE2)을 연결하는 제2 채널부(CH2)를 포함한다.
상기 제2 채널부(CH2)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제2 채널부(CH2)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 제3 스위칭 소자(SW3)는 상기 제3 게이트 전극(GE3), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 및 상기 제3 소스 전극(SE3) 및 상기 제3 드레인 전극(DE3)을 연결하는 제3 채널부(CH3)를 포함한다.
상기 제3 채널부(CH3)는 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 제3 채널부(CH3)는 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
도 31 내지 도 34는 도 30의 표시 기판의 제조 방법을 나타낸 단면도들이다.
도 31을 참조하면, 베이스 기판(2110) 상에 금속층을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 금속층을 패터닝 하여 게이트 금속 패턴을 형성한다. 상기 게이트 금속 패턴은 제1 스토리지 라인(Cst1), 게이트 라인(GL), 제1 게이트 전극(GE1), 제2 게이트 전극(GE2) 및 제3 게이트 전극(GE3)을 포함한다.
상기 베이스 기판(2110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 게이트 금속 패턴은 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 상기 게이트 금속 패턴은 불투명한 구리(Cu)를 포함할 수 있다.
상기 게이트 금속 패턴이 형성된 상기 베이스 기판(2110) 상에 제1 절연층(2120)이 형성된다. 상기 제1 절연층(2120)은 상기 게이트 금속 패턴 상에 배치된다. 상기 제1 절연층(2120)은 상기 제1 스토리지 라인(Cst1), 상기 게이트 라인(GL), 상기 제1 게이트 전극(GE1), 상기 제2 게이트 전극(GE2) 및 상기 제3 게이트 전극(GE3)을 커버하여 절연한다.
도 32를 참조하면, 상기 제1 절연층(2120) 상에 반도체 층 및 데이터 금속층을 형성한다. 이후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 반도체 층 및 상기 데이터 금속층을 패터닝 하여 제1 내지 제3 채널부(CH1, CH2, CH3)를 포함하는 채널층 및 데이터 금속 패턴을 형성한다.
상기 채널층은 비정질 실리콘(a-Si:H)으로 이루어진 실리콘 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 채널층은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium:Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기 데이터 금속 패턴은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 알루미늄 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다.
상기 데이터 금속 패턴 및 상기 채널층이 형성된 베이스 기판(2110) 상에 제2 절연층(2130)을 형성한다.
상기 제2 절연층(2130)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다. 상기 제2 절연층(2130)은 상기 데이터 패턴 상에 배치된다. 상기 제2 절연층(130)은 상기 제1 드레인 전극(DE1), 상기 제1 소스 전극(SE1), 상기 제2 소스 전극(SE2), 상기 제2 드레인 전극(DE2), 상기 제3 소스 전극(SE3), 상기 제3 드레인 전극(DE3) 상기 데이터 라인(DL)을커버하여 절연한다.
도 33을 참조하면, 상기 제2 절연층(2130)이 형성된 상기 베이스 기판(110) 상에 유기막(CF)이 형성된다. 상기 유기막(CF)은 컬러필터층 일 수 있다. 상기 제2 절연층(2130) 상에 포토 레지스트를 형성하고, 마스크를 이용하여 노광 및 현상액을 이용한 현상을 통해 형성할 수 있다.
상기 유기막(CF)은 상기 제2 절연층(130) 상에 배치된다. 상기 유기막(CF)이 컬러필터층인 경우, 상기 컬러필터층은 액정층을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러필터층은 적색 컬러 필터(red)층, 녹색 컬러 필터(green)층, 청색 컬러 필터(blue)층 및 백색 컬러 필터(white)층 일 수 있다. 상기 컬러필터층은 상기 단위 화소에 대응하여 제공되며, 서로 인접한 단위 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러필터층은 서로 인접한 단위 화소들의 경계에서 일부가 인접한 컬러필터층에 의해 서로 중첩되거나, 또는 서로 이격될 수 있다.
도 34를 참조하면, 상기 유기막(CF)이 형성된 상기 베이스 기판(2110)상에 투명 전극층(2150)이 형성된다.
상기 투명 전극층(2150)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 투명 전극층(2150)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 투명 전극층(2150)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 30을 참조하면, 상기 투명 전극층(2150)을 패터닝하여 차폐 전극(SC) 및 화소 전극을 형성한다. 상기 화소 전극은 하이 화소 전극(PE1) 및 로우 화소 전극(PE2)을 포함할 수 있다.
상기 차폐 전극(SC)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 차폐 전극(SC)은 티타늄(Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 상기 차폐 전극(SC)과 동일한 층으로 형성된다. 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)을 포함할 수 있다. 또한, 상기 하이 화소 전극(PE1) 및 상기 로우 화소 전극(PE2)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
도 35는 본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판을 나타낸 평면도이다. 도 36은 도 35의 VI-VI'라인을 따라 절단한 단면도이다.
도 35 및 도 36을 참조하면, 표시 기판의 결함이 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)의 쇼팅에 의한 결함일 때, 상기 결함을 리페어한 표시 기판이 도시된다.
본 발명의 일 실시예에 따른 리페어 방법에 의해 리페어된 표시 기판은 게이트 라인(GL), 데이터 라인(DL), 제1 스토리지 라인(Cst1), 제2 스토리지 라인(Cst2), 차폐 전극(SC), 제1 스위칭 소자(SW1), 제2 스위칭 소자(SW2), 제3 스위칭 소자(SW3), 하이 화소 전극(PE1), 로우 화소 전극(PE2), 리페어 홀(RH) 및 차광부(BP)를 포함한다.
본 발명의 일 실시예에 따른 표시 기판은 결함을 갖는 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2)을 포함한다. 본 실시예에서 상기 표시 기판의 결함은 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)의 쇼팅에 의한 결함이다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 관통하여 형성된다. 상기 리페어 홀(RH)은 상기 유기막(CF)을 부분적으로 제거하여 형성될 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
게이트 금속 패턴 또는 데이터 금속 패턴 상에 유기막이 형성되는 구조를 갖는 표시 기판의 경우 유기막이 상기 게이트 금속 패턴 및 상기 데이터 금속 패턴을 덮고 있어 결함의 리페어가 어려운 문제점이 있다. 이때, 유기막을 제거하고 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 한다. 그러나, 나노초 레이저(nanosecond laser)를 이용하여 유기막을 제거하는 경우, 유기막을 선택적으로 제거하는 것이 불가능하다. 따라서, 결함이 발생된 게이트 금속 패턴 또는 데이터 금속 패턴의 결함을 리페어 하기 어렵다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)을 제거하는 과정에서 극초단 레이저(Ultra-fast laser)를 사용한다. 따라서, 상기 유기막(CF)을 선택적으로 제거할 수 있다. 이에 따라, 상기 유기막(CF)중 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴과 중첩하는 유기막(CF)막을 선택적으로 제거할 수 있으므로 표시 기판의 결함을 정밀하게 리페어 할 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)이 부분적으로 노출된다.
상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제1 스토리지 라인(Cst1)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점을 커팅한다. 상기 쇼팅된 지점을 커팅하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 데이터 라인(DL)과 제2 스토리지 라인(Cst2) 사이에 형성된 데이터 금속 패턴을 제거하여 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2) 사이의 쇼팅을 리페어 할 수 있다.
상기 데이터 라인(DL)과 제2 스토리지 라인(Cst2) 사이에 형성된 데이터 금속 패턴을 제거한 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 차광부(BP)는 상기 리페어 홀(RH)을 통해 새어나오는 빛이 약한 경우에는 형성되지 않을 수 있다.
도 37은 도 35의 리페어 방법을 나타낸 평면도이다. 도 38은 도 37의 VI-VI'라인을 따라 절단한 단면도이다.
도 37 및 도 38을 참조하면, 상기 쇼팅이 발생한 지점 상의 유기막을 부분적으로 제거하여 쇼팅이 발생한 데이터 금속 패턴을 노출시키는 리페어 홀이 형성된 상태가 도시된다.
상기 유기막을 부분적으로 제거하여 리페어 홀(RH)을 형성할 수 있다. 상기 리페어 홀(RH)은 레이저를 이용하여 형성될 수 있다. 상기 리페어 홀(RH)은 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 리페어 홀(RH)은 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시킬 수 있다. 본 실시예에서는 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)이 부분적으로 노출된다. 즉, 상기 유기막에 극초단 레이저를 조사하여 상기 쇼팅이 발생한 영역의 상의 유기막을 부분적으로 제거하고, 상기 쇼팅이 발생한 상기 데이터 라인(DL) 및 상기 제2 스토리지 라인(Cst2)을 노출시킨다.
도 39는 도 35의 리페어 방법을 나타낸 평면도이다. 도 40은 도 39의 VI-VI'라인을 따라 절단한 단면도이다.
도 39 및 도 40을 참조하면, 상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점이 커팅된 상태가 도시된다.
상기 쇼팅에 의한 결함을 갖는 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2)이 부분적으로 노출된 후, 레이저를 이용하여 상기 쇼팅된 지점을 커팅한다. 상기 쇼팅된 지점을 커팅하는 단계는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 데이터 라인(DL)과 제2 스토리지 라인(Cst2) 사이에 형성된 데이터 금속 패턴을 제거하여 상기 데이터 라인(DL)과 상기 제2 스토리지 라인(Cst2) 사이의 쇼팅을 리페어 할 수 있다.
도35 및 도 36을 참조하면, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된 상태가 도시된다.
상기 1 스토리지 라인(Cst1) 상에 형성된 상기 데이터 라인(DL)이 제거된 후, 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)가 형성된다. 상기 차광부(BP)는 상기 유기막에 레이저를 조사하여 형성될 수 있다. 상기 차광부(BP)는 극초단 레이저(Ultra-fast laser)를 이용하여 형성될 수 있다. 예를 들어, 상기 극초단 레이저(Ultra-fast laser)는 피코초 레이저(picosecond laser), 펨토초 레이저(femtosecond laser) 또는 아토초 레이저(attosecond laser)일 수 있다.
상기 차광부(BP)는 상기 레이저에 의해 상기 유기막(CF)이 흑화된 것이다. 상기 레이저는 상기 유기막(CF)에 연속적으로 조사되거나 불연속적으로 조사될 수 있다. 조사되는 레이저의 광량, 반복률, 파장, 펄스 폭 등에 의해 상기 유기막(CF)의 흑화 정도가 달라질 수 있다. 상기 차광부(BP)는 검정색일 수 있다. 이에 따라, 상기 차광부(BP)는 광을 차단할 수 있다. 상기 차광부(BP)는 상기 유기막(CF)과 동일한 층에 배치될 수 있다.
상기 리페어 홀(RH)은 상기 유기막(CF)을 선택적으로 제거하여 형성된다. 따라서, 선택적으로 제거된 부분을 통해 빛이 새어나올 수 있다.
그러나, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 상기 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다.
본 발명의 실시예들에 따르면, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 유기막을 제거하는 과정에서 극초단 레이저(Ultra-fast laser)를 사용한다. 따라서, 상기 유기막을 선택적으로 제거할 수 있다. 이에 따라, 상기 유기막중 결함이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴과 중첩하는 유기막을 선택적으로 제거할 수 있으므로 표시 기판의 결함을 정밀하게 리페어 할 수 있다.
또한, 본 발명의 일 실시예에 따른 표시 기판의 리페어 방법은 유기막(CF)에 형성되는 상기 리페어 홀(RH)의 주변 영역에 차광부(BP)를 형성하는 단계를 포함한다. 따라서, 상기 리페어 홀(RH)을 통해 새어나오는 빛을 차단할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 통상의 기술자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120: 제1 절연층
130: 제2 절연층
SW1: 제1 스위칭 소자 SW2: 제2 스위칭 소자
SW3: 제3 스위칭 소자 Cst1: 제1 스토리지 라인
Cst2: 제2 스토리지 라인 RH: 리페어 홀
RL: 리페어 라인

Claims (20)

  1. 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴;
    상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴;
    상기 데이터 금속 패턴 상에 배치되는 유기막;
    상기 유기막을 통해 형성되어, 상기 게이트 금속 패턴 또는 상기 데이터 금속 패턴을 부분적으로 노출하는 리페어 홀; 및
    상기 리페어 홀의 주변 영역에만 형성되는 차광부를 포함하는 표시 기판.
  2. 삭제
  3. 제1항에 있어서,
    상기 리페어 홀에 배치되는 리페어 라인을 더 포함하고,
    상기 리페어 라인은 부분적으로 노출되는 상기 데이터 금속패턴과 전기적으로 연결되는 것을 특징으로 하는 표시 기판.
  4. 제3항에 있어서, 상기 리페어 라인은 상기 데이터 금속 패턴과 동일한 층에 배치되는 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 차광부는 상기 유기막과 동일한 층에 배치되는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 유기막 상에 배치되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 화소 전극과 동일한 층에 배치되고, 상기 화소 전극과 절연되는 플로팅 전극을 더 포함하는 것을 특징으로 하는 표시 기판.
  8. 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴 및 상기 데이터 금속 패턴 상에 배치되는 유기막을 포함하는 표시 기판의 리페어 방법에 있어서,
    상기 표시 기판의 결함이 상기 데이터 라인의 단선에 의한 결함일 때,
    상기 유기막에 극초단 레이저를 조사하여 상기 단선이 발생한 지점을 중심으로 소정 거리 이격된 영역의 데이터 라인 상의 유기막을 부분적으로 제거하고, 데이터 라인의 두 지점을 노출시키는 단계;
    상기 노출된 데이터 라인의 두 지점들의 측면의 경사를 완만하게 형성하는 단계;
    상기 유기막을 부분적으로 제거하여 상기 데이터 라인의 노출된 두 지점을 공간적으로 연결하는 리페어 홀을 형성하는 단계;
    상기 리페어 홀 내에 리페어 배선을 형성하는 단계; 및
    상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계를 포함하고,
    상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계는 극초단 레이저를 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  9. 제8항에 있어서, 상기 노출된 데이터 라인의 두 지점들의 측면의 경사를 완만하게 형성하는 단계는 극초단 레이저를 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  10. 제8항에 있어서, 상기 리페어 홀을 형성하는 단계는 극초단 레이저를 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  11. 제8항에 있어서, 상기 리페어 배선을 형성하는 단계는 레이저CVD(Chemical Vapor Deposition)법 또는 잉크젯을 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  12. 삭제
  13. 제8항에 있어서, 상기 차광부는 상기 유기막과 동일한 층에 배치되는 것을 특징으로 하는 표시 기판의 리페어 방법.
  14. 제13항에 있어서, 상기 리페어 배선은 상기 데이터 라인과 동일한 층에 배치되며 상기 데이터 라인의 노출된 두 지점을 전기적으로 연결하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  15. 제8항에 있어서, 상기 표시 기판은 유기막 상에 배치되고 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 더 포함하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  16. 제15항에 있어서, 상기 표시 기판은 상기 화소 전극과 동일한 층에 배치되고, 상기 화소 전극과 절연되는 플로팅 전극을 더 포함하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  17. 제1 방향으로 연장되는 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 포함하는 게이트 금속 패턴, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 상기 소스 전극과 이격되어 배치되는 드레인 전극을 포함하는 데이터 금속 패턴 및 상기 데이터 금속 패턴 상에 배치되는 유기막을 포함하는 표시 기판의 리페어 방법에 있어서,
    상기 표시 기판의 결함이 상기 게이트 금속 패턴 또는 상기 데이터 금속 패턴의 쇼팅에 의한 결함일 때,
    상기 유기막에 극초단 레이저를 조사하여 상기 쇼팅이 발생한 지점 상의 유기막을 부분적으로 제거하고, 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴을 노출시키는 리페어 홀을 형성하는 단계;
    상기 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴 사이를 절단하는 단계; 및
    상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계를 포함하고,
    상기 리페어 홀의 주변 영역에 차광부를 형성하는 단계는 극초단 레이저를 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  18. 제17항에 있어서, 상기 쇼팅이 발생한 게이트 금속 패턴 또는 데이터 금속 패턴 사이를 절단하는 단계는 극초단 레이저를 이용하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  19. 제17항에 있어서, 상기 표시 기판의 결함은 동일한 층에 배치되는 금속 패턴들 사이의 쇼팅 및 서로 다른 층에 배치되는 금속 패턴들 사이의 쇼팅을 포함하는 것을 특징으로 하는 표시 기판의 리페어 방법.
  20. 삭제
KR1020150066596A 2015-05-13 2015-05-13 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판 KR102383446B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150066596A KR102383446B1 (ko) 2015-05-13 2015-05-13 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
US15/153,376 US9933675B2 (en) 2015-05-13 2016-05-12 Method of repairing display substrate and display substrate repaired by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150066596A KR102383446B1 (ko) 2015-05-13 2015-05-13 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판

Publications (2)

Publication Number Publication Date
KR20160134902A KR20160134902A (ko) 2016-11-24
KR102383446B1 true KR102383446B1 (ko) 2022-04-07

Family

ID=57276201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150066596A KR102383446B1 (ko) 2015-05-13 2015-05-13 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판

Country Status (2)

Country Link
US (1) US9933675B2 (ko)
KR (1) KR102383446B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106773274A (zh) * 2017-03-10 2017-05-31 惠科股份有限公司 显示面板及其制造方法
CN107065259A (zh) * 2017-03-14 2017-08-18 惠科股份有限公司 一种显示面板和显示装置
CN110689818B (zh) * 2018-07-06 2021-10-08 群创光电股份有限公司 电子装置及电子装置的修复方法
KR20200023562A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 리페어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040765A (ja) * 2010-09-14 2011-02-24 Au Optronics Corp 電子部品の欠陥修復装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232136B1 (ko) * 2005-09-14 2013-02-12 엘지디스플레이 주식회사 액정셀의 휘점불량을 리페어하는 방법, 그 방법을 이용한액정표시소자의 제조방법, 및 그 방법에 의해 리페어된액정표시소자
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
KR20090114214A (ko) 2008-04-29 2009-11-03 (주)미래컴퍼니 액정 디스플레이 패널의 결함 수정 방법 및 그 장치
KR20110101000A (ko) 2010-03-05 2011-09-15 엘지디스플레이 주식회사 액정표시장치의 레이저 리페어방법
KR101214043B1 (ko) 2010-11-23 2012-12-20 (주)미래컴퍼니 액정 패널의 버스 라인 리페어 방법 및 장치
KR101285876B1 (ko) 2011-05-12 2013-07-12 한국기계연구원 레이저 가공 기술을 이용한 기판 상 박막의 선택적 제거 장치
KR101996656B1 (ko) * 2012-06-21 2019-07-04 엘지디스플레이 주식회사 표시장치 및 이의 리페어 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040765A (ja) * 2010-09-14 2011-02-24 Au Optronics Corp 電子部品の欠陥修復装置

Also Published As

Publication number Publication date
US20160334683A1 (en) 2016-11-17
US9933675B2 (en) 2018-04-03
KR20160134902A (ko) 2016-11-24

Similar Documents

Publication Publication Date Title
KR102398939B1 (ko) 표시 기판 및 표시 기판의 리페어 방법
US9268187B2 (en) Liquid crystal display device and method of repairing bad pixels therein
JP6181093B2 (ja) 液晶表示装置アレイ基板及びその製造方法
JP4777334B2 (ja) 液晶表示装置及びその製造方法
KR20160059530A (ko) 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
KR102383446B1 (ko) 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR20160006894A (ko) 표시 기판 및 이의 제조 방법
JP2017011266A (ja) マスク及びこれを利用した表示装置の製造方法
KR102184723B1 (ko) 표시 기판 및 이의 제조 방법
US10108059B2 (en) Display substrate, liquid crystal display comprising the same, and method of manufacturing the same
JP6558990B2 (ja) 電子装置およびその製造方法とリペア方法
JP2009058728A (ja) 表示装置用アレイ基板及びその製造方法
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
KR101441387B1 (ko) 액정표시패널과 이의 제조방법 및 이를 이용한 리페어 방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR100835171B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20080046348A (ko) 표시 패널의 리페어 방법
KR20160001875A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
KR20080050739A (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)