KR20200023562A - 액정 표시 장치 및 그 리페어 방법 - Google Patents

액정 표시 장치 및 그 리페어 방법 Download PDF

Info

Publication number
KR20200023562A
KR20200023562A KR1020180098543A KR20180098543A KR20200023562A KR 20200023562 A KR20200023562 A KR 20200023562A KR 1020180098543 A KR1020180098543 A KR 1020180098543A KR 20180098543 A KR20180098543 A KR 20180098543A KR 20200023562 A KR20200023562 A KR 20200023562A
Authority
KR
South Korea
Prior art keywords
line
gate
storage electrode
electrode
data
Prior art date
Application number
KR1020180098543A
Other languages
English (en)
Inventor
라유미
이성영
김경호
차나현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180098543A priority Critical patent/KR20200023562A/ko
Priority to US16/368,858 priority patent/US11067859B2/en
Priority to CN201910692923.0A priority patent/CN110858044A/zh
Publication of KR20200023562A publication Critical patent/KR20200023562A/ko
Priority to KR1020240005022A priority patent/KR102689092B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F2001/136263—
    • G02F2001/136272—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치는 복수의 화소, 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선 및 복수의 유지 전극선을 포함하는 표시 패널을 포함하고, 상기 복수의 화소는 각각, 상기 게이트선, 상기 제1 데이터선 또는 상기 제2 데이터선 중 하나와 연결된 제1 박막 트랜지스터. 상기 제1 박막 트랜지스터에 연결된 화소 전극; 및 상기 게이트선에 교차하는 수리 패턴을 포함하며, 상기 유지 전극선은 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하고, 상기 수리 패턴은 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩한다.

Description

액정 표시 장치 및 그 리페어 방법{LIQUID CRYSTAL DISPLAY DEVICE AND REPARING METHOD THEROF}
본 개시는 액정 표시 장치 및 그 리페어 방법에 관한 것이다.
액정 표시 장치는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
두 장의 표시판 중 하판은 박막 트랜지스터, 게이트 라인, 데이터 라인, 공통 전압 라인 및 화소 전극 등을 포함한다. 게이트 라인 및 공통 전압 라인은 각 화소에 게이트 신호 및 공통 전압 신호를 인가하고, 데이터 라인은 각 화소에 데이터 신호를 인가한다.
데이터 라인은 공통 전압 라인과 교차하여 형성되는 경우가 일반적인데, 공통 전압 라인 및 데이터 라인이 교차하여 중첩하는 영역에서는 쇼트(short-circuit)가 발생하여 공통 전압 신호와 데이터 신호가 혼용될 수 있다.
실시예들은 유지 전극선에 쇼트가 발생하여 절단 하여도 화소에 공통 전압을 인가할 수 있는 액정 표시 장치 및 그 리페어 방법을 제공하기 위한 것이다.
일 실시예에 따른 액정 표시 장치는 복수의 화소, 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선 및 복수의 유지 전극선을 포함하는 표시 패널을 포함하고, 상기 복수의 화소는 각각, 상기 게이트선, 상기 제1 데이터선 또는 상기 제2 데이터선 중 하나와 연결된 제1 박막 트랜지스터. 상기 제1 박막 트랜지스터에 연결된 화소 전극; 및 상기 게이트선에 교차하는 수리 패턴을 포함하며, 상기 유지 전극선은 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하고, 상기 수리 패턴은 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩한다.
상기 수리 패턴은 상기 한 쌍의 데이터선과 나란할 수 있다.
상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고, 상기 한 쌍의 데이터선 및 상기 수리 패턴은 상기 게이트 절연막 위에 위치할 수 있다.
상기 게이트선과 상기 유지 전극선은 동일한 층에 위치하고, 상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함할 수 있다.
상기 수리 패턴의 일 단은 상기 가로부와 중첩하고, 타 단은 인접하는 상기 유지 전극선과 중첩할 수 있다.
상기 수리 패턴의 일 단은 상기 게이트 절연막을 통해 상기 가로부와 연결되며, 상기 수리 패턴의 타 단은 인접하는 상기 유지 전극선과 연결될 수 있다.
상기 수리 패턴은 상기 한 쌍의 데이터선과 교차하며, 상기 유지 전극선은 상기 한 쌍의 데이터선과 교차하는 부유 유지 전극을 포함하고, 상기 수리 패턴은 상기 게이트선과 나란하며, 인접하는 상기 부유 유지 전극과 중첩할 수 있다.
상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고, 상기 수리 패턴 및 상기 한 쌍의 데이터선은 상기 게이트 절연막 위에 위치할 수 있다.
상기 유지 전극선은 상기 게이트선과 동일한 층에 위치하고, 상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함할 수 있다.
상기 수리 패턴은 상기 게이트 절연막을 통해 상기 부유 유지 전극과 연결될 수 있다.
다른 실시예에 따른 액정 표시 장치는 복수의 화소, 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선, 복수의 기준 전압선 및 복수의 유지 전극선을 포함하는 표시 패널을 포함하고, 상기 복수의 화소는 각각, 상기 게이트선, 상기 제1 데이터선 또는 상기 제2 데이터선 중 하나와 연결된 제1 박막 트랜지스터; 상기 제1 박막 트랜지스터에 연결된 화소 전극; 및 상기 게이트선에 교차하는 수리 패턴을 포함하며, 상기 한 쌍의 데이터선 및 상기 기준 전압선은 상기 게이트선과 교차하고, 상기 유지 전극선은 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하며, 상기 수리 패턴은 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩할 수 있다.
상기 수리 패턴은 상기 한 쌍의 데이터선과 나란하게 배치될 수 있다.
상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고, 상기 한 쌍의 데이터선, 상기 기준 전압선 및 상기 수리 패턴은 상기 게이트 절연막 위에 위치할 수 있다.
상기 게이트선과 상기 유지 전극선은 동일한 층에 위치하고, 상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함할 수 있다.
상기 수리 패턴의 일 단은 상기 가로부와 중첩하고, 타 단은 인접하는 상기 유지 전극선과 중첩할 수 있다.
상기 수리 패턴의 일 단은 상기 게이트 절연막을 통해 상기 가로부와 연결되며, 상기 수리 패턴의 타 단은 인접하는 상기 유지 전극선과 연결될 수 있다.
상기 제1 박막 트랜지스터 및 상기 화소 전극과 연결되는 제3 박막 트랜지스터를 더 포함할 수 있다.
일 실시예에 따른 액정 표시 장치의 리페어 방법은 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선, 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하는 복수의 유지 전극선, 상기 게이트선 및 상기 한 쌍의 데이터선 중 하나와 연결된 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되는 화소 전극 및 상기 게이트선에 교차하고, 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩하는 수리 패턴를 포함하는 액정 표시 장치에서, 상기 유지 전극선과 상기 제1 데이터선 또는 상기 제2 데이터선이 중첩되는 영역에서 상기 유지 전극선의 일 영역을 절단하는 단계; 및 상기 수리 패턴과 인접하는 상기 유지 전극선 또는 상기 유지 전극이 중첩하는 영역에 레이저를 조사하여 단락시키는 단계를 포함한다.
상기 액정 표시 장치는 상기 한 쌍의 데이터선과 나란한 기준 전압선; 및 상기 게이트선 및 상기 한 쌍의 데이터선 또는 상기 기준 전압선 중 하나와 연결된 제3 박막 트랜지스터를 더 포함할 수 있다.
상기 복수의 유지 전극은 상기 한 쌍의 데이터선과 교차하는 부유 유지 전극을 더 포함하고, 상기 수리 패턴은 상기 한 쌍의 데이터선과 교차하며, 인접하는 상기 부유 유지 전극과 중첩하는 액정 표시 장치의 리페어 방법에 있어서, 상기 유지 전극선과 상기 제1 데이터선 또는 상기 제2 데이터선이 중첩되는 영역에서 상기 유지 전극선의 일 영역을 절단하는 단계; 및 상기 수리 패턴과 인접하는 상기 부유 유지 전극이 중첩하는 영역에 레이저를 조사하여 단락시키는 단계를 포함할 수 있다.
실시예들에 따르면, 이웃하는 화소의 유지 전극선을 연결하는 수리 패턴을 배치함으로써, 유지 전극선에 쇼트가 발생하여 절단 하여도 화소의 모든 영역에 공통 전압을 인가할 수 있다.
또한, 다른 실시예에 따른 액정 표시 장치는 유지 전극선 대신 수리 패턴을 배치함으로써, 유지 전극선과 데이터 선이 중첩하는 영역이 감소하므로, 충전율을 향상시킬 수 있다.
도 1은 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 2는 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 3은 도 2의 III-III' 선을 따라 자른 단면도이다.
도 4는 리페어 공정을 거친 일 실시예에 따른 액정 표시 장치의 두 화소의 평면도이다.
도 5는 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 6은 도 5의 일부 영역을 확대 도시한 모습이다.
도 7은 리페어 공정을 거친 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 8은 다른 실시예에 따른 액정 표시 장치의 일 화소의 등가 회로도이다.
도 9는 다른 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 10은 리페어 공정을 거친 다른 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하, 도 1을 참고하여 일 실시예에 따른 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 1을 참고하면, 일 실시예에 따른 액정 표시 장치는 표시 영역(display area)(DA)과 그 바깥에 위치하는 주변 영역(peripheral area)(PA)을 포함하는 표시 패널을 포함한다. 표시 장치는 표시 패널(100)에 빛을 제공하는 백라이트(900)를 더 포함할 수 있다.
표시 영역(DA)는 입력 영상에 따른 영상을 표시할 수 있는 영역으로서, 복수의 화소(PX), 복수의 게이트선(120) 및 복수의 한 쌍의 데이터선(171a, 171b)을 포함한다.
각 화소(PX)는 영상을 구성하는 반복되는 기본 단위로서, 빛을 내보내는 부분 및 차광된 부분도 포함할 수 있다. 복수의 화소(PX)는 대략 행렬 형태로 배열되어 있을 수 있다.
각 화소(PX)는 복수의 게이트선(120) 및 복수의 한 쌍의 데이터선(171a, 171b) 중 어느 하나와 전기적으로 연결된 적어도 하나의 스위칭 소자 및 이에 연결된 적어도 하나의 화소 전극을 포함할 수 있다. 스위칭 소자는 표시 패널에 집적되어 있는 (박막) 트랜지스터 등의 전기 소자로서, 게이트 단자, 입력 단자, 그리고 출력 단자를 포함할 수 있다. 스위칭 소자는 게이트선(120)의 게이트 신호에 따라 턴 온(Turn on) 또는 턴 오프(Turn off)되어 연결된 데이터선(171a, 171b)중 하나로부터의 데이터 전압을 선택적으로 화소 전극에 전달할 수 있다. 화소 전극에 인가된 데이터 전압에 따라 화소(PX)는 해당하는 영상을 표시할 수 있다.
다양한 색을 나타내기 위해서 각 화소(PX)는 기본색(primary color) 중 하나를 표시할 수 있고, 이들 기본색의 공간적, 시간적 합으로 원하는 색의 영상이 인식될 수 있다. 기본색은 예를 들어 적색, 녹색, 청색 등 삼원색일 수 있고, 이에 백색을 더 포함할 수도 있다.
게이트선(120)은 게이트 온 전압과 게이트 오프 전압 등의 게이트 신호를 전달할 수 있다. 복수의 게이트선(120)은 대체로 제1 방향(DR1)으로 배열되어 있을 수 있다.
하나의 게이트 신호를 전달하는 하나의 게이트선(120)은 서로 전기적으로 연결되어 있는 제1 및 제2 서브 게이트선(121, 122)을 포함할 수 있다. 각 서브 게이트선(121, 122)은 전체적으로 제1 방향(DR1)으로 길게 연장되어 있을 수 있으며, 제1 및 제2 서브 게이트선(121, 122)은 표시 영역(DA)에서 서로 나란할 수 있다. 제1 서브 게이트선(121)과 제2 서브 게이트선(122)은 제2 방향(DR2)으로 배열되어 있다. 한 게이트선(120)에 포함된 제1 및 제2 서브 게이트선(121, 122)은 서로 다른 화소행(PXR)에 각각 위치하며 각각이 대응하는 화소행(PXR)에 포함된 복수의 화소(PX)에 전기적으로 연결되어 있을 수 있다. 한 게이트선(120)에 포함된 제1 및 제2 서브 게이트선(121, 122)은 표시 영역(DA)의 좌우 가장자리 근처 또는 주변 영역(PA)에서 서로 물리적, 전기적으로 연결되어 동일한 게이트 신호를 전달할 수 있다.
데이터선(171a, 171b)은 표시 장치에 입력되는 영상 신호에 대응하는 데이터 전압을 전달할 수 있다. 복수의 한 쌍의 데이터선(171a, 171b)은 제1 방향(DR1)으로 배열되어 있을 수 있으며, 각 데이터선(171a, 171b)은 주로 제2 방향(DR2)으로 길게 연장되어 있을 수 있다.
각 화소열(PXC)에는 한 쌍의 데이터선(171a, 171b)이 대응하여 배치될 수 있다. 제1 데이터선(171a)과 제2 데이터선(171b)은 제1 방향(DR1)으로 교대로 배열되어 있을 수 있다. 한 화소열(PXC)에 대응하는 한 쌍의 데이터선(171a, 171b)은 해당 화소열(PXC)의 화소(PX)의 내부를 가로지르며 화소 전극과 중첩할 수 있다. 특히, 데이터선(171a, 171b)은 해당 화소열(PXC)에서 각 화소(PX)에 빛이 투과되는 영역의 내부를 지날 수 있다. 한 화소열(PXC)에 대응하는 한 쌍의 데이터선(171a, 171b)은 서로 다른 데이터 전압을 전달할 수 있다.
한 화소열(PXC)에 대응하는 한 쌍의 데이터선(171a, 171b)은 해당 화소열(PXC)에 포함된 복수의 화소(PX)에 전기적으로 연결되어 있다. 특히, 한 화소열(PXC)에서, 한 게이트선(120)의 제1 및 제2 서브 게이트선(121, 122)에 각각 전기적으로 연결된 두 화소(PX)는 한 쌍의 데이터선(171a, 171b) 중 서로 다른 데이터선(171a, 171b)에 전기적으로 연결되어 있다. 따라서, 한 화소열(PXC)에서, 한 게이트선(121)에 연결된 서로 다른 화소(PX)는 동일한 시간에 서로 다른 데이터선(171a, 171b)을 통해 각각에 해당하는 데이터 전압들을 인가 받을 수 있다. 예를 들어, 도 1에 도시한 바와 같이 각 화소열(PXC)에서 제2 방향(DR2)으로 배열된 복수의 화소(PX)는 대응하는 한 쌍의 데이터선(171a, 171b)에 교대로 전기적으로 연결되어 있을 수 있다.
이와 같이 행렬 형태로 배치된 화소(PX)을 포함하는 표시 패널에서 게이트선(120)의 수는 전체 화소행(PXR)의 수의 대략 반으로 감소하는 대신 데이터선(171a, 171b)의 수는 전체 화소열(PXC)의 수의 대략 2배가 될 수 있다.
주변 영역(PA)의 대부분은 빛을 투과시키지 못할 수 있다. 주변 영역(PA)에는 게이트 구동부(400) 및 데이터 구동부(500)에 구동 제어 신호를 전달하는 복수의 신호선이 위치할 수 있다.
게이트 구동부(400)는 게이트선(120)과 연결되어 있으며 타이밍 콘트롤러의 제어에 따라 게이트 신호를 게이트선(120)에 전달할 수 있다. 게이트 구동부(400)는 표시 영역(DA)을 기준으로 좌측에 위치하나, 우측에 하나의 게이트 구동부(400)가 더 위치할 수 있다. 게이트 구동부(400)는 표시 영역(DA)의 박막 트랜지스터 등의 전기 소자와 함께 동일한 공정을 통해 표시 패널(100)의 주변 영역(PA)에 직접 형성될 수 있다.
데이터 구동부(500)는 데이터선(171a, 171b)들과 연결되어 있다. 데이터 구동부(500)는 타이밍 콘트롤러의 제어에 따라 입력 영상 신호에 대응하는 계조 전압인 데이터 전압을 선택적으로 해당 데이터선(171a, 171b)에 인가할 수 있다. 데이터 구동부(500)는 복수의 구동 칩 형태로 표시 패널(100)의 주변 영역(PA)에 장착되거나, 표시 패널(100)에 전기적으로 연결된 가요성 인쇄 회로막 또는 인쇄 회로 기판 위에 장착될 수 있다.
백라이트(900)는 표시 패널(100)의 배면에 위치하여 표시 패널(100)에 빛을 제공할 수 있으며, 평면 상에 또는 선형으로 배열된 복수의 발광 소자 및 다양한 광학 필름들을 포함할 수 있다.
다음은, 도 2 및 도 3을 참고하여 일 실시예에 따른 액정 표시 장치의 전체적인 구조에 대해 설명한다.
도 2는 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이고, 도 3은 도 2의 III-III' 선을 따라 자른 단면도이다.
일 실시예에 따른 액정 표시 장치는 서로 마주보는 제1 기판(110)과 제2 기판(210) 및 제1 기판(110)과 제2 기판(210) 사이에 위치하는 액정층(3)을 포함한다.
먼저, 제1 기판(110)에 대해 먼저 살펴본다.
제1 기판(110) 위에는 게이트선(121), 게이트 전극(124) 및 유지 전극선(131)을 포함하는 게이트 도전층이 위치한다. 게이트 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
게이트선(121)은 복수의 게이트선(121a, 121b)으로 이루어질 수 있으며, 게이트 전극(124)을 포함할 수 있다. 게이트선(121)은 제1 방향(DR1)을 따라 연장되며, 두 개의 게이트선(121a, 121b)을 포함할 수 있다. 두 개의 게이트선(121a, 121b)은 나란하게 제1 방향(DR1)으로 연장되며, 게이트 전극(124)을 둘러싸도록 서로 연결될 수 있다.
유지 전극선(131)은 게이트선(121) 및 게이트 전극(124)과 이격되어 있으며 공통 전압과 같은 일정한 전압을 전달할 수 있다. 유지 전극선(131)은 제1 기판(110) 위에 위치하며, 게이트선(121)과 동일한 층에 형성되고, 게이트선(121)과 동일한 물질로 형성될 수 있다.
유지 전극선(131)은 제1 방향(DR1)으로 연장된 하나의 가로부(131a), 가로부(131a)에 연결되어 있으며 제2 방향(DR2)으로 연장된 복수의 세로부(131b, 131d), 및 가로부(131a)의 일부가 확장된 부분인 확장부(131c)를 포함할 수 있다.
복수의 세로부(131b, 131d)는 화소 전극(191)의 양 측에 위치하는 2 개의 세로부(131b) 및 확장부(131c)로부터 상측인 제2 방향(DR2)으로 연장된 하나의 세로부(131d)를 포함할 수 있다.
또한, 유지 전극선(131)은 하나의 세로부(131d)의 상측에 이격되어 제1 방향(DR1)으로 배치되는 부유 유지 전극(131e)을 더 포함할 수 있다.
유지 전극선(131)은 게이트선(121)의 상측에 위치하며, 화소 전극(191)의 가장자리와 중첩할 수 있다. 이에 대해서는 화소 전극(191)이 설명된 이후에 상세하게 설명한다.
게이트 도전층 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기 절연막 재질일 수 있으나 이에 제한되지 않고 유기 절연막 재질일 수도 있다.
게이트 절연막(140) 위에는 채널 반도체(154), 복수의 단차 방지용 반도체(156)를 포함하는 반도체층이 위치한다. 반도체층은 비정질 또는 다결정 규소 또는 산화물 반도체 물질 등을 포함할 수 있다. 채널 반도체(154)는 게이트 전극(124)과 서로 중첩할 수 있다.
게이트 절연막(140), 반도체층 위에는 소스 전극(173)을 포함하는 한 쌍의 데이터선(171a, 171b), 소스 전극(173), 드레인 전극(175) 및 수리 패턴(170a, 170b)을 포함하는 데이터 도전층이 위치한다. 데이터 도전층은 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다.
데이터선(171)은 제1 데이터선(171a) 및 제2 데이터선(171b)을 포함하며, 게이트선(121)과 교차하는 제2 방향(DR2)으로 연장된다. 제1 데이터선(171a)은 제2 방향(DR2)으로 연장되며, 소스 전극(173)을 포함한다. 또한, 제2 데이터선(171b)도 제2 방향(DR2)으로 연장되며, 소스 전극(173)을 포함할 수 있다.
소스 전극(173)은 게이트 전극(124)을 향하여 뻗어 대략 U 자 형태를 포함하여 형성될 수 있다. 소스 전극(173)의 형태는 이 모양에 한정되는 것은 아니다.
복수의 단차 방지용 반도체(156)는 게이트 도전층과 데이터선(171)이 교차하는 부분 사이에 위치하며, 게이트 도전층으로 인하여 발생하는 단차로 데이터선(171)이 단선되는 것을 방지할 수 있다.
드레인 전극(175)은 데이터선(171) 및 소스 전극(173)과 이격되어 있다. 드레인 전극(175)은 게이트 전극(124)과 중첩하는 영역에서 소스 전극(173)과 마주하는 부분 및 확장부(177)를 포함할 수 있다. 확장부(177)는 도 3에서, 게이트선(121) 및 게이트 전극(124)보다 위에 위치할 수 있다. 서로 마주보는 드레인 전극(175)과 소스 전극(173) 사이의 영역 대부분은 채널 반도체(154)와 중첩할 수 있다.
도 3에서, 확장부(177)는 유지 전극선(131)의 확장부(131c)와 서로 중첩할 수 있다. 확장부(177)는 게이트 절연막(140)을 사이에 두고 유지 전극선(131)의 확장부(131c)와 중첩하여 유지 커패시터(Cst)를 형성할 수 있다. 유지 커패시터(Cst)는 데이터선(171a, 171b)으로부터 데이터 전압이 드레인 전극(175) 및 화소 전극(191)에 인가되지 않을 때에도 드레인 전극(175) 및 이에 연결된 화소 전극(191)에 인가된 전압을 유지하는 역할을 할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 채널 반도체(154)와 함께 스위칭 소자인 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 채널 반도체(154)에 형성된다.
수리 패턴(170a, 170b)은 게이트 절연막(140) 위에 위치하며, 데이터선(171), 소스 전극(173) 또는 드레인 전극(175)과 동일한 층에 위치한다. 수리 패턴(170a, 170b)은 한 쌍의 데이터선(171)과 이격되어 나란하게 위치하며, 제2 방향(DR2)으로 연장될 수 있다. 수리 패턴(170a, 170b)은 제1, 2 데이터선(171a, 171b)의 외측에 위치하며, 인접하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치할 수 있다.
수리 패턴(170a, 170b)은 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속 등으로 이루어질 수 있다.
수리 패턴(170a, 170b)은 유지 전극선(131)의 가로부(131a), 게이트선(121) 및 유지 전극선(131)의 하나의 세로부(131b)와 중첩되어 위치할 수 있다.
도 4에서, 수리 패턴(170a, 170b)의 일 단은 유지 전극선(131)의 가로부(131a)와 세로부(131b)가 만나는 지점과 중첩하도록 위치할 수 있다. 수리 패턴(170a, 170b)은 유지 전극선(131)의 가로부(131a)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 게이트선(121)과 교차하여 위치할 수 있다. 수리 패턴(170a, 170b)의 타 단은 이웃하는 화소의 유지 전극선(131)의 세로부(131b)와 중첩되도록 위치할 수 있다.
데이터 도전층 및 노출된 반도체층 위에는 보호막(180)이 위치한다. 보호막(180)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기 절연막 재질일 수 있다.
보호막(180)은 접촉 구멍(185)을 포함할 수 있다. 접촉 구멍(185)은 드레인 전극(175)의 확장부(177) 위에 위치하며, 드레인 전극(175)과 화소 전극(191)이 연결되게 한다.
색필터(230)는 보호막(180) 위에 위치하며, 기본색(primary color) 중 하나를 고유하게 표시할 수 있다.
보호막(180) 위에는 화소 전극(191) 및 차폐 전극(shielding electrode)(199)을 포함하는 화소 전극층이 위치할 수 있다. 화소 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속을 포함할 수 있다.
도 2를 참고하면, 화소 전극(191)의 전체적인 모양은 대략적으로 사각형이며, 화소 전극(191)의 일부가 제거된 패턴을 포함할 수 있다. 화소 전극(191)의 패턴에 따라, 가로 줄기부(192), 세로 줄기부(193), 복수의 미세 가지부(194), 연결부(195) 및 확장부(196)를 포함한다.
가로 줄기부(192)는 제1 방향(DR1)으로 연장되어 있고, 세로 줄기부(193)는 가로 줄기부(192)에 십(十)자 형태로 연결되어 있으며, 대체로 제2 방향(DR2)로 연장되어 있다.
화소 전극(191)은 가로 줄기부(192) 및 세로 줄기부(193)에 의해, 4개의 부영역(R1, R2, R3, R4)으로 구분될 수 있다.
복수의 미세 가지부(194)는 4개의 부영역(R1, R2, R3, R4)에 위치하며, 가로 줄기부(192) 및 세로 줄기부(193)로부터 제1 방향(DR1) 및 제2 방향(DR2)로부터 비스듬한 대각선 방향으로 연장되어 있다. 세로 줄기부(193)를 사이에 두고 마주하는 두 부영역(R1, R2) (R3, R4)에 위치하는 미세 가지부(194)는 서로 다른 방향으로 연장되어 있다.
이웃하는 미세 가지부(194) 사이에는 전극이 제거되어 있고, 이하에서는 이를 미세 슬릿이라고도 한다.
미세 가지부(194)가 가로 줄기부(192) 또는 세로 줄기부(193)와 이루는 예각은 약 40° 내지 약 45° 일 수 있으나 이에 한정되지 않고 액정 표시 장치의 시인성 등의 표시 특성을 고려하여 적절히 조절될 수 있다.
연결부(195)는 R3 부영역의 미세 가지부(194)와 연결되어 있을 수 있다. 확장부(196)는 연결부(195)를 통해 R3 부영역의 미세 가지부(194)와 연결되어, 드레인 전극(175)의 확장부(177)와 중첩할 수 있다.
화소 전극(191)의 확장부(196)는 접촉 구멍(185)을 통해, 드레인 전극(175)과 전기적으로 연결되어 데이터 전압을 전달받을 수 있다.
화소 전극(191)의 좌우 가장자리의 끝 부분은 도 2에 도시한 바와 같이, 유지 전극선(131)의 세로부(131b)와 중첩할 수도 있고, 이와 달리 세로부(131b)와 중첩하지 않을 수도 있다.
차폐 전극(199)은 화소 전극(191)과 이격되어 있으며 대체로 제1 방향(DR1)으로 연장되어 있을 수 있고, 복수의 게이트선(121a, 121b) 중 일부와 중첩하는 영역에 위치할 수 있다. 차폐 전극(199)은 게이트선(121)과 중첩하며, 제2 데이터선(171b)의 일부와 중첩하도록 제2 방향(DR2)으로 위치할 수도 있다.
차폐 전극(199)은 공통 전극(270)과 동일한 전압을 인가 받는다. 차폐 전극(199)과 공통 전극(270) 사이에는 전계가 발생하지 않고, 그 사이에 위치하는 액정 분자들은 배열되지 않는다. 차폐 전극(199)과 공통 전극(270)의 사이의 액정은 블랙(black) 상태가 된다. 이와 같이 액정 분자들이 블랙을 나타내는 경우, 액정 분자 자체로 차광 부재의 기능을 할 수 있다.
다음에는, 하부의 제1 기판(110)과 서로 마주보며 상부에 위치하는 제2 기판(210)을 중심으로 설명한다.
제2 기판(210)의 아래에는 차광 부재(light blocking member)(220)가 위치할 수 있다. 차광 부재(220)는 이웃한 화소 전극(191)들 사이의 빛샘을 막을 수 있다. 특히, 차광 부재(220)는 이웃한 화소 전극(191)들 사이의 영역에 주로 위치할 수 있다. 차광 부재(220)은 빛이 투과되는 개구부(미도시)를 포함할 수도 있다.
덮개막(미도시)은 차광 부재(220) 아래에 위치하고, 액정층(3)을 덮는다. 덮개막(미도시)은 유기 절연 물질로 만들어질 수 있다. 덮개막(미도시)은 차광 부재(220)가 노출되는 것을 방지하고 평탄면을 제공한다.
공통 전극(270)은 제2 기판(210)과 차광 부재(220) 아래에 위치한다. 공통 전극(270)은 표시 영역(DA)에 대응하는 영역의 대부분에서 연속적으로 형성되어 있을 수 있다. 공통 전극(270)도 화소 전극층과 마찬가지로 ITO, IZO 등의 투명한 도전 물질이나 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속을 포함할 수 있다. 공통 전극(270)은 슬릿 등을 포함하도록 패터닝되어 있지 않을 수 있으나 경우에 따라 일부에 형성된 슬릿이나 절개부 등을 포함할 수도 있다.
앞에서 제1 기판(110) 위에 위치하는 것으로 설명한 색필터(230)는 이와 달리 제2 기판(210)과 공통 전극(270) 사이에 위치할 수도 있다.
액정층(3)은 제1 기판(110)과 제2 기판(210) 사이에 위치한다.
액정층(3)은 음의 유전율 이방성을 가지는 액정 분자(31)들을 포함할 수 있다. 액정 분자(31)는 액정층(3)에 전기장이 없는 상태에서 대체로 그 장축이 제1 및 제2 기판(110, 210)의 면에 대하여 수직 또는 수직에서 일정한 각도만큼 기울어져 있도록 배향되어 있을 수 있다. 액정 분자(31)는 화소 전극(191)의 패터닝된 부분들(예를 들어, 미세 가지부(194))의 엣지와 공통 전극(270) 사이의 프린지 필드(fringe field) 또는 단차에 따라 프리 틸트(pre-tilt)되어 있을 수 있다.
제1 기판(110)에는 화소 전극(191)과 색필터(230)를 덮도록 배향막(11)이 위치하고, 제2 기판(210)에는 공통 전극(270) 아래에는 배향막(21)이 위치할 수 있다. 두 배향막(11, 21)은 수직 배향막일 수 있다. 액정층(3)에 인접한 배향막(11, 21)의 면에는 반응성 모노머(reactive monomer, RM)가 자외선 등의 광과 반응하여 형성된 복수의 중합체 돌기들이 위치할 수 있고, 이러한 중합체 돌기는 액정층(3)의 액정 분자(31)의 프리 틸트를 유지할 수 있는 기능을 할 수 있다.
데이터 전압이 인가된 화소 전극(191)은 제2 기판(210)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이에 위치하는 액정층(3)의 액정 분자 배열 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도를 제어한다.
화소 전극(191)에는 데이터 전압만이 인가되나, 데이터선(171)과 유지 전극선(131)이 교차하는 중첩하는 영역에서 쇼트가 발생하면, 공통 전압 신호와 데이터 신호가 혼용되어 정확한 데이터 신호가 인가되지 않을 수 있다.
이 경우, 제1 데이터선(171a)과 유지 전극선(131)이 중첩하는 지점에서, 유지 전극선(131)을 절단하여, 정확한 데이터 신호가 화소 전극(191)에 인가되게 할 수 있다. 이러한 불량이 표시 패널을 완성한 후에 발견되면 리페어 공정을 통하여 수리하며, 이하에서는 리페어 공정 후의 화소(PX) 구조에 대하여 살펴본다.
이하, 도 4는 리페어 공정을 거친 일 실시예에 따른 액정 표시 장치의 두 화소의 평면도이다.
두 화소는 행 방향으로 이웃한 제1 화소(PX1) 및 제2 화소(PX2)를 포함하며, 제1 화소(PX1) 및 제2 화소(PX2)의 배치 구조는 도 2에 도시된 일 화소의 평면도와 동일하다.
도 4를 참고하면, 제1 데이터선(171a)과 유지 전극선(131)의 가로부(131a)가 중첩하여 쇼트(short)가 발생한 위치(X)에서, 제1 데이터선(171a)을 사이에 둔 유지 전극선(131)의 가로부(131a) 양측(C)을 절단할 수 있다. 가로부(131a)에서 쇼트된 부분(X)의 양측(C)을 절단하면, 제1 데이터선(171a)은 정확한 데이터 신호를 인가받을 수 있다.
하지만, 공통 전압이 인가되는 유지 전극선(131)의 가로부(131a) 중 일부가 절단되면, 유지 전극선(131)의 가로부(131a)와 연결된 확장부(131c) 및 확장부(131c)와 연결된 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않게 된다.
유지 전극선(131)의 일부를 절단하면, 유지 전극선(131)의 확장부(131c) 및 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않는 문제를 해결하기 위해서, 제1 화소(PX1)의 유지 전극선(131)과 제2 화소(PX2)의 유지 전극선(131)에 걸쳐 배치된 수리 패턴(170a, 170b)을 이용할 수 있다.
리페어 공정에서는 제1 화소(PX1)에서 수리 패턴(170a, 170b)의 일 단(S)과 유지 전극선(131)의 가로부(131a)에 레이저를 조사하고, 제2 화소(PX2)에서 수리 패턴(170a, 170b)의 타 단(S)과 유지 전극선(131)의 세로부(131b)에 레이저를 조사한다. 수리 패턴(170a, 170b)의 일 단(S)과 유지 전극선(131)의 가로부(131a)는 게이트 절연막(140)에 생성된 접촉 구멍(미도시)을 통해 연결되고, 수리 패턴(170a, 170b)의 타 단(S)과 유지 전극선(131)의 세로부(131b)도 게이트 절연막(140)에 생성된 접촉 구멍(미도시)을 통해 연결된다.
레이저에 의해 단락된 수리 패턴(170a, 170b)은 제1 화소(PX1)의 유지 전극선(131) 및 제2 화소(PX2)의 유지 전극선(131)을 연결 시킬 수 있게 된다. 즉, 제1 화소(PX1)에서 유지 전극선(131)의 일 측 가로부(131a)에 인가된 공통 전압은 가로부(131a)와 연결된 수리 패턴(170a)을 통해 제2 화소(PX2)의 세로부(131b)에 인가된다(굵은 실선으로 도시됨). 제2 화소(PX2)의 세로부(131b)를 통해 인가된 공통 전압은 가로부(131a)로부터 연장된 확장부(131c) 및 세로부(131b, 131d)를 통해 제2 화소(PX) 영역에 인가된다(점선으로 도시됨). 제2 화소(PX2)의 세로부(131b)와 연결된 타 측 수리 패턴(170b)은 제1 화소(PX1)의 유지 전극선(131)의 가로부(131a), 세로부(131b, 131d) 및 확장부(131c)에도 공통 전압이 인가될 수 있게 한다(점선으로 도시됨).
이렇게, 쇼트 불량이 발생한 화소의 유지 전극선(131)의 일부가 절단 되어도, 수리 패턴(170a, 170b)에 의해 공통 전압은 인접한 다른 화소의 유지 전극선(131)에 문제없이 인가될 수 있다.
따라서, 일 실시예에 따른 표시 장치는 각 화소에 정확한 데이터 신호를 인가받을 수 있고, 끊김없는 공통 전압을 인가받을 수 있다.
이하, 수리 패턴의 위치를 달리 하는 실시예 및 그에 따른 리페어 공정을 수행할 수 있는 구조에 대하여 살펴본다.
도 5는 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이고, 도 6은 도 5의 일부 영역(X)을 확대 도시한 모습이다. 도 7은 리페어 공정을 거친 일 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
게이트선(121)은 복수의 게이트선(121a, 121b)으로 이루어질 수 있으며, 게이트 전극(124)을 포함할 수 있다. 게이트선(121)은 제1 방향(DR1)을 따라 연장되며, 두 개의 게이트선(121a, 121b)을 포함할 수 있다. 두 개의 게이트선(121a, 121b)은 나란하게 제1 방향(DR1)으로 연장되며, 게이트 전극(124)을 둘러싸도록 서로 연결될 수 있다.
유지 전극선(131)은 게이트선(121) 및 게이트 전극(124)과 이격되어 있으며 공통 전압과 같은 일정한 전압을 전달할 수 있다.
유지 전극선(131)은 게이트선(121)의 상측에 위치하며, 화소 전극(191)의 가장자리와 중첩할 수 있다.
유지 전극선(131)은 제1 방향(DR1)으로 연장된 하나의 가로부(131a), 가로부(131a)에 연결되어 있으며 제2 방향(DR2)으로 연장된 복수의 세로부(131b, 131d), 및 가로부(131a)의 일부가 확장된 부분인 확장부(131c)를 포함할 수 있다.
복수의 세로부(131b, 131d)는 화소 전극(191)의 양 측에 위치하는 2 개의 세로부(131b) 및 확장부(131c)로부터 상측인 제2 방향(DR2)으로 연장된 하나의 세로부(131d)를 포함할 수 있다.
또한, 유지 전극선(131)은 하나의 세로부(131d)의 상측에 이격되어 제1 방향(DR1)으로 배치되는 세로 부유 유지 전극(131e) 및 제1 방향(DR1)으로 연장되어 데이터선(171a, 171b)과 교차하는 가로 부유 유지 전극(131f)을 더 포함할 수 있다.
세로 부유 유지 전극(131e)은 화소 전극(191)의 세로 줄기부(193)와 중첩하여 위치하며, 가로 부유 유지 전극(131f)은 화소 전극(191)의 가로 줄기부(192)와 중첩하여 위치할 수 있다. 가로 부유 유지 전극(131f)은 유지 전극선(131)의 세로부(131b)와는 이격되어 위치할 수 있다.
게이트선(121), 게이트 전극(124) 및 유지 전극선(131)을 포함하는 게이트 도전층 위에는 게이트 절연막이 위치할 수 있다. 게이트 절연막 위에는 채널 반도체 및 복수의 단차 방지용 반도체를 포함하는 반도체층이 위치할 수 있다.
게이트 절연막, 반도체층 위에는 데이터선(171), 소스 전극(173), 드레인 전극(175) 및 수리 패턴(170c, 170d)을 포함하는 데이터 도전층이 위치할 수 있다.
데이터선(171)은 제1 데이터선(171a) 및 제2 데이터선(171b)을 포함하며, 게이트선(121)과 교차하는 제2 방향(DR2)으로 연장된다. 제1 데이터선(171a)은 제2 방향(DR2)으로 연장되며, 소스 전극(173)을 포함한다. 또한, 제2 데이터선(171b)도 제2 방향(DR2)으로 연장되며, 소스 전극(173)을 포함할 수 있다.
소스 전극(173)은 게이트 전극(124)을 향하여 뻗어 대략 U 자 형태를 포함하여 형성될 수 있다.
드레인 전극(175)은 데이터선(171) 및 소스 전극(173)과 이격되어 있다. 드레인 전극(175)은 게이트 전극(124)과 중첩하는 영역에서 소스 전극(173)과 마주하는 부분 및 확장부(177)를 포함할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 채널 반도체와 함께 스위칭 소자인 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 채널 반도체에 형성된다.
수리 패턴(170c, 170d)은 게이트 절연막 위에 위치하며, 데이터선(171), 소스 전극(173) 또는 드레인 전극(175)과 동일한 층에 위치한다. 수리 패턴(170c, 170d)은 유지 전극선(131)의 세로부(131b)와 교차하는 제1 방향(DR1)으로 중첩하여 위치한다. 수리 패턴(170c, 170d)은 가로 부유 유지 전극(131f)과 동일선상에 위치할 수 있다.
도 6을 참고하면, 수리 패턴(170c, 170d)은 유지 전극선(131)의 세로부(131b)에서 양 측으로 돌출되도록 형성될 수 있다. 그러나, 수리 패턴(170c, 170d)의 돌출 정도는 데이터선(171)에 중첩되지 않을 정도이다.
수리 패턴(170c, 170d)의 일 단은 가로 부유 유지 전극(131f)의 일 단과 중첩되도록 위치할 수 있다. 또한, 타 단은 인접하는 화소의 가로 부유 유지 전극(131f)의 일 단과 중첩되도록 위치할 수 있다.
다시 도 5를 참고하면, 일 실시예에 따른 표시 장치에서 데이터선(171)과 유지 전극선(131)이 교차하는 중첩하는 영역에서 쇼트가 발생하면, 공통 전압 신호와 데이터 신호가 혼용되어 정확한 신호가 인가되지 않을 수 있다.
이 경우, 도 7에 도시된 바와 같이, 데이터선(171)과 유지 전극선(131)이 중첩하는 지점(X)에서, 유지 전극선(131)의 가로부(131a)의 양측(C)을 절단할 수 있다. 가로부(131a)에서 쇼트된 부분(X)의 양측(C)을 절단하면, 제1 데이터선(171a)은, 정확한 데이터 신호가 화소 전극(191)에 인가되게 할 수 있다.
하지만, 공통 전압이 인가되는 유지 전극선(131)의 가로부(131a) 중 일부가 절단되면, 유지 전극선(131)의 가로부(131a)와 연결된 확장부(131c) 및 확장부(131c)와 연결된 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않게 된다.
유지 전극선(131)의 일부를 절단하면, 유지 전극선(131)의 확장부(131c) 및 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않는 문제를 해결하기 위해서는, 가로 부유 유지 전극(131f)과 중첩된 수리 패턴(170a, 170b)을 이용할 수 있다.
다시 도 7을 참고하면, 리페어 공정에서는 수리 패턴(170c)의 일 단(S)과 가로 부유 유지 전극(131f)의 일 단(S)에 레이저를 조사하고, 가로 부유 유지 전극(131f)의 타 단(S)과 수리 패턴(170d)의 일 단(S)에 레이저를 조사한다. 또한, 이웃하는 화소의 가로 부유 유지 전극(131f)의 일 단(S)과 수리 패턴(170c)의 타 단(S)에 레이저를 조사할 수 있다.
레이저에 의해 단락된 수리 패턴(170c, 170d)은 가로 부유 유지 전극(131f)과 연결될 수 있다. 즉, 유지 전극선(131)의 두 개의 세로부(131b)를 연결시킬 수 있게 된다. 유지 전극선(131)은 가로부(131a)의 일부가 절단되더라도, 각 화소에 공통 전압을 인가할 수 있는 가로부 유지 전극선을 다시 형성할 수 있다. 따라서, 화소의 모든 영역에 공통 전압이 인가될 수 있고, 데이터 신호와 공통 전압 신호가 혼용되는 경우는 줄일 수 있다.
이하, 다른 실시예에 따른 표시 장치 및 그에 따른 리페어 공정을 수행할 수 있는 구조에 대하여 살펴본다.
도 8은 다른 실시예에 따른 액정 표시 장치의 일 화소의 등가 회로도이고, 도 9는 다른 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다. 도 10은 리페어 공정을 거친 다른 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 8을 참고하면, 다른 실시예에 따른 액정 표시 장치는 게이트선(121), 데이터선(171), 및 기준 전압을 전달하는 기준 전압선(178) 등의 신호선과 이에 연결된 화소(PX)를 포함한다.
각 화소(PX)는 제1 부화소(PXa) 및 제2 부화소(PXb)를 포함한다. 제1 부화소(PXa)는 제1 박막 트랜지스터(Qa) 및 제1 액정 축전기(Clca)를 포함하고, 제2 부화소(PXb)는 제2 박막 트랜지스터(Qb) 및 제3 박막 트랜지스터(Qc), 그리고 제2 액정 축전기(Clcb)를 포함한다.
제1 박막 트랜지스터(Qa) 및 제2 박막 트랜지스터(Qb)는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 제3 박막 트랜지스터(Qc)는 제2 박막 트랜지스터(Qb)의 출력 단자 및 기준 전압선(178)에 연결되어 있다.
제1 박막 트랜지스터(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 박막 트랜지스터(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 박막 트랜지스터(Qc)의 입력 단자에 연결되어 있다. 제3 박막 트랜지스터(Qc)의 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 기준 전압선(178)에 연결되어 있다.
도 8에 도시된 화소(PX)의 동작에 대해 설명하면, 먼저 게이트선(121)에 게이트 온 전압(Von)이 인가되면 이에 연결된 제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb), 그리고 제3 박막 트랜지스터(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 박막 트랜지스터(Qa) 및 제2 박막 트랜지스터(Qb)를 통해 각각 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 인가되어 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 데이터 전압(Vd) 및 공통 전압(Vcom)의 차이만큼 충전된다. 이 때, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에는 제1 및 제2 박막 트랜지스터(Qa, Qb)를 통해 동일한 데이터 전압(Vd)이 전달되나 제2 액정 축전기(Clcb)의 충전 전압은 제3 박막 트랜지스터(Qc)를 통해 분압이 된다. 따라서, 제2 액정 축전기(Clcb)의 충전 전압은 제1 액정 축전기(Clca)의 충전 전압보다 작아지므로 두 부화소(PXa, PXb)의 휘도가 달라질 수 있다. 따라서, 제1 액정 축전기(Clca)에 충전되는 전압과 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.
도 9를 참고하면, 다른 실시예에 따른 액정 표시 장치는 서로 마주하는 상부 기판, 하부 기판, 및 상부 기판과 하부 기판 사이에 위치하는 액정층을 포함할 수 있다.
하부 기판 위에는 게이트선(121)과 제1, 2 유지 전극선(131, 132)을 포함하는 게이트 도전층이 위치할 수 있다.
게이트선(121)은 복수의 게이트선(121a, 121b)로 이루어 질 수 있으며, 하나의 게이트선(121)은 게이트 구동부(미도시)와 연결될 수 있다.
게이트선(121)은 제1 게이트 전극(124a), 제2 게이트 전극(124b), 제3 게이트 전극(124c) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도시하지 않음)을 포함한다.
게이트선(121) 및 제1, 2 유지 전극선(131, 132)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
게이트선(121)은 일 화소를 제1 방향(DR1)을 따라 가로지른다. 게이트선(121)을 기준으로 제2 방향(DR2)에는 고계조를 표시하는 제1 부화소 전극(191a)이 위치하고, 게이트선(121)을 기준으로 하측에는 저계조를 표시하는 제2 부화소 전극(191b)이 위치할 수 있으며, 서로 뒤바뀔 수도 있다.
게이트선(121) 상측에 위치하는 제1 유지 전극선(131)은 제1 부화소 전극(191a)의 가장자리와 중첩할 수 있다. 제1 유지 전극선(131)은 2 개의 세로부(131b)를 포함하고, 이들을 연결하는 가로부(131a)를 포함할 수 있다. 이때 제1 유지 전극선(131)의 가로부(131a)는 하나의 화소 영역을 벗어나도록 연장되어 다른층 또는 외부 구동 회로와 연결될 수 있다.
게이트선(121) 하측에 위치하는 제2 유지 전극선(132)은 제2 부화소 전극(191b)의 가장자리와 중첩할 수 있다. 제2 유지 전극선(132)은 2 개의 세로부(132b)를 포함하고, 이들을 연결하는 가로부(미도시)를 포함할 수도 있다.
또한 다른 실시예에 따른 제1 유지 전극선(131)은 제1 확장부(131c)를 포함하고 제2 유지 전극선(132)은 제2 확장부(132c)를 포함할 수 있다. 제1 확장부(131c) 및 제2 확장부(132c) 각각은 가로부(131a, 132a)로부터 평면상 돌출된 사각 형태를 가질 수 있으나 이러한 형상에 제한되는 것은 아니다.
제1 확장부(131c)는 제1 드레인 전극(175a)이 확장된 영역 및 제1 부화소 전극(191a)이 연장된 영역과 중첩할 수 있다. 제1 확장부(131c)는 제1 드레인 전극(175a) 및 제1 부화소 전극(191a)과 중첩할 수 있다.
제2 확장부(132c)는 제2 드레인 전극(175b)이 확장된 영역 및 제2 부화소 전극(191b)이 연장된 영역과 중첩할 수 있다. 제2 확장부(132c)는 제2 드레인 전극(175b) 및 제2 부화소 전극(191b)과 중첩할 수 있다.
본 명세서는 상술한 바와 같은 유지 전극선(131, 132)의 형상을 설명 및 도시하고 있으나, 이와 같은 형상에 제한되는 것은 아니며 동일한 기능을 수행하기 위한 어떠한 형상도 가질 수 있음은 물론이다.
게이트 도전층 위에는 게이트 절연막이 위치할 수 있다. 게이트 절연막 위에는 제1 반도체층(154a), 제2 반도체층(154b) 및 제3 반도체층(154c)이 위치한다.
제1 반도체층(154a), 제2 반도체층(154b) 및 제3 반도체층(154c) 위에는 데이터선(171), 제1 소스 전극(173a), 제2 소스 전극(173b), 제3 소스 전극(173c), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 및 제3 드레인 전극(175c) 및 기준 전압선(178)을 포함하는 데이터 도전층이 위치할 수 있다.
여기서, 데이터 도전층은 수리 패턴(170a, 170b)을 더 포함할 수 있다.
데이터선(171)은 제1 데이터선(171a, 171b)을 포함하고, 하나의 화소 영역 가장자리를 따라 제2 방향(DR2)으로 연장되며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함한다.
제1 드레인 전극(175a)은 제1 방향(DR1)을 따라 평면상 제1 소스 전극(173a)과 중첩하며, 일례로 제1 소스 전극(173a)과 중첩하는 I자 형태를 포함할 수 있다. 제1 드레인 전극(175a)은 제1 부화소 전극(191a)과 연결되는 넓게 확장된 제1 확장부(177a)를 포함한다.
제2 드레인 전극(175b) 역시 제1 방향(DR1)을 따라 평면상 제2 소스 전극(173b)과 중첩하며, 일례로써 제2 소스 전극(173b)과 중첩하는 I자 형태를 포함할 수 있다. 제2 드레인 전극(175b)은 제2 부화소 전극(191b)과 연결되는 넓게 확장된 제2 확장부(177b)를 포함한다.
제3 소스 전극(173c)은 제2 드레인 전극(175b)과 인접하게 위치할 수 있다. 기준 전압선(178)은 제3 소스 전극(173c)과 제3 박막 트랜지스터(Qc)를 형성하는 제3 드레인 전극(175c)을 포함한다.
기준 전압선(178)이 포함하는 제1 세로부(172a)는 제1 부화소 전극(191a)의 세로 줄기부(193a)와 중첩할 수 있다. 제2 세로부(172b)는 제2 부화소 전극(191b)의 세로 줄기부(193b)와 중첩할 수 있다. 또한 기준 전압선(178)이 포함하는 제3 세로부(172c)는 제1 부화소 전극(191a)이 위치하는 영역과 제2 부화소 전극(191b)이 위치하는 영역 사이에 배치된 영역을 가로지를 수 있다.
기준 전압선(178)은 제1 세로부(172a)와 제3 세로부(172c)를 연결하는 제1 가로부(174a), 그리고 제2 세로부(172b)와 제3 세로부(172c)를 연결하는 제2 가로부(174b)를 포함할 수 있다.
제1 가로부(174a)는 제1 부화소 전극(191a)과 중첩할 수 있으며 제2 가로부(174b)는 제2 부화소 전극(191b)과 중첩할 수 있다. 그러나 이러한 형태에 제한되지 않고 제1 가로부(174a) 및 제2 가로부(174b)는 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)과 중첩하지 않는 영역에 위치할 수도 있다.
전술한 기준 전압선(178)은 화소 전극(191)의 형태에 따른 형상을 가질 수 있으며 화소 전극(191)의 형태가 달라짐에 따라 기준 전압선(178)의 형태도 달라질 수 있다.
전술한 제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체층(154a)과 함께 하나의 제1 박막 트랜지스터(Qa)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 제1 반도체층(154a)에 형성된다. 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체층(154b)과 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 제2 반도체층(154b)에 형성된다. 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)은 제3 반도체층(154c)과 함께 하나의 제3 박막 트랜지스터(Qc)를 이루며, 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 제3 반도체층(154c)에 형성된다.
수리 패턴(170a, 170b)은 게이트 절연막(140) 위에 위치하며, 데이터선(171), 소스 전극(173) 또는 드레인 전극(175)과 동일한 층에 위치한다. 수리 패턴(170a, 170b)은 한 쌍의 데이터선(171)과 이격되어 나란하게 위치하며, 제2 방향(DR2)으로 연장될 수 있다. 수리 패턴(170a, 170b)은 제1, 2 데이터선(171a, 171b)의 외측에 위치하며, 인접하는 제1 데이터선(171a)과 제2 데이터선(171b) 사이에 위치할 수 있다.
수리 패턴(170a, 170b)은 알루미늄(Al), 은(Ag), 크롬(Cr) 또는 그 합금 등의 금속 등으로 이루어질 수 있다.
수리 패턴(170a, 170b)은 제1 유지 전극선(131)의 가로부(131a), 게이트선(121) 및 제2 유지 전극선(132)의 세로부(131b)와 중첩될 수 있다.
수리 패턴(170a, 170b)의 일 단은 제1 유지 전극선(131)의 가로부(131a)와 세로부(131b)가 만나는 지점과 중첩하도록 위치할 수 있다. 수리 패턴(170a, 170b)은 제1 유지 전극선(131)의 가로부(131a)로부터 제2 방향(DR2)의 반대 방향으로 연장되며, 게이트선(121)과 교차하여 위치할 수 있다. 수리 패턴(170a, 170b)의 타 단은 평면상 게이트선(121)의 하부에 위치하는 제2 유지 전극선(132)의 세로부(132b)와 중첩되도록 위치할 수 있다.
제1 드레인 전극(175a), 제1 접촉 구멍(185a) 및 제1 부화소 전극(191a)은 중첩되며, 제1 드레인 전극(175a)은 제1 접촉 구멍(185a)를 통해 제1 부화소 전극(191a)와 연결될 수 있다.
제2 드레인 전극(175b), 제2 접촉 구멍(185b) 및 제2 부화소 전극(191b)은 중첩되며, 제2 드레인 전극(175b)은 제2 접촉 구멍(185b)를 통해 제2 부화소 전극(191b)과 중첩될 수 있다.
화소 전극(191)은 게이트선(121)을 사이에 두고 서로 이격되며 제2 방향(DR2)을 따라 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다.
화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제1 부화소 전극(191a)은 제1 방향(DR1)으로 연장된 제1 가로 줄기부(192a), 제1 가로 줄기부(192a)와 직교하며 제2 방향(DR2)으로 연장된 제1 세로 줄기부(193a) 및 제1 가로 줄기부(192a)와 제1 세로 줄기부(193a)로부터 대각선 방향으로 연장된 복수의 제1 미세 가지부(194a)를 포함한다. 이웃하는 제1 미세 가지부(194a) 사이에는 전극이 제거되어 있고, 이하에서는 이를 미세 슬릿이라고도 한다.
제1 미세 가지부(194a)가 제1 가로 줄기부(192a) 또는 제1 세로 줄기부(193a)와 이루는 예각은 약 40° 내지 약 45° 일 수 있으나 이에 한정되지 않고 액정 표시 장치의 시인성 등의 표시 특성을 고려하여 적절히 조절될 수 있다.
제1 부화소 전극(191a)은 제1 미세 가지부(예를 들어, 미세 가지부(194))의 일부가 연장된 넓은 영역을 포함하고 이를 통해 제1 드레인 전극(175a)의 제1 확장부(177a)와 연결될 수 있다.
제2 부화소 전극(191b)은 제1 방향(DR1)으로 연장된 제2 가로 줄기부(192b), 제2 가로 줄기부(192b)와 직교하며 제2 방향(DR2)으로 연장된 제2 세로 줄기부(193b) 및 제2 가로 줄기부(192b)와 제2 세로 줄기부(193b)로부터 대각선 방향으로 연장된 복수의 제2 미세 가지부(194b)를 포함한다. 이웃하는 제2 미세 가지부(194b) 사이에는 전극이 제거되어 있는 미세 슬릿이 위치한다.
제2 미세 가지부(194b)가 제2 가로 줄기부(192b) 또는 제2 세로 줄기부(193b)와 이루는 예각은 약 40° 내지 약 45° 일 수 있으나 이에 한정되지 않고 액정 표시 장치의 시인성 등의 표시 특성을 고려하여 적절히 조절될 수 있다.
제2 부화소 전극(191b)은 제2 미세 가지부(194b)의 일부가 연장된 넓은 영역을 포함하고 이를 통해 제2 드레인 전극(175b)의 제2 확장부(177b)와 연결될 수 있다.
차폐 전극(199a, 199b)은 제1, 2 부화소 전극(191a, 191b)과 이격되어 있으며 대체로 제1 방향(DR1)으로 연장되어 위치한다. 차폐 전극(199a, 199b)은 화소 전극(191)과 동일층에 형성되며, 화소 전극(191)과 동일한 물질로 이루어질 수 있다.
차폐 전극(199a, 199b)은 공통 전극(미도시)과 동일한 전압을 인가 받는다. 차폐 전극(199a, 199b)과 공통 전극 사이에는 전계가 발생하지 않고, 그 사이에 위치하는 액정 분자들은 배열되지 않는다. 차폐 전극(199a, 199b)과 공통 전극(270)의 사이의 액정은 블랙(black) 상태가 된다. 이와 같이 액정 분자들이 블랙을 나타내는 경우, 액정 분자 자체로 차광 부재의 기능을 할 수 있다.
화소 전극(191)위에는 배향막, 공통 전극 및 차광 부재 등을 포함하는 상부 기판이 위치할 수 있다.
화소 전극(191)을 포함하는 하부 기판과 상부 기판 사이에는 액정층이 위치할 수 있다. 액정층은 음의 유전율 이방성을 가지는 액정 분자들을 포함할 수 있다.
데이터 전압이 인가된 화소 전극(191)은 상부 기판의 공통 전극과 함께 전기장을 생성함으로써, 두 전극 사이에 위치하는 액정층의 액정 분자 배열 방향을 결정할 수 있다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 휘도를 제어할 수 있다.
화소 전극(191)에는 데이터 전압만이 인가되나, 데이터선(171)과 유지 전극선(131)이 교차하는 중첩하는 영역에서 쇼트가 발생하면, 공통 전압 신호와 데이터 신호가 혼용되어 정확한 데이터 신호가 인가되지 않을 수 있다.
이 경우, 데이터선(171a, 171b)과 제1 유지 전극선(131)이 중첩하는 지점에서, 제1 유지 전극선(131)을 절단하여, 정확한 데이터 신호가 화소 전극(191)에 인가되게 할 수 있다. 이러한 불량이 표시 패널을 완성한 후에 발견되면 리페어 공정을 통하여 수리하며, 이하에서는 리페어 공정 후의 화소(PX) 구조에 대하여 살펴본다.
이하, 도 10은 리페어 공정을 거친 다른 실시예에 따른 액정 표시 장치의 일 화소의 평면도이다.
도 10을 참고하면, 제1 데이터선(171a)과 제1 유지 전극선(131)의 가로부(131a)가 중첩하여 쇼트가 발생한 위치(X)에서, 제1 데이터선(171a)을 사이에 둔 제1 유지 전극선(131)의 가로부(131a) 양측(C)을 절단할 수 있다. 가로부(131a)에서 쇼트된 부분(X)을 절단하면, 제1 데이터선(171a)은 정확한 데이터 신호를 인가받을 수 있다.
하지만, 공통 전압이 인가되는 유지 전극선(131)의 일부가 절단되면, 유지 전극선(131)의 가로부(131a)와 연결된 확장부(131c) 및 확장부(131c)와 연결된 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않게 된다.
제1 유지 전극선(131)의 일부를 절단하면, 제1 유지 전극선(131)의 확장부(131c) 및 세로부(131b, 131d) 등을 포함하는 영역에 공통 전압이 인가되지 않는 문제를 해결하기 위해서는, 제1 부화소 전극(191a)의 제1 유지 전극선(131)과 제2 부화소 전극(191b)의 제2 유지 전극선(132)에 걸쳐 배치된 수리 패턴(170a, 170b)을 이용할 수 있다.
리페어 공정에서는 제1 부화소 전극(191a)에서 수리 패턴(170a, 170b)의 일 단(S)과 제1 유지 전극선(131)의 가로부(131a)에 레이저를 조사하고, 제2 부화소 전극(191b)에서 수리 패턴(170a, 170b)의 타 단(S)과 제2 유지 전극선(132)의 세로부(132b)에 레이저를 조사한다. 수리 패턴(170a, 170b)의 일 단(S)과 제1 유지 전극선(131)의 가로부(131a)는 게이트 절연막(140)에 생성된 접촉 구멍(미도시)을 통해 연결되고, 수리 패턴(170a, 170b)의 타 단(S)과 제2 유지 전극선(132)의 세로부(132b)도 게이트 절연막(140)에 생성된 접촉 구멍(미도시)을 통해 연결된다.
이렇게, 쇼트 불량이 발생한 화소의 제1, 2 유지 전극선(131, 132)의 일부가 절단되어도, 수리 패턴(170a, 170b)에 의해 공통 전압은 인접한 다른 화소의 유지 전극선(131)에 문제없이 인가될 수 있다.
또한, 제2 유지 전극선(132)의 상부 가로부를 유지할 필요가 없으므로 데이터선(171)과 제1, 2 유지 전극선(131, 132)이 중첩되는 영역을 줄일 수 있다.
일반적으로, 화소 영역에서 데이터선(171)과 제1, 2 유지 전극선(131, 132)이 중첩하는 영역에서는 데이터 로드(data load)가 발생하여 처리 속도가 느려지는 경우가 발생할 수 있다.
하지만, 다른 실시예에 따른 액정 표시 장치에서는 제1, 2 유지 전극선(131, 132) 대신 수리 패턴(170a, 170b)을 배치함으로써, 제1,2 유지 전극선(131, 132)과 데이터선(171)이 중첩하는 영역이 감소하여, 데이터 로드(data load)가 감소되는바, 충전율을 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 표시 패널 11, 21: 배향막
110: 제1 기판 210: 제2 기판
121: 게이트선 124: 게이트 전극
131: 유지 전극선 140: 게이트 절연막
154: 채널 반도체 156: 단차 방지용 반도체
170a, 170b, 170c, 170d: 수리 패턴
171: 데이터선 171a, 171b: 제1, 2 데이터선
173: 소스 전극 175: 드레인 전극
178: 기준 전압선 180: 보호막
185: 접촉 구멍 191: 화소 전극
199: 차폐 전극 220: 차광 부재
23: 색필터 270: 공통 전극
3: 액정층 400: 게이트 구동부
500: 데이터 구동부 900: 백라이트

Claims (20)

  1. 복수의 화소, 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선 및 복수의 유지 전극선을 포함하는 표시 패널을 포함하고,
    상기 복수의 화소는 각각,
    상기 게이트선, 상기 제1 데이터선 또는 상기 제2 데이터선 중 하나와 연결된 제1 박막 트랜지스터;
    상기 제1 박막 트랜지스터에 연결된 화소 전극; 및
    상기 게이트선에 교차하는 수리 패턴을 포함하며,
    상기 유지 전극선은 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하고,
    상기 수리 패턴은 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 수리 패턴은 상기 한 쌍의 데이터선과 나란한 액정 표시 장치.
  3. 제1항에 있어서,
    상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고,
    상기 한 쌍의 데이터선 및 상기 수리 패턴은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  4. 제3항에 있어서,
    상기 게이트선과 상기 유지 전극선은 동일한 층에 위치하고,
    상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함하는 액정 표시 장치.
  5. 제4항에 있어서,
    상기 수리 패턴의 일 단은 상기 가로부와 중첩하고, 타 단은 인접하는 상기 유지 전극선과 중첩하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 수리 패턴의 일 단은 상기 게이트 절연막을 통해 상기 가로부와 연결되며, 상기 수리 패턴의 타 단은 인접하는 상기 유지 전극선과 연결되는 액정 표시 장치.
  7. 제1항에 있어서,
    상기 수리 패턴은 상기 한 쌍의 데이터선과 교차하며,
    상기 유지 전극선은 상기 한 쌍의 데이터선과 교차하는 부유 유지 전극을 포함하고,
    상기 수리 패턴은 상기 게이트선과 나란하며, 인접하는 상기 부유 유지 전극과 중첩하는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고,
    상기 수리 패턴 및 상기 한 쌍의 데이터선은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  9. 제8항에 있어서,
    상기 유지 전극선은 상기 게이트선과 동일한 층에 위치하고,
    상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함하는 액정 표시 장치.
  10. 제9항에 있어서,
    상기 수리 패턴은 상기 게이트 절연막을 통해 상기 부유 유지 전극과 연결되는 액정 표시 장치.
  11. 복수의 화소, 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선, 복수의 기준 전압선 및 복수의 유지 전극선을 포함하는 표시 패널을 포함하고,
    상기 복수의 화소는 각각,
    상기 게이트선, 상기 제1 데이터선 또는 상기 제2 데이터선 중 하나와 연결된 제1 박막 트랜지스터;
    상기 제1 박막 트랜지스터에 연결된 화소 전극; 및
    상기 게이트선에 교차하는 수리 패턴을 포함하며,
    상기 한 쌍의 데이터선 및 상기 기준 전압선은 상기 게이트선과 교차하고,
    상기 유지 전극선은 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하며,
    상기 수리 패턴은 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩하는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 수리 패턴은 상기 한 쌍의 데이터선과 나란하게 배치되는 액정 표시 장치.
  13. 제11항에 있어서,
    상기 게이트선 및 상기 유지 전극선 위에 위치하는 게이트 절연막을 더 포함하고,
    상기 한 쌍의 데이터선, 상기 기준 전압선 및 상기 수리 패턴은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  14. 제13항에 있어서,
    상기 게이트선과 상기 유지 전극선은 동일한 층에 위치하고,
    상기 유지 전극선은 상기 게이트선과 나란하게 연장된 가로부를 더 포함하는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 수리 패턴의 일 단은 상기 가로부와 중첩하고, 타 단은 인접하는 상기 유지 전극선과 중첩하는 액정 표시 장치.
  16. 제15항에 있어서,
    상기 수리 패턴의 일 단은 상기 게이트 절연막을 통해 상기 가로부와 연결되며, 상기 수리 패턴의 타 단은 인접하는 상기 유지 전극선과 연결되는 액정 표시 장치.
  17. 제11항에 있어서,
    상기 제1 박막 트랜지스터 및 상기 화소 전극과 연결되는 제3 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  18. 복수의 게이트선, 복수의 제1 데이터선 및 제2 데이터선을 포함하는 복수의 한 쌍의 데이터선, 상기 한 쌍의 데이터선과 나란한 유지 전극을 포함하는 복수의 유지 전극선, 상기 게이트선 및 상기 한 쌍의 데이터선 중 하나와 연결된 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터에 연결되는 화소 전극 및 상기 게이트선에 교차하고, 인접하는 상기 유지 전극선 또는 상기 유지 전극과 중첩하는 수리 패턴를 포함하는 액정 표시 장치의 리페어 방법에 있어서,
    상기 유지 전극선과 상기 제1 데이터선 또는 상기 제2 데이터선이 중첩되는 영역에서 상기 유지 전극선의 일 영역을 절단하는 단계; 및
    상기 수리 패턴과 인접하는 상기 유지 전극선 또는 상기 유지 전극이 중첩하는 영역에 레이저를 조사하여 단락시키는 단계를 포함하는 액정 표시 장치의 리페어 방법.
  19. 제18항에 있어서,
    상기 액정 표시 장치는 상기 한 쌍의 데이터선과 나란한 기준 전압선; 및
    상기 게이트선 및 상기 한 쌍의 데이터선 또는 상기 기준 전압선 중 하나와 연결된 제3 박막 트랜지스터를 더 포함하는 액정 표시 장치의 리페어 방법.
  20. 제18항에 있어서,
    상기 복수의 유지 전극은 상기 한 쌍의 데이터선과 교차하는 부유 유지 전극을 더 포함하고, 상기 수리 패턴은 상기 한 쌍의 데이터선과 교차하며, 인접하는 상기 부유 유지 전극과 중첩하는 액정 표시 장치의 리페어 방법에 있어서,
    상기 유지 전극선과 상기 제1 데이터선 또는 상기 제2 데이터선이 중첩되는 영역에서 상기 유지 전극선의 일 영역을 절단하는 단계; 및
    상기 수리 패턴과 인접하는 상기 부유 유지 전극이 중첩하는 영역에 레이저를 조사하여 단락시키는 단계를 포함하는 액정 표시 장치의 리페어 방법.
KR1020180098543A 2018-08-23 2018-08-23 액정 표시 장치 및 그 리페어 방법 KR20200023562A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180098543A KR20200023562A (ko) 2018-08-23 2018-08-23 액정 표시 장치 및 그 리페어 방법
US16/368,858 US11067859B2 (en) 2018-08-23 2019-03-29 Liquid crystal display device and repairing method thereof
CN201910692923.0A CN110858044A (zh) 2018-08-23 2019-07-30 液晶显示装置
KR1020240005022A KR102689092B1 (ko) 2018-08-23 2024-01-11 액정 표시 장치 및 그 리페어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180098543A KR20200023562A (ko) 2018-08-23 2018-08-23 액정 표시 장치 및 그 리페어 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240005022A Division KR102689092B1 (ko) 2018-08-23 2024-01-11 액정 표시 장치 및 그 리페어 방법

Publications (1)

Publication Number Publication Date
KR20200023562A true KR20200023562A (ko) 2020-03-05

Family

ID=69586057

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180098543A KR20200023562A (ko) 2018-08-23 2018-08-23 액정 표시 장치 및 그 리페어 방법
KR1020240005022A KR102689092B1 (ko) 2018-08-23 2024-01-11 액정 표시 장치 및 그 리페어 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240005022A KR102689092B1 (ko) 2018-08-23 2024-01-11 액정 표시 장치 및 그 리페어 방법

Country Status (3)

Country Link
US (1) US11067859B2 (ko)
KR (2) KR20200023562A (ko)
CN (1) CN110858044A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020166001A (ja) * 2019-03-28 2020-10-08 パナソニック液晶ディスプレイ株式会社 表示装置
CN111308807A (zh) * 2020-04-01 2020-06-19 深圳市华星光电半导体显示技术有限公司 液晶显示面板
KR20210129791A (ko) * 2020-04-20 2021-10-29 삼성디스플레이 주식회사 표시 장치
KR20210158438A (ko) * 2020-06-23 2021-12-31 삼성디스플레이 주식회사 표시 장치 및 이의 수리 방법
CN115268154A (zh) * 2021-04-29 2022-11-01 北京京东方显示技术有限公司 一种阵列基板及显示面板
CN114779545B (zh) * 2022-04-02 2023-10-17 Tcl华星光电技术有限公司 显示面板及其暗点修复方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
TWI229215B (en) * 1999-11-05 2005-03-11 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
KR100366770B1 (ko) * 2001-04-06 2003-01-06 삼성전자 주식회사 액정 표시 장치
KR100779013B1 (ko) 2002-12-30 2007-11-22 엘지.필립스 엘시디 주식회사 액정표시장치의 게이트 라인 오픈 리페어 방법
KR20060015207A (ko) 2004-08-13 2006-02-16 삼성전자주식회사 표시 패널용 기판, 액정 표시 장치 및 표시 패널의 불량제거 방법
KR101090253B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
KR101255327B1 (ko) * 2005-12-27 2013-04-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
KR20090005817A (ko) 2007-07-10 2009-01-14 삼성전자주식회사 표시기판 및 이를 갖는 표시패널
KR100909959B1 (ko) 2008-01-28 2009-07-30 참앤씨(주) Ｌｃｄ 패널 리페어 장치 및 방법
KR102198795B1 (ko) 2014-11-19 2021-01-06 엘지디스플레이 주식회사 리페어 구조를 갖는 표시장치
KR102322240B1 (ko) * 2015-04-28 2021-11-08 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 리페어 방법
KR102392672B1 (ko) * 2015-04-29 2022-04-29 삼성디스플레이 주식회사 액정 표시 장치
KR102383446B1 (ko) * 2015-05-13 2022-04-07 삼성디스플레이 주식회사 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR102493218B1 (ko) * 2016-04-04 2023-01-30 삼성디스플레이 주식회사 액정 표시 장치
KR102639294B1 (ko) * 2016-08-18 2024-02-21 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20240010744A (ko) 2024-01-24
US20200064663A1 (en) 2020-02-27
CN110858044A (zh) 2020-03-03
KR102689092B1 (ko) 2024-07-25
US11067859B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
KR102689092B1 (ko) 액정 표시 장치 및 그 리페어 방법
CN107272272B (zh) 液晶显示装置
US9500917B2 (en) Liquid crystal display
US9857641B2 (en) Liquid crystal display
KR101319595B1 (ko) 액정 표시 장치
KR101471547B1 (ko) 액정 표시 장치
US9841646B2 (en) Liquid crystal display
EP2846185A1 (en) FFS-type active-matrix LCD
KR102650551B1 (ko) 표시 장치
KR20090102147A (ko) 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
CN110967882B (zh) 显示设备
US20090279010A1 (en) Liquid crystal display
US9885915B2 (en) Liquid crystal display
US9846331B2 (en) Liquid crystal display
US9846337B2 (en) Liquid crystal display
KR101435133B1 (ko) 액정 표시 장치
US10775676B2 (en) Display device
KR102567714B1 (ko) 표시 장치
KR20080010645A (ko) 액정 표시 장치
KR20080090649A (ko) 액정표시장치
KR20070097266A (ko) 액정 표시 장치
KR20090084176A (ko) 액정표시장치
KR20170005335A (ko) 액정 표시 장치
KR20200128310A (ko) 액정 표시 장치 및 그 제조 방법
KR101502358B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment