JPS6290692A - カラ−デイスプレイ装置 - Google Patents
カラ−デイスプレイ装置Info
- Publication number
- JPS6290692A JPS6290692A JP60232018A JP23201885A JPS6290692A JP S6290692 A JPS6290692 A JP S6290692A JP 60232018 A JP60232018 A JP 60232018A JP 23201885 A JP23201885 A JP 23201885A JP S6290692 A JPS6290692 A JP S6290692A
- Authority
- JP
- Japan
- Prior art keywords
- color
- vertical
- signal
- supplied
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば液晶表示素子を用いてカラー画像の表
示を行うためのカラーディスプレイ装置に関する。
示を行うためのカラーディスプレイ装置に関する。
本発明はカラーディスプレイ装置に関し、画素電極及び
色フィルタをデルタ配置で設けると共に、垂直信号線を
ジグザグに設け、このジグザグのそれぞれ外側の画素電
極に接続することにより、角垂直信号線に関連する色フ
ィルタを単色にして色信号の切換えによる色飽和度の劣
化を防止できるようにしたものである。
色フィルタをデルタ配置で設けると共に、垂直信号線を
ジグザグに設け、このジグザグのそれぞれ外側の画素電
極に接続することにより、角垂直信号線に関連する色フ
ィルタを単色にして色信号の切換えによる色飽和度の劣
化を防止できるようにしたものである。
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
れている。
第７図において、（１）はテレビの映像信号が供給され
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１．Ｍ２ ・・・Ｍｓ＋を通じて垂直（Ｙ軸）方向の
ラインＬＬ、Ｌ２ ・・・Ｌｌｌに供給される。なお
ｍは水平（Ｘ軸）方向の画素数に相当する数である。さ
らにｍ段のシフトレジスタ（２）が設けられ、このシフ
トレジスタ（２）に水平周波数のｍ倍のクロック信号Φ
１１４１ Φ２Ｎが供給され、このシフトレジスタ（２
）の各出力端子からのクロック信号φＩＩ４．Φ２Ｈに
よって順次走査される駆動パルス信号φ）１．φＶ２・
・・φに■がスイッチング素子Ｍ１〜Ｍｍの各制御端子
に供給される。なおシフトレジスタ（２）には低電位（
Ｖｓｓ）と高電位（Ｖｏｏ）が供給され、この２つの電
位の駆動パルスが形成される。
る入力端子で、この入力端子（１）からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍ１．Ｍ２ ・・・Ｍｓ＋を通じて垂直（Ｙ軸）方向の
ラインＬＬ、Ｌ２ ・・・Ｌｌｌに供給される。なお
ｍは水平（Ｘ軸）方向の画素数に相当する数である。さ
らにｍ段のシフトレジスタ（２）が設けられ、このシフ
トレジスタ（２）に水平周波数のｍ倍のクロック信号Φ
１１４１ Φ２Ｎが供給され、このシフトレジスタ（２
）の各出力端子からのクロック信号φＩＩ４．Φ２Ｈに
よって順次走査される駆動パルス信号φ）１．φＶ２・
・・φに■がスイッチング素子Ｍ１〜Ｍｍの各制御端子
に供給される。なおシフトレジスタ（２）には低電位（
Ｖｓｓ）と高電位（Ｖｏｏ）が供給され、この２つの電
位の駆動パルスが形成される。
また各ラインＬ１〜Ｌ１１にそれぞれ例えばＮチャンネ
ルＦＥＴからなるスイッチング素子Ｍ１１゜Ｍｌｌ・
・ ・Ｍｎ１． Ｍ１２． Ｍ２２・ ・ ・Ｍｎ２．
１ ・ ・Ｍ １ｍ、 Ｍ Ｂ＋・・・Ｍｎｍの一端が
接続される。なおｎは水平走査線数に相当する数である
。このスイッチング素子ＭＬＬ〜Ｍｎａ＋の他端がそれ
ぞれ液晶セルＣ１ｓ ＋ Ｃ２１・・・Ｃｎｍを通じて
ターゲット端子（３）に接続される。
ルＦＥＴからなるスイッチング素子Ｍ１１゜Ｍｌｌ・
・ ・Ｍｎ１． Ｍ１２． Ｍ２２・ ・ ・Ｍｎ２．
１ ・ ・Ｍ １ｍ、 Ｍ Ｂ＋・・・Ｍｎｍの一端が
接続される。なおｎは水平走査線数に相当する数である
。このスイッチング素子ＭＬＬ〜Ｍｎａ＋の他端がそれ
ぞれ液晶セルＣ１ｓ ＋ Ｃ２１・・・Ｃｎｍを通じて
ターゲット端子（３）に接続される。
さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号φｉＶ
＋ Φ２ｖが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号ΦＩＶ＋ Φ２Ｖによって
順次走査される駆動パルス信号φＶｉ＋ φＶ２・・
・φｖｎが、水平（Ｘ軸）方向のゲート線Ｇｓ、Ｇ２・
・・Ｇｎを通じてスイッチング素子Ｍ１１〜Ｍｎａ＋の
Ｘ軸方向の各列（Ｍｚｔ〜Ｍｔ＋＊）＋ （Ｍ２ｔ＝
Ｍ２ｍ）・・・ （Ｍｎｔ〜Ｍｎｍ）ごとの制御端子に
それぞれ供給される。なお、シフトレジスタ（４）にも
シフトレジスタ（２）と同様にｖｓｓとｖａｎが供給さ
れる。
フトレジスタ（４）に水平周波数のクロック信号φｉＶ
＋ Φ２ｖが供給され、このシフトレジスタ（４）の各
出力端子からのクロック信号ΦＩＶ＋ Φ２Ｖによって
順次走査される駆動パルス信号φＶｉ＋ φＶ２・・
・φｖｎが、水平（Ｘ軸）方向のゲート線Ｇｓ、Ｇ２・
・・Ｇｎを通じてスイッチング素子Ｍ１１〜Ｍｎａ＋の
Ｘ軸方向の各列（Ｍｚｔ〜Ｍｔ＋＊）＋ （Ｍ２ｔ＝
Ｍ２ｍ）・・・ （Ｍｎｔ〜Ｍｎｍ）ごとの制御端子に
それぞれ供給される。なお、シフトレジスタ（４）にも
シフトレジスタ（２）と同様にｖｓｓとｖａｎが供給さ
れる。
すなわちこの回路において、シフトレジスタ（２）。
（４１には第８図Ａ、Ｂに示すような′クロック信号Φ
ＩＮ＋ Φ２Ｎ、ΦｉＶ、Φ２ｖが供給される。そして
シフトレジスタ（２）からは第８図Ｃに示すように各画
素期間ごとにφＨ１〜φＨ１１が出力され、ジフトレジ
スタ（４）からは第８図りに示すように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第８図已に示すような信号が供給される。
ＩＮ＋ Φ２Ｎ、ΦｉＶ、Φ２ｖが供給される。そして
シフトレジスタ（２）からは第８図Ｃに示すように各画
素期間ごとにφＨ１〜φＨ１１が出力され、ジフトレジ
スタ（４）からは第８図りに示すように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第８図已に示すような信号が供給される。
そしてφＶ１＋ φＶ１が出力されているときは、ス
イッチング素子Ｍ１とＭｌｌ・〜Ｍ１−がオンされ、入
力端子（１）→Ｍ１−Ｌｘ→Ｍ１１→Ｃｏ→ターゲット
端子（３）の電流路が形成されて液晶セルＣ１１に入力
端子（１）に供給された信号とターゲット端子（３）と
の電位差が供給される。このためこのセルＣＩＬの容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電＠量に対応して液晶
の光透過率が変化される。これと同様のことがセル０１
２〜Ｃｎｍについて順次行われ、さらに次のフィールド
の信号が供給された時点で各セルＣｔＺ〜Ｃｎｎ＋の電
荷量が書き換えられる。
イッチング素子Ｍ１とＭｌｌ・〜Ｍ１−がオンされ、入
力端子（１）→Ｍ１−Ｌｘ→Ｍ１１→Ｃｏ→ターゲット
端子（３）の電流路が形成されて液晶セルＣ１１に入力
端子（１）に供給された信号とターゲット端子（３）と
の電位差が供給される。このためこのセルＣＩＬの容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電＠量に対応して液晶
の光透過率が変化される。これと同様のことがセル０１
２〜Ｃｎｍについて順次行われ、さらに次のフィールド
の信号が供給された時点で各セルＣｔＺ〜Ｃｎｎ＋の電
荷量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃ１１〜Ｃｎｍの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。
Ｃ１１〜Ｃｎｍの光透過率が変化され、これが順次繰り
返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を長くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、１フイールドまたは１フレ
ームごとに映像信号を反転させた信号を入力端子（１）
に供給する。すなわち入力端子（１）には第８図Ｅに示
すように１フイールドまたは１フレームごとに反転され
た信号が供給される。
、寿命を長くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、１フイールドまたは１フレ
ームごとに映像信号を反転させた信号を入力端子（１）
に供給する。すなわち入力端子（１）には第８図Ｅに示
すように１フイールドまたは１フレームごとに反転され
た信号が供給される。
ところで上述の装置において、各液晶セルＣごとに異な
る色の色フィルタを配置し、入力端子（１）に供給され
る映像信号をそれぞれ対応する色信号とすることにより
、表示をカラー化することができる。その場合に各液晶
セルＣの画素電極Ｐは、従来は図中に破線で示すように
、垂直、水平方向にそれぞれ整列して配置されていた。
る色の色フィルタを配置し、入力端子（１）に供給され
る映像信号をそれぞれ対応する色信号とすることにより
、表示をカラー化することができる。その場合に各液晶
セルＣの画素電極Ｐは、従来は図中に破線で示すように
、垂直、水平方向にそれぞれ整列して配置されていた。
そこでこのように整列された画素（電極Ｐ）に対して色
フィルタを配置する方法としては、第９図に糸すような
いわゆるストライプ型が多く用いられていた（例えば特
開昭５４−８４９９７号公報）。なお図中のＲは赤の色
フィルタ、ｑは緑の色フィル夕、Ｂは青の色フィルタを
示す。
フィルタを配置する方法としては、第９図に糸すような
いわゆるストライプ型が多く用いられていた（例えば特
開昭５４−８４９９７号公報）。なお図中のＲは赤の色
フィルタ、ｑは緑の色フィル夕、Ｂは青の色フィルタを
示す。
しかしながらこのようなストライプ型の色フィルタの場
合には、水平方向の解像度が単色に比べて１／３になっ
てしまい、画質が極めて劣化してしまう。
合には、水平方向の解像度が単色に比べて１／３になっ
てしまい、画質が極めて劣化してしまう。
これに対して第１０図に示すようないわゆるモザイク型
の色フィルタも提案されている。この場合に水平の解像
度はストライプ型に比べて向上されるが、図からも明ら
かなように同色の色フィルタが斜めに配列されるために
、画面にビート妨害のような斜めの色すじが現われ、こ
れによって画質が極めて劣化していた。
の色フィルタも提案されている。この場合に水平の解像
度はストライプ型に比べて向上されるが、図からも明ら
かなように同色の色フィルタが斜めに配列されるために
、画面にビート妨害のような斜めの色すじが現われ、こ
れによって画質が極めて劣化していた。
従来の装置は上述のように構成されていた。このため従
来の装置では、水平の解像度の低下や、斜めの色すじが
発生するなど、画質が極めて劣化されてしまう問題点が
あった。
来の装置では、水平の解像度の低下や、斜めの色すじが
発生するなど、画質が極めて劣化されてしまう問題点が
あった。
本発明は、垂直方向に平行に配設された複数の第１の信
号線ＬＬ、Ｌ２ ・・・ＬＩｍと、水平方向に平行に配
設された複数の第２の信号線Ｇ １＋ Ｇ ２・・・Ｏ
ｎとが設けられ、これらの第１．第２の信号線の各交点
にそれぞれ選択素子Ｍｕ、Ｍ１２・・・Ｍｎｍを介して
画素電極ＰＬ１．ＰＬ２・・・ＰｎｌＩ＋が設けられて
なるカラーディスプレイ装置において、上記画素電極が
、上記垂直方向の１つおきに上記水平方向に１／２画素
ピッチ分ずらされて形成され、上記垂直信号線が上記画
素電極の境界に沿ってジグザグに設けられると共に、そ
のジグザグの外側の上記画素電極に対して上記選択素子
を介して接続が行われ、上記画素電極に関連して色フィ
ルタＲ，Ｇ、Ｂが上記垂直方向の１つおきに上記水平方
向に縦ストライプの位置から３／２画素ピッチ分ずらさ
れて設けられ、上記垂直信号線が３本ごとに互いに接続
されて３系統（入力端子（ＩＲ） （ＩＧ） （Ｉ
Ｂ） ）とされ、この３系統に３原色の入力信号ＳＲ＋
Ｓａ ＋ Ｓｓがそれぞれ供給されるようにした
ことを特徴とするカラーディスプレイ装置である。
号線ＬＬ、Ｌ２ ・・・ＬＩｍと、水平方向に平行に配
設された複数の第２の信号線Ｇ １＋ Ｇ ２・・・Ｏ
ｎとが設けられ、これらの第１．第２の信号線の各交点
にそれぞれ選択素子Ｍｕ、Ｍ１２・・・Ｍｎｍを介して
画素電極ＰＬ１．ＰＬ２・・・ＰｎｌＩ＋が設けられて
なるカラーディスプレイ装置において、上記画素電極が
、上記垂直方向の１つおきに上記水平方向に１／２画素
ピッチ分ずらされて形成され、上記垂直信号線が上記画
素電極の境界に沿ってジグザグに設けられると共に、そ
のジグザグの外側の上記画素電極に対して上記選択素子
を介して接続が行われ、上記画素電極に関連して色フィ
ルタＲ，Ｇ、Ｂが上記垂直方向の１つおきに上記水平方
向に縦ストライプの位置から３／２画素ピッチ分ずらさ
れて設けられ、上記垂直信号線が３本ごとに互いに接続
されて３系統（入力端子（ＩＲ） （ＩＧ） （Ｉ
Ｂ） ）とされ、この３系統に３原色の入力信号ＳＲ＋
Ｓａ ＋ Ｓｓがそれぞれ供給されるようにした
ことを特徴とするカラーディスプレイ装置である。
この装置によれば、画素電極及び色フィルタがいわゆる
デルタ配置になるので、モザイク型の色フィルタを設け
ても斜めの色すじを生じることがなく、また各垂直信号
線には単色の入力信号を供給できるので、構成が簡単に
なると共に混色による色飽和度の劣化のおそれがなく、
極めて良好な画質を得ることができる。
デルタ配置になるので、モザイク型の色フィルタを設け
ても斜めの色すじを生じることがなく、また各垂直信号
線には単色の入力信号を供給できるので、構成が簡単に
なると共に混色による色飽和度の劣化のおそれがなく、
極めて良好な画質を得ることができる。
ところで本願出願人は、先に画素電極及び色フィルタを
デルタ配置にするための以下のような装置を提案（特願
昭５９−２６４２４２号）した。
デルタ配置にするための以下のような装置を提案（特願
昭５９−２６４２４２号）した。
すなわち第４図において、スイッチング素子Ｍ１１１
Ｍ１２・・・Ｍｎｍが垂直方向の１つおきにラインＬ１
〜Ｌｍに対して逆向きに設けられて、それぞれの画素電
極Ｐｔｔ＋Ｐｓ２・・・Ｐｎａ＋の位置が水平方向に１
／２画素ピッチ分ずらされて形成される。なお第５図は
具体的な素子の配置を示し、図においてラインＬにスイ
ッチング素子Ｍの一端が接続され、この素子Ｍの他端が
画素電極Ｐに接続されると共に、素子Ｍの中央にゲート
線Ｇの延長部が設けられる。このようにして画素電極Ｐ
１１゜ＰＬ２・・・Ｐｎ＋ｗの位置を１／２画素ピッチ
分ずらせることができる。
Ｍ１２・・・Ｍｎｍが垂直方向の１つおきにラインＬ１
〜Ｌｍに対して逆向きに設けられて、それぞれの画素電
極Ｐｔｔ＋Ｐｓ２・・・Ｐｎａ＋の位置が水平方向に１
／２画素ピッチ分ずらされて形成される。なお第５図は
具体的な素子の配置を示し、図においてラインＬにスイ
ッチング素子Ｍの一端が接続され、この素子Ｍの他端が
画素電極Ｐに接続されると共に、素子Ｍの中央にゲート
線Ｇの延長部が設けられる。このようにして画素電極Ｐ
１１゜ＰＬ２・・・Ｐｎ＋ｗの位置を１／２画素ピッチ
分ずらせることができる。
さらにこの画素電極Ｐｉｉ〜Ｐｎｍに対して、三原色フ
ィルタが、図示のように垂直方向の１つおきに水平方向
に縦ストライプの位置から３／２画素ピッチ分ずらされ
て設けられる。なお図中のＲは赤の色フィルタ、Ｇは縁
の色フィルタ、Ｂは青の色フィルタである。
ィルタが、図示のように垂直方向の１つおきに水平方向
に縦ストライプの位置から３／２画素ピッチ分ずらされ
て設けられる。なお図中のＲは赤の色フィルタ、Ｇは縁
の色フィルタ、Ｂは青の色フィルタである。
また入力端子（１）からの映像信号が駆動パルスφＨ１
＋ φＨ２・・・のクロック周期（画素クロック周期
）の１７２の遅延時間の遅延回路（Ｉｆ）に供給され、
この遅延回路（１１）からの信号と入力端子（１）から
の信号とが信号Φ２ｖによって駆動されるスイッチ（１
２）にて垂直方向の１つおきに交互にスイッチング素子
Ｍ ！ ＝ Ｍ ｍに供給される。なお図の例でサフィ
ックスが奇数の水平走査線の駆動時に入力端子（１）か
らの信号が供給され、偶数の水平走査線の駆動時に遅延
回路（１１）からの信号が供給される。
＋ φＨ２・・・のクロック周期（画素クロック周期
）の１７２の遅延時間の遅延回路（Ｉｆ）に供給され、
この遅延回路（１１）からの信号と入力端子（１）から
の信号とが信号Φ２ｖによって駆動されるスイッチ（１
２）にて垂直方向の１つおきに交互にスイッチング素子
Ｍ ！ ＝ Ｍ ｍに供給される。なお図の例でサフィ
ックスが奇数の水平走査線の駆動時に入力端子（１）か
らの信号が供給され、偶数の水平走査線の駆動時に遅延
回路（１１）からの信号が供給される。
このようにしてカラー画像の表示が行われるわけである
が、上述の装置によれば表示画素電極Ｐの位置が垂直方
向の１つおきにずらされ、図示のヨウに三原色フィルタ
が配置されることによって、色パターンがその色に関し
ても左右、上下対称になるので、画像として非常に見易
いカラー画像かえられる。また入力信号に水平クロック
の１／２の遅延が持たされることによって、水平画素の
１７２の点で新たな信号による補間が行われることにな
り、これによって水平解像度が向上する。すなわち例え
ば緑の画像について解像度チャートが第６図Ａに示すよ
うになり、従来の縦ストライプフィルタの場合のＢより
も解像度が向上している。
が、上述の装置によれば表示画素電極Ｐの位置が垂直方
向の１つおきにずらされ、図示のヨウに三原色フィルタ
が配置されることによって、色パターンがその色に関し
ても左右、上下対称になるので、画像として非常に見易
いカラー画像かえられる。また入力信号に水平クロック
の１／２の遅延が持たされることによって、水平画素の
１７２の点で新たな信号による補間が行われることにな
り、これによって水平解像度が向上する。すなわち例え
ば緑の画像について解像度チャートが第６図Ａに示すよ
うになり、従来の縦ストライプフィルタの場合のＢより
も解像度が向上している。
なお人間の目の解像度に対する感度は、斜めより上下、
左右が大であるので、上述の場合の見掛は上の解像度が
極めて向上する。
左右が大であるので、上述の場合の見掛は上の解像度が
極めて向上する。
なお上述の装置で遅延回路（１１）はアナログの遅延線
を用いるか、サンプルホールド回路を用いてもよい。
を用いるか、サンプルホールド回路を用いてもよい。
ところが上述の装置において、各垂直信号線には、それ
ぞれ赤と緑、緑と青、青と赤の色フィルタの設けられた
画素電極が接続されている。従って各垂直信号線にはそ
れぞれ上述の２色の入力信号が水平期間ごとに交互に供
給されることになる。
ぞれ赤と緑、緑と青、青と赤の色フィルタの設けられた
画素電極が接続されている。従って各垂直信号線にはそ
れぞれ上述の２色の入力信号が水平期間ごとに交互に供
給されることになる。
一方各垂直信号線は入力信号を短時間で画素電極に伝達
するために、抵抗値の低い例えばアルミニュームの配線
が用いられる。このためこのアルミニューム配線に浮遊
容！（寄生容量）が発生し、上述のように水平期間ごと
に信号を切換えた場合に前回の信号がこの容量成分に残
留して混色による色飽和度の劣化を生じるおそれがあっ
た。
するために、抵抗値の低い例えばアルミニュームの配線
が用いられる。このためこのアルミニューム配線に浮遊
容！（寄生容量）が発生し、上述のように水平期間ごと
に信号を切換えた場合に前回の信号がこの容量成分に残
留して混色による色飽和度の劣化を生じるおそれがあっ
た。
ところで上述したように垂直信号線をアルミニューム配
線で形成した場合に、アルミニューム配線は不透明であ
るので、上述の配線図のようにこれをｉｌ素電極に重ね
て配設することはできず、実際は例えば上述の構成図中
に斜線を付して示すように画素電極の境界に沿ってジグ
ザグに設けることになる。そこでこの構成図を詳細に検
討すると、各垂直信号線のそれぞれ上述の赤と縁、緑と
青、青と赤のｉｉｌ素電極の設けられる反対の側には、
それぞれ青、赤、緑のみの画素電極が設けられている６
ホーはこの点に着目したもやである。
線で形成した場合に、アルミニューム配線は不透明であ
るので、上述の配線図のようにこれをｉｌ素電極に重ね
て配設することはできず、実際は例えば上述の構成図中
に斜線を付して示すように画素電極の境界に沿ってジグ
ザグに設けることになる。そこでこの構成図を詳細に検
討すると、各垂直信号線のそれぞれ上述の赤と縁、緑と
青、青と赤のｉｉｌ素電極の設けられる反対の側には、
それぞれ青、赤、緑のみの画素電極が設けられている６
ホーはこの点に着目したもやである。
すなわち第１図は配線図、第２図は具体的な素子の配置
を示す構成図であって、これらの図において各垂直信号
線Ｌ１〜Ｌｌｌがジグザグに形成されると共に、それぞ
れそのジグザグの外側の画素電極ｐｕ〜Ｐｎ−に対して
スイッチング素子Ｍ１１〜Ｍｎｍを介して接続が行われ
る。
を示す構成図であって、これらの図において各垂直信号
線Ｌ１〜Ｌｌｌがジグザグに形成されると共に、それぞ
れそのジグザグの外側の画素電極ｐｕ〜Ｐｎ−に対して
スイッチング素子Ｍ１１〜Ｍｎｍを介して接続が行われ
る。
さらに各垂直信号線Ｌ１〜Ｌｍが３本ごとに互いに接続
されて３系統とされる。
されて３系統とされる。
これによって各垂直信号線し１〜ＬＩ１１には赤、緑、
青のそれぞれ単一の色の画素電極のみが接続され、さら
にこれらの垂直信号線Ｌ１〜Ｌｍを３本ごとに３系統に
集約したことによって、各系統には赤、緑、青のそれぞ
れ単色の入力信号が供給されることになる。
青のそれぞれ単一の色の画素電極のみが接続され、さら
にこれらの垂直信号線Ｌ１〜Ｌｍを３本ごとに３系統に
集約したことによって、各系統には赤、緑、青のそれぞ
れ単色の入力信号が供給されることになる。
従って各垂直信号線Ｌ１〜Ｌｍには単色の入力信号のみ
が供給されることになり、残留信号によって混色が生じ
るおそれがなく、それによって色飽和度が劣化すること
もない。すなわち信号の残留は生じるが、単色の信号の
隣接画素間の相関性は極めて高いので、問題を生じるこ
とはなく、極めて良好な画質を得ることができる。
が供給されることになり、残留信号によって混色が生じ
るおそれがなく、それによって色飽和度が劣化すること
もない。すなわち信号の残留は生じるが、単色の信号の
隣接画素間の相関性は極めて高いので、問題を生じるこ
とはなく、極めて良好な画質を得ることができる。
また各水平期間ごとに垂直信号線の容量Ｃｖを駆動する
電力Ｐは、 Ｐ＝Ｃｖ （Ｖｎｕ Ｖｒｎ＋ｔ）Ｈ）２ｆＨ但し
Ｖ ｎ）ｌ ＊ Ｖ （ｎ ４１） Ｈは信号電位とな
るが、ここで単色の信号では相関性が極めて高く、Ｖｎ
ＨαＶ（ｒ＋＋ｎｏとなるので、上述の電力Ｐは極めて
小さくな、乙。これによって水平スイッチング素子Ｍ１
〜ＭＲＩのＷ＠を小さくでき、装置の信頼性が向上する
と共に、チップ面積の縮小、製造コストの低減を計るこ
とができる。また全体の消費電力も小さくできる。
電力Ｐは、 Ｐ＝Ｃｖ （Ｖｎｕ Ｖｒｎ＋ｔ）Ｈ）２ｆＨ但し
Ｖ ｎ）ｌ ＊ Ｖ （ｎ ４１） Ｈは信号電位とな
るが、ここで単色の信号では相関性が極めて高く、Ｖｎ
ＨαＶ（ｒ＋＋ｎｏとなるので、上述の電力Ｐは極めて
小さくな、乙。これによって水平スイッチング素子Ｍ１
〜ＭＲＩのＷ＠を小さくでき、装置の信頼性が向上する
と共に、チップ面積の縮小、製造コストの低減を計るこ
とができる。また全体の消費電力も小さくできる。
なお同じ垂直信号線りに接続される画素電極Ｐの位置が
水平走査線ごとに水平方向にずれているが、これは上述
の先行技術の場合と同様に各入力端子（ＩＲ） （Ｉ
Ｇ） （ＩＢ）からの系の入力部に遅延回路（ＩＩＲ
） （ＩＩＧ ） （ＩＩＢ ）とスイッチ（１，
２Ｒ）（１２Ｇ） （１２Ｂ）を設けて調整すること
ができる。
水平走査線ごとに水平方向にずれているが、これは上述
の先行技術の場合と同様に各入力端子（ＩＲ） （Ｉ
Ｇ） （ＩＢ）からの系の入力部に遅延回路（ＩＩＲ
） （ＩＩＧ ） （ＩＩＢ ）とスイッチ（１，
２Ｒ）（１２Ｇ） （１２Ｂ）を設けて調整すること
ができる。
ただしこの場合の遅延回路（ＩＩＲ） （ＩＩＧ ）
（ＩＩＢ ）の遅延量は３／２画素クロック周期で
ある。
（ＩＩＢ ）の遅延量は３／２画素クロック周期で
ある。
あるいは第３図に示すように、水平走査線ごとに水平ス
イッチング信号φ）１１＋ φＨ２＋ φＨ３・・
・の位相をシフ１−するようにしても同様の調整を行う
ことができる。
イッチング信号φ）１１＋ φＨ２＋ φＨ３・・
・の位相をシフ１−するようにしても同様の調整を行う
ことができる。
なおこの装置は、ポリシリコン、アモルファスシリコン
、ＣｄＳｅ等のＴＦＴを用いた装置に通用できる。また
ＭＯ３素子にも通用できる。
、ＣｄＳｅ等のＴＦＴを用いた装置に通用できる。また
ＭＯ３素子にも通用できる。
さらに液晶に限らすＥＬ、ＥＣＤ等の表示素子を用いた
装置にも採用可能である。
装置にも採用可能である。
本発明によれば、画素電極及び色フィルタがいわゆるデ
ルタ配置になるので、モザイク型の色フィルタを設けて
も斜めの色すじを生じることがなく、また各垂直信号線
には単色の入力信号を供給できるので、構成が簡単にな
ると共に混色による色飽和度の劣化のおそれがなく、極
めて良好な肉質を得ることができるようになった。
ルタ配置になるので、モザイク型の色フィルタを設けて
も斜めの色すじを生じることがなく、また各垂直信号線
には単色の入力信号を供給できるので、構成が簡単にな
ると共に混色による色飽和度の劣化のおそれがなく、極
めて良好な肉質を得ることができるようになった。
第１図は本発明の一例の配線図、第２図〜第６図はその
説明のための図、第７図〜第１０図は従来の装置の説明
のための図である。 （ＩＲ） （ＩＧ） （ＩＢ）は入力端子、Ｌ１〜
Ｌｍは垂直信号ライン、０１〜Ｇｎはゲート線、Ｍ１１
〜Ｍｎｍはスイッチング素子、Ｐｕ＝Ｐｎｍは画素電極
、Ｒは赤の色フィルタ、Ｇは緑の色フィルタ、Ｂは青の
色フィルタである。 ストライプ形色フィｒ（、り 第８図 第１０図 ｊＪＦ 第４図 第５図 第６図 七し棗主愛イｆｔめ配釆亀口
説明のための図、第７図〜第１０図は従来の装置の説明
のための図である。 （ＩＲ） （ＩＧ） （ＩＢ）は入力端子、Ｌ１〜
Ｌｍは垂直信号ライン、０１〜Ｇｎはゲート線、Ｍ１１
〜Ｍｎｍはスイッチング素子、Ｐｕ＝Ｐｎｍは画素電極
、Ｒは赤の色フィルタ、Ｇは緑の色フィルタ、Ｂは青の
色フィルタである。 ストライプ形色フィｒ（、り 第８図 第１０図 ｊＪＦ 第４図 第５図 第６図 七し棗主愛イｆｔめ配釆亀口
Claims (1)
- 【特許請求の範囲】 垂直方向に平行に配設された複数の第１の信号線と、水
平方向に平行に配設された複数の第２の信号線とが設け
られ、これらの第１、第２の信号線の各交点にそれぞれ
選択素子を介して画素電極が設けられてなるカラーディ
スプレイ装置において、 上記画素電極が、上記垂直方向の１つおきに上記水平方
向に１／２画素ピッチ分ずらされて形成され、 上記垂直信号線が上記画素電極の境界に沿ってジグザグ
に設けられると共に、そのジグザグの外側の上記画素電
極に対して上記選択素子を介して接続が行われ、 上記画素電極に関連して三原色フィルタが上記垂直方向
の１つおきに上記水平方向に縦ストライプの位置から３
／２画素ピッチ分ずらされて設けられ、 上記垂直信号線が３本ごとに互いに接続されて３系統と
され、この３系統に３原色の入力信号がそれぞれ供給さ
れるようにしたことを特徴とするカラーディスプレイ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232018A JPS6290692A (ja) | 1985-10-17 | 1985-10-17 | カラ−デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232018A JPS6290692A (ja) | 1985-10-17 | 1985-10-17 | カラ−デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6290692A true JPS6290692A (ja) | 1987-04-25 |
Family
ID=16932668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60232018A Pending JPS6290692A (ja) | 1985-10-17 | 1985-10-17 | カラ−デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6290692A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169433A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 液晶ディスプレイパネル |
| JPH01257897A (ja) * | 1987-06-18 | 1989-10-13 | Philips Gloeilampenfab:Nv | 表示装置 |
| JPH0227322A (ja) * | 1988-07-15 | 1990-01-30 | Sharp Corp | アクティブマトリクス基板 |
| US4996590A (en) * | 1988-08-11 | 1991-02-26 | Sanyo Electric Co., Ltd. | Circuitry for preventing doming phenomenon in a television receiver and a preventing method thereof |
| JPH1074069A (ja) * | 1997-07-25 | 1998-03-17 | Toshiba Corp | カラー液晶表示装置 |
| CN106932988A (zh) * | 2017-05-09 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种像素结构、液晶显示面板及液晶显示装置 |
-
1985
- 1985-10-17 JP JP60232018A patent/JPS6290692A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01257897A (ja) * | 1987-06-18 | 1989-10-13 | Philips Gloeilampenfab:Nv | 表示装置 |
| JPH01169433A (ja) * | 1987-12-25 | 1989-07-04 | Hitachi Ltd | 液晶ディスプレイパネル |
| JPH0227322A (ja) * | 1988-07-15 | 1990-01-30 | Sharp Corp | アクティブマトリクス基板 |
| US4996590A (en) * | 1988-08-11 | 1991-02-26 | Sanyo Electric Co., Ltd. | Circuitry for preventing doming phenomenon in a television receiver and a preventing method thereof |
| JPH1074069A (ja) * | 1997-07-25 | 1998-03-17 | Toshiba Corp | カラー液晶表示装置 |
| CN106932988A (zh) * | 2017-05-09 | 2017-07-07 | 京东方科技集团股份有限公司 | 一种像素结构、液晶显示面板及液晶显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579027A (en) | Method of driving image display apparatus | |
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| EP0637009A2 (en) | Driving method and apparatus for a colour active matrix LCD | |
| EP0158367A2 (en) | Color liquid-crystal display apparatus | |
| JPS62257290A (ja) | カラ−表示装置 | |
| JPH03185428A (ja) | 液晶表示装置 | |
| JPH02204718A (ja) | 液晶ディスプレイ装置 | |
| JPH06324649A (ja) | 固体表示装置 | |
| JPS6290692A (ja) | カラ−デイスプレイ装置 | |
| JPS6348077B2 (ja) | ||
| JPS61141492A (ja) | 液晶デイスプレイ装置 | |
| JPS6326084A (ja) | アクティブマトリクス型画像表示装置 | |
| JPH0744669B2 (ja) | 液晶表示装置 | |
| JP3243950B2 (ja) | 映像表示装置 | |
| JP3082227B2 (ja) | 液晶カラーディスプレイ装置 | |
| JP2681773B2 (ja) | カラー液晶表示装置 | |
| JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
| JP2530303B2 (ja) | デイスプレイ装置 | |
| JPH0664436B2 (ja) | 画像表示装置 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JPS61275825A (ja) | 液晶表示装置 | |
| JP2641778B2 (ja) | カラー液晶ディスプレイ装置 | |
| JPH04165331A (ja) | カラー液晶表示装置 | |
| JPH05257435A (ja) | 画像表示装置の駆動方法 | |
| JPH0239686A (ja) | 液晶ディスプレイ装置 |