JP2001183698A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】 【課題】ゲートラインの選択期間が短くても画素容量に
書込み電圧を十分に充電することができる、高精細化が
可能なアクティブマトリックス液晶表示素子を提供す
る。 【解決手段】各画素電極列ごとに２本ずつドレインライ
ン１１Ａ，１１Ｂを設け、各画素電極３ごとに一対ずつ
ＴＦＴ４Ａ，４Ｂを設けるとともに、前記一対のＴＦＴ
４Ａ，４Ｂのソース電極を、この一対のＴＦＴ４Ａ，４
Ｂが対応する同じ画素電極３に接続し、前記一対のＴＦ
Ｔ４Ａ，４Ｂのゲート電極をそれぞれ異なるゲートライ
ン１０につなぎ、前記一対のＴＦＴ４Ａ，４Ｂのうちの
一方のＴＦＴ４Ａのドレイン電極を前記２本のドレイン
ライン１１Ａ，１１Ｂの一方に接続し、他方のＴＦＴ４
Ｂのドレイン電極を前記２本のドレインライン１１Ａ，
１１Ｂの他方に接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タ（以下、ＴＦＴと記す）を能動素子とするアクティブ
マトリックス方式の液晶表示素子に関するものである。

【０００２】

【従来の技術】アクティブマトリックス方式の液晶表示
素子としては、一般に、ＴＦＴを能動素子とするものが
利用されている。

【０００３】前記ＴＦＴを能動素子とするアクティブマ
トリックス液晶表示素子は、液晶層を挟んで対向する一
対の基板のうち、一方の基板の内面に、行方向および列
方向にマトリックス状に配列する複数の画素電極と、前
記複数の画素電極にそれぞれ対応させて配置された複数
のＴＦＴと、各画素電極行にそれぞれ対応させて配線さ
れた複数のゲートラインと、各画素電極列にそれぞれ対
応させて配線された複数のドレインラインとが設けら
れ、他方の基板の内面に、前記複数の画素電極に対向す
る対向電極が設けられた構成のものであり、従来の液晶
表示素子では、前記ゲートラインが各画素電極行ごとに
１本ずつ配線され、前記ドレインラインが各画素電極行
ごとに１本ずつ配線されている。

【０００４】そして、前記複数の画素電極にそれぞれ対
応する複数のＴＦＴは、前記ゲートラインとドレインラ
インとの交差部の近傍に設けられており、そのソース電
極が対応する画素電極に接続され、ゲート電極が前記ゲ
ートラインにつながり、ドレイン電極が前記ドレインラ
インに接続されている。

【０００５】この液晶表示素子は、前記複数のゲートラ
インに、前記ＴＦＴをオンさせる電位になる期間を順次
ずらした波形のゲート信号を供給し、複数のドレインラ
インに、前記複数のゲートラインの選択期間（ゲート信
号の電位がＴＦＴオン電位になる期間）ごとに画像デー
タに応じて電位が変化する波形のデータ信号を供給する
ことにより表示駆動されるものであり、各ゲートライン
の選択期間ごとに、そのゲートラインが対応する行の画
素電極に前記ドレインラインからＴＦＴを介してデータ
信号が印加され、そのデータ信号の電位に応じた書込み
電圧が前記画素電極と対向電極とその間の液晶層とから
なる画素容量に充電されて、前記画素電極と対向電極と
が対向する画素領域への書込みが行なわれる。

【０００６】

【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリックス液晶表示素子は、各ゲートライン
の選択期間ごとに、そのゲートラインが対応する行の画
素電極にドレインラインからＴＦＴを介してデータ信号
を供給するものであるため、前記画素領域への書込みを
十分に行なうためには、各ゲートラインの選択期間を、
前記画素容量に前記書込み電圧を十分に充電できるよう
に設定する必要がある。

【０００７】そのため、従来のアクティブマトリックス
液晶表示素子は、その駆動デューティをあまり高くする
ことができず、したがって、画素数を多くして高精細化
をはかることが難しい。

【０００８】特に、強誘電性液晶または反強誘電性液晶
を用いた液晶表示素子は、一般に利用されているＴＮ
（ツイステッドネマティック）型のものに比べて、視野
角が広い反面、画素容量がＴＮ型液晶表示素子に比べて
かなり大きく（約２０倍）、各ゲートラインの選択期間
を長くとらなければならないため、高精細化がさらに難
しい。

【０００９】この発明は、ゲートラインの選択期間が短
くても画素容量に書込み電圧を十分に充電することがで
きる、高精細化が可能なアクティブマトリックス方式の
液晶表示素子を提供することを目的としたものである。

【００１０】

【課題を解決するための手段】この発明は、液晶層を挟
んで対向する一対の基板のうち、一方の基板の内面に、
行方向および列方向にマトリックス状に配列する複数の
画素電極と、前記複数の画素電極にそれぞれ対応させて
配置された複数のＴＦＴと、各画素電極行にそれぞれ対
応させて配線された複数のゲートラインと、各画素電極
列にそれぞれ対応させて配線された複数のドレインライ
ンとが設けられ、他方の基板の内面に、前記複数の画素
電極に対向する対向電極が設けられた液晶表示素子にお
いて、前記ドレインラインが各画素電極列ごとに２本ず
つ配線され、前記ＴＦＴが各画素電極ごとに一対ずつ設
けられるとともに、前記一対のＴＦＴのソース電極が、
この一対のＴＦＴが対応する同じ画素電極に接続され、
前記一対のＴＦＴのゲート電極がそれぞれ異なるゲート
ラインにつながり、前記一対のＴＦＴのうちの一方のＴ
ＦＴのドレイン電極が前記２本のドレインラインの一方
に接続され、他方のＴＦＴのドレイン電極が前記２本の
ドレインラインの他方に接続されていることを特徴とす
るものである。

【００１１】この発明の液晶表示素子は、各画素電極列
ごとに２本ずつドレインラインを設け、各画素電極ごと
に一対ずつＴＦＴを設けるとともに、前記一対のＴＦＴ
のソース電極を、この一対のＴＦＴが対応する同じ画素
電極に接続し、前記一対のＴＦＴのゲート電極をそれぞ
れ異なるゲートラインにつなぎ、前記一対のＴＦＴのう
ちの一方のＴＦＴのドレイン電極を前記２本のドレイン
ラインの一方に接続し、他方のＴＦＴのドレイン電極を
前記２本のドレインラインの他方に接続したものである
ため、各行の画素電極に対してそれぞれ、前記一対のＴ
ＦＴのうちの一方のＴＦＴに接続されたゲートラインの
選択期間に、前記２本のドレインラインの一方から前記
一方のＴＦＴを介して信号を印加し、他方のＴＦＴに接
続されたゲートラインの選択期間に、前記２本のドレイ
ンラインの他方から前記他方のＴＦＴを介して信号を印
加することができる。

【００１２】すなわち、この液晶表示素子は、全てのゲ
ートラインを順次選択する１フレーム期間内に、各行の
画素電極に対してそれぞれ、前記一対のＴＦＴのうちの
一方のＴＦＴに接続されたゲートラインの選択期間にお
ける前記２本のドレインラインの一方からの信号の印加
と、他方のＴＦＴに接続された他のゲートラインの選択
期間における前記２本のドレインラインの他方からの信
号の印加との２回の信号印加を行なうことができるよう
にしたものである。

【００１３】そのため、この液晶表示素子によれば、各
ゲートラインの選択期間が短くても、前記２回の信号印
加により、画素電極と対向電極とその間の液晶層とから
なる画素容量に書込み電圧を十分に充電することがで
き、したがって、高デューティで時分割駆動することが
できるため、画素電極の行数を多くし、高精細化を図る
ことができる。

【００１４】

【発明の実施の形態】この発明の液晶表示素子は、上記
のように、各画素電極列ごとに２本ずつドレインライン
を設け、各画素電極ごとに一対ずつＴＦＴを設けるとと
もに、前記一対のＴＦＴのソース電極を、この一対のＴ
ＦＴが対応する同じ画素電極に接続し、前記一対のＴＦ
Ｔのゲート電極をそれぞれ異なるゲートラインにつな
ぎ、前記一対のＴＦＴのうちの一方のＴＦＴのドレイン
電極を前記２本のドレインラインの一方に接続し、他方
のＴＦＴのドレイン電極を前記２本のドレインラインの
他方に接続することにより、ゲートラインの選択期間が
短くても画素容量にデータ信号の電位に応じた書込み電
圧を十分に充電できるようにし、高精細化を可能とした
ものである。

【００１５】この発明は、特に、強誘電性液晶または反
強誘電性液晶を用いた液晶表示素子に好適であり、この
発明によれば、強誘電性または反強誘電性液晶表示素子
の高精細化を図ることができる。

【００１６】この発明の液晶表示素子において、前記ゲ
ートラインは、各画素電極行ごとに１本ずつ配線し、同
じ画素電極に接続された一対のＴＦＴのうちの一方のＴ
ＦＴのゲート電極を、そのＴＦＴが接続された画素電極
の行に対応する自段ゲートラインにつながぎ、他方のＴ
ＦＴのゲート電極を、前記自段ゲートラインの直前の前
段ゲートラインにつなぐのが好ましく、このようにする
ことにより、ゲートライン数を必要最小限にし、複数の
ゲートラインにゲート信号を供給するゲートドライバの
構成を簡単にすることができる。

【００１７】また、この発明の液晶表示素子は、前記２
本のドレインラインのうち、前記自段ゲートラインにつ
ながる一方のＴＦＴに接続された一方のドレインライン
に、画像データに応じて電位が変化するデータ信号を供
給し、前記前段ゲートラインにつながる他方のＴＦＴが
接続された他方のドレインラインに、前記データ信号の
最高電位と最低電位との間の値の電位のプリチャージ信
号を供給することにより駆動しても、あるいは、前記２
本のドレインラインの両方に、画像データに応じて電位
が変化する同じデータ信号を供給することにより駆動し
てもよく、いずれの駆動によっても、上述した２回の信
号印加により、画素容量に書込み電圧を十分に充電する
ことができる。

【００１８】

【実施例】図１および図２はこの発明の一実施例を示し
ており、図１は、液晶表示素子の一方の基板に設けられ
た画素電極とＴＦＴとゲートラインおよびドレインライ
ンの等価回路的平面図、図２は、図１のII−II線に沿う
液晶表示素子の断面図である。

【００１９】この実施例の液晶表示素子は、反強誘電性
液晶を用いたアクティブマトリックス液晶表示素子であ
り、図1および図２に示すように、反強誘電性液晶層１
７を挟んで対向する前後一対の透明基板１，２のうち、
一方の基板、例えば図２において下側の後基板２の内面
に、行方向（図１において左右方向）および列方向（図
１において上下方向）にマトリックス状に配列する複数
の透明な画素電極３と、前記複数の画素電極３にそれぞ
れ対応させて一対ずつ配置された複数のＴＦＴ４Ａ，４
Ｂと、各画素電極行にそれぞれ対応させて配線された複
数のゲートライン１０と、各画素電極列にそれぞれ対応
させて２本ずつ配線された複数のドレインライン１１
Ａ，１１Ｂとが設けられている。

【００２０】前記複数の画素電極３にそれぞれ対応する
一対のＴＦＴ４Ａ，４Ｂは、いずれも、後基板２上に形
成されたゲート電極５と、このゲート電極５を覆って後
基板２のほぼ全面に形成されたゲート絶縁膜（透明膜）
６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対
向させて形成されたｉ型半導体膜７と、このｉ型半導体
膜７の両側部の上に図示しないｎ型半導体膜を介して形
成されたソース電極８およびドレイン電極９とからなっ
ており、その一方のＴＦＴ（以下、第１ＴＦＴという）
４Ａは、前記画素電極３の一側縁（図１において右側
縁）の外側の領域に設けられ、他方のＴＦＴ（以下、第
２ＴＦＴという）４Ｂは、前記画素電極３の他側縁（図
１において左側縁）の外側の領域に設けられている。

【００２１】前記一対のＴＦＴ４Ａ，４Ｂは、ソース電
極８の形成側とドレイン電極９の形成側とを互いに逆に
した形状に形成されており、それぞれのソース電極８
が、この一対のＴＦＴ４Ａ，４Ｂが対応する同じ画素電
極３に接続されている。

【００２２】また、前記ゲートライン１０は、各画素電
極行の下側の領域にそれぞれ１本ずつ配線されるととも
に、画面の最上部に対応する第１画素電極行（最初の画
素電極行）の上側の領域に、もう１本配線されており、
各行の画素電極３にそれぞれ対応する前記一対のＴＦＴ
４のうち、前記第１ＴＦＴ４Ａのゲート電極５は、その
ＴＦＴ４Ａが接続された画素電極３の行に対応する自段
ゲートライン（各画素電極行の下側のゲートライン）１
０につながり、第２ＴＦＴ４Ｂのゲート電極５は、前記
自段ゲートライン１０の直前の前段ゲートライン（各画
素電極行の上側のゲートライン）１０につながってい
る。

【００２３】なお、前記複数のゲートライン１０は、後
基板２上に、各行のＴＦＴ４のゲート電極５と一体に形
成され、その端子部（図示せず）を除いて前記ＴＦＴ４
のゲート絶縁膜６により覆われている。

【００２４】そして、前記複数の画素電極３は、前記ゲ
ート絶縁膜６の上に形成されており、その一側縁部の下
端付近に、前記一対のＴＦＴ４Ａ，４Ｂのうちの第１Ｔ
ＦＴ４Ａのソース電極８が接続され、他側縁部の上端付
近に第２ＴＦＴ４Ｂのソース電極８が接続されている。

【００２５】また、前記ゲート絶縁膜６の上には、前記
ＴＦＴ４Ａ，４Ｂを覆って、前記複数の画素電極３にそ
れぞれ対応する領域に開口を有する保護絶縁膜１２が設
けられており、この保護絶縁膜１２の上に、各画素電極
列にそれぞれ対応する２本ずつのドレインライン１１
Ａ，１１Ｂが配線されている。

【００２６】この２本ずつのドレインライン１１Ａ，１
１Ｂのうち、一方のドレインライン（以下、第１ドレイ
ンラインという）１１Ａは、各画素電極列の一側部の外
側の領域に、前記第１ＴＦＴ４Ａの外側を通るように配
線されており、前記保護絶縁膜１２に設けられたコンタ
クト孔において前記第１ＴＦＴ４Ａのドレイン電極９に
接続されている。

【００２７】また、他方のドレインライン（以下、第２
ドレインラインという）１１Ｂは、各画素電極列の他側
縁の外側の領域に、前記第２ＴＦＴ４Ｂの外側を通るよ
うに配線されており、前記保護絶縁膜１２に設けられた
コンタクト孔において前記第２ＴＦＴ４Ｂのドレイン電
極９に接続されている。

【００２８】なお、この実施例では、前記ドレインライ
ン１１Ａ，１１Ｂを前記保護絶縁膜１２の上に設けてい
るが、このドレインライン１１Ａ，１１Ｂは、前記ゲー
ト絶縁膜６の上に、ＴＦＴ４Ａ，４Ｂのドレイン電極９
と一体に形成してもよい。

【００２９】一方、他方の基板、つまり表示の観察側の
基板である前基板１の内面には、前記複数の画素電極３
に対向する一枚膜状の透明な対向電極１３が設けられる
とともに、前記複数の画素電極３と前記対向電極１３と
が互いに対向する複数の画素領域にそれぞれ対応する複
数の色、例えば赤、緑、青の３色のカラーフィルタ１４
Ｒ，１４Ｇ，１４Ｂが設けられている。

【００３０】なお、この実施例では、前記カラーフィル
タ１４Ｒ，１４Ｇ，１４Ｂを前基板２１の内面上に形成
し、これらのカラーフィルタ１４Ｒ，１４Ｇ，１４Ｂ上
に前記対向電極１３を形成している。

【００３１】さらに、前記一対の基板１，２の最も内面
にはそれぞれ、前記電極３，１３を覆って水平配向膜１
５，１６が設けられており、これらの配向膜１５，１６
は、互いにほぼ平行な方向、または若干斜めにずれた方
向に配向処理されている。

【００３２】そして、前記一対の基板１，２は、その周
縁部において、図示しない枠状シール材を介して接合さ
れており、これらの基板１，２間の前記シール材で囲ま
れた領域に反強誘電性液晶が充填され、反強誘電性液晶
層１７が形成されている。

【００３３】さらに、この液晶表示素子は、その前面
（前基板１の外面）と後面（後基板２の外面）とにそれ
ぞれ偏光板１８，１９を備えており、その一方の偏光
板、例えば後側偏光板１９は、その透過軸を、前記後基
板２の配向膜１４により規制される前記反強誘電性液晶
のスメクティック層構造の法線の方向とほぼ平行かまた
はほぼ直交する方向に向けて配置され、他方の偏光板で
ある前側偏光板１８は、その透過軸を、前記後側偏光板
１９の透過軸に対してほぼ直交する方向に向けて配置さ
れている。

【００３４】この液晶表示素子は、各画素電極列ごとに
第１ドレインライン１１Ａと第２ドレインライン１１Ｂ
とを設け、各画素電極３ごとに第１ＴＦＴ４Ａと第２Ｔ
ＦＴ４Ｂとを設けるとともに、この一対のＴＦＴ４Ａ，
４Ｂのソース電極８を、この一対のＴＦＴ４Ａ，４Ｂが
対応する同じ画素電極３に接続し、前記一対のＴＦＴ４
Ａ，４Ｂのゲート電極５をそれぞれ異なるゲートライン
１０につなぎ、前記一対のＴＦＴ４Ａ，４Ｂのうちの第
１ＴＦＴ４Ａのドレイン電極９を前記第１ドレインライ
ン１１Ａに接続し、第２ＴＦＴ４Ｂのドレイン電極９を
前記第２ドレインライン１１Ｂに接続したものであるた
め、各行の画素電極３に対してそれぞれ、前記一対のＴ
ＦＴ４Ａ，４Ｂのうちの第１ＴＦＴ４Ａに接続されたゲ
ートライン１０の選択期間に、前記第１ドレインライン
１１Ａから前記第１ＴＦＴ４Ａを介して信号を印加し、
第２ＴＦＴ４Ｂに接続されたゲートライン１１Ｂの選択
期間に、前記第２ドレインライン１１Ｂから前記第２Ｔ
ＦＴ４Ｂを介して信号を印加することができる。

【００３５】すなわち、この液晶表示素子は、全てのゲ
ートライン１０を順次選択する１フレーム期間内に、各
行の画素電極３に対してそれぞれ、前記一対のＴＦＴ４
Ａ，４Ｂのうちの第１ＴＦＴ４Ａに接続されたゲートラ
イン１０の選択期間における前記２本のドレインライン
１１Ａ，１１Ｂの一方からの信号の印加と、第２ＴＦＴ
４Ｂに接続された他のゲートライン１０の選択期間にお
ける前記２本のドレインライン１１Ａ，１１Ｂの他方１
１Ｂからの信号の印加との２回の信号印加を行なうこと
ができるようにしたものである。

【００３６】そのため、この液晶表示素子によれば、各
ゲートライン１０の選択期間が短くても、前記２回の信
号印加により、画素電極３と対向電極１３とその間の反
強誘電性液晶層１７とからなる画素容量に書込み電圧を
十分に充電することができる。

【００３７】すなわち、この実施例の液晶表示素子は、
反強誘電性液晶を用いたものであり、前記画素容量がＴ
Ｎ型の液晶表示素子に比べてかなり大きいが、１フレー
ム期間内に各行の画素電極３に対してそれぞれ２回の信
号印加を行なうことができるため、各ゲートライン１０
の選択期間が短くても、画素容量に書込み電圧を十分に
充電することができる。

【００３８】したがって、この液晶表示素子は、反強誘
電性液晶を用いたものであるが、高デューティで時分割
駆動することが可能であり、そのため、画素電極３の行
数を多くし、高精細化を図ることができる。

【００３９】また、上記実施例の液晶表示素子は、ゲー
トライン１０を、各画素電極行の下側の領域にそれぞれ
１本ずつ配線するとともに、画面の最上部に対応する第
１画素電極行の上側の領域にもう１本配線し、同じ画素
電極３に接続された一対のＴＦＴ４Ａ，４Ｂのうちの第
１ＴＦＴ４Ａのゲート電極５を、そのＴＦＴ４Ａが接続
された画素電極３の行に対応する自段ゲートライン１０
につながぎ、第２ＴＦＴ４Ｂのゲート電極５を、前記自
段ゲートライン１０の直前の前段ゲートライン１０につ
ないだものであるため、ゲートライン数を必要最小限
（画素電極３の行数＋１）にし、複数のゲートライン１
０にゲート信号を供給するゲートドライバの構成を簡単
にすることができる。

【００４０】この液晶表示素子の表示駆動について説明
すると、図３は前記液晶表示素子の第１の駆動方法を示
しており、図４は前記液晶表示素子の第２の駆動方法を
示している。

【００４１】なお、図３および図４において、Ｇ１，Ｇ
２，…Ｇｎ−１，Ｇｎはゲートライン番号であり、Ｇ１
番のゲートライン１０が、画面の最上部に対応する第１
画素電極行の上側の領域に配線されたゲートラインであ
る。

【００４２】また、図３および図４において、Ｄａ１，
Ｄａ２，…Ｄａｍ−１，ＤａｍおよびＤｂ１，Ｄｂ２，
…Ｄｂｍ−１，Ｄｂｍはドレインライン番号であり、Ｄ
ａ１，Ｄａ２，…Ｄａｍ−１，Ｄａｍ番の第１ドレイン
ライン１１Ａが、前記自段ゲートライン１０につながる
第１ＴＦＴ４Ａに接続され、Ｄｂ１，Ｄｂ２，…Ｄｂｍ
−１，Ｄｂｍ番の第２ドレインライン１１Ｂが、前記前
段ゲートライン１０につながる第２ＴＦＴ４Ｂに接続さ
れている。

【００４３】図３に示した第１の駆動方法は、Ｇ１，Ｇ
２，…Ｇｎ−１，Ｇｎ番のゲートライン１０に、ゲート
ドライバ２０から、前記ＴＦＴ４Ａ，４Ｂをオンさせる
電位になる期間を順次ずらした波形のゲート信号を供給
し、前記自段ゲートライン１０につながる第１ＴＦＴ４
Ａに接続されたＤａ１，Ｄａ２，…Ｄａｍ−１，Ｄａｍ
番の第１ドレインライン１１Ａに、ドレインドライバ２
１から、前記Ｇ１，Ｇ２，…Ｇｎ−１，Ｇｎ番のゲート
ライン１０の選択期間（ゲート信号の電位がＴＦＴオン
電位になる期間）ごとに画像データに応じて電位が変化
するデータ信号を供給し、前記前段ゲートライン１０に
つながる第２ＴＦＴ４Ｂに接続されたＤｂ１，Ｄｂ２，
…Ｄｂｍ−１，Ｄｂｍ番の第２ドレインライン１１Ｂ
に、プリチャージライン２２を介して、前記Ｇ１，Ｇ
２，…Ｇｎ−１，Ｇｎ番のゲートライン１０の選択期間
ごとに前記データ信号の最高電位と最低電位との間の値
の電位のプリチャージ信号を供給するものである。

【００４４】なお、この駆動方法を採用する場合は、前
記液晶表示素子の後基板２の端縁部に、前記プリチャー
ジライン２２を、記Ｇ１，Ｇ２，…Ｇｎ−１，Ｇｎ番の
ゲートライン１０の全ての端子部に接続して設けてお
き、このプリチャージライン２２の端子部に前記ドレイ
ンドライバ２１を接続して、このドレインドライバ２１
から前記プリチャージライン２２に前記プリチャージ信
号を供給すればよい。

【００４５】前記プリチャージ信号の電位は、前記デー
タ信号の最高電位と最低電位とのほぼ中間値が好まし
く、例えば前記データ信号の電位が０Ｖ〜５Ｖの範囲で
変化する場合は、プリチャージ信号の電位を、約２．５
Ｖに設定するのが好ましい。

【００４６】この駆動方法によれば、最初のＧ１番のゲ
ートライン１０の選択期間に、Ｄｂ１，Ｄｂ２，…Ｄｂ
ｍ−１，Ｄｂｍ番の第２ドレインライン１１Ｂに供給さ
れたプリチャージ信号が前記第２ＴＦＴ４Ｂを介して第
１行の各画素電極３に印加され、この第１行の各画素容
量にそれぞれ、前記プリチャージ信号の電位に応じたプ
リチャージ電圧が充電される。

【００４７】この場合、前記プリチャージ信号の電位
は、前記データ信号の最高電位と最低電位との間の値、
例えば前記データ信号の電位が０Ｖ〜５Ｖの範囲で変化
する場合で約２．５Ｖであるため、前記ゲートライン１
０の選択期間が短くても、前記画素容量に前記プリチャ
ージ電圧を十分に充電することができる。

【００４８】すなわち、例えば前記画素容量のプリチャ
ージ電圧を充電する前の書込み電圧０Ｖであるときは、
前記画素容量に約２．５Ｖの電圧を充電させる時間があ
ればよく、また前の書込み電圧が５Ｖであるときは、前
記画素容量から２．５Ｖの電圧を放電させる時間があれ
ばよく、したがって、前記ゲートライン１０の選択期間
が短くても、前記画素容量に前記プリチャージ電圧を十
分に充電することができる。

【００４９】次に、Ｇ２番のゲートライン１０の選択期
間に、Ｄａ１，Ｄａ２，…Ｄａｍ−１，Ｄａｍ番の第１
ドレインライン１１Ａに供給されたデータ信号が前記第
１ＴＦＴ４Ａを介して前記第１行の各画素電極３に印加
され、この第１行の各画素容量に、前記データ信号の電
位に応じた書込み電圧が充電される。

【００５０】この場合、前記画素容量は、前記プリチャ
ージ電圧が充電された状態にあるため、前記書込み電圧
の充電により前記画素容量の電圧を前記データ信号の電
位に応じた書込み電圧にするには、前記画素容量に、前
記プリチャージ電圧と前記データ信号の電位に応じた書
込み電圧との差分の上乗せ充電または放電を行なわせれ
ばよい。

【００５１】すなわち、例えば約２．５Ｖのプリチャー
ジ電圧が充電されている画素容量を０Ｖの書込み電圧に
充電するには、前記画素容量から約２．５Ｖの電圧を放
電させればよく、また前記画素容量を５Ｖの書込み電圧
に充電するには、前記画素容量に約２．５Ｖの電圧をさ
らに上乗せ充電すればよく、したがって、前記ゲートラ
イン１０の選択期間が短くても、前記画素容量に前記デ
ータ信号の電位に応じた書込み電圧を十分に充電するこ
とができる。

【００５２】また、Ｇ２番のゲートライン１０は、第２
行の画素電極３に対応する一対のＴＦＴ４Ａ，４Ｂのう
ちの第２ＴＦＴ４Ｂにも接続されているため、このＧ２
番のゲートライン１０の選択期間に、Ｄｂ１，Ｄｂ２，
…Ｄｂｍ−１，Ｄｂｍ番の第２ドレインライン１１Ｂに
供給されたプリチャージ信号が前記第２ＴＦＴ４Ｂを介
して第２行の画素電極３に印加され、この第２行の画素
容量に、前記プリチャージ信号の電位に応じたプリチャ
ージ電圧が充電される。

【００５３】以下、同様に、Ｇ３のゲートライン１０の
選択期間に、第２行の画素容量への書込み電圧の充電と
第３行の画素容量へのプリチャージ電圧の充電が行なわ
れ、Ｇ４のゲートライン１０の選択期間に、第４行の画
素容量への書込み電圧の充電と第５行の画素容量へのプ
リチャージ電圧の充電が行なわれ、最後のＧｎ番のゲー
トライン１０の選択期間に、最終行の画素容量への書込
み電圧の充電が行なわれ、１フレーム分の書込みが終了
する。

【００５４】なお、この駆動方向において、前記最初の
Ｇ１番のゲートライン１０の選択期間は、前記最後のＧ
ｎ番のゲートライン１０の選択期間と同じにするのが望
ましく、このようにすることにより、前記最終行の画素
容量に書込み電圧を充電するときに、前記第１行の画素
容量にプリチャージ電圧を充電することができる。

【００５５】このように、前記第１の駆動方法は、前記
２本のドレインライン１１Ａ，１１Ｂのうち、前記自段
ゲートライン１０につながる第１ＴＦＴ４Ａに接続され
た第１ドレインライン１１Ａに、画像データに応じて電
位が変化するデータ信号を供給し、前記前段ゲートライ
ン１０につながる第２ＴＦＴ４Ｂが接続された第２ドレ
インライン１１Ｂに、前記データ信号の最高電位と最低
電位との間の値の電位のプリチャージ信号を供給するも
のであり、この駆動方法によれば、前記プリチャージ信
号とデータ信号の２回の信号印加により、各行の画素容
量に書込み電圧を十分に充電することができる。

【００５６】図４に示した第２の駆動方法は、Ｇ１，Ｇ
２，…Ｇｎ−１，Ｇｎ番のゲートライン１０に、ゲート
ドライバ２０から、前記ＴＦＴ４Ａ，４Ｂをオンさせる
電位になる期間を順次ずらした波形のゲート信号を供給
し、前記自段ゲートライン１０につながる第１ＴＦＴ４
Ａに接続されたＤａ１，Ｄａ２，…Ｄａｍ−１，Ｄａｍ
番の第１ドレインライン１１Ａと、前記前段ゲートライ
ン１０につながる第２ＴＦＴ４Ｂに接続されたＤｂ１，
Ｄｂ２，…Ｄｂｍ−１，Ｄｂｍ番の第２ドレインライン
１１Ｂとの両方に、ドレインドライバ２１から、前記Ｇ
１，Ｇ２，…Ｇｎ−１，Ｇｎ番のゲートライン１０の選
択期間ごとに画像データに応じて電位が変化する同じデ
ータ信号を供給するものである。

【００５７】この駆動方法によれば、最初のＧ１番のゲ
ートライン１０の選択期間に、Ｄｂ１，Ｄｂ２，…Ｄｂ
ｍ−１，Ｄｂｍ番の第２ドレインライン１１Ｂに供給さ
れたデータ信号が前記第２ＴＦＴ４Ｂを介して第１行の
各画素電極３に印加され、この第１行の画素容量への１
回目の書込み電圧の充電が行なわれる。

【００５８】この場合、前記ゲートライン１０の選択期
間が短く、前記画素容量への充電時間に制限があるた
め、前記画素容量に充電される前記１回目の書込みで
は、その前の書込み電圧との関係により、前記データ信
号の電位に対応する電圧レベルに達して書込みを完了す
る画素容量もあるが、前記データ信号の電位に対応する
電圧レベルに達せず、書込みを完了しない画素容量もあ
る。

【００５９】次に、Ｇ２番のゲートライン１０の選択期
間に、Ｄａ１，Ｄａ２，…Ｄａｍ−１，Ｄａｍ番の第１
ドレインライン１１Ａに供給されたデータ信号が前記第
１ＴＦＴ４Ａを介して前記第１行の各画素電極３に印加
され、この第１行の各画素容量への２回目の書込み電圧
の充電が行なわれる。

【００６０】この場合、前記画素容量は、前記１回目の
書込み電圧が充電された状態にあるため、前記２回目の
書込み電圧の充電により前記画素容量の電圧を前記デー
タ信号の電位に応じた書込み電圧にするには、前記画素
容量に、前記１回目の書込み電圧と前記データ信号の電
位に応じた書込み電圧との差分の上乗せ充電または放電
を行なわせればよく、したがって、前記ゲートライン１
０の選択期間が短くても、前記画素容量に前記データ信
号の電位に応じた書込み電圧を十分に充電することがで
きる。

【００６１】また、Ｇ２番のゲートライン１０は、第２
行の画素電極３に対応する一対のＴＦＴ４Ａ，４Ｂのう
ちの第２ＴＦＴ４Ｂにも接続されているため、このＧ２
番のゲートライン１０の選択期間に、Ｄｂ１，Ｄｂ２，
…Ｄｂｍ−１，Ｄｂｍ番の第２ドレインライン１１Ｂに
供給されたデータ信号が前記第２ＴＦＴ４Ｂを介して第
２行の画素電極３に印加され、この第２行の画素容量へ
の１回目の書込み電圧の充電が行なわれる。

【００６２】以下、同様に、Ｇ３のゲートライン１０の
選択期間に、第２行の画素容量への２回目書込み電圧の
充電と第３行の画素容量への１回目書込み電圧の充電が
行なわれ、Ｇ４のゲートライン１０の選択期間に、第４
行の画素容量への２回目書込み電圧の充電と第５行の画
素容量への１回目書込み電圧の充電が行なわれ、最後の
Ｇｎ番のゲートライン１０の選択期間に、最終行の画素
容量への２回目書込み電圧の充電が行なわれ、１フレー
ム分の書込みが終了する。

【００６３】なお、この駆動方向において、前記最初の
Ｇ１番のゲートライン１０の選択期間は、前記最後のＧ
ｎ番のゲートライン１０の選択期間と同じにするのが望
ましく、このようにすることにより、前記最終行の画素
容量に２回目書込み電圧を充電するときに、前記第１行
の画素容量に１回目書込み電圧を充電することができ
る。

【００６４】このように、前記第２の駆動方法は、前記
２本のドレインライン１１Ａ，１１ｂの両方に、画像デ
ータに応じて電位が変化する同じデータ信号を供給する
ものであり、この駆動方法によれば、上記２回のデータ
信号の印加により、画素容量に書込み電圧を十分に充電
することができる。

【００６５】なお、上記実施例の液晶表示素子は、反強
誘電性液晶を用いたものであるが、この発明は、強誘電
性液晶を用いたアクティブマトリックス液晶表示素子に
も適用することができる。

【００６６】また、この発明は、特に、強誘電性液晶ま
たは反強誘電性液晶を用いた液晶表示素子に好適である
が、強誘電性または反強誘電性液晶表示素子に限らず、
例えばＴＮ型やＳＴＮ型等の他のアクティブマトリック
ス液晶表示素子にも適用することができる。

【００６７】

【発明の効果】この発明の液晶表示素子は、各画素電極
列ごとに２本ずつドレインラインを設け、各画素電極ご
とに一対ずつＴＦＴを設けるとともに、前記一対のＴＦ
Ｔのソース電極を、この一対のＴＦＴが対応する同じ画
素電極に接続し、前記一対のＴＦＴのゲート電極をそれ
ぞれ異なるゲートラインにつなぎ、前記一対のＴＦＴの
うちの一方のＴＦＴのドレイン電極を前記２本のドレイ
ンラインの一方に接続し、他方のＴＦＴのドレイン電極
を前記２本のドレインラインの他方に接続したものであ
るため、各ゲートラインの選択期間が短くても、前記２
回の信号印加により、画素電極と対向電極とその間の液
晶層とからなる画素容量に書込み電圧を十分に充電する
ことができ、したがって、高デューティで時分割駆動す
ることができるため、画素電極の行数を多くし、高精細
化を図ることができる。

【００６８】この発明の液晶表示素子において、前記ゲ
ートラインは、各画素電極行ごとに１本ずつ配線し、同
じ画素電極に接続された一対のＴＦＴのうちの一方のＴ
ＦＴのゲート電極を、そのＴＦＴが接続された画素電極
の行に対応する自段ゲートラインにつなぎ、他方のＴＦ
Ｔのゲート電極を、前記自段ゲートラインの直前の前段
ゲートラインにつなぐのが好ましく、このようにするこ
とにより、ゲートライン数を必要最小限にし、複数のゲ
ートラインにゲート信号を供給するゲートドライバの構
成を簡単にすることができる。

【００６９】また、この発明の液晶表示素子は、前記２
本のドレインラインのうち、前記自段ゲートラインにつ
ながる一方のＴＦＴに接続された一方のドレインライン
に、画像データに応じて電位が変化するデータ信号を供
給し、前記前段ゲートラインにつながる他方のＴＦＴが
接続された他方のドレインラインに、前記データ信号の
最高電位と最低電位との間の値の電位のプリチャージ信
号を供給することにより駆動しても、あるいは、前記２
本のドレインラインの両方に、画像データに応じて電位
が変化する同じデータ信号を供給することにより駆動し
てもよく、いずれの駆動によっても、上述した２回の信
号印加により、画素容量に書込み電圧を十分に充電する
ことができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す液晶表示素子の一方
の基板に設けられた画素電極とＴＦＴとゲートラインお
よびドレインラインの等価回路的平面図。

【図２】図１のII−II線に沿う液晶表示素子の断面図。

【図３】この発明の液晶表示素子の第１の駆動方法を示
す図。

【図４】この発明の液晶表示素子の第２の駆動方法を示
す図。

【符号の説明】

１，２…基板 ３…画素電極 ４Ａ，４Ｂ…ＴＦＴ（薄膜トランジスタ） ５…ゲート電極 ８…ソース電極 ９…ドレイン電極 １０…ゲートライン １１Ａ，１１Ｂ…ドレインライン １３…対向電極 １４Ｒ，１４Ｇ，１４Ｂ…カラーフィルタ １５，１６…配向膜 １７…液晶層 １８，１９…偏光板

Claims (4)

【特許請求の範囲】
1. 【請求項１】液晶層を挟んで対向する一対の基板のう
   ち、一方の基板の内面に、行方向および列方向にマトリ
   ックス状に配列する複数の画素電極と、前記複数の画素
   電極にそれぞれ対応させて配置された複数の薄膜トラン
   ジスタと、各画素電極行にそれぞれ対応させて配線され
   た複数のゲートラインと、各画素電極列にそれぞれ対応
   させて配線された複数のドレインラインとが設けられ、
   他方の基板の内面に、前記複数の画素電極に対向する対
   向電極が設けられた液晶表示素子において、 前記ドレインラインが各画素電極列ごとに２本ずつ配線
   され、前記薄膜トランジスタが各画素電極ごとに一対ず
   つ設けられるとともに、前記一対の薄膜トランジスタの
   ソース電極が、この一対の薄膜トランジスタが対応する
   同じ画素電極に接続され、前記一対の薄膜トランジスタ
   のゲート電極がそれぞれ異なるゲートラインにつなが
   り、前記一対の薄膜トランジスタのうちの一方の薄膜ト
   ランジスタのドレイン電極が前記２本のドレインライン
   の一方に接続され、他方の薄膜トランジスタのドレイン
   電極が前記２本のドレインラインの他方に接続されてい
   ることを特徴とする液晶表示素子。
2. 【請求項２】ゲートラインは各画素電極行ごとに１本ず
   つ配線されており、同じ画素電極に接続された一対の薄
   膜トランジスタのうちの一方の薄膜トランジスタのゲー
   ト電極が、その薄膜トランジスタが接続された画素電極
   の行に対応する自段ゲートラインにつながり、他方の薄
   膜トランジスタのゲート電極が、前記自段ゲートライン
   の直前の前段ゲートラインにつながっていることを特徴
   とする請求項１に記載の液晶表示素子。
3. 【請求項３】２本のドレインラインのうち、自段ゲート
   ラインにつながる一方の薄膜トランジスタに接続された
   一方のドレインラインに、画像データに応じて電位が変
   化するデータ信号が供給され、前段ゲートラインにつな
   がる他方の薄膜トランジスタが接続された他方のドレイ
   ンラインに、前記データ信号の最高電位と最低電位との
   間の値の電位のプリチャージ信号が供給されることを特
   徴とする請求項２に記載の液晶表示素子。
4. 【請求項４】２本のドレインラインの両方に、画像デー
   タに応じて電位が変化する同じデータ信号が供給される
   ことを特徴とする請求項２に記載の液晶表示素子。