JP2004061825A6 - 半導体装置及び発光装置の作製方法 - Google Patents
半導体装置及び発光装置の作製方法 Download PDFInfo
- Publication number
- JP2004061825A6 JP2004061825A6 JP2002219577A JP2002219577A JP2004061825A6 JP 2004061825 A6 JP2004061825 A6 JP 2004061825A6 JP 2002219577 A JP2002219577 A JP 2002219577A JP 2002219577 A JP2002219577 A JP 2002219577A JP 2004061825 A6 JP2004061825 A6 JP 2004061825A6
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- metal wiring
- film
- interlayer insulating
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】生産性の向上及び歩留まりの向上が可能なアクティブマトリックス方式の液晶表示装置および発光装置を提供する。
【解決手段】金属配線の端部における層間絶縁膜１０の形状変化に伴う画素電極１２の断線を解決するために、金属配線１３，１４の端部に樹脂膜１１を形成した。金属配線１３，１４の端部に樹脂膜１１を形成したことにより、金属配線１３，１４の端部が有する段差が緩和され、層間絶縁膜１０が形状変化しても、金属配線１３，１４の端部の剥がれが防止され、画素電極１２の断線を防ぐことが可能となる。さらに、樹脂膜１１は層間絶縁膜１０の表面荒れを平坦化し、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぎ、画素電極１２の表面荒れに起因する発光装置の微小欠陥を抑制することができる。
【選択図】 図１
【解決手段】金属配線の端部における層間絶縁膜１０の形状変化に伴う画素電極１２の断線を解決するために、金属配線１３，１４の端部に樹脂膜１１を形成した。金属配線１３，１４の端部に樹脂膜１１を形成したことにより、金属配線１３，１４の端部が有する段差が緩和され、層間絶縁膜１０が形状変化しても、金属配線１３，１４の端部の剥がれが防止され、画素電極１２の断線を防ぐことが可能となる。さらに、樹脂膜１１は層間絶縁膜１０の表面荒れを平坦化し、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぎ、画素電極１２の表面荒れに起因する発光装置の微小欠陥を抑制することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと記す）で構成された半導体回路を有する半導体装置、発光装置及びそれらの作製方法に関する。特に、本発明は画素電極周辺部の構造に関する技術である。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴＦＴを作製する技術が開発されている。特にポリシリコン膜（多結晶シリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと呼ぶ）は電界効果移動度が高いことから、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。
【０００３】
例えば、半導体装置には、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路等の集積回路が一枚の基板上に形成される。
【０００４】
また、半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス型液晶表示装置はゲート配線と、ソース配線と、前記ゲート配線と前記ソース配線の交差に設けた画素部のＴＦＴと、前記画素部のＴＦＴに接続する画素電極とを有している。
【０００５】
従来の半導体装置の画素部の断面図を図８に示す。図８のように従来の半導体装置は、画素電極８０４を画素ＴＦＴ８０５に接続した金属配線８０２、及び容量素子８０６に接続した金属配線８０３に直接接続していた。
【０００６】
【発明が解決しようとする課題】
しかし、層間絶縁膜８０１は熱により収縮し、水分を含むことにより膨張する特徴を有している。よって、配線８０２，８０３が層間絶縁膜８０１から剥がれやすくなり、配線８０２，８０３の形状不良が起こり、配線８０２，８０３の段差部分で画素電極８０４が断線することが確認されている。
【０００７】
上記の配線形状の不良を示したのが図１０である。図１０はＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の像で、倍率は２７，５００倍である。層間絶縁膜（アクリル樹脂）表面上に配線（Ｔｉ／Ａｌ／Ｔｉ）と画素電極（酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する））が接続している。しかし、層間絶縁膜（アクリル樹脂）表面から配線（Ｔｉ／Ａｌ／Ｔｉ）が剥がれている。それに伴い、配線（Ｔｉ／Ａｌ／Ｔｉ）の上に接続している画素電極が配線（Ｔｉ／Ａｌ／Ｔｉ）端部で断線している。
【０００８】
そして、画素電極が配線（Ｔｉ／Ａｌ／Ｔｉ）端部で断線することが、半導体装置の点欠陥を引き起こす原因の一つとなっている。
【０００９】
また、別の問題としては層間絶縁膜の上面が乱れることにより、層間絶縁膜の上にある画素電極が乱れて、液晶分子の配向不良や不均一電界による液晶分子の配向不良が起きる原因にもなっていた。
【００１０】
さらに、層間絶縁膜の上面が乱れることにより、層間絶縁膜の上にある画素電極が乱れて、その上に積層する発光層に微小欠陥が生じる発光装置の不良が問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、金属配線の端部における層間絶縁膜の形状変化に伴う画素電極の断線を解決する構造及びその作製方法を提供し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１２】
また、層間絶縁膜の上面の乱れに伴う、液晶分子の配向不良や不均一電界を防ぐ構造及びその作製方法を提案し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１３】
さらに、層間絶縁膜の上面の乱れに伴う画素電極の乱れによる発光層の微小欠陥が生じる発光装置の不良を防ぐ構造及びその作製方法を提案し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１４】
【課題を解決するための手段】
本発明は、絶縁膜、代表的には樹脂膜を用いることにより、フォトマスクを増加させることなく、半導体層の形成工程から画素電極の形成工程までを６枚のフォトマスクで行い、画素電極の断線を解決し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを特徴とする。
【００１５】
６枚のフォトマスクの特徴は、
第１のフォトマスクは半導体層を形成するためのフォトマスク、
第２のフォトマスクはゲート電極を形成するためのフォトマスク、
第３のフォトマスクは一導電型（ｎ型またはｐ型）の不純物元素を含有する半導体層を形成するためのフォトマスク、
第４のフォトマスクはコンタクトホールを形成するためのフォトマスク、
第５のフォトマスクは金属配線を形成するためのフォトマスク、
第６のフォトマスクは画素電極を形成するためのフォトマスクである。
【００１６】
また、本発明は、絶縁膜、代表的には樹脂膜を層間絶縁膜上に金属配線端部の有する段差を緩和するように形成することを特徴としている。即ち、画素電極が乗り越える金属配線端部の有する段差の角度をなだらかにすることを特徴としている。
【００１７】
上記樹脂膜は、金属配線端部の有する段差を緩和するように形成していることから、画素電極が段差部分から剥がれるのを防ぐことができる。よって、生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００１８】
さらに、上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することを特徴としている。
【００１９】
上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することから、層間絶縁膜の上面の乱れに伴う液晶分子の配向不良や不均一電界を防ぐことができ、半導体装置の生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００２０】
また、上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することから、層間絶縁膜の上面の乱れに伴う画素電極の乱れによる発光層の微小欠陥が生じる発光装置の不良を防ぐことができ、発光装置の生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００２１】
【発明の実施の形態】
（実施の形態１）
本発明を用いた半導体装置を図１に示す。本発明は金属配線の端部における層間絶縁膜１０の形状変化に伴う画素電極１２の断線を解決するために、層間絶縁膜１０の上部に絶縁膜、代表的には樹脂膜１１を形成した。具体的には、金属配線１３、１４の側面部において、層間絶縁膜１０の全面または一部、および画素電極１２に挟まれ、かつ金属配線１３、１４と接する部分（金属配線の側壁部）において湾曲面を有する絶縁膜１１を形成することにより、金属配線１３、１４の端部の段差が緩和される。よって、層間絶縁膜１０が形状変化しても、金属配線１３，１４の端部の剥がれが防止され、画素電極１２の断線を防ぐことが可能となる。
【００２２】
また、樹脂膜１１を形成することで、層間絶縁膜１０の上面の乱れを平坦化することができ、層間絶縁膜１０の上面の乱れを平坦化することで画素電極１２の表面を平坦化できる。よって、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぐことも可能となる。
【００２３】
ここで、絶縁膜（本実施の形態では樹脂膜）１１は、層間絶縁膜１０よりも濃度が薄く、粘度を下げた樹脂を用いた。樹脂膜の材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）、シクロテン等を使用することができる。尚、上述した以外の樹脂絶縁膜や有機系ＳｉＯ化合物などを用いることもできる。また、平坦性さえ高ければ無機材料でなる絶縁膜を用いることもできる。
【００２４】
また、絶縁膜１１は層間絶縁膜１０と異なる材料でも良く、上記の材料であるならばどの様な組み合わせでも良い。
【００２５】
本発明を実施した配線形状を示したのが図９である。図９はＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の像で倍率は１９，０００倍である。層間絶縁膜（アクリル樹脂）表面上に配線（Ｔｉ／Ａｌ／Ｔｉ）と画素電極（酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する））が接続している。本発明を実施すると、層間絶縁膜（アクリル樹脂）表面に配線（Ｔｉ／Ａｌ／Ｔｉ）が剥がれることなく接続されていた。よって、それに伴う配線（Ｔｉ／Ａｌ／Ｔｉ）上に接続している画素電極の配線（Ｔｉ／Ａｌ／Ｔｉ）端部での断線を防止することができた。
【００２６】
また、本発明を実施することで層間絶縁膜の上面を平坦化することができたので、層間絶縁膜の上に形成する画素電極も平坦化することができ、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防止することができる。
【００２７】
さらに、発光装置に実施すれば、層間絶縁膜の上面を平坦化することができ、層間絶縁膜の上に形成する画素電極も平坦化することができるので、画素電極の上面の乱れに起因する発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。
（実施の形態２）
次に、図１５を用いて実施の形態２について説明する。実施の形態２では、実施の形態１で述べた、層間絶縁膜および金属配線端部の段差を緩和するように形成する絶縁膜、代表的には樹脂膜の形状について説明する。なお、図１５では、実施の形態１において説明に用いた図１と共通する符号を用いて説明する。
【００２８】
図１５（Ａ）は、図１の半導体装置の図、図１５（Ｂ）〜図１５（Ｃ）は、層間絶縁膜１０、金属配線１３および１４、金属配線と層間絶縁膜の段差を緩和した絶縁膜（本実施の形態では、樹脂膜を用いる）１１ｂ〜１１ｄ、画素電極１２の拡大図である。
【００２９】
図１５（Ｂ）において、樹脂膜１１ｂは、金属配線１３または１４の側面および層間絶縁膜１０の表面の一部を覆っており、かつ湾曲面を有している。すなわち、金属配線１３または１４の側面、層間絶縁膜１０、および画素電極１２に接し、かつ金属配線の側面の領域において湾曲面を有する樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差が緩和されるため、画素電極の段切れを防止することが可能であり、歩留まりの向上に寄与することができる。また、層間絶縁膜１０と画素電極１２とが接しているため、層間絶縁膜１０と樹脂膜１１ｂとの材料が異なることに由来する干渉縞の問題もなく、それぞれの材料の選択の幅が広い。
【００３０】
図１５（Ｃ）において、樹脂膜１１ｃは金属配線１３、１４の側面の領域および層間絶縁膜１０の表面を覆っており、かつ湾曲面を有している。すなわち、金属配線１３、１４の側面の領域、層間絶縁膜の表面１０、および画素電極１２に接し、かつ画素電極１２の側面の領域において湾曲面を有する樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差が緩和されるため、画素電極１２の段切れを防止することが可能であり、歩留まりの向上に寄与することができる。ただし、層間絶縁膜１０と樹脂膜１１ｄとの材料が異なると、干渉縞が形成され表示むらの原因となるので、この場合は、できるだけ、層間絶縁膜表面上に形成する樹脂膜の膜厚を薄く作製することが望ましい。
【００３１】
図１５（Ｄ）において、樹脂膜１１ｄは、金属配線１３、１４とほぼ同じ膜厚を有する。すなわち、金属配線１３、１４の側面、層間絶縁膜１０、および画素電極１２に接し、かつ画素電極１２の側面の領域において湾曲面を有し、さらに金属配線とほぼ同じ膜厚である樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差がほとんどなく、画素電極の平坦化することが可能であり、画素電極の上面の乱れに起因する発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。ただし、層間絶縁膜１０と樹脂膜１１ｄとの材料が異なると、干渉縞が形成され表示むらの原因となるので、同一の材料を使用することが望ましい。
【００３２】
【実施例】
［実施例１］
本発明を組み込んだ半導体装置の製造方法の詳細な説明を図２〜図７、図１２に基づいて説明する。
【００３３】
まず、本発明を組み込んだ半導体装置全体の回路構成を図１２に示す。半導体表示装置は、画素領域１３０１とゲート信号線側駆動回路１３１２とソース信号線側駆動回路１３１３で構成されている。ゲート信号線側駆動回路１３１２はシフトレジスタ回路１３０６と、レベルシフタ回路１３０７と、バッファ回路１３０８と、第１の保護回路１３１１と、第２の保護回路１３０９で構成されている。ソース信号線側駆動回路１３１３はシフトレジスタ回路１３０２と、レベルシフタ回路１３０３と、バッファ回路１３０４と、サンプリング回路１３０５と、プリチャージ回路１３１０で構成されている。
【００３４】
上記回路構成の半導体装置の作製方法について、以下に図２〜図７を用いて具体的に記載する。
【００３５】
最初に、透光性を有する基板１００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英ガラス基板、プラスチック基板などの透光性基板を用いることもできる。
【００３６】
つぎに、上記基板上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地膜１０１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏから作製される酸化窒化シリコン膜を１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）の膜厚に形成する。さらに、ＳｉＮ４、Ｎ２Ｏから作製される酸化窒化水素化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の膜厚で積層形成する。本実施例では下地膜を２層構造として示したが、前記絶縁膜の単層膜または２層以上の積層膜としても良い。
【００３７】
つぎに、上記下地膜上に非晶質半導体膜１０２を２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の膜厚で形成する。その後、レーザー結晶化法や公知の熱結晶化法を用いて結晶質半導体膜１０３を形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００３８】
レーザー結晶化法で結晶質半導体膜を形成するには、パルス発振型または連続発光型のエキシマレーザー、ＹＡＧレーザーまたはＹＶＯ４レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線上に集光し半導体膜に照射する方法を用いると良い。結晶化の条件はエキシマレーザーを用いる場合にはパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ２（代表的には２００〜３００ｍＪ／ｃｍ２）とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ２（代表的には３５０〜５００ｍＪ／ｃｍ２）とする。そして、幅１００〜１０００μｍ、例えば４００μｍで線上に集光したレーザー光を基板全面にわたって照射し、この時の線上レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００３９】
つぎに、結晶質半導体膜１０３上に酸化シリコン膜１０５を成膜した後、ＴＦＴの閾値を制御するために不純物元素（ボロンまたはリン）をドーピングした。代表的なドーズ量としては５×１０１３ａｔｏｍｓ／ｃｍ２及び加速電圧が３０ｋＶの条件で行った。
【００４０】
つぎに、図３に示すように、レジスト２０１を用いて第１のフォトリソグラフィー工程及びエッチング工程により、半導体層２０２〜２０６を形成した。
【００４１】
つぎに、半導体層２０２〜２０６を覆うゲート絶縁膜３０１を形成する。ゲート絶縁膜３０１はプラズマＣＶＤ法またはスパッタ法を用い、膜厚４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの膜厚の酸化窒化シリコン膜で形成する。もちろん、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして形成される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００４２】
つぎに、上記ゲート絶縁膜上にゲート電極を形成するための第１の導電膜３０２と第２の導電膜３０３を形成する。本実施例では、第１の導電膜３０２をＴａＮで５０〜１００ｎｍの膜厚に形成し、第２の導電膜３０３をＷで１００〜３００ｎｍの膜厚に形成する。
【００４３】
なお、本実施例では、第１の導電膜をＴａＮ、第２の導電膜をＷとしたが、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の組み合わせとしては、第１の導電膜をタンタル（Ｔａ）で形成し、第２の導電膜をタングステン（Ｗ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をアルミニウム（Ａｌ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜を銅（Ｃｕ）とする組み合わせなどがある。
【００４４】
つぎに、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のエッチングによって、ゲート電極及び配線３０４〜３０８を形成する。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによってＷ膜及びＴａＮ膜とも同程度にエッチングされる。
【００４５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電膜及び第２の導電膜の端部のテーパー部の角度が１５〜４５°のテーパー形状となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出している面は２０〜５０ｎｍ程度エッチングされる。こうして、第２のフォトリソグラフィー工程により、第１の導電膜と第２の導電膜からなるゲート電極及び配線が形成された。
【００４６】
つぎに、第１のドーピング処理を行い、ｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行う。イオンドープの条件はドーズ量を１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電膜がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３１４〜３２３が形成される。第１の不純物領域３１４〜３２３には１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４７】
つぎに、図４（Ｂ）に示すように第２のエッチング処理を行う。反応性ガスをチャンバーに導入して、コイル型の電極に所定のＲＦ電力を供給し、プラズマを生成して行う。基板側（試料ステージ）には低めのＲＦ電力を投入し、第１のエッチング処理に比べて低い自己バイアス電圧を印加する。Ｗ膜を異方性エッチングして第２の形状の導電膜３０９〜３１３を得ることができる。
【００４８】
さらに、図４（Ｃ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で行い、図４（Ｃ）で半導体層に形成された第１の不純物領域３１４〜３２３の内側に新たな２種類の不純物領域４０１〜４２２を形成する。ドーピングは第２の形状の導電膜を不純物元素に対するマスクとして用い、第１の導電膜の下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第１の導電膜と重なる第３の不純物領域４０２、４０３、４０６、４０７、４１０、４１１、４１４、４１５、４１８、４１９、４２２を形成する。第３の不純物領域４０２、４０３、４０６、４０７、４１０、４１１、４１４、４１５、４１８、４１９、４２２は第２の不純物領域４０１、４０４、４０５、４０８、４０９、４１２、４１３、４１６、４１７、４２０、４２１より不純物濃度が薄い領域で、ｎ型を付与する不純物元素は第３の不純物領域で１×１０１７〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度となるようにする。
【００４９】
つぎに、第３のフォトリソグラフィー工程を行い、ｐチャネル型ＴＦＴを形成する半導体膜に一導電型とは逆の導電型の第４の不純物領域４２６、４２７、４２８を形成する。第２の形状の導電膜を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層はレジストマスク４２３、４２４、４２５で全面を被覆しておく。不純物領域にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法でそのいずれの領域においても不純物濃度を２×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピングする。
【００５０】
以上の工程により、それぞれの半導体層に不純物領域が形成される。半導体層と重なる導電層がＴＦＴのゲート電極として機能する。
【００５１】
こうして導電型の制御を目的として図５（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００５２】
つぎに、図５（Ｃ）に示すように、第１の層間絶縁膜５０１は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。さらに前記第１の層間絶縁膜５０１上に有機絶縁材料からなる第２の層間絶縁膜５０２を形成する。第２の層間絶縁膜５０２の材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。本実施例では第２の層間絶縁膜５０２にアクリルを使用し、膜厚は１．６μｍとした。
【００５３】
つぎに、第４のフォトリソグラフィー工程により、コンタクトホールを形成した。コンタクトホールの開孔はドライエッチングで行った。まず、第２の層間絶縁膜５０２をエッチングし、その後、第１の層間絶縁膜５０１をエッチングした。
【００５４】
つぎに、第５のフォトリソグラフィー工程を行い、駆動回路部において半導体層のソース領域とコンタクトを形成するソース配線５０３、５０５、５０７、ドレイン領域とコンタクトを形成するドレイン配線５０４、５０６、５０８を形成する。また、画素部においては、ソース配線５０９、ドレイン電極５１１を形成する。本実施例では、金属配線としてＴｉ／Ａｌ／Ｔｉを使用した。
【００５５】
つぎに、図６（Ｃ）に示すようにコンタクト段差の形状不良による画素電極の段差不良を防止するための有機樹脂膜６０１を形成した。前記有機樹脂膜６０１には、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。なお、絶縁膜６０１の材料を、第２の層間絶縁膜５０２の材料と同じ材料を使用することができる。このとき、前記有機樹脂膜６０１は第２の層間絶縁膜５０２よりも濃度が低く粘度の下げたものを使用する。代表的には、第２の層間絶縁膜に使用したアクリル濃度の３〜２０％、好ましくは、５〜１０％の濃度のアクリルを使用すると良い。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０％の濃度のアクリルを使用した。
【００５６】
前記有機樹脂膜６０１は、基板上に有機樹脂を滴下し、スピンコーターで、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数（好ましくは１０００ｒｐｍ〜１５００ｒｐｍ）で塗布した。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０倍希釈のアクリル５ｃｃを基板上に滴下し、スピンコーターの回転数を１４００ｒｐｍにして塗布した。なお、回転数は常時一定でなくても良く、はじめは低回転（１００ｒｐｍ〜５００ｒｐｍ）で、その後高回転（１０００ｒｐｍ〜１５００ｒｐｍ）にして有機樹脂を塗布することもできる。
【００５７】
つぎに、塗布した前記有機樹脂膜６０１を２５０℃、１時間の条件で熱処理して焼成した。
【００５８】
つぎに、図７（Ａ）に示すように、配線上に存在する有機樹脂を除去するために、エッチングを行った。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによって配線上の有機樹脂がエッチングされ、除去される。
【００５９】
本実施例では配線上の有機樹脂を除去するのにＩＣＰエッチング法を用いたが、アッシングを行うことで配線上の有機樹脂を除去することもできる。例えば、６７Ｐａの圧力で電極に１００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行う。エッチングガスはＯ２が主に使用される。
【００６０】
つぎに、図７（Ｂ）に示すように第６のフォトリソグラフィー工程を行い、透明画素電極６０２をコンタクト段差の形状不良による画素電極の段差不良を防止するための有機樹脂膜６０１上に形成した。透明画素電極６０２の材料は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２；ＩＴＯ）等をスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残さが発生しやすいので、エッチングの加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）を用いても良い。また、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）等を用いることができる。
【００６１】
以上のように６回のフォトリソグラフィー工程により、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを有する駆動回路部と、画素ＴＦＴ、容量素子とを有する画素部を同一基板上に作製することができる。その結果、工程を短縮でき、製造コストの低減及び歩留まりの向上に寄与することができる。
〔実施例２〕
本発明は、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる発光材料を用いた表示装置（以下、発光装置と呼ぶ）にも実施することができる。以下に、本発明を組み込んだ発光装置の詳細な製造方法を図１１で示す。尚、第２の層間絶縁膜を成膜するより前の工程は実施例１と同様なので省略する。
【００６２】
最初に、フォトリソグラフィー工程を行い、第１の層間絶縁膜と第２の層間絶縁膜にコンタクトホールを形成した。コンタクトホールの開孔はドライエッチングで行った。まず、第２の層間絶縁膜をエッチングし、その後、第１の層間絶縁膜をエッチングした。
【００６３】
つぎに、配線を形成するフォトリソグラフィー工程を行い、駆動回路部において半導体層のソース領域とコンタクトを形成するソース配線、ドレイン領域とコンタクトを形成するドレイン配線を形成する。また、画素部においては、ソース配線、ドレイン電極を形成する。本実施例では、金属配線としてＴｉ／Ａｌ／Ｔｉを使用した。
【００６４】
つぎに、配線エッチング等で乱れた第２の層間絶縁膜の表面を平坦化するために、有機樹脂膜１２０１を第２の層間絶縁膜の表面に塗布した。前記有機樹脂膜１２０１の材料は第２の層間絶縁膜の材料と同じ材料を使用することができる。すなわち、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。また、前記有機樹脂膜１２０１は第２の層間絶縁膜よりも濃度が低く、粘度を下げたものを使用する。好ましくは、第２の層間絶縁膜に使用したアクリル濃度の３〜２０％、好ましくは５〜１０％の濃度のアクリルを使用すると良い。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０％の濃度のアクリルを使用した。
【００６５】
前記有機樹脂膜１２０１は、基板上に有機樹脂を滴下し、スピンコーターで、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数（好ましくは５００ｒｐｍ〜１０００ｒｐｍ）で塗布した。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０倍希釈のアクリル５ｃｃを基板上に滴下し、スピンコーターの回転数を１４００ｒｐｍにして塗布した。なお、回転数は常時一定でなくても良く、はじめは低回転（１００ｒｐｍ〜５００ｒｐｍ）で、その後高回転（１０００ｒｐｍ〜１５００ｒｐｍ）にして有機樹脂を塗布することもできる。
【００６６】
つぎに、塗布した前記有機樹脂膜１２０１を２５０℃、１時間の条件で熱処理して焼成した。
【００６７】
つぎに、配線上に存在する有機樹脂を除去するために、エッチングを行った。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによって配線上の有機樹脂がエッチングされ、除去される。
【００６８】
本実施例では配線上の有機樹脂を除去するのにＩＣＰエッチング法を用いたが、アッシングを行うことで配線上の有機樹脂を除去することもできる。例えば、６７Ｐａの圧力で電極に１００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行う。エッチングガスはＯ２が主に使用される。
【００６９】
つぎに、透明画素電極１２０２を第２の層間絶縁膜の表面の乱れを平坦化するための有機樹脂膜１２０１上に形成した。透明画素電極１２０２の材料は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２；ＩＴＯ）等をスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残さが発生しやすいので、エッチングの加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）を用いても良い。また、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）等を用いることができる。
【００７０】
つぎに、図１１（Ｂ）のようにバンク１２０３を形成する。バンク１２０３は１００〜４００ｎｍのシリコンを含む絶縁膜もしくは有機樹脂膜をパターニングして形成することができる。バンク１２０３は、画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、つぎに形成する発光層等の有機ＥＬ材料が画素電極の端部に直接ふれないようにする目的もある。
【００７１】
バンク１２０３の材料としては、感光性ポリイミド、感光性アクリル、非感光性アクリル等を使用することができる。
【００７２】
なお、バンク１２０３は絶縁膜であるために成膜時における素子の静電破壊には注意が必要である。本実施例ではバンクの材料となる絶縁膜中にカーボン粒子や顔料を添加して抵抗率を下げ、静電気の発生を抑制することができる。この際、抵抗値は１×１０６〜１×１０１２Ωｍ（好ましくは１×１０８〜１×１０１０Ωｍ）となるようにカーボン粒子や顔料の添加量を調節すればよい。
【００７３】
つぎに、バンクの表面に対して前処理を行う。本実施例では基板全体を１００〜１２０℃に加熱し、酸素プラズマを形成しつつ紫外光照射を行う。これにより陽極表面に対してオゾンプラズマ処理を行うことができる。この前処理により、陽極の表面において吸着酸素及び吸着水が除去され、表面の仕事関数が高められる。さらに、陽極表面の平坦度が向上する。陽極表面の平坦度は表面の平均自乗粗さ（Ｒｍｓ）が５ｎｍ以下（好ましくは３ｎｍ以下）となるようにすると良い。
【００７４】
なお、オゾンプラズマ処理の代わりにアルゴン、ネオンもしくはヘリウムなどの希ガスを用いたプラズマ処理でも良い。
【００７５】
つぎに、ＥＬ層１２０４をスピンコート法により形成する。なお、本実施例では、正孔注入層及び発光層の積層体をＥＬ層と呼んでいる。すなわち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。なお、前記ＥＬ層は有機材料であっても無機材料であっても良い。また、前記ＥＬ層は高分子材料であっても低分子材料であっても良い。
【００７６】
本実施例では、まず正孔注入層としてポリチオフェン（ＰＥＤＯＴ）を２０ｎｍの厚さに成膜し、さらに白色に発光する発光層としてポリビニルカルバゾール（ＰＶＫ）を８０ｎｍの厚さに形成する。ポリチオフェンは水に溶かして塗布する。ポリビニルカルバゾールは１，２−ジクロロメタンに溶かして塗布すればよい。また、正孔注入層及び発光層は塗布した後にＥＬ層を破壊しない温度範囲（典型的には８０〜１２０℃）で熱処理を行い、溶媒を揮発させて薄膜を得る。
【００７７】
例えば、１，２−ジクロロメタンに、ＰＶＫ、Ｂｕ−ＰＢＤ（２−（４’−ｔｅｒｔ−ブチルフェニル）−５−（４’’−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエン）及びナイルレッドを溶かしたものを用いることができる。
【００７８】
また、白色に発光する発光層として用いることのできる高分子材料として、他にも特開平８−９６９５９号公報または特開平９−６３７７０号公報に記載された材料を用いることもできる。
【００７９】
つぎに、ＥＬ層を形成したら、仕事関数の小さい導電膜からなる陰極１２０５を４００ｎｍの厚さに形成する。本実施例では、アルミニウムとリチウムとを共蒸着により合金化して形成する。こうして画素電極（陽極）１２０２、ＥＬ層１２０４及び陰極１２０５を含むＥＬ素子が形成される。
【００８０】
つぎに、陰極１２０５を形成した後にＥＬ素子を完全に覆うようにしてパッシベーション膜１２０６を成膜する。この際、段差の良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（Ｄｉａｍｏｎｄ ＬｉｋｅＣａｒｂｏｎ）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層の上方にも容易に成膜することができる。また、酸素に対するブロッキング効果が高く、ＥＬ層や陰極の酸化を抑制することができる。
【００８１】
さらに、パッシベーション膜上に封止材１２０７を設けカバー材１２０８を張り合わせる。封止材としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることができる。
【００８２】
また、カバー材としてはガラス基板、金属基板、セラミックス基板もしくはプラスチック基板（プラスチックフィルムも含む）を用いることができる。このカバー材の両面もしくは片面に炭素膜、特にＤＬＣ膜を設けておくことは有効である。プラスチックフィルムをカバー材として用いる場合にはロールトゥロール方式で両面にＤＬＣ膜を成膜することができる。
【００８３】
こうして図１１（Ｂ）の状態を得ることができる。なお、バンク１２０３を形成した後、パッシベーション膜１２０６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。ただし、スピンコート法によりＥＬ層１２０４を形成する際には、脱酸素処理をした窒素雰囲気もしくは希ガス雰囲気で処理を行えばよい。
【００８４】
以上のように、有機樹脂膜１２０１を第２の層間絶縁膜上に塗布することで、第２の層間絶縁膜の表面を平坦化することができる。それにより第２の層間絶縁膜上に形成した画素電極１２０２の平坦性が向上し、発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。
〔実施例３〕
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【００８５】
上記の様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３および図１４に示す。
【００８６】
図１３（Ａ）はパーソナルコンピュータであり、本体１４０１、画像入力部１４０２、表示部１４０３、キーボード１４０４で構成される。本発明を画像入力部１４０２、表示部１４０３やその他の駆動回路に適用することができる。
【００８７】
図１３（Ｂ）はビデオカメラであり、本体１４０５、表示部１４０６、音声入力部１４０７、操作スイッチ１４０８、バッテリー１４０９、受像部１４１０で構成される。本発明を表示部１４０６、音声入力部１４０７やその他の駆動回路に適用することができる。
【００８８】
図１３（Ｃ）はモバイルコンピュータであり、本体１４１１、カメラ部１４１２、受像部１４１３、操作スイッチ１４１４、表示部１４１５で構成される。本発明は表示部１４１５やその他の駆動回路に適用できる。
【００８９】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体１４１６、表示部１４１７、アーム部１４１８で構成される。本発明は表示部１４１７やその他の駆動回路に適用することができる。
【００９０】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１４１９、表示部１４２０、スピーカ部１４２１、記録媒体１４２２、操作スイッチ１４２３で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１４２０やその他の駆動回路に適用することができる。
【００９１】
図１３（Ｆ）はデジタルカメラであり、本体１４２４、表示部１４２５、接眼部１４２６、操作スイッチ１４２７、受像部（図示しない）で構成される。本発明を表示部１４２５その他の駆動回路に適用することができる。
【００９２】
図１４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置１５０１、スクリーン１５０２で構成される。本発明は表示部やその他の駆動回路に適用することができる。
【００９３】
図１４（Ｂ）はリア型プロジェクターであり、本体１５０３、光源光学系および表示装置１５０４、ミラー１５０５、スクリーン１５０６で構成される。本発明は表示部やその他の駆動回路に適用することができる。
【００９４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、実施例２及び実施例３のどのような組み合わせからなる構成を用いても実現することができる。
【００９５】
【発明の効果】
本発明は６枚のフォトマスクでＴＦＴを作製し、金属配線の端部に樹脂膜を形成することにより、金属配線の端部における層間絶縁膜の形状変化に伴う画素電極の断線を解決することができる。また、同時に層間絶縁膜の上面の乱れに伴う、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぐことができる。さらに、画素電極の表面の乱れに起因する発光層の微少欠陥が生じる発光装置の不良を防ぐことができる。上記より半導体装置および発光装置の生産性の向上および歩留まりの向上を実現することができる。
【図面の簡単な説明】
【図１】本発明を実施した半導体表示装置の断面図
【図２】半導体表示装置の作製工程の図
【図３】半導体表示装置の作製工程の図
【図４】半導体表示装置の作製工程の図
【図５】半導体表示装置の作製工程の図
【図６】半導体表示装置の作製工程の図
【図７】半導体表示装置の作製工程の図
【図８】従来の半導体装置の断面図
【図９】本発明を実施した配線形状を示した図
【図１０】従来の半導体装置の配線不良を示した図
【図１１】発光装置の作製工程の図
【図１２】半導体表示装置全体の回路構成の図
【図１３】半導体表示装置を利用した装置の一例を説明する図
【図１４】半導体表示装置を利用した装置の一例を説明する図
【図１５】本発明を実施した半導体表示装置の断面図
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと記す）で構成された半導体回路を有する半導体装置、発光装置及びそれらの作製方法に関する。特に、本発明は画素電極周辺部の構造に関する技術である。
【０００２】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百〜数千ｎｍ程度）を用いてＴＦＴを作製する技術が開発されている。特にポリシリコン膜（多結晶シリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと呼ぶ）は電界効果移動度が高いことから、集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；ＩＣ）や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。
【０００３】
例えば、半導体装置には、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路等の集積回路が一枚の基板上に形成される。
【０００４】
また、半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス型液晶表示装置はゲート配線と、ソース配線と、前記ゲート配線と前記ソース配線の交差に設けた画素部のＴＦＴと、前記画素部のＴＦＴに接続する画素電極とを有している。
【０００５】
従来の半導体装置の画素部の断面図を図８に示す。図８のように従来の半導体装置は、画素電極８０４を画素ＴＦＴ８０５に接続した金属配線８０２、及び容量素子８０６に接続した金属配線８０３に直接接続していた。
【０００６】
【発明が解決しようとする課題】
しかし、層間絶縁膜８０１は熱により収縮し、水分を含むことにより膨張する特徴を有している。よって、配線８０２，８０３が層間絶縁膜８０１から剥がれやすくなり、配線８０２，８０３の形状不良が起こり、配線８０２，８０３の段差部分で画素電極８０４が断線することが確認されている。
【０００７】
上記の配線形状の不良を示したのが図１０である。図１０はＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の像で、倍率は２７，５００倍である。層間絶縁膜（アクリル樹脂）表面上に配線（Ｔｉ／Ａｌ／Ｔｉ）と画素電極（酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する））が接続している。しかし、層間絶縁膜（アクリル樹脂）表面から配線（Ｔｉ／Ａｌ／Ｔｉ）が剥がれている。それに伴い、配線（Ｔｉ／Ａｌ／Ｔｉ）の上に接続している画素電極が配線（Ｔｉ／Ａｌ／Ｔｉ）端部で断線している。
【０００８】
そして、画素電極が配線（Ｔｉ／Ａｌ／Ｔｉ）端部で断線することが、半導体装置の点欠陥を引き起こす原因の一つとなっている。
【０００９】
また、別の問題としては層間絶縁膜の上面が乱れることにより、層間絶縁膜の上にある画素電極が乱れて、液晶分子の配向不良や不均一電界による液晶分子の配向不良が起きる原因にもなっていた。
【００１０】
さらに、層間絶縁膜の上面が乱れることにより、層間絶縁膜の上にある画素電極が乱れて、その上に積層する発光層に微小欠陥が生じる発光装置の不良が問題となっていた。
【００１１】
本発明はこのような問題に答えるものであり、金属配線の端部における層間絶縁膜の形状変化に伴う画素電極の断線を解決する構造及びその作製方法を提供し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１２】
また、層間絶縁膜の上面の乱れに伴う、液晶分子の配向不良や不均一電界を防ぐ構造及びその作製方法を提案し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１３】
さらに、層間絶縁膜の上面の乱れに伴う画素電極の乱れによる発光層の微小欠陥が生じる発光装置の不良を防ぐ構造及びその作製方法を提案し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを課題としている。
【００１４】
【課題を解決するための手段】
本発明は、絶縁膜、代表的には樹脂膜を用いることにより、フォトマスクを増加させることなく、半導体層の形成工程から画素電極の形成工程までを６枚のフォトマスクで行い、画素電極の断線を解決し、生産性の向上、歩留まりの向上及び信頼性の向上を実現することを特徴とする。
【００１５】
６枚のフォトマスクの特徴は、
第１のフォトマスクは半導体層を形成するためのフォトマスク、
第２のフォトマスクはゲート電極を形成するためのフォトマスク、
第３のフォトマスクは一導電型（ｎ型またはｐ型）の不純物元素を含有する半導体層を形成するためのフォトマスク、
第４のフォトマスクはコンタクトホールを形成するためのフォトマスク、
第５のフォトマスクは金属配線を形成するためのフォトマスク、
第６のフォトマスクは画素電極を形成するためのフォトマスクである。
【００１６】
また、本発明は、絶縁膜、代表的には樹脂膜を層間絶縁膜上に金属配線端部の有する段差を緩和するように形成することを特徴としている。即ち、画素電極が乗り越える金属配線端部の有する段差の角度をなだらかにすることを特徴としている。
【００１７】
上記樹脂膜は、金属配線端部の有する段差を緩和するように形成していることから、画素電極が段差部分から剥がれるのを防ぐことができる。よって、生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００１８】
さらに、上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することを特徴としている。
【００１９】
上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することから、層間絶縁膜の上面の乱れに伴う液晶分子の配向不良や不均一電界を防ぐことができ、半導体装置の生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００２０】
また、上記樹脂膜は、層間絶縁膜の上面の乱れを平坦化することから、層間絶縁膜の上面の乱れに伴う画素電極の乱れによる発光層の微小欠陥が生じる発光装置の不良を防ぐことができ、発光装置の生産性の向上、歩留まりの向上及び信頼性の向上を実現することが可能となる。
【００２１】
【発明の実施の形態】
（実施の形態１）
本発明を用いた半導体装置を図１に示す。本発明は金属配線の端部における層間絶縁膜１０の形状変化に伴う画素電極１２の断線を解決するために、層間絶縁膜１０の上部に絶縁膜、代表的には樹脂膜１１を形成した。具体的には、金属配線１３、１４の側面部において、層間絶縁膜１０の全面または一部、および画素電極１２に挟まれ、かつ金属配線１３、１４と接する部分（金属配線の側壁部）において湾曲面を有する絶縁膜１１を形成することにより、金属配線１３、１４の端部の段差が緩和される。よって、層間絶縁膜１０が形状変化しても、金属配線１３，１４の端部の剥がれが防止され、画素電極１２の断線を防ぐことが可能となる。
【００２２】
また、樹脂膜１１を形成することで、層間絶縁膜１０の上面の乱れを平坦化することができ、層間絶縁膜１０の上面の乱れを平坦化することで画素電極１２の表面を平坦化できる。よって、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぐことも可能となる。
【００２３】
ここで、絶縁膜（本実施の形態では樹脂膜）１１は、層間絶縁膜１０よりも濃度が薄く、粘度を下げた樹脂を用いた。樹脂膜の材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）、シクロテン等を使用することができる。尚、上述した以外の樹脂絶縁膜や有機系ＳｉＯ化合物などを用いることもできる。また、平坦性さえ高ければ無機材料でなる絶縁膜を用いることもできる。
【００２４】
また、絶縁膜１１は層間絶縁膜１０と異なる材料でも良く、上記の材料であるならばどの様な組み合わせでも良い。
【００２５】
本発明を実施した配線形状を示したのが図９である。図９はＳＩＭ（Ｓｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の像で倍率は１９，０００倍である。層間絶縁膜（アクリル樹脂）表面上に配線（Ｔｉ／Ａｌ／Ｔｉ）と画素電極（酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する））が接続している。本発明を実施すると、層間絶縁膜（アクリル樹脂）表面に配線（Ｔｉ／Ａｌ／Ｔｉ）が剥がれることなく接続されていた。よって、それに伴う配線（Ｔｉ／Ａｌ／Ｔｉ）上に接続している画素電極の配線（Ｔｉ／Ａｌ／Ｔｉ）端部での断線を防止することができた。
【００２６】
また、本発明を実施することで層間絶縁膜の上面を平坦化することができたので、層間絶縁膜の上に形成する画素電極も平坦化することができ、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防止することができる。
【００２７】
さらに、発光装置に実施すれば、層間絶縁膜の上面を平坦化することができ、層間絶縁膜の上に形成する画素電極も平坦化することができるので、画素電極の上面の乱れに起因する発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。
（実施の形態２）
次に、図１５を用いて実施の形態２について説明する。実施の形態２では、実施の形態１で述べた、層間絶縁膜および金属配線端部の段差を緩和するように形成する絶縁膜、代表的には樹脂膜の形状について説明する。なお、図１５では、実施の形態１において説明に用いた図１と共通する符号を用いて説明する。
【００２８】
図１５（Ａ）は、図１の半導体装置の図、図１５（Ｂ）〜図１５（Ｃ）は、層間絶縁膜１０、金属配線１３および１４、金属配線と層間絶縁膜の段差を緩和した絶縁膜（本実施の形態では、樹脂膜を用いる）１１ｂ〜１１ｄ、画素電極１２の拡大図である。
【００２９】
図１５（Ｂ）において、樹脂膜１１ｂは、金属配線１３または１４の側面および層間絶縁膜１０の表面の一部を覆っており、かつ湾曲面を有している。すなわち、金属配線１３または１４の側面、層間絶縁膜１０、および画素電極１２に接し、かつ金属配線の側面の領域において湾曲面を有する樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差が緩和されるため、画素電極の段切れを防止することが可能であり、歩留まりの向上に寄与することができる。また、層間絶縁膜１０と画素電極１２とが接しているため、層間絶縁膜１０と樹脂膜１１ｂとの材料が異なることに由来する干渉縞の問題もなく、それぞれの材料の選択の幅が広い。
【００３０】
図１５（Ｃ）において、樹脂膜１１ｃは金属配線１３、１４の側面の領域および層間絶縁膜１０の表面を覆っており、かつ湾曲面を有している。すなわち、金属配線１３、１４の側面の領域、層間絶縁膜の表面１０、および画素電極１２に接し、かつ画素電極１２の側面の領域において湾曲面を有する樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差が緩和されるため、画素電極１２の段切れを防止することが可能であり、歩留まりの向上に寄与することができる。ただし、層間絶縁膜１０と樹脂膜１１ｄとの材料が異なると、干渉縞が形成され表示むらの原因となるので、この場合は、できるだけ、層間絶縁膜表面上に形成する樹脂膜の膜厚を薄く作製することが望ましい。
【００３１】
図１５（Ｄ）において、樹脂膜１１ｄは、金属配線１３、１４とほぼ同じ膜厚を有する。すなわち、金属配線１３、１４の側面、層間絶縁膜１０、および画素電極１２に接し、かつ画素電極１２の側面の領域において湾曲面を有し、さらに金属配線とほぼ同じ膜厚である樹脂膜１１ｂとを有する構造である。このような形状の場合、金属配線１３、１４と層間絶縁膜１０との段差がほとんどなく、画素電極の平坦化することが可能であり、画素電極の上面の乱れに起因する発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。ただし、層間絶縁膜１０と樹脂膜１１ｄとの材料が異なると、干渉縞が形成され表示むらの原因となるので、同一の材料を使用することが望ましい。
【００３２】
【実施例】
［実施例１］
本発明を組み込んだ半導体装置の製造方法の詳細な説明を図２〜図７、図１２に基づいて説明する。
【００３３】
まず、本発明を組み込んだ半導体装置全体の回路構成を図１２に示す。半導体表示装置は、画素領域１３０１とゲート信号線側駆動回路１３１２とソース信号線側駆動回路１３１３で構成されている。ゲート信号線側駆動回路１３１２はシフトレジスタ回路１３０６と、レベルシフタ回路１３０７と、バッファ回路１３０８と、第１の保護回路１３１１と、第２の保護回路１３０９で構成されている。ソース信号線側駆動回路１３１３はシフトレジスタ回路１３０２と、レベルシフタ回路１３０３と、バッファ回路１３０４と、サンプリング回路１３０５と、プリチャージ回路１３１０で構成されている。
【００３４】
上記回路構成の半導体装置の作製方法について、以下に図２〜図７を用いて具体的に記載する。
【００３５】
最初に、透光性を有する基板１００を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英ガラス基板、プラスチック基板などの透光性基板を用いることもできる。
【００３６】
つぎに、上記基板上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる下地膜１０１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏから作製される酸化窒化シリコン膜を１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）の膜厚に形成する。さらに、ＳｉＮ４、Ｎ２Ｏから作製される酸化窒化水素化シリコン膜を５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の膜厚で積層形成する。本実施例では下地膜を２層構造として示したが、前記絶縁膜の単層膜または２層以上の積層膜としても良い。
【００３７】
つぎに、上記下地膜上に非晶質半導体膜１０２を２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の膜厚で形成する。その後、レーザー結晶化法や公知の熱結晶化法を用いて結晶質半導体膜１０３を形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００３８】
レーザー結晶化法で結晶質半導体膜を形成するには、パルス発振型または連続発光型のエキシマレーザー、ＹＡＧレーザーまたはＹＶＯ４レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線上に集光し半導体膜に照射する方法を用いると良い。結晶化の条件はエキシマレーザーを用いる場合にはパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００ｍＪ／ｃｍ２（代表的には２００〜３００ｍＪ／ｃｍ２）とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００ｍＪ／ｃｍ２（代表的には３５０〜５００ｍＪ／ｃｍ２）とする。そして、幅１００〜１０００μｍ、例えば４００μｍで線上に集光したレーザー光を基板全面にわたって照射し、この時の線上レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００３９】
つぎに、結晶質半導体膜１０３上に酸化シリコン膜１０５を成膜した後、ＴＦＴの閾値を制御するために不純物元素（ボロンまたはリン）をドーピングした。代表的なドーズ量としては５×１０１３ａｔｏｍｓ／ｃｍ２及び加速電圧が３０ｋＶの条件で行った。
【００４０】
つぎに、図３に示すように、レジスト２０１を用いて第１のフォトリソグラフィー工程及びエッチング工程により、半導体層２０２〜２０６を形成した。
【００４１】
つぎに、半導体層２０２〜２０６を覆うゲート絶縁膜３０１を形成する。ゲート絶縁膜３０１はプラズマＣＶＤ法またはスパッタ法を用い、膜厚４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの膜厚の酸化窒化シリコン膜で形成する。もちろん、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）とＯ２とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。このようにして形成される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００４２】
つぎに、上記ゲート絶縁膜上にゲート電極を形成するための第１の導電膜３０２と第２の導電膜３０３を形成する。本実施例では、第１の導電膜３０２をＴａＮで５０〜１００ｎｍの膜厚に形成し、第２の導電膜３０３をＷで１００〜３００ｎｍの膜厚に形成する。
【００４３】
なお、本実施例では、第１の導電膜をＴａＮ、第２の導電膜をＷとしたが、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成しても良い。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても良い。本実施例以外の組み合わせとしては、第１の導電膜をタンタル（Ｔａ）で形成し、第２の導電膜をタングステン（Ｗ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をアルミニウム（Ａｌ）とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜を銅（Ｃｕ）とする組み合わせなどがある。
【００４４】
つぎに、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のエッチングによって、ゲート電極及び配線３０４〜３０８を形成する。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによってＷ膜及びＴａＮ膜とも同程度にエッチングされる。
【００４５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電膜及び第２の導電膜の端部のテーパー部の角度が１５〜４５°のテーパー形状となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出している面は２０〜５０ｎｍ程度エッチングされる。こうして、第２のフォトリソグラフィー工程により、第１の導電膜と第２の導電膜からなるゲート電極及び配線が形成された。
【００４６】
つぎに、第１のドーピング処理を行い、ｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行う。イオンドープの条件はドーズ量を１×１０１３〜５×１０１４ａｔｏｍｓ／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電膜がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３１４〜３２３が形成される。第１の不純物領域３１４〜３２３には１×１０２０〜１×１０２１ａｔｏｍｓ／ｃｍ３の濃度範囲でｎ型を付与する不純物元素を添加する。
【００４７】
つぎに、図４（Ｂ）に示すように第２のエッチング処理を行う。反応性ガスをチャンバーに導入して、コイル型の電極に所定のＲＦ電力を供給し、プラズマを生成して行う。基板側（試料ステージ）には低めのＲＦ電力を投入し、第１のエッチング処理に比べて低い自己バイアス電圧を印加する。Ｗ膜を異方性エッチングして第２の形状の導電膜３０９〜３１３を得ることができる。
【００４８】
さらに、図４（Ｃ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０１３ａｔｏｍｓ／ｃｍ２のドーズ量で行い、図４（Ｃ）で半導体層に形成された第１の不純物領域３１４〜３２３の内側に新たな２種類の不純物領域４０１〜４２２を形成する。ドーピングは第２の形状の導電膜を不純物元素に対するマスクとして用い、第１の導電膜の下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第１の導電膜と重なる第３の不純物領域４０２、４０３、４０６、４０７、４１０、４１１、４１４、４１５、４１８、４１９、４２２を形成する。第３の不純物領域４０２、４０３、４０６、４０７、４１０、４１１、４１４、４１５、４１８、４１９、４２２は第２の不純物領域４０１、４０４、４０５、４０８、４０９、４１２、４１３、４１６、４１７、４２０、４２１より不純物濃度が薄い領域で、ｎ型を付与する不純物元素は第３の不純物領域で１×１０１７〜１×１０１８ａｔｏｍｓ／ｃｍ３の濃度となるようにする。
【００４９】
つぎに、第３のフォトリソグラフィー工程を行い、ｐチャネル型ＴＦＴを形成する半導体膜に一導電型とは逆の導電型の第４の不純物領域４２６、４２７、４２８を形成する。第２の形状の導電膜を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する半導体層はレジストマスク４２３、４２４、４２５で全面を被覆しておく。不純物領域にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ２Ｈ６）を用いたイオンドープ法でそのいずれの領域においても不純物濃度を２×１０２０〜２×１０２１ａｔｏｍｓ／ｃｍ３となるようにドーピングする。
【００５０】
以上の工程により、それぞれの半導体層に不純物領域が形成される。半導体層と重なる導電層がＴＦＴのゲート電極として機能する。
【００５１】
こうして導電型の制御を目的として図５（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００５２】
つぎに、図５（Ｃ）に示すように、第１の層間絶縁膜５０１は酸化窒化シリコン膜から１００〜２００ｎｍの厚さで形成する。さらに前記第１の層間絶縁膜５０１上に有機絶縁材料からなる第２の層間絶縁膜５０２を形成する。第２の層間絶縁膜５０２の材料はポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。本実施例では第２の層間絶縁膜５０２にアクリルを使用し、膜厚は１．６μｍとした。
【００５３】
つぎに、第４のフォトリソグラフィー工程により、コンタクトホールを形成した。コンタクトホールの開孔はドライエッチングで行った。まず、第２の層間絶縁膜５０２をエッチングし、その後、第１の層間絶縁膜５０１をエッチングした。
【００５４】
つぎに、第５のフォトリソグラフィー工程を行い、駆動回路部において半導体層のソース領域とコンタクトを形成するソース配線５０３、５０５、５０７、ドレイン領域とコンタクトを形成するドレイン配線５０４、５０６、５０８を形成する。また、画素部においては、ソース配線５０９、ドレイン電極５１１を形成する。本実施例では、金属配線としてＴｉ／Ａｌ／Ｔｉを使用した。
【００５５】
つぎに、図６（Ｃ）に示すようにコンタクト段差の形状不良による画素電極の段差不良を防止するための有機樹脂膜６０１を形成した。前記有機樹脂膜６０１には、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。なお、絶縁膜６０１の材料を、第２の層間絶縁膜５０２の材料と同じ材料を使用することができる。このとき、前記有機樹脂膜６０１は第２の層間絶縁膜５０２よりも濃度が低く粘度の下げたものを使用する。代表的には、第２の層間絶縁膜に使用したアクリル濃度の３〜２０％、好ましくは、５〜１０％の濃度のアクリルを使用すると良い。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０％の濃度のアクリルを使用した。
【００５６】
前記有機樹脂膜６０１は、基板上に有機樹脂を滴下し、スピンコーターで、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数（好ましくは１０００ｒｐｍ〜１５００ｒｐｍ）で塗布した。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０倍希釈のアクリル５ｃｃを基板上に滴下し、スピンコーターの回転数を１４００ｒｐｍにして塗布した。なお、回転数は常時一定でなくても良く、はじめは低回転（１００ｒｐｍ〜５００ｒｐｍ）で、その後高回転（１０００ｒｐｍ〜１５００ｒｐｍ）にして有機樹脂を塗布することもできる。
【００５７】
つぎに、塗布した前記有機樹脂膜６０１を２５０℃、１時間の条件で熱処理して焼成した。
【００５８】
つぎに、図７（Ａ）に示すように、配線上に存在する有機樹脂を除去するために、エッチングを行った。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによって配線上の有機樹脂がエッチングされ、除去される。
【００５９】
本実施例では配線上の有機樹脂を除去するのにＩＣＰエッチング法を用いたが、アッシングを行うことで配線上の有機樹脂を除去することもできる。例えば、６７Ｐａの圧力で電極に１００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行う。エッチングガスはＯ２が主に使用される。
【００６０】
つぎに、図７（Ｂ）に示すように第６のフォトリソグラフィー工程を行い、透明画素電極６０２をコンタクト段差の形状不良による画素電極の段差不良を防止するための有機樹脂膜６０１上に形成した。透明画素電極６０２の材料は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２；ＩＴＯ）等をスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残さが発生しやすいので、エッチングの加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）を用いても良い。また、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）等を用いることができる。
【００６１】
以上のように６回のフォトリソグラフィー工程により、ｎチャネル型ＴＦＴ、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴを有する駆動回路部と、画素ＴＦＴ、容量素子とを有する画素部を同一基板上に作製することができる。その結果、工程を短縮でき、製造コストの低減及び歩留まりの向上に寄与することができる。
〔実施例２〕
本発明は、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる発光材料を用いた表示装置（以下、発光装置と呼ぶ）にも実施することができる。以下に、本発明を組み込んだ発光装置の詳細な製造方法を図１１で示す。尚、第２の層間絶縁膜を成膜するより前の工程は実施例１と同様なので省略する。
【００６２】
最初に、フォトリソグラフィー工程を行い、第１の層間絶縁膜と第２の層間絶縁膜にコンタクトホールを形成した。コンタクトホールの開孔はドライエッチングで行った。まず、第２の層間絶縁膜をエッチングし、その後、第１の層間絶縁膜をエッチングした。
【００６３】
つぎに、配線を形成するフォトリソグラフィー工程を行い、駆動回路部において半導体層のソース領域とコンタクトを形成するソース配線、ドレイン領域とコンタクトを形成するドレイン配線を形成する。また、画素部においては、ソース配線、ドレイン電極を形成する。本実施例では、金属配線としてＴｉ／Ａｌ／Ｔｉを使用した。
【００６４】
つぎに、配線エッチング等で乱れた第２の層間絶縁膜の表面を平坦化するために、有機樹脂膜１２０１を第２の層間絶縁膜の表面に塗布した。前記有機樹脂膜１２０１の材料は第２の層間絶縁膜の材料と同じ材料を使用することができる。すなわち、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。また、前記有機樹脂膜１２０１は第２の層間絶縁膜よりも濃度が低く、粘度を下げたものを使用する。好ましくは、第２の層間絶縁膜に使用したアクリル濃度の３〜２０％、好ましくは５〜１０％の濃度のアクリルを使用すると良い。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０％の濃度のアクリルを使用した。
【００６５】
前記有機樹脂膜１２０１は、基板上に有機樹脂を滴下し、スピンコーターで、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数（好ましくは５００ｒｐｍ〜１０００ｒｐｍ）で塗布した。本実施例では第２の層間絶縁膜に使用したアクリル濃度の１０倍希釈のアクリル５ｃｃを基板上に滴下し、スピンコーターの回転数を１４００ｒｐｍにして塗布した。なお、回転数は常時一定でなくても良く、はじめは低回転（１００ｒｐｍ〜５００ｒｐｍ）で、その後高回転（１０００ｒｐｍ〜１５００ｒｐｍ）にして有機樹脂を塗布することもできる。
【００６６】
つぎに、塗布した前記有機樹脂膜１２０１を２５０℃、１時間の条件で熱処理して焼成した。
【００６７】
つぎに、配線上に存在する有機樹脂を除去するために、エッチングを行った。本実施例ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００ＷのＲＦ電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによって配線上の有機樹脂がエッチングされ、除去される。
【００６８】
本実施例では配線上の有機樹脂を除去するのにＩＣＰエッチング法を用いたが、アッシングを行うことで配線上の有機樹脂を除去することもできる。例えば、６７Ｐａの圧力で電極に１００ＷのＲＦ電力を投入してプラズマを生成してエッチングを行う。エッチングガスはＯ２が主に使用される。
【００６９】
つぎに、透明画素電極１２０２を第２の層間絶縁膜の表面の乱れを平坦化するための有機樹脂膜１２０１上に形成した。透明画素電極１２０２の材料は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２；ＩＴＯ）等をスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残さが発生しやすいので、エッチングの加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）を用いても良い。また、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）等を用いることができる。
【００７０】
つぎに、図１１（Ｂ）のようにバンク１２０３を形成する。バンク１２０３は１００〜４００ｎｍのシリコンを含む絶縁膜もしくは有機樹脂膜をパターニングして形成することができる。バンク１２０３は、画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、つぎに形成する発光層等の有機ＥＬ材料が画素電極の端部に直接ふれないようにする目的もある。
【００７１】
バンク１２０３の材料としては、感光性ポリイミド、感光性アクリル、非感光性アクリル等を使用することができる。
【００７２】
なお、バンク１２０３は絶縁膜であるために成膜時における素子の静電破壊には注意が必要である。本実施例ではバンクの材料となる絶縁膜中にカーボン粒子や顔料を添加して抵抗率を下げ、静電気の発生を抑制することができる。この際、抵抗値は１×１０６〜１×１０１２Ωｍ（好ましくは１×１０８〜１×１０１０Ωｍ）となるようにカーボン粒子や顔料の添加量を調節すればよい。
【００７３】
つぎに、バンクの表面に対して前処理を行う。本実施例では基板全体を１００〜１２０℃に加熱し、酸素プラズマを形成しつつ紫外光照射を行う。これにより陽極表面に対してオゾンプラズマ処理を行うことができる。この前処理により、陽極の表面において吸着酸素及び吸着水が除去され、表面の仕事関数が高められる。さらに、陽極表面の平坦度が向上する。陽極表面の平坦度は表面の平均自乗粗さ（Ｒｍｓ）が５ｎｍ以下（好ましくは３ｎｍ以下）となるようにすると良い。
【００７４】
なお、オゾンプラズマ処理の代わりにアルゴン、ネオンもしくはヘリウムなどの希ガスを用いたプラズマ処理でも良い。
【００７５】
つぎに、ＥＬ層１２０４をスピンコート法により形成する。なお、本実施例では、正孔注入層及び発光層の積層体をＥＬ層と呼んでいる。すなわち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。なお、前記ＥＬ層は有機材料であっても無機材料であっても良い。また、前記ＥＬ層は高分子材料であっても低分子材料であっても良い。
【００７６】
本実施例では、まず正孔注入層としてポリチオフェン（ＰＥＤＯＴ）を２０ｎｍの厚さに成膜し、さらに白色に発光する発光層としてポリビニルカルバゾール（ＰＶＫ）を８０ｎｍの厚さに形成する。ポリチオフェンは水に溶かして塗布する。ポリビニルカルバゾールは１，２−ジクロロメタンに溶かして塗布すればよい。また、正孔注入層及び発光層は塗布した後にＥＬ層を破壊しない温度範囲（典型的には８０〜１２０℃）で熱処理を行い、溶媒を揮発させて薄膜を得る。
【００７７】
例えば、１，２−ジクロロメタンに、ＰＶＫ、Ｂｕ−ＰＢＤ（２−（４’−ｔｅｒｔ−ブチルフェニル）−５−（４’’−ビフェニル）−１，３，４−オキサジアゾール）、クマリン６、ＤＣＭ１（４−ジシアノメチレン−２−メチル−６−ｐ−ジメチルアミノスチリル−４Ｈ−ピラン）、ＴＰＢ（テトラフェニルブタジエン）及びナイルレッドを溶かしたものを用いることができる。
【００７８】
また、白色に発光する発光層として用いることのできる高分子材料として、他にも特開平８−９６９５９号公報または特開平９−６３７７０号公報に記載された材料を用いることもできる。
【００７９】
つぎに、ＥＬ層を形成したら、仕事関数の小さい導電膜からなる陰極１２０５を４００ｎｍの厚さに形成する。本実施例では、アルミニウムとリチウムとを共蒸着により合金化して形成する。こうして画素電極（陽極）１２０２、ＥＬ層１２０４及び陰極１２０５を含むＥＬ素子が形成される。
【００８０】
つぎに、陰極１２０５を形成した後にＥＬ素子を完全に覆うようにしてパッシベーション膜１２０６を成膜する。この際、段差の良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（Ｄｉａｍｏｎｄ ＬｉｋｅＣａｒｂｏｎ）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層の上方にも容易に成膜することができる。また、酸素に対するブロッキング効果が高く、ＥＬ層や陰極の酸化を抑制することができる。
【００８１】
さらに、パッシベーション膜上に封止材１２０７を設けカバー材１２０８を張り合わせる。封止材としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることができる。
【００８２】
また、カバー材としてはガラス基板、金属基板、セラミックス基板もしくはプラスチック基板（プラスチックフィルムも含む）を用いることができる。このカバー材の両面もしくは片面に炭素膜、特にＤＬＣ膜を設けておくことは有効である。プラスチックフィルムをカバー材として用いる場合にはロールトゥロール方式で両面にＤＬＣ膜を成膜することができる。
【００８３】
こうして図１１（Ｂ）の状態を得ることができる。なお、バンク１２０３を形成した後、パッシベーション膜１２０６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。ただし、スピンコート法によりＥＬ層１２０４を形成する際には、脱酸素処理をした窒素雰囲気もしくは希ガス雰囲気で処理を行えばよい。
【００８４】
以上のように、有機樹脂膜１２０１を第２の層間絶縁膜上に塗布することで、第２の層間絶縁膜の表面を平坦化することができる。それにより第２の層間絶縁膜上に形成した画素電極１２０２の平坦性が向上し、発光装置の微少欠陥を抑制することができ、歩留まりの向上に寄与することができる。
〔実施例３〕
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。
【００８５】
上記の様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３および図１４に示す。
【００８６】
図１３（Ａ）はパーソナルコンピュータであり、本体１４０１、画像入力部１４０２、表示部１４０３、キーボード１４０４で構成される。本発明を画像入力部１４０２、表示部１４０３やその他の駆動回路に適用することができる。
【００８７】
図１３（Ｂ）はビデオカメラであり、本体１４０５、表示部１４０６、音声入力部１４０７、操作スイッチ１４０８、バッテリー１４０９、受像部１４１０で構成される。本発明を表示部１４０６、音声入力部１４０７やその他の駆動回路に適用することができる。
【００８８】
図１３（Ｃ）はモバイルコンピュータであり、本体１４１１、カメラ部１４１２、受像部１４１３、操作スイッチ１４１４、表示部１４１５で構成される。本発明は表示部１４１５やその他の駆動回路に適用できる。
【００８９】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体１４１６、表示部１４１７、アーム部１４１８で構成される。本発明は表示部１４１７やその他の駆動回路に適用することができる。
【００９０】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１４１９、表示部１４２０、スピーカ部１４２１、記録媒体１４２２、操作スイッチ１４２３で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部１４２０やその他の駆動回路に適用することができる。
【００９１】
図１３（Ｆ）はデジタルカメラであり、本体１４２４、表示部１４２５、接眼部１４２６、操作スイッチ１４２７、受像部（図示しない）で構成される。本発明を表示部１４２５その他の駆動回路に適用することができる。
【００９２】
図１４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置１５０１、スクリーン１５０２で構成される。本発明は表示部やその他の駆動回路に適用することができる。
【００９３】
図１４（Ｂ）はリア型プロジェクターであり、本体１５０３、光源光学系および表示装置１５０４、ミラー１５０５、スクリーン１５０６で構成される。本発明は表示部やその他の駆動回路に適用することができる。
【００９４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、実施例２及び実施例３のどのような組み合わせからなる構成を用いても実現することができる。
【００９５】
【発明の効果】
本発明は６枚のフォトマスクでＴＦＴを作製し、金属配線の端部に樹脂膜を形成することにより、金属配線の端部における層間絶縁膜の形状変化に伴う画素電極の断線を解決することができる。また、同時に層間絶縁膜の上面の乱れに伴う、液晶分子の配向不良や不均一電界による液晶分子の配向不良を防ぐことができる。さらに、画素電極の表面の乱れに起因する発光層の微少欠陥が生じる発光装置の不良を防ぐことができる。上記より半導体装置および発光装置の生産性の向上および歩留まりの向上を実現することができる。
【図面の簡単な説明】
【図１】本発明を実施した半導体表示装置の断面図
【図２】半導体表示装置の作製工程の図
【図３】半導体表示装置の作製工程の図
【図４】半導体表示装置の作製工程の図
【図５】半導体表示装置の作製工程の図
【図６】半導体表示装置の作製工程の図
【図７】半導体表示装置の作製工程の図
【図８】従来の半導体装置の断面図
【図９】本発明を実施した配線形状を示した図
【図１０】従来の半導体装置の配線不良を示した図
【図１１】発光装置の作製工程の図
【図１２】半導体表示装置全体の回路構成の図
【図１３】半導体表示装置を利用した装置の一例を説明する図
【図１４】半導体表示装置を利用した装置の一例を説明する図
【図１５】本発明を実施した半導体表示装置の断面図
Claims (8)
- ＴＦＴを覆う第１の絶縁膜をエッチングしてコンタクトホールを形成する第１の工程と、
前記ＴＦＴと電気的に接続する金属配線を形成する第２の工程と、
前記第１の絶縁膜および前記金属配線上に塗布により第２の絶縁膜を形成する第３の工程と、
前記金属配線上の前記第２の絶縁膜をエッチングして、前記金属配線の表面を露出する第４の工程と、
前記第２の絶縁膜上に前記金属配線に接する画素電極を形成する第５の工程とを有することを特徴とする半導体装置の作製方法。 - ＴＦＴを覆う絶縁膜をエッチングしてコンタクトホールを形成する第１の工程と、
前記ＴＦＴと電気的に接続する第１の金属配線及び容量素子を電気的に接続する第２の金属配線を形成する第２の工程と、
前記絶縁膜、前記第１の金属配線および前記第２の金属配線上に塗布により第２の絶縁膜を形成する第３の工程と、
前記第１の金属配線及び前記第２の金属配線上の前記第２の絶縁膜をエッチングして、前記第１の金属配線及び前記第２の金属配線の表面を露出する第４の工程と、
前記第２の絶縁膜上に前記第１の金属配線及び前記第２の金属配線に接する画素電極を形成する第５の工程とを有することを特徴とする半導体装置の作製方法。 - 請求項１または請求項２において、前記第２の絶縁膜は前記第１絶縁膜に使用した材料濃度の３％〜２０％の濃度であることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項３のいずれか一項において、前記第２の絶縁膜を形成する工程は、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数で回転させながら前記第２の絶縁膜の材料を塗布することを特徴とする半導体装置の作製方法。
- ＴＦＴを覆う第１の絶縁膜をエッチングしてコンタクトホールを形成する第１の工程と、
前記ＴＦＴと電気的に接続する金属配線を形成する第２の工程と、
前記第１の絶縁膜および前記金属配線上に塗布により第２の絶縁膜を形成する第３の工程と、
前記金属配線上の前記第２の絶縁膜をエッチングして、前記金属配線の表面を露出する第４の工程と、
前記第２の絶縁膜上に前記金属配線に接する画素電極を形成する第５の工程とを有することを特徴とする発光装置の作製方法。 - ＴＦＴを覆う絶縁膜をエッチングしてコンタクトホールを形成する第１の工程と、
前記ＴＦＴと電気的に接続する第１の金属配線及び容量素子を電気的に接続する第２の金属配線を形成する第２の工程と、
前記絶縁膜、前記第１の金属配線および前記第２の金属配線上に塗布により第２の絶縁膜を形成する第３の工程と、
前記第１の金属配線及び前記第２の金属配線上の前記第２の絶縁膜をエッチングして、前記第１の金属配線及び前記第２の金属配線の表面を露出する第４の工程と、
前記第２の絶縁膜上に前記第１の金属配線及び前記第２の金属配線に接する画素電極を形成する第５の工程とを有することを特徴とする発光装置の作製方法。 - 請求項５または請求項６において、前記第２の絶縁膜は前記第１の絶縁膜に使用した材料濃度の３％〜２０％の濃度であることを特徴とする発光装置の作製方法。
- 請求項５乃至請求項７のいずれか一項において、前記絶縁膜上に第２の絶縁膜を形成する工程は、基板を１００ｒｐｍ〜２０００ｒｐｍの回転数回転させながら前記第２の絶縁膜の材料を塗布することを特徴とする発光装置の作製方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228164 | 2001-07-27 | ||
| JP2001228164 | 2001-07-27 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219269A Division JP3792621B2 (ja) | 2001-07-27 | 2002-07-29 | 半導体装置及び発光装置 |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| JP2004061825A JP2004061825A (ja) | 2004-02-26 |
| JP2004061825A5 JP2004061825A5 (ja) | 2005-10-27 |
| JP2004061825A6 true JP2004061825A6 (ja) | 2006-10-26 |
| JP3980960B2 JP3980960B2 (ja) | 2007-09-26 |
Family
ID=19060711
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219269A Expired - Fee Related JP3792621B2 (ja) | 2001-07-27 | 2002-07-29 | 半導体装置及び発光装置 |
| JP2002219577A Expired - Fee Related JP3980960B2 (ja) | 2001-07-27 | 2002-07-29 | 半導体装置及び発光装置の作製方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002219269A Expired - Fee Related JP3792621B2 (ja) | 2001-07-27 | 2002-07-29 | 半導体装置及び発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6686605B2 (ja) |
| JP (2) | JP3792621B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3904512B2 (ja) * | 2002-12-24 | 2007-04-11 | シャープ株式会社 | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 |
| US20050074914A1 (en) * | 2003-10-06 | 2005-04-07 | Toppoly Optoelectronics Corp. | Semiconductor device and method of fabrication the same |
| KR100699998B1 (ko) * | 2004-09-23 | 2007-03-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 소자 및 그의 제조 방법 |
| US8148895B2 (en) | 2004-10-01 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| JP6818514B2 (ja) * | 2016-11-01 | 2021-01-20 | 株式会社ジャパンディスプレイ | 表示装置および表示装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554060A3 (en) * | 1992-01-31 | 1993-12-01 | Canon Kk | Liquid crystal display apparatus |
| JPH05210116A (ja) * | 1992-01-31 | 1993-08-20 | Canon Inc | 液晶表示装置 |
| JPH06230425A (ja) * | 1993-02-03 | 1994-08-19 | Sanyo Electric Co Ltd | 液晶表示装置及びその製造方法 |
| JPH0896959A (ja) | 1994-09-27 | 1996-04-12 | Sumitomo Electric Ind Ltd | 有機エレクトロルミネッセンス素子 |
| KR100359795B1 (ko) * | 1995-08-22 | 2003-01-14 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| JPH0963770A (ja) | 1995-08-24 | 1997-03-07 | Kemipuro Kasei Kk | 単層型白色発光有機ｅｌ素子 |
| JPH1138439A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
| JPH1138440A (ja) * | 1997-07-17 | 1999-02-12 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその製造方法 |
| JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP4718677B2 (ja) * | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
-
2002
- 2002-07-22 US US10/199,506 patent/US6686605B2/en not_active Expired - Lifetime
- 2002-07-29 JP JP2002219269A patent/JP3792621B2/ja not_active Expired - Fee Related
- 2002-07-29 JP JP2002219577A patent/JP3980960B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-10 US US10/730,986 patent/US6929986B2/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3989763B2 (ja) | 半導体表示装置 | |
| US9613989B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5376709B2 (ja) | 半導体装置及びその作製方法 | |
| JP4338934B2 (ja) | 配線の作製方法 | |
| US6596571B2 (en) | Method of manufacturing semiconductor device | |
| US8779467B2 (en) | Light emitting device having a terminal portion | |
| US7057209B2 (en) | Light emitting device, method of manufacturing the same and manufacturing apparatus therefor | |
| US8318554B2 (en) | Method of forming gate insulating film for thin film transistors using plasma oxidation | |
| US20140332251A1 (en) | Metal Wiring and Method of Manufacturing the Same, and Metal Wiring Substrate and Method of Manufacturing the Same | |
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| JP3980960B2 (ja) | 半導体装置及び発光装置の作製方法 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4064075B2 (ja) | 半導体装置の作製方法 | |
| JP2004061825A6 (ja) | 半導体装置及び発光装置の作製方法 | |
| JP4850328B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4907063B2 (ja) | 半導体装置の作製方法 | |
| JP4387090B2 (ja) | 半導体装置の作製方法 | |
| JP4954387B2 (ja) | 半導体装置の作製方法 | |
| JP4128428B2 (ja) | 半導体装置の作製方法 | |
| JP2012142571A (ja) | 半導体装置 | |
| JP2007109731A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 | |
| JP2007049181A (ja) | 半導体装置の作製方法 |