JPH05216068A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05216068A JPH05216068A JP4797192A JP4797192A JPH05216068A JP H05216068 A JPH05216068 A JP H05216068A JP 4797192 A JP4797192 A JP 4797192A JP 4797192 A JP4797192 A JP 4797192A JP H05216068 A JPH05216068 A JP H05216068A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- substrate
- mask
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型液晶表示装置のブラ
ックマトリクス構造を立体化して画素開口率を改善す
る。 【構成】 液晶表示装置は第1の基板1と第2の基板2
とを貼り合わせ両者の間に液晶13を介在させた構造を
有している。基板1の表面にはスイッチング素子とこの
スイッチング素子に接続された画素電極10とがマトリ
クス状に形成されている。基板2の方には対向電極11
が形成されている。基板1の表面部分のうち、表示に寄
与する画素開口部以外の領域に画素電極10及びスイッ
チング素子と絶縁されたマスク電極12が設けられてい
る。このマスク電極12と対向電極11との間に所定の
電圧を印加する事により、液晶13をシャッタとして機
能させ立体的なブラックマトリクス構造を得る。
ックマトリクス構造を立体化して画素開口率を改善す
る。 【構成】 液晶表示装置は第1の基板1と第2の基板2
とを貼り合わせ両者の間に液晶13を介在させた構造を
有している。基板1の表面にはスイッチング素子とこの
スイッチング素子に接続された画素電極10とがマトリ
クス状に形成されている。基板2の方には対向電極11
が形成されている。基板1の表面部分のうち、表示に寄
与する画素開口部以外の領域に画素電極10及びスイッ
チング素子と絶縁されたマスク電極12が設けられてい
る。このマスク電極12と対向電極11との間に所定の
電圧を印加する事により、液晶13をシャッタとして機
能させ立体的なブラックマトリクス構造を得る。
Description
【0001】
【産業上の利用分野】本発明は行列状に配列した画素電
極とこれに対応するスイッチング素子とが同一基板上に
形成された構造を有するアクティブマトリクス型の液晶
表示装置に関する。より詳しくは、画素間の漏れ光を防
止し表示コントラストを高める為に用いられる遮光構造
あるいはブラックマトリクス構造に関する。
極とこれに対応するスイッチング素子とが同一基板上に
形成された構造を有するアクティブマトリクス型の液晶
表示装置に関する。より詳しくは、画素間の漏れ光を防
止し表示コントラストを高める為に用いられる遮光構造
あるいはブラックマトリクス構造に関する。
【0002】
【従来の技術】通常、ブラックマトリクスは隣り合う画
素電極の隙間からの光の漏れを抑える為に必要とされて
いる。従来、漏れ光を防ぐ為、金属(クロム、タンタ
ル、アルミニウム、酸化クロム等)からなる遮光膜を対
向基板上に設けていた。図5を参照してかかる従来構造
の一例を簡潔に説明する。この例はアモルファスシリコ
ンを用いた逆スタガード構造の薄膜トランジスタをスイ
ッチング素子として利用したものである。図示する様
に、液晶表示装置は一対の基板1及び2を所定の間隙を
介して対向配置した構造となっている。第1の基板1の
表面にはアモルファスシリコンを活性半導体層として利
用した逆スタガード型の薄膜トランジスタと画素電極と
が集積的に形成されている。即ち、基板1の表面にはゲ
ート電極3がパタニングされておりその上をゲート絶縁
膜4が被覆している。ゲート絶縁膜4の上には活性半導
体層となるアモルファスシリコン薄膜5がパタニング形
成されている。さらに、n+ 型のアモルファスシリコン
膜6を介してソース電極7及びドレイン電極8が形成さ
れている。かかる構造を有する薄膜トランジスタの表面
を保護膜9が覆っている。一方、このトランジスタに隣
接して画素電極10が設けられている。画素電極10の
一端はドレイン電極8に接続しておりスイッチングトラ
ンジスタにより駆動される。画素電極10の周辺部は保
護膜9で被覆されており中央部のみ露出している。画素
電極10の外形寸法はLEで表わされており、露出した
中央部の寸法はLPで表わされている。
素電極の隙間からの光の漏れを抑える為に必要とされて
いる。従来、漏れ光を防ぐ為、金属(クロム、タンタ
ル、アルミニウム、酸化クロム等)からなる遮光膜を対
向基板上に設けていた。図5を参照してかかる従来構造
の一例を簡潔に説明する。この例はアモルファスシリコ
ンを用いた逆スタガード構造の薄膜トランジスタをスイ
ッチング素子として利用したものである。図示する様
に、液晶表示装置は一対の基板1及び2を所定の間隙を
介して対向配置した構造となっている。第1の基板1の
表面にはアモルファスシリコンを活性半導体層として利
用した逆スタガード型の薄膜トランジスタと画素電極と
が集積的に形成されている。即ち、基板1の表面にはゲ
ート電極3がパタニングされておりその上をゲート絶縁
膜4が被覆している。ゲート絶縁膜4の上には活性半導
体層となるアモルファスシリコン薄膜5がパタニング形
成されている。さらに、n+ 型のアモルファスシリコン
膜6を介してソース電極7及びドレイン電極8が形成さ
れている。かかる構造を有する薄膜トランジスタの表面
を保護膜9が覆っている。一方、このトランジスタに隣
接して画素電極10が設けられている。画素電極10の
一端はドレイン電極8に接続しておりスイッチングトラ
ンジスタにより駆動される。画素電極10の周辺部は保
護膜9で被覆されており中央部のみ露出している。画素
電極10の外形寸法はLEで表わされており、露出した
中央部の寸法はLPで表わされている。
【0003】一方上側のガラス基板2の内表面には透明
な対向電極11が形成されている。これに重ねて金属等
からなる遮光膜22がパタニング形成されている。この
遮光膜には画素電極10に整合して開口が設けられてお
りその寸法はLoで表わされている。一方、薄膜トラン
ジスタ等を含むその他の画素部分は遮光膜22で覆われ
ており、その寸法はLbで表わされている。この様にし
て遮光膜22はブラックマトリクスを構成する。なお一
対の基板1及び2の間隙には液晶13が封入充填されて
いる。
な対向電極11が形成されている。これに重ねて金属等
からなる遮光膜22がパタニング形成されている。この
遮光膜には画素電極10に整合して開口が設けられてお
りその寸法はLoで表わされている。一方、薄膜トラン
ジスタ等を含むその他の画素部分は遮光膜22で覆われ
ており、その寸法はLbで表わされている。この様にし
て遮光膜22はブラックマトリクスを構成する。なお一
対の基板1及び2の間隙には液晶13が封入充填されて
いる。
【0004】
【発明が解決しようとする課題】上述した従来例の場
合、遮光膜22と画素電極10との境界部には、両者の
位置合わせ精度、即ちTFT基板1上のマスク合わせ精
度に液晶パネルの組み立て精度分も加わる為、重なり部
を大きく取らなければならない。又、斜めから入射する
光も有効に遮光する為重なり部をある程度設ける必要も
ある。この為開口率が低下するという問題点がある。な
お、この重なり部の寸法をΔLで表わしている。
合、遮光膜22と画素電極10との境界部には、両者の
位置合わせ精度、即ちTFT基板1上のマスク合わせ精
度に液晶パネルの組み立て精度分も加わる為、重なり部
を大きく取らなければならない。又、斜めから入射する
光も有効に遮光する為重なり部をある程度設ける必要も
ある。この為開口率が低下するという問題点がある。な
お、この重なり部の寸法をΔLで表わしている。
【0005】図6を参照して上述した問題点をさらに詳
細に説明する。図6は従来の液晶表示装置の模式的な平
面図であり、理解を容易にする為に行方向の画素ピッチ
X及び列方向の画素ピッチYを同一寸法に設定してい
る。この時、LbとLoの和が画素ピッチに一致する。
ここで、図5から明らかな様にLE<LP<Loの関係
を満たす様に各部分の寸法が設定されている。又、Lo
=LP−2ΔLの関係が成立する。従って、遮光膜11
の開口寸法Loは画素電極10の露出中央部寸法LPに
比べて2ΔL分だけ小さい。画素開口率は、Lo2 /
(Lb+Lo)2 =(LP−2ΔL)2 /(Lb+L
o)2 となり、重なり部分ΔLが存在する分だけ実効的
な開口率は低下する。この重なり部分ΔLはアライメン
トマージンとして必要であるとともに基板1側から入射
するバックライト光の斜光成分を遮断する為にも必要で
ある。
細に説明する。図6は従来の液晶表示装置の模式的な平
面図であり、理解を容易にする為に行方向の画素ピッチ
X及び列方向の画素ピッチYを同一寸法に設定してい
る。この時、LbとLoの和が画素ピッチに一致する。
ここで、図5から明らかな様にLE<LP<Loの関係
を満たす様に各部分の寸法が設定されている。又、Lo
=LP−2ΔLの関係が成立する。従って、遮光膜11
の開口寸法Loは画素電極10の露出中央部寸法LPに
比べて2ΔL分だけ小さい。画素開口率は、Lo2 /
(Lb+Lo)2 =(LP−2ΔL)2 /(Lb+L
o)2 となり、重なり部分ΔLが存在する分だけ実効的
な開口率は低下する。この重なり部分ΔLはアライメン
トマージンとして必要であるとともに基板1側から入射
するバックライト光の斜光成分を遮断する為にも必要で
ある。
【0006】図7を参照して従来の液晶表示装置の他の
例を簡潔に説明する。基本的には図5に示す従来例と同
様であるので対応部分には対応する参照番号を付してあ
る。先の従来例と異なる点は、画素電極10の表面が全
面的に保護膜9によって被覆されている事である。この
場合であっても、対向基板2の側に設けられた遮光膜2
2の開口寸法Loは画素電極10の外形寸法LEよりも
2ΔL分だけ小さく設定する必要がある。アライメント
誤差を吸収し且つバックライト光の斜光成分を遮断する
為である。
例を簡潔に説明する。基本的には図5に示す従来例と同
様であるので対応部分には対応する参照番号を付してあ
る。先の従来例と異なる点は、画素電極10の表面が全
面的に保護膜9によって被覆されている事である。この
場合であっても、対向基板2の側に設けられた遮光膜2
2の開口寸法Loは画素電極10の外形寸法LEよりも
2ΔL分だけ小さく設定する必要がある。アライメント
誤差を吸収し且つバックライト光の斜光成分を遮断する
為である。
【0007】なお、遮光効果を上げ開口率を改善する為
に、二重遮光構造が提案されている。例えば、日経マイ
クロデバイス1991年4月号の第105頁にその例が
開示されている。この二重遮光構造は、追加の遮光膜を
TFT基板上に画素電極とは別に形成し、対向基板上の
遮光膜と組み合わせたものである。画素電極と追加の遮
光膜との合わせ精度はTFT基板上のマスク合わせ精度
だけで決まる。この為、両者の重なり分が小さくなる為
開口率を改善できる。しかしながら、この二重遮光構造
では追加の遮光膜を形成する為にプロセスの増加を伴な
うという問題点がある。
に、二重遮光構造が提案されている。例えば、日経マイ
クロデバイス1991年4月号の第105頁にその例が
開示されている。この二重遮光構造は、追加の遮光膜を
TFT基板上に画素電極とは別に形成し、対向基板上の
遮光膜と組み合わせたものである。画素電極と追加の遮
光膜との合わせ精度はTFT基板上のマスク合わせ精度
だけで決まる。この為、両者の重なり分が小さくなる為
開口率を改善できる。しかしながら、この二重遮光構造
では追加の遮光膜を形成する為にプロセスの増加を伴な
うという問題点がある。
【0008】
【課題を解決するための手段】上述した従来の技術の問
題点あるいは課題に鑑み、本発明はプロセスの増加を伴
なう事なく画素開口率を改善する事のできるブラックマ
トリクス構造を提供する事を目的とする。かかる目的を
達成する為に以下の手段を講じた。即ち、スイッチング
素子とこのスイッチング素子に接続された画素電極とが
マトリクス状に形成された第1の基板と、この第1の基
板に対向して配され対向電極を有する第2の基板と、こ
れら第1及び第2の基板の間に保持された液晶層とを有
する液晶表示装置において、前記第1の基板のうち表示
に寄与する画素開口部以外の領域に前記画素電極及びス
イッチング素子と絶縁されたマスク電極を設けるという
手段を講じた。そして、このマスク電極と前記対向電極
間に電圧を印加できる様に構成した。
題点あるいは課題に鑑み、本発明はプロセスの増加を伴
なう事なく画素開口率を改善する事のできるブラックマ
トリクス構造を提供する事を目的とする。かかる目的を
達成する為に以下の手段を講じた。即ち、スイッチング
素子とこのスイッチング素子に接続された画素電極とが
マトリクス状に形成された第1の基板と、この第1の基
板に対向して配され対向電極を有する第2の基板と、こ
れら第1及び第2の基板の間に保持された液晶層とを有
する液晶表示装置において、前記第1の基板のうち表示
に寄与する画素開口部以外の領域に前記画素電極及びス
イッチング素子と絶縁されたマスク電極を設けるという
手段を講じた。そして、このマスク電極と前記対向電極
間に電圧を印加できる様に構成した。
【0009】好ましくは、マスク電極は少なくとも金属
からなる導電膜で構成されている。あるいは、マスク電
極を透明電極で構成しても良い。さらには、マスク電極
を前記スイッチング素子上で分割する構成とし、分割さ
れた一方のマスク電極を補助容量電極として用いる事も
できる。
からなる導電膜で構成されている。あるいは、マスク電
極を透明電極で構成しても良い。さらには、マスク電極
を前記スイッチング素子上で分割する構成とし、分割さ
れた一方のマスク電極を補助容量電極として用いる事も
できる。
【0010】
【作用】本発明によれば、アクティブマトリクス型液晶
表示装置のTFT基板上において、画素開口部以外の部
分に絶縁膜を介して一様な導電性を有する金属薄膜又は
透明導電膜からなるマスク電極を形成している。このマ
スク電極と対向電極間に液晶を駆動できる十分な電圧を
印加する事によって、マスク電極と対向電極とに挟まれ
た空間領域を液晶によるシャッタとして働かせ、ブラッ
クマトリクスと同一の機能を有する構造としたものであ
る。本発明にかかるブラックマトリクスは立体構造を有
するので、従来の遮光膜を用いたブラックマトリクスの
平面構造に比べて、斜め方向から入射する光に対して優
れた遮光性を有するので、マスク電極の寸法を従来の遮
光膜寸法に比べて小さくでき画素開口率を改善する事が
できる。
表示装置のTFT基板上において、画素開口部以外の部
分に絶縁膜を介して一様な導電性を有する金属薄膜又は
透明導電膜からなるマスク電極を形成している。このマ
スク電極と対向電極間に液晶を駆動できる十分な電圧を
印加する事によって、マスク電極と対向電極とに挟まれ
た空間領域を液晶によるシャッタとして働かせ、ブラッ
クマトリクスと同一の機能を有する構造としたものであ
る。本発明にかかるブラックマトリクスは立体構造を有
するので、従来の遮光膜を用いたブラックマトリクスの
平面構造に比べて、斜め方向から入射する光に対して優
れた遮光性を有するので、マスク電極の寸法を従来の遮
光膜寸法に比べて小さくでき画素開口率を改善する事が
できる。
【0011】
【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1は本発明にかかる液晶表示装置の
一実施例を示す模式的な断面図である。液晶表示装置は
下側の石英等からなる透明基板1と上側のガラス等から
なる透明基板2とを貼り合わせ両者の間に液晶13を挟
持した構造となっている。一方の基板1の表面にはアモ
ルファスシコリンを活性半導体層として用いた逆スタガ
ード型の薄膜トランジスタが形成されている。このトラ
ンジスタは、金属からなるゲート電極3と、二酸化シリ
コンなどからなるゲート絶縁膜4とアモルファスシリコ
ン薄膜からなる活性半導体層5を積層した構造を有す
る。半導体層5の上には、n+ 型のアモルファスシリコ
ン薄膜6を介して、ソース電極7及びドレイン電極8が
形成されている。かかる構成を有する薄膜トランジスタ
は酸化シリコンあるいは窒化シリコン等からなる保護膜
9により被覆されている。基板1の上には、さらにIT
OあるいはSnO2 等の透明導電膜からなる画素電極1
0が形成されている。この画素電極10とドレイン電極
8は互いに電気接続されている。なお、パタニングされ
た画素電極10の寸法はLEで表わされている。画素電
極10の周辺部は保護膜9により被覆されており、中央
部に露出した部分が残される。この中央露出部の寸法は
LPで表わされている。いずれも従来例との比較を容易
にする為に従来例と同一の寸法に設定してある。
詳細に説明する。図1は本発明にかかる液晶表示装置の
一実施例を示す模式的な断面図である。液晶表示装置は
下側の石英等からなる透明基板1と上側のガラス等から
なる透明基板2とを貼り合わせ両者の間に液晶13を挟
持した構造となっている。一方の基板1の表面にはアモ
ルファスシコリンを活性半導体層として用いた逆スタガ
ード型の薄膜トランジスタが形成されている。このトラ
ンジスタは、金属からなるゲート電極3と、二酸化シリ
コンなどからなるゲート絶縁膜4とアモルファスシリコ
ン薄膜からなる活性半導体層5を積層した構造を有す
る。半導体層5の上には、n+ 型のアモルファスシリコ
ン薄膜6を介して、ソース電極7及びドレイン電極8が
形成されている。かかる構成を有する薄膜トランジスタ
は酸化シリコンあるいは窒化シリコン等からなる保護膜
9により被覆されている。基板1の上には、さらにIT
OあるいはSnO2 等の透明導電膜からなる画素電極1
0が形成されている。この画素電極10とドレイン電極
8は互いに電気接続されている。なお、パタニングされ
た画素電極10の寸法はLEで表わされている。画素電
極10の周辺部は保護膜9により被覆されており、中央
部に露出した部分が残される。この中央露出部の寸法は
LPで表わされている。いずれも従来例との比較を容易
にする為に従来例と同一の寸法に設定してある。
【0012】本発明の特徴事項として、保護膜9あるい
は絶縁膜を介して所定の形状にパタニングされたマスク
電極12が形成されている。このマスク電極12は金属
薄膜あるいはITOやSnO2 等からなる透明導電膜か
ら構成されている。特に、従来の遮光膜の様に遮光性を
備える必要はない。マスク電極12は薄膜トランジスタ
等の非画素部分を被覆しているとともに、画素電極10
に整合した開口部を有する。被覆部の寸法はLBで表わ
されており、開口部の寸法はLOで表わされている。従
来例と異なり、開口寸法LOは最大限画素電極の露出中
央部寸法LPに一致させる事ができる。
は絶縁膜を介して所定の形状にパタニングされたマスク
電極12が形成されている。このマスク電極12は金属
薄膜あるいはITOやSnO2 等からなる透明導電膜か
ら構成されている。特に、従来の遮光膜の様に遮光性を
備える必要はない。マスク電極12は薄膜トランジスタ
等の非画素部分を被覆しているとともに、画素電極10
に整合した開口部を有する。被覆部の寸法はLBで表わ
されており、開口部の寸法はLOで表わされている。従
来例と異なり、開口寸法LOは最大限画素電極の露出中
央部寸法LPに一致させる事ができる。
【0013】一方、上側のガラス基板2の内表面には透
明導電膜からなる対向電極11が全面的に形成されてい
る。この対向電極11とマスク電極12との間に液晶1
3を十分に駆動できるだけの電圧(例えば4V以下)を
印加すると、寸法LBで表わされる領域の液晶はオン状
態となり透過率が極端に低下し遮光状態になるのでブラ
ックマトリクスとして機能する。実際の駆動方式におい
ては、対向電極11に±4ないし5V程度の交流電圧を
印加する方式を採用する為、マスク電極12を単に接地
するだけで良い。この様に、液晶自体をシャッタとして
用いる立体的なブラックマトリクス構造は斜め方向から
入射する光を有効に遮蔽できる為、開口寸法LOを従来
に比し大きく設定する事ができる。
明導電膜からなる対向電極11が全面的に形成されてい
る。この対向電極11とマスク電極12との間に液晶1
3を十分に駆動できるだけの電圧(例えば4V以下)を
印加すると、寸法LBで表わされる領域の液晶はオン状
態となり透過率が極端に低下し遮光状態になるのでブラ
ックマトリクスとして機能する。実際の駆動方式におい
ては、対向電極11に±4ないし5V程度の交流電圧を
印加する方式を採用する為、マスク電極12を単に接地
するだけで良い。この様に、液晶自体をシャッタとして
用いる立体的なブラックマトリクス構造は斜め方向から
入射する光を有効に遮蔽できる為、開口寸法LOを従来
に比し大きく設定する事ができる。
【0014】なお、以上に説明した実施例はアモルファ
スシリコンを用いた逆スタガード型の薄膜トランジスタ
構造に関するものであったが、本発明はこれに限られる
ものではない。例えば、アモルファスシリコンを用いた
正スタガード型の薄膜トランジスタ構造やポリシリコン
を用いたプレーナ型の薄膜トランジスタ構造に対しても
適用可能である。
スシリコンを用いた逆スタガード型の薄膜トランジスタ
構造に関するものであったが、本発明はこれに限られる
ものではない。例えば、アモルファスシリコンを用いた
正スタガード型の薄膜トランジスタ構造やポリシリコン
を用いたプレーナ型の薄膜トランジスタ構造に対しても
適用可能である。
【0015】又、上述した実施例においては薄膜トラン
ジスタの表面を全面的にマスク電極で被覆した構造とな
っているがこれに限られるものではない。例えば、ゲー
ト電極、ソース電極、ドレイン電極等の金属電極によっ
て規定される遮光領域を除いた部分にマスク電極12を
形成する事により、寄生容量を減少させる事ができる。
ジスタの表面を全面的にマスク電極で被覆した構造とな
っているがこれに限られるものではない。例えば、ゲー
ト電極、ソース電極、ドレイン電極等の金属電極によっ
て規定される遮光領域を除いた部分にマスク電極12を
形成する事により、寄生容量を減少させる事ができる。
【0016】次に、図2を参照して上述した実施例の画
素開口率について説明する。なお、図6に示す従来例と
の比較を容易にする為に画素ピッチX及びYは同一寸法
に取ってある。マスク電極の被覆部寸法LBと開口部寸
法LOとの和は画素ピッチに等しい。従って、LB+L
O=Lb+Loである。図1に示す各部の寸法関係から
明らか様に、LE<LO≦LPの関係が成立する。従っ
て、本実施例における画素開口率は、最大でLO2 /
(LB+LO)2 =LP2 /(LB+LO)2 となり、
従来例に比べて2ΔLの分だけ開口率が向上する。な
お、上述した計算はLOとLPを同一寸法に設定した場
合を仮定している。実際には、LOとLPとの間のアラ
イメント誤差を吸収する為1ないし2μm程度のマージ
ンを設ける事が好ましい。この場合でも、保護膜9とマ
スク電極12は同一基板上に形成されるのでアライメン
トマージンは可能な限り小さく設定できる。マスク電極
をTFT基板1に設けたので、対向基板2には何ら遮光
膜を設ける必要はなくなる。
素開口率について説明する。なお、図6に示す従来例と
の比較を容易にする為に画素ピッチX及びYは同一寸法
に取ってある。マスク電極の被覆部寸法LBと開口部寸
法LOとの和は画素ピッチに等しい。従って、LB+L
O=Lb+Loである。図1に示す各部の寸法関係から
明らか様に、LE<LO≦LPの関係が成立する。従っ
て、本実施例における画素開口率は、最大でLO2 /
(LB+LO)2 =LP2 /(LB+LO)2 となり、
従来例に比べて2ΔLの分だけ開口率が向上する。な
お、上述した計算はLOとLPを同一寸法に設定した場
合を仮定している。実際には、LOとLPとの間のアラ
イメント誤差を吸収する為1ないし2μm程度のマージ
ンを設ける事が好ましい。この場合でも、保護膜9とマ
スク電極12は同一基板上に形成されるのでアライメン
トマージンは可能な限り小さく設定できる。マスク電極
をTFT基板1に設けたので、対向基板2には何ら遮光
膜を設ける必要はなくなる。
【0017】図3に、本発明にかかる液晶表示装置の第
2実施例を示す。基本的に、図1に示す第1実施例と同
一構造を有しており、理解を容易にする為に対応する部
分には対応する参照番号を付している。第1実施例と異
なる点は、画素電極10の表面が全面的に保護膜9で被
覆されている事である。この場合には、マスク電極12
の開口部寸法LOをさらに大きく取る事ができ、最大限
画素電極10の外形寸法LEに一致させる事ができる。
この時の画素開口率は、最大でLO2 /(LB+LO)
2 =LE2 /(LB+LO)2 となりさらに開口率が向
上する。
2実施例を示す。基本的に、図1に示す第1実施例と同
一構造を有しており、理解を容易にする為に対応する部
分には対応する参照番号を付している。第1実施例と異
なる点は、画素電極10の表面が全面的に保護膜9で被
覆されている事である。この場合には、マスク電極12
の開口部寸法LOをさらに大きく取る事ができ、最大限
画素電極10の外形寸法LEに一致させる事ができる。
この時の画素開口率は、最大でLO2 /(LB+LO)
2 =LE2 /(LB+LO)2 となりさらに開口率が向
上する。
【0018】図4に、本発明にかかる液晶表示装置の第
3実施例を示す。この実施例は図5に示す第2実施例と
基本的に同一の構造を有するので対応する部分には対応
する参照番号を付して理解を容易にしている。第2実施
例と異なる点は、マスク電極12が薄膜トランジスタ上
において2分割されている事である。図示する様に、マ
スク電極12はゲート電極3に沿って分割されている。
分割部分の寸法LCはゲート電極3の幅寸法LGよりも
小さく設定されている。従って、LCで示される領域に
マスク電極12が存在しない事になるが、不透明なゲー
ト電極3によって十分遮光する事ができる。2分割され
た一方の領域はLSで示され他方の領域はLCSで示さ
れている。ドレイン電極側の領域LCSの部分を0Vに
接地する事により、マスク電極12とドレイン電極8な
いし画素電極10の一部との間に保護膜9あるいは絶縁
膜を介して電荷蓄積の為の補助容量を形成できる。この
為、従来の様に別途補助電極を設ける必要がないので画
素開口率は一段と向上する。
3実施例を示す。この実施例は図5に示す第2実施例と
基本的に同一の構造を有するので対応する部分には対応
する参照番号を付して理解を容易にしている。第2実施
例と異なる点は、マスク電極12が薄膜トランジスタ上
において2分割されている事である。図示する様に、マ
スク電極12はゲート電極3に沿って分割されている。
分割部分の寸法LCはゲート電極3の幅寸法LGよりも
小さく設定されている。従って、LCで示される領域に
マスク電極12が存在しない事になるが、不透明なゲー
ト電極3によって十分遮光する事ができる。2分割され
た一方の領域はLSで示され他方の領域はLCSで示さ
れている。ドレイン電極側の領域LCSの部分を0Vに
接地する事により、マスク電極12とドレイン電極8な
いし画素電極10の一部との間に保護膜9あるいは絶縁
膜を介して電荷蓄積の為の補助容量を形成できる。この
為、従来の様に別途補助電極を設ける必要がないので画
素開口率は一段と向上する。
【0019】最後に、マスク電極12を特にITOある
いはSnO2 等の透明導電膜で構成する事により、液晶
パネル組み立て中あるいは液晶注入後に発見される電極
パタン欠陥等をレーザビームを用いて修正する事が可能
となり歩留り向上にも役立つ。この点について、以下に
説明を加えておく。まず、図1を参照しながら、液晶パ
ネル組み立て前におけるTFT基板の欠陥修正方法につ
いて説明する。ゲートラインとソースラインの断線及び
ショートに関する検査工程や、薄膜トランジスタの断線
及びショートに関する検査工程で発見された欠陥の修正
には、レーザビームによる修正技術(所謂レーザリペア
技術)が広く用いられている。本発明の場合、マスク電
極12を透明材料で構成できる為、修正すべき欠陥箇所
に対するレーザビームスポットの位置合わせを顕微鏡等
で容易に行なう事が可能である。又、レーザリペアを実
施する場合、レーザビームは透明なマスク電極12及び
保護膜9を透過する為、修正すべき欠陥箇所を効果的に
照射する事が可能となる。又、一般に液晶表示装置はコ
ントラスト比改善の為、ノーマリホワイトモードで駆動
する。この場合の薄膜トランジスタ故障等による点欠陥
は白点よりも黒点の方が目立たないとされている。薄膜
トランジスタの欠陥修正として、レーザ照射エネルギー
を適当に調整する事により、薄膜トランジスタをソース
電極から分離しマスク電極12とドレイン電極8とを溶
融ショートさせる事によって、画素電極10をマスク電
極12と同電位(例えば接地電位0V)にする。この様
に欠陥対策を講じると、マスク電極と同様に画素電極に
も4ないし5Vの交流電圧が印加される事により、欠陥
画素は常に黒点表示され欠陥として目立たなくなる。
いはSnO2 等の透明導電膜で構成する事により、液晶
パネル組み立て中あるいは液晶注入後に発見される電極
パタン欠陥等をレーザビームを用いて修正する事が可能
となり歩留り向上にも役立つ。この点について、以下に
説明を加えておく。まず、図1を参照しながら、液晶パ
ネル組み立て前におけるTFT基板の欠陥修正方法につ
いて説明する。ゲートラインとソースラインの断線及び
ショートに関する検査工程や、薄膜トランジスタの断線
及びショートに関する検査工程で発見された欠陥の修正
には、レーザビームによる修正技術(所謂レーザリペア
技術)が広く用いられている。本発明の場合、マスク電
極12を透明材料で構成できる為、修正すべき欠陥箇所
に対するレーザビームスポットの位置合わせを顕微鏡等
で容易に行なう事が可能である。又、レーザリペアを実
施する場合、レーザビームは透明なマスク電極12及び
保護膜9を透過する為、修正すべき欠陥箇所を効果的に
照射する事が可能となる。又、一般に液晶表示装置はコ
ントラスト比改善の為、ノーマリホワイトモードで駆動
する。この場合の薄膜トランジスタ故障等による点欠陥
は白点よりも黒点の方が目立たないとされている。薄膜
トランジスタの欠陥修正として、レーザ照射エネルギー
を適当に調整する事により、薄膜トランジスタをソース
電極から分離しマスク電極12とドレイン電極8とを溶
融ショートさせる事によって、画素電極10をマスク電
極12と同電位(例えば接地電位0V)にする。この様
に欠陥対策を講じると、マスク電極と同様に画素電極に
も4ないし5Vの交流電圧が印加される事により、欠陥
画素は常に黒点表示され欠陥として目立たなくなる。
【0020】さらに、液晶パネル組み立て後の欠陥修正
方法について説明する。一般に、液晶パネル組み立て後
に発見された欠陥ついては、ブラックマトリクスを構成
する遮光膜が介在しているので、レーザリペア技術の適
用はかなり困難である。しかしながら、本発明の場合マ
スク電極を透明材料で構成する事ができるので、レーザ
ビームによる欠陥修正が容易になる。例えば、レーザビ
ームの波長を液晶に吸収されず且つシリコン薄膜材料等
には吸収される様に適当に設定し、レーザビームの結像
光学系を調節し薄膜トランジスタ上に焦点を結ぶ様にす
れば、液晶パネル組み立て後の欠陥に対してもレーザリ
ペア技術が有効になる。対向基板上にカラーフィルタが
形成された多色液晶パネルの場合であっても、マスク電
極上にはなにも成膜されてない為、容易にレーザリペア
が可能である。
方法について説明する。一般に、液晶パネル組み立て後
に発見された欠陥ついては、ブラックマトリクスを構成
する遮光膜が介在しているので、レーザリペア技術の適
用はかなり困難である。しかしながら、本発明の場合マ
スク電極を透明材料で構成する事ができるので、レーザ
ビームによる欠陥修正が容易になる。例えば、レーザビ
ームの波長を液晶に吸収されず且つシリコン薄膜材料等
には吸収される様に適当に設定し、レーザビームの結像
光学系を調節し薄膜トランジスタ上に焦点を結ぶ様にす
れば、液晶パネル組み立て後の欠陥に対してもレーザリ
ペア技術が有効になる。対向基板上にカラーフィルタが
形成された多色液晶パネルの場合であっても、マスク電
極上にはなにも成膜されてない為、容易にレーザリペア
が可能である。
【0021】
【発明の効果】以上に説明した様に、本発明によれば、
TFT基板の画素開口部以外の部分に絶縁膜を介して一
様な導電性を有するマスク電極を形成し、このマスク電
極と対向電極との間の液晶を駆動できる電圧を印加する
事により、液晶自体を立体的なブラックマトリクスとし
て機能させる構造とした。かかる構造により、従来の平
面的なブラックマトリクス構造に比較し遮光効率が改善
できるのでマスク電極の開口面積が大きく取れるという
効果がある。又、従来と異なり対向基板側に遮光膜を形
成する必要がなので、TFT基板と対向基板とのアライ
メント精度が緩和されるという効果がある。特に、対向
基板側にカラーフィルタが形成されていない白黒表示モ
ードにおいてはアライメントは全く不要になるという効
果がある。さらに、マスク電極材料として透明導電膜を
用いる事により、液晶パネル組み立て後に発見された欠
陥に対してもレーザリペア技術を適用する事が可能にな
るという効果がある。
TFT基板の画素開口部以外の部分に絶縁膜を介して一
様な導電性を有するマスク電極を形成し、このマスク電
極と対向電極との間の液晶を駆動できる電圧を印加する
事により、液晶自体を立体的なブラックマトリクスとし
て機能させる構造とした。かかる構造により、従来の平
面的なブラックマトリクス構造に比較し遮光効率が改善
できるのでマスク電極の開口面積が大きく取れるという
効果がある。又、従来と異なり対向基板側に遮光膜を形
成する必要がなので、TFT基板と対向基板とのアライ
メント精度が緩和されるという効果がある。特に、対向
基板側にカラーフィルタが形成されていない白黒表示モ
ードにおいてはアライメントは全く不要になるという効
果がある。さらに、マスク電極材料として透明導電膜を
用いる事により、液晶パネル組み立て後に発見された欠
陥に対してもレーザリペア技術を適用する事が可能にな
るという効果がある。
【図1】本発明にかかる液晶表示装置の第1実施例を示
す模式的な部分断面図である。
す模式的な部分断面図である。
【図2】第1実施例の模式的な平面図である。
【図3】本発明にかかる液晶表示装置の第2実施例を示
す模式的な部分断面図である。
す模式的な部分断面図である。
【図4】本発明にかかる液晶表示装置の第3実施例を示
す模式的な部分断面図である。
す模式的な部分断面図である。
【図5】従来の液晶表示装置の一例を示す部分断面図で
ある。
ある。
【図6】従来の液晶表示装置の模式的な平面図である。
【図7】従来の液晶表示装置の他の例を示す模式的な部
分断面図である。
分断面図である。
1 TFT基板 2 対向基板 3 ゲート電極 4 ゲート絶縁膜 5 活性半導体層 7 ソース電極 8 ドレイン電極 9 保護膜 10 画素電極 11 対向電極 12 マスク電極 13 液晶
Claims (4)
- 【請求項1】 スイッチング素子とこのスイッチング素
子に接続された画素電極とがマトリクス状に形成された
第1の基板と、この第1の基板に対向して配され対向電
極を有する第2の基板と、これら第1及び第2の基板の
間に保持された液晶層とを有する液晶表示装置におい
て、 前記第1の基板のうち表示に寄与する画素開口部以外の
領域に前記画素電極及びスイッチング素子と絶縁された
マスク電極を設け、このマスク電極と前記対向電極間に
電圧を印加できる様にした事を特徴とする液晶表示装
置。 - 【請求項2】 前記マスク電極が、少なくとも金属から
なる導電性膜である事を特徴とする請求項1記載の液晶
表示装置。 - 【請求項3】 前記マスク電極が、透明導電膜で構成さ
れている事を特徴とする請求項1記載の液晶表示装置。 - 【請求項4】 前記マスク電極を前記スイッチング素子
上で分割する構成とし、分割された一方のマスク電極を
補助容量電極として用いた事を特徴とする請求項1記載
の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4797192A JPH05216068A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4797192A JPH05216068A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05216068A true JPH05216068A (ja) | 1993-08-27 |
Family
ID=12790207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4797192A Pending JPH05216068A (ja) | 1992-02-04 | 1992-02-04 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05216068A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
US7123213B2 (en) | 1995-10-05 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Three dimensional display unit and display method |
JP2014194557A (ja) * | 2005-12-26 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9196633B2 (en) | 2008-09-19 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1992
- 1992-02-04 JP JP4797192A patent/JPH05216068A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0887034A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 液晶表示装置およびその製造方法 |
US7123213B2 (en) | 1995-10-05 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Three dimensional display unit and display method |
US8242974B2 (en) | 1995-10-05 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Three dimensional display unit and display method |
US8711062B2 (en) | 1995-10-05 | 2014-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Display unit and display method |
JP2014194557A (ja) * | 2005-12-26 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8976308B2 (en) | 2005-12-26 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9437623B2 (en) | 2005-12-26 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9196633B2 (en) | 2008-09-19 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10559598B2 (en) | 2008-09-19 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11152397B2 (en) | 2008-09-19 | 2021-10-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11646321B2 (en) | 2008-09-19 | 2023-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
JP4445077B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
KR100966452B1 (ko) | 수평전계방식 액정표시소자 및 그 제조방법 | |
US7755092B2 (en) | Thin film transistor liquid crystal display | |
JP3210437B2 (ja) | 液晶表示装置 | |
KR100264251B1 (ko) | 액정표시패널및그보수방법 | |
JP5243664B2 (ja) | 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 | |
US8049829B2 (en) | Strucuture of LCD panel and method of manufacturing the same | |
US7499140B2 (en) | Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device | |
JPH10153785A (ja) | 液晶表示装置 | |
JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
JPH10240162A (ja) | アクティブマトリクス表示装置 | |
KR100813752B1 (ko) | 액정 표시 장치용 기판 및 그것을 구비한 액정 표시 장치 | |
JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
JP2003029269A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JPH05216068A (ja) | 液晶表示装置 | |
JP3583534B2 (ja) | アクティブマトリックス型液晶表示パネル | |
JP3367821B2 (ja) | アクティブマトリクス基板 | |
KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP4066607B2 (ja) | 電気光学装置及びプロジェクタ | |
JPH10228032A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2003222877A (ja) | 液晶表示装置及びその製造方法 | |
JP3454252B2 (ja) | 電気光学装置 | |
JP2003066435A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JP2003107444A (ja) | 液晶表示装置 |