JP3629798B2 - 配線パターン - Google Patents
配線パターン Download PDFInfo
- Publication number
- JP3629798B2 JP3629798B2 JP05541196A JP5541196A JP3629798B2 JP 3629798 B2 JP3629798 B2 JP 3629798B2 JP 05541196 A JP05541196 A JP 05541196A JP 5541196 A JP5541196 A JP 5541196A JP 3629798 B2 JP3629798 B2 JP 3629798B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- contact
- thin film
- contact portion
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は配線パターンに関し、特にアクティブマトリクス型液晶表示素子におけるアクティブマトリクスパネルの配線パターンに関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示素子を製造する場合、生産性の向上を図るために、アクティブマトリクスパネルのベースとなるガラス等からなる透明基板として、アクティブマトリクスパネル複数個分に対応する大きさのものを用意し、そして所定の工程までは複数個分を一括して製造し、その後各単体に分断して製造することがある。また、画素用スイッチング素子として薄膜トランジスタを備えたアクティブマトリクスパネルを製造する場合、各単体に分断する前においては例えば配向膜をラビング処理するときに発生する静電気により、各単体に分断した後においては例えば静電気等の高電圧を帯びた他の物体と接触することにより、画素用薄膜トランジスタに絶縁破壊が生じたり、画素用薄膜トランジスタの電圧−電流特性が変化したりすることがあり、したがってこのようなことを防止するために静電気対策を行なっている。
【０００３】
図５はアクティブマトリクスパネル複数個分に対応する大きさのガラス基板上に画素用薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。アクティブマトリクスパネル複数個分に対応する大きさのガラス基板１は、最終的には一点鎖線で示すカットライン２に沿って切断されることにより、各単体に分断されるようになっている。この場合、カットライン２で囲まれた領域はパネル形成領域３となっており、その周囲は余剰部４となっている。
【０００４】
パネル形成領域３には、マトリクス状に配置された複数の画素電極５と、これら画素電極５にそれぞれ接続された複数の画素用薄膜トランジスタ６と、行方向に配置され、画素用薄膜トランジスタ６にゲート信号を供給する複数のゲートライン７と、列方向に配置され、画素用薄膜トランジスタ６にデータ信号を供給する複数のデータライン８と、行方向に配置され、画素電極５との間で補助容量部ＣＳを形成する複数の補助容量ライン９と、複数の画素電極５の周囲に配置された保護リング１０と、保護リング１０の外側において保護リング１０と各ゲートライン７にそれぞれ接続された２つずつの保護用薄膜トランジスタ１１ａ、１１ｂからなる複数のゲートライン側保護素子１１と、保護リング１０の外側において保護リング１０と各データライン８にそれぞれ接続された２つずつの保護用薄膜トランジスタ１２ａ、１２ｂからなる複数のデータライン側保護素子１２とが設けられている。余剰部４にはショートライン１３が格子状に設けられている。
【０００５】
そして、各ゲートライン７の左端部および各データライン８の上端部はショートライン１３に接続されている。各補助容量ライン９の右端部は、保護リング１０の右辺部に平行して配置された共通ライン９ａおよびこの共通ライン９ａから延びる接続ライン９ｂを介してショートライン１３に接続されている。ゲートライン側保護素子１１は、それぞれのゲート電極Ｇとソース電極Ｓとを互いに接続された２つの保護用薄膜トランジスタ１１ａ、１１ｂが、それぞれのソース電極Ｓとドレイン電極Ｄとを互いに逆向きとされた状態で、ゲートライン７と保護リング１０との間に並列接続された構造となっている。データライン側保護素子１２は、それぞれのゲート電極Ｇとソース電極Ｓとを互いに接続された２つの保護用薄膜トランジスタ１２ａ、１２ｂが、それぞれのソース電極Ｓとドレイン電極Ｄとを互いに逆向きとされた状態で、データライン８と保護リング１０との間に並列接続された構造となっている。
【０００６】
次に、このアクティブマトリクスパネルの各保護用薄膜トランジスタの部分の具体的な構造について図６および図７を参照しながら説明する。ただし、保護用薄膜トランジスタ１１ａ、１１ｂ、１２ａ、１２ｂの構造はほぼ同じであるので、代表としてゲートライン側保護素子１１の両保護用薄膜トランジスタ１１ａ、１１ｂの構造について説明する。ガラス基板１の上面には両保護用薄膜トランジスタ１１ａ、１１ｂの各ゲート電極Ｇが形成されている。また、ガラス基板１の上面には、ゲートライン７、およびショートライン１３が形成されている。この状態では、ゲートライン７の左端部はショートライン１３に接続され、一方の保護用薄膜トランジスタ１１ａのゲート電極Ｇはゲートライン７に接続されている。
【０００７】
ゲート電極Ｇ等を含むガラス基板１の上面全体には、図６では省略されているが、窒化シリコン等からなるゲート絶縁膜２１が形成されている。各ゲート電極Ｇにそれぞれ対応する部分におけるゲート絶縁膜２１の上面にはアモルファスシリコン等からなる半導体薄膜２２が形成されている。各半導体薄膜２２の上面中央部にはチャネル保護膜２３が形成されている。各半導体薄膜２２のチャネル保護膜２３下の部分は真性領域からなるチャネル領域２２ａとされ、その両側はイオン注入領域からなるソース領域２２ｂおよびドレイン領域２２ｃとされている。各ソース領域２２ｂおよび各ドレイン領域２２ｃの上面にはソース側シリサイド層２４およびドレイン側シリサイド層２５が形成されている。チャネル保護膜２３からある程度離れた部分におけるソース側シリサイド層２４の上面にはソース側コンタクト用メタル層２６を介してソース電極Ｓが形成され、チャネル保護膜２３からある程度離れた部分におけるドレイン側シリサイド層２５の上面にはドレイン側コンタクト用メタル層２７を介してドレイン電極Ｄが形成されている。また、ゲート絶縁膜２１の上面には保護リング１０が形成されている。この状態では、一方の保護用薄膜トランジスタ１１ａのドレイン電極Ｄおよび他方の保護用薄膜トランジスタ１１ｂのソース電極Ｓは保護リング１０に接続されている。
【０００８】
ところで、一方の保護用薄膜トランジスタ１１ａのソース電極（第２の配線）Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極（第２の配線）Ｄはゲート絶縁膜２１に形成された複数のコンタクトホール２８を介してゲートライン（第１の配線）７と接続されている。すなわち、保護リング１０とショートライン１３との間におけるゲートライン７の所定箇所にはアルミニウム合金等から一体に幅広部７ａが形成され、この幅広部７ａの一点鎖線で囲まれた部分に下側コンタクト部（第１のコンタクト部）３１が形成されている。この場合、下側コンタクト部３１を除く幅広部７ａおよびゲートライン７の上面には、幅広部７ａの一点鎖線で囲まれた部分に方形状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【０００９】
下側コンタクト部３１に対応する部分のゲート絶縁膜２１には複数（９つ）のコンタクトホール２８が形成されている。下側コンタクト部３１に対応する部分のゲート絶縁膜の上面にはコンタクト用メタル層３３を介して上側コンタクト部（第２のコンタクト部）３４が形成され、この上側コンタクト部３４は各コンタクトホール２８を介して下側コンタクト部３４と接続されている。そして、上側コンタクト部３４には一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部３４が各コンタクトホール２８を介して下側コンタクト部３１に接続されることで、ゲートライン７に接続されている。また、他方の保護用薄膜トランジスタ１１ｂのゲート電極Ｇはゲート絶縁膜２１に形成された単体のコンタクトホール３５を介して保護リング１０に接続されている。なお、上面全体には窒化シリコン等からなる絶縁膜３６が形成されている。
【００１０】
次に、このアクティブマトリクスパネルを製造する際に、カットライン１３に沿って切断する前の状態において例えば配向膜をラビング処理するときに静電気が発生した場合について説明する。この場合には、パネル形成領域３内のすべての配線が余剰部４のショートライン１３に接続されているので、ショートライン１３を接地しておくと、発生した静電気を速やかに除去することができる。したがって、画素用薄膜トランジスタ６に絶縁破壊が生じたり、画素用薄膜トランジスタ６の電圧−電流特性が変化したりしないようにすることができる。
【００１１】
次に、このアクティブマトリクスパネルを製造する際に、カットライン１３に沿って切断した後において例えば静電気を帯びた他の物体と接触した場合について説明する。一例として、１行目のゲートライン７が静電気により高電位になったとする。すると、１行目のゲートライン７に対応するゲートライン側保護素子１１の一方の保護用薄膜トランジスタ１１ａがオン状態となり、保護リング１０が１行目のゲートライン７と同電位となる。次に、例えば２行目のゲートライン７に対応するゲートライン側保護素子１１について見ると、他方の保護用薄膜トランジスタ１１ｂがオン状態となり、２行目のゲートライン７が保護リング１０と同電位となる。かくして、保護リング１０、すべてのゲートライン７およびすべてのデータライン８が同電位となる。したがって、この場合も、画素用薄膜トランジスタ６に絶縁破壊が生じたり、画素用薄膜トランジスタ６の電位−電流特性が変化したりしないようにすることができる。
【００１２】
なお、このアクティブマトリクスパネルでは、カットライン１３に沿って切断した後においても、保護リング１０、ゲートライン側保護素子１１の保護用薄膜トランジスタ１１ａ、１１ｂおよびデータライン側保護素子１２の保護用薄膜トランジスタ１２ａ、１２ｂが残存することになる。しかしながら、各ゲートライン７に順次ゲート信号を供給し、それに同期させて各データライン８にデータ信号を供給して表示駆動する場合、一方の保護用薄膜トランジスタ１１ａ、１２ａのゲート電極Ｇとソース電極Ｓとが互いに接続されているので、これら一方の保護用薄膜トランジスタ１１ａ、１２ａがゲート信号やデータ信号の電圧程度ではオン状態とならず、仮にオン状態となっても他方の保護用薄膜トランジスタ１１ｂ、１２ｂが導通状態とならず、したがって表示駆動に影響を及ぼすことはない。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のこのようなアクティブマトリクスパネルでは、下側コンタクト部３１が陽極酸化されずにアルミニウム合金等からなっているので、液晶表示素子の製造工程時に下側コンタクト部にヒロックが発生することがある。このような場合、例えばＩＴＯ薄膜から画素電極５を形成するときのエッチング工程でヒロックの部分から下側コンタクト部３１が腐食されることがある。そして、この腐食した部分に不純物がたまり、この不純物等が原因となって下側コンタクト部３１の腐食が時間とともに進行し、ゲートライン７が断線することがあるという問題があった。
この発明の課題は、第１の配線を腐食によって断線しにくくすることである。
【００１４】
【課題を解決するための手段】
請求項１にかかる発明は、ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、前記第１の配線の前記第１のコンタクト部は、前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有し、前記延出部は、前記主線と前記先端部との間に前記第２の配線と重ならない領域を有するものである。
【００１５】
この発明によれば、第１の配線の主線から延出する延出部を形成し、この延出部の先端部に第１の配線と第２の配線の第２のコンタクト部との間をコンタクトホールを介して接続する第１のコンタクト部を形成しているので、第１のコンタクト部を第１の配線から離すことができ、第１のコンタクト部にヒロックが発生してヒロックの部分から第１のコンタクト部が腐食しても、第１の配線が腐食するまでの時間が長くなり、第１の配線を腐食の進行による断線を抑制することができる。この場合、第１の配線の延出部が、第１の配線の主線の両側にそれぞれ形成され、第１の配線の主線と先端部との間に第２の配線と重ならない領域を有しているので、第２のコンタクト部等の他の配線を切断することなく第１の配線の延出部を切断することができると共に、いずれか一方の延出部を切断しても第２の配線は第１の配線と接続することができ、いずれか一方の第１のコンタクト部の腐食が検査等で発見されたときは、腐食が発見された第１のコンタクト部が形成された延出部をレーザビーム等で切断することにより、腐食が発見された第１のコンタクト部を第１の配線から分断し、第１の配線を腐食によって断線しないようにすることができる。
請求項３にかかる発明は、ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、前記第１の配線の前記第１のコンタクト部は、前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有し、前記第１の配線の前記第１のコンタクト部は、前記絶縁膜の前記コンタクトホールが設けられていない部分を有するものである。
【００１６】
【発明の実施の形態】
以下、図１および図２を参照して、この発明を適用したアクティブマトリクスパネルの第１実施形態について説明する。図１はこのアクティブマトリクスパネルの一部を示す平面図、図２は同アクティブマトリクスパネルの一部を示す断面図である。これらの図において、図６および図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。このアクティブマトリクスパネルでは、保護リング１０とショートライン１３との間におけるゲートライン（第１の配線）７の所定箇所の両側に方形状の第１および第２の延出部４１ａ、４１ｂがアルミニウムまたはアルミニウム合金等から一体に形成されている。各延出部４１ａ、４１ｂの先端部のゲートライン７に平行する一点鎖線で囲まれた部分には短冊状の第１および第２の下側コンタクト部（第１のコンタクト部）４２ａ、４２ｂが形成されている。この場合、第１および第２の下側コンタクト部４２ａ、４２ｂを除く各延出部４１ａ、４１ｂおよびゲートライン７の上面には、各延出部４１ａ、４１ｂの先端部の一点鎖線で囲まれた部分に短冊状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【００１７】
各下側コンタクト部４２ａ、４２ｂに対応する部分におけるゲート絶縁膜２１にはそれぞれ３つのコンタクトホール４３ａ、４３ｂからなる第１および第２のコンタクトホール群４４ａ、４４ｂが形成され、保護リング１０に対応する部分にコンタクトホール３５が形成されている。この場合、コンタクトホール群４４ａ、４４ｂの各コンタクトホール４３ａ、４３ｂはゲートライン７に平行するように一列に配置されている。なお、図１において、ゲート絶縁膜２１は図示を省略されている。各延出部４１ａ、４１ｂに対応する部分および両延出部４１ａ、４１ｂ間に対応する部分におけるゲート絶縁膜２１の上面にはクロム等からなるコンタクト用メタル層４５を介してアルミニウム合金等からなる方形状の上側コンタクト部（第２のコンタクト部）４６が形成され、この上側コンタクト部４６が各コンタクトホール４３ａ、４３ｂを介して下側コンタクト部４２ａ、４２ｂと接続されている。そして、上側コンタクト部４６には一方の保護用薄膜トランジスタ１１ａのソース電極（第２の配線）Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極（第２の配線）Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部４６が各コンタクトホール４３ａ、４３ｂを介して下側コンタクト部４２ａ、４２ｂに接続されることで、ゲートライン７に接続されている。なお、延出部４１ａ、４１ｂの近傍におけるゲートライン７には幅広部４８が形成されている。
【００１８】
このように、このアクティブマトリクスパネルでは、ゲートライン７の所定箇所にその両側からそれぞれゲートライン７と直交する方向に延出する方形状の延出部４１ａ、４１ｂを形成し、この延出部４１ａ、４１ｂの先端部にゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール４３ａ、４３ｂを介して接続するための下側コンタクト部４２ａ、４２ｂを形成しているので、下側コンタクト部４２ａ、４２ｂをゲートライン７から離すことができ、下側コンタクト部４２ａ、４２ｂにヒロックが発生してヒロックの部分から下側コンタクト部４２ａ、４２ｂが腐食しても、ゲートライン７が腐食するまでの時間が長くなり、ゲートライン７を腐食によって断線しにくくすることができる。
また、コンタクトホール４３ａ、４３ｂを下側コンタクト部４２ａ、４２ｂに一列に配置したので、下側コンタクト部４２ａ、４２ｂの面積を少なくすることができ、ヒロックの発生を少なくすることができる。
【００１９】
次に、図３および図４を参照して、この発明を適用したアクティブマトリクスパネルの第２実施形態について説明する。図３はこのアクティブマトリクスパネルの一部を示す平面図、図４は同アクティブマトリクスパネルの一部を示す断面図である。これらの図において、図６および図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。このアクティブマトリクスパネルでは、保護リング１０とショートライン１３との間におけるゲートライン７の所定箇所の両側にゲートライン７と直交する方向に延出すると共に、先端部が１８０度折り曲げられて全体がほぼＪ字状となった第１および第２の延出部５１ａ、５１ｂがアルミニウム合金等から一体に形成されている。各延出部５１ａ、５１ｂの先端部の一点鎖線で囲まれた部分にはゲートライン７に直交する短冊状の第１および第２の下側コンタクト部（第１のコンタクト部）５２ａ、５２ｂが形成されている。この場合、第１および第２の下側コンタクト部５２ａ、５２ｂを除く各延出部５１ａ、５１ｂおよびゲートライン７の上面には、各延出部５１ａ、５１ｂの先端部の一点鎖線で囲まれた部分に短冊状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【００２０】
各下側コンタクト部５２ａ、５２ｂに対応する部分におけるゲート絶縁膜２１にはそれぞれ３つのコンタクトホール５３ａ、５３ｂからなる第１および第２のコンタクトホール群５４ａ、５４ｂが形成されている。この場合、コンタクトホール群５４ａ、５４ｂの各コンタクトホール５３ａ、５３ｂはゲートライン７に直交するように一列に配置されている。なお、図３において、ゲート絶縁膜２１は省略されている。各下側コンタクト部５２ａ、５２ｂに対応する部分および両下側コンタクト部５２ａ、５２ｂ間に対応する部分におけるゲート絶縁膜２１の上面にはクロム等からなるコンタクト用メタル層５５を介してアルミニウム合金等からなる短冊状の上側コンタクト部（第２のコンタクト部）５６が形成され、この上側コンタクト部５６が各コンタクトホール群５４ａ、５４ｂを介して下側コンタクト部５２ａ、５２ｂと接続されている。そして、上側コンタクト部５６には一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部５６が各コンタクトホール５３ａ、５３ｂを介して下側コンタクト部５２ａ、５２ｂに接続されることで、ゲートライン７に接続されている。
【００２１】
このように、このアクティブマトリクスパネルでは、ゲートライン７の所定箇所にその両側からそれぞれゲートライン７と直交する方向に延出すると共に、先端部が１８０度折り曲げられて全体がほぼＪ字状となった第１および第２の延出部５１ａ、５１ｂを形成し、これらの延出部５１ａ、５１ｂの先端部にゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール５３ａ、５３ｂを介して接続するための下側コンタクト部５２ａ、５２ｂを形成しているので、下側コンタクト部５２ａ、５２ｂをゲートライン７からより一層離すことができ、下側コンタクト部５２ａ、５２ｂでヒロックが発生してヒロックの部分から下側コンタクト部５２ａ、５２ｂが腐食しても、ゲートライン７が腐食するまでの時間が長くなり、ゲートライン７を腐食によって断線しにくくすることができる。
また、ゲートライン７の両側にそれぞれ延出部５１ａ、５１ｂを形成し、これら延出部５１ａ、５１ｂの先端部を折り曲げて基端部と並列させ、各延出部５１ａ、５１ｂの先端部にそれぞれ下側コンタクト部５２ａ、５２ｂを形成したので、上側コンタクト部５６等の他の配線を切断することなく延出部５１ａ、５１ｂを切断することができると共に、いずれか一方の延出部５１ａ、５１ｂを切断しても一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄをゲートライン７と接続することができ、いずれか一方の下側コンタクト部５２ａ、５２ｂの腐食が検査等で発見されたときは、腐食が発見された下側コンタクト部５２ａ、５２ｂが形成された延出部５１ａ、５１ｂを二点鎖線で示すようにレーザビーム等で切断することにより、腐食が発見された下側コンタクト部５２ａ、５２ｂをゲートライン７から分断し、ゲートライン７を腐食の進行によって断線しないようにすることができる。
さらに、コンタクトホール５３ａ、５３ｂを下側コンタクト部５２ａ、５２ｂに一列に配置したので、下側コンタクト部５２ａ、５２ｂの面積を少なくすることができ、ヒロックの発生を少なくすることができる。
【００２２】
なお、上記第１および第２実施形態では、逆スタガ型の保護用薄膜トランジスタについて説明したが、これに限らず、例えばスタガ型の保護用薄膜トランジスタであってもよい。
また、上記第１および第２実施形態では、ゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール４３ａ、４３ｂ、５３ａ、５３ｂを介して接続する場合について説明したが、これに限らず、２本の配線をコンタクトホールを介して接続する場合に広く適用することができる。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、第１の配線の所定箇所にそこから延出する延出部を形成し、この延出部の先端部に第１の配線と第２の配線の第２のコンタクト部との間をコンタクトホールを介して接続する第１のコンタクト部を形成しているので、第１のコンタクト部を第１の配線から離すことができ、第１のコンタクト部にヒロックが発生してヒロックの部分から第１のコンタクト部が腐食しても、第１の配線が腐食するまでの時間が長くなり、第１の配線を腐食の進行による断線を抑制することができる。この場合、請求項１記載の発明の如く、第１の配線の延出部が、第１の配線の主線の両側にそれぞれ形成され、第１の配線の主線と先端部との間に第２の配線と重ならない領域を有しているので、第２のコンタクト部等の他の配線を切断することなく第１の配線の延出部を切断することができると共に、いずれか一方の延出部を切断しても第２の配線は第１の配線と接続することができ、いずれか一方の第１のコンタクト部の腐食が検査等で発見されたときは、腐食が発見された第１のコンタクト部が形成された延出部をレーザビーム等で切断することにより、腐食が発見された第１のコンタクト部を第１の配線から分断し、第１の配線を腐食によって断線しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態を適用したアクティブマトリクスパネルの一部を示す平面図。
【図２】同アクティブマトリクスパネルの一部を示す断面図。
【図３】この発明の第２実施形態を適用したアクティブマトリクスパネルの一部を示す平面図。
【図４】同アクティブマトリクスパネルの一部を示す断面図。
【図５】従来例を説明するために示すもので、アクティブマトリクスパネル複数個分に対応する大きさのガラス基板上に画素用薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図６】図５に示すアクティブマトリクスパネルの具体的な構造の一部の平面図。
【図７】同アクティブマトリクスパネルの具体的な構造の一部の断面図。
【符号の説明】
６ 画素用薄膜トランジスタ
７ ゲートライン（第１の配線）
１１ 保護素子
１１ａ、１１ｂ 保護用薄膜トランジスタ
２１ ゲート絶縁膜
４１ａ、４１ｂ 延出部
４２ａ、４２ｂ 下側コンタクト部（第１のコンタクト部）
４３ａ、４３ｂ コンタクトホール
４６ 上側コンタクト部（第２のコンタクト部）
Ｇ ゲート電極
Ｓ ソース電極（第２の配線）
Ｄ ドレイン電極（第２の配線）
【発明の属する技術分野】
この発明は配線パターンに関し、特にアクティブマトリクス型液晶表示素子におけるアクティブマトリクスパネルの配線パターンに関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示素子を製造する場合、生産性の向上を図るために、アクティブマトリクスパネルのベースとなるガラス等からなる透明基板として、アクティブマトリクスパネル複数個分に対応する大きさのものを用意し、そして所定の工程までは複数個分を一括して製造し、その後各単体に分断して製造することがある。また、画素用スイッチング素子として薄膜トランジスタを備えたアクティブマトリクスパネルを製造する場合、各単体に分断する前においては例えば配向膜をラビング処理するときに発生する静電気により、各単体に分断した後においては例えば静電気等の高電圧を帯びた他の物体と接触することにより、画素用薄膜トランジスタに絶縁破壊が生じたり、画素用薄膜トランジスタの電圧−電流特性が変化したりすることがあり、したがってこのようなことを防止するために静電気対策を行なっている。
【０００３】
図５はアクティブマトリクスパネル複数個分に対応する大きさのガラス基板上に画素用薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。アクティブマトリクスパネル複数個分に対応する大きさのガラス基板１は、最終的には一点鎖線で示すカットライン２に沿って切断されることにより、各単体に分断されるようになっている。この場合、カットライン２で囲まれた領域はパネル形成領域３となっており、その周囲は余剰部４となっている。
【０００４】
パネル形成領域３には、マトリクス状に配置された複数の画素電極５と、これら画素電極５にそれぞれ接続された複数の画素用薄膜トランジスタ６と、行方向に配置され、画素用薄膜トランジスタ６にゲート信号を供給する複数のゲートライン７と、列方向に配置され、画素用薄膜トランジスタ６にデータ信号を供給する複数のデータライン８と、行方向に配置され、画素電極５との間で補助容量部ＣＳを形成する複数の補助容量ライン９と、複数の画素電極５の周囲に配置された保護リング１０と、保護リング１０の外側において保護リング１０と各ゲートライン７にそれぞれ接続された２つずつの保護用薄膜トランジスタ１１ａ、１１ｂからなる複数のゲートライン側保護素子１１と、保護リング１０の外側において保護リング１０と各データライン８にそれぞれ接続された２つずつの保護用薄膜トランジスタ１２ａ、１２ｂからなる複数のデータライン側保護素子１２とが設けられている。余剰部４にはショートライン１３が格子状に設けられている。
【０００５】
そして、各ゲートライン７の左端部および各データライン８の上端部はショートライン１３に接続されている。各補助容量ライン９の右端部は、保護リング１０の右辺部に平行して配置された共通ライン９ａおよびこの共通ライン９ａから延びる接続ライン９ｂを介してショートライン１３に接続されている。ゲートライン側保護素子１１は、それぞれのゲート電極Ｇとソース電極Ｓとを互いに接続された２つの保護用薄膜トランジスタ１１ａ、１１ｂが、それぞれのソース電極Ｓとドレイン電極Ｄとを互いに逆向きとされた状態で、ゲートライン７と保護リング１０との間に並列接続された構造となっている。データライン側保護素子１２は、それぞれのゲート電極Ｇとソース電極Ｓとを互いに接続された２つの保護用薄膜トランジスタ１２ａ、１２ｂが、それぞれのソース電極Ｓとドレイン電極Ｄとを互いに逆向きとされた状態で、データライン８と保護リング１０との間に並列接続された構造となっている。
【０００６】
次に、このアクティブマトリクスパネルの各保護用薄膜トランジスタの部分の具体的な構造について図６および図７を参照しながら説明する。ただし、保護用薄膜トランジスタ１１ａ、１１ｂ、１２ａ、１２ｂの構造はほぼ同じであるので、代表としてゲートライン側保護素子１１の両保護用薄膜トランジスタ１１ａ、１１ｂの構造について説明する。ガラス基板１の上面には両保護用薄膜トランジスタ１１ａ、１１ｂの各ゲート電極Ｇが形成されている。また、ガラス基板１の上面には、ゲートライン７、およびショートライン１３が形成されている。この状態では、ゲートライン７の左端部はショートライン１３に接続され、一方の保護用薄膜トランジスタ１１ａのゲート電極Ｇはゲートライン７に接続されている。
【０００７】
ゲート電極Ｇ等を含むガラス基板１の上面全体には、図６では省略されているが、窒化シリコン等からなるゲート絶縁膜２１が形成されている。各ゲート電極Ｇにそれぞれ対応する部分におけるゲート絶縁膜２１の上面にはアモルファスシリコン等からなる半導体薄膜２２が形成されている。各半導体薄膜２２の上面中央部にはチャネル保護膜２３が形成されている。各半導体薄膜２２のチャネル保護膜２３下の部分は真性領域からなるチャネル領域２２ａとされ、その両側はイオン注入領域からなるソース領域２２ｂおよびドレイン領域２２ｃとされている。各ソース領域２２ｂおよび各ドレイン領域２２ｃの上面にはソース側シリサイド層２４およびドレイン側シリサイド層２５が形成されている。チャネル保護膜２３からある程度離れた部分におけるソース側シリサイド層２４の上面にはソース側コンタクト用メタル層２６を介してソース電極Ｓが形成され、チャネル保護膜２３からある程度離れた部分におけるドレイン側シリサイド層２５の上面にはドレイン側コンタクト用メタル層２７を介してドレイン電極Ｄが形成されている。また、ゲート絶縁膜２１の上面には保護リング１０が形成されている。この状態では、一方の保護用薄膜トランジスタ１１ａのドレイン電極Ｄおよび他方の保護用薄膜トランジスタ１１ｂのソース電極Ｓは保護リング１０に接続されている。
【０００８】
ところで、一方の保護用薄膜トランジスタ１１ａのソース電極（第２の配線）Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極（第２の配線）Ｄはゲート絶縁膜２１に形成された複数のコンタクトホール２８を介してゲートライン（第１の配線）７と接続されている。すなわち、保護リング１０とショートライン１３との間におけるゲートライン７の所定箇所にはアルミニウム合金等から一体に幅広部７ａが形成され、この幅広部７ａの一点鎖線で囲まれた部分に下側コンタクト部（第１のコンタクト部）３１が形成されている。この場合、下側コンタクト部３１を除く幅広部７ａおよびゲートライン７の上面には、幅広部７ａの一点鎖線で囲まれた部分に方形状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【０００９】
下側コンタクト部３１に対応する部分のゲート絶縁膜２１には複数（９つ）のコンタクトホール２８が形成されている。下側コンタクト部３１に対応する部分のゲート絶縁膜の上面にはコンタクト用メタル層３３を介して上側コンタクト部（第２のコンタクト部）３４が形成され、この上側コンタクト部３４は各コンタクトホール２８を介して下側コンタクト部３４と接続されている。そして、上側コンタクト部３４には一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部３４が各コンタクトホール２８を介して下側コンタクト部３１に接続されることで、ゲートライン７に接続されている。また、他方の保護用薄膜トランジスタ１１ｂのゲート電極Ｇはゲート絶縁膜２１に形成された単体のコンタクトホール３５を介して保護リング１０に接続されている。なお、上面全体には窒化シリコン等からなる絶縁膜３６が形成されている。
【００１０】
次に、このアクティブマトリクスパネルを製造する際に、カットライン１３に沿って切断する前の状態において例えば配向膜をラビング処理するときに静電気が発生した場合について説明する。この場合には、パネル形成領域３内のすべての配線が余剰部４のショートライン１３に接続されているので、ショートライン１３を接地しておくと、発生した静電気を速やかに除去することができる。したがって、画素用薄膜トランジスタ６に絶縁破壊が生じたり、画素用薄膜トランジスタ６の電圧−電流特性が変化したりしないようにすることができる。
【００１１】
次に、このアクティブマトリクスパネルを製造する際に、カットライン１３に沿って切断した後において例えば静電気を帯びた他の物体と接触した場合について説明する。一例として、１行目のゲートライン７が静電気により高電位になったとする。すると、１行目のゲートライン７に対応するゲートライン側保護素子１１の一方の保護用薄膜トランジスタ１１ａがオン状態となり、保護リング１０が１行目のゲートライン７と同電位となる。次に、例えば２行目のゲートライン７に対応するゲートライン側保護素子１１について見ると、他方の保護用薄膜トランジスタ１１ｂがオン状態となり、２行目のゲートライン７が保護リング１０と同電位となる。かくして、保護リング１０、すべてのゲートライン７およびすべてのデータライン８が同電位となる。したがって、この場合も、画素用薄膜トランジスタ６に絶縁破壊が生じたり、画素用薄膜トランジスタ６の電位−電流特性が変化したりしないようにすることができる。
【００１２】
なお、このアクティブマトリクスパネルでは、カットライン１３に沿って切断した後においても、保護リング１０、ゲートライン側保護素子１１の保護用薄膜トランジスタ１１ａ、１１ｂおよびデータライン側保護素子１２の保護用薄膜トランジスタ１２ａ、１２ｂが残存することになる。しかしながら、各ゲートライン７に順次ゲート信号を供給し、それに同期させて各データライン８にデータ信号を供給して表示駆動する場合、一方の保護用薄膜トランジスタ１１ａ、１２ａのゲート電極Ｇとソース電極Ｓとが互いに接続されているので、これら一方の保護用薄膜トランジスタ１１ａ、１２ａがゲート信号やデータ信号の電圧程度ではオン状態とならず、仮にオン状態となっても他方の保護用薄膜トランジスタ１１ｂ、１２ｂが導通状態とならず、したがって表示駆動に影響を及ぼすことはない。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来のこのようなアクティブマトリクスパネルでは、下側コンタクト部３１が陽極酸化されずにアルミニウム合金等からなっているので、液晶表示素子の製造工程時に下側コンタクト部にヒロックが発生することがある。このような場合、例えばＩＴＯ薄膜から画素電極５を形成するときのエッチング工程でヒロックの部分から下側コンタクト部３１が腐食されることがある。そして、この腐食した部分に不純物がたまり、この不純物等が原因となって下側コンタクト部３１の腐食が時間とともに進行し、ゲートライン７が断線することがあるという問題があった。
この発明の課題は、第１の配線を腐食によって断線しにくくすることである。
【００１４】
【課題を解決するための手段】
請求項１にかかる発明は、ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、前記第１の配線の前記第１のコンタクト部は、前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有し、前記延出部は、前記主線と前記先端部との間に前記第２の配線と重ならない領域を有するものである。
【００１５】
この発明によれば、第１の配線の主線から延出する延出部を形成し、この延出部の先端部に第１の配線と第２の配線の第２のコンタクト部との間をコンタクトホールを介して接続する第１のコンタクト部を形成しているので、第１のコンタクト部を第１の配線から離すことができ、第１のコンタクト部にヒロックが発生してヒロックの部分から第１のコンタクト部が腐食しても、第１の配線が腐食するまでの時間が長くなり、第１の配線を腐食の進行による断線を抑制することができる。この場合、第１の配線の延出部が、第１の配線の主線の両側にそれぞれ形成され、第１の配線の主線と先端部との間に第２の配線と重ならない領域を有しているので、第２のコンタクト部等の他の配線を切断することなく第１の配線の延出部を切断することができると共に、いずれか一方の延出部を切断しても第２の配線は第１の配線と接続することができ、いずれか一方の第１のコンタクト部の腐食が検査等で発見されたときは、腐食が発見された第１のコンタクト部が形成された延出部をレーザビーム等で切断することにより、腐食が発見された第１のコンタクト部を第１の配線から分断し、第１の配線を腐食によって断線しないようにすることができる。
請求項３にかかる発明は、ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、前記第１の配線の前記第１のコンタクト部は、前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有し、前記第１の配線の前記第１のコンタクト部は、前記絶縁膜の前記コンタクトホールが設けられていない部分を有するものである。
【００１６】
【発明の実施の形態】
以下、図１および図２を参照して、この発明を適用したアクティブマトリクスパネルの第１実施形態について説明する。図１はこのアクティブマトリクスパネルの一部を示す平面図、図２は同アクティブマトリクスパネルの一部を示す断面図である。これらの図において、図６および図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。このアクティブマトリクスパネルでは、保護リング１０とショートライン１３との間におけるゲートライン（第１の配線）７の所定箇所の両側に方形状の第１および第２の延出部４１ａ、４１ｂがアルミニウムまたはアルミニウム合金等から一体に形成されている。各延出部４１ａ、４１ｂの先端部のゲートライン７に平行する一点鎖線で囲まれた部分には短冊状の第１および第２の下側コンタクト部（第１のコンタクト部）４２ａ、４２ｂが形成されている。この場合、第１および第２の下側コンタクト部４２ａ、４２ｂを除く各延出部４１ａ、４１ｂおよびゲートライン７の上面には、各延出部４１ａ、４１ｂの先端部の一点鎖線で囲まれた部分に短冊状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【００１７】
各下側コンタクト部４２ａ、４２ｂに対応する部分におけるゲート絶縁膜２１にはそれぞれ３つのコンタクトホール４３ａ、４３ｂからなる第１および第２のコンタクトホール群４４ａ、４４ｂが形成され、保護リング１０に対応する部分にコンタクトホール３５が形成されている。この場合、コンタクトホール群４４ａ、４４ｂの各コンタクトホール４３ａ、４３ｂはゲートライン７に平行するように一列に配置されている。なお、図１において、ゲート絶縁膜２１は図示を省略されている。各延出部４１ａ、４１ｂに対応する部分および両延出部４１ａ、４１ｂ間に対応する部分におけるゲート絶縁膜２１の上面にはクロム等からなるコンタクト用メタル層４５を介してアルミニウム合金等からなる方形状の上側コンタクト部（第２のコンタクト部）４６が形成され、この上側コンタクト部４６が各コンタクトホール４３ａ、４３ｂを介して下側コンタクト部４２ａ、４２ｂと接続されている。そして、上側コンタクト部４６には一方の保護用薄膜トランジスタ１１ａのソース電極（第２の配線）Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極（第２の配線）Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部４６が各コンタクトホール４３ａ、４３ｂを介して下側コンタクト部４２ａ、４２ｂに接続されることで、ゲートライン７に接続されている。なお、延出部４１ａ、４１ｂの近傍におけるゲートライン７には幅広部４８が形成されている。
【００１８】
このように、このアクティブマトリクスパネルでは、ゲートライン７の所定箇所にその両側からそれぞれゲートライン７と直交する方向に延出する方形状の延出部４１ａ、４１ｂを形成し、この延出部４１ａ、４１ｂの先端部にゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール４３ａ、４３ｂを介して接続するための下側コンタクト部４２ａ、４２ｂを形成しているので、下側コンタクト部４２ａ、４２ｂをゲートライン７から離すことができ、下側コンタクト部４２ａ、４２ｂにヒロックが発生してヒロックの部分から下側コンタクト部４２ａ、４２ｂが腐食しても、ゲートライン７が腐食するまでの時間が長くなり、ゲートライン７を腐食によって断線しにくくすることができる。
また、コンタクトホール４３ａ、４３ｂを下側コンタクト部４２ａ、４２ｂに一列に配置したので、下側コンタクト部４２ａ、４２ｂの面積を少なくすることができ、ヒロックの発生を少なくすることができる。
【００１９】
次に、図３および図４を参照して、この発明を適用したアクティブマトリクスパネルの第２実施形態について説明する。図３はこのアクティブマトリクスパネルの一部を示す平面図、図４は同アクティブマトリクスパネルの一部を示す断面図である。これらの図において、図６および図７と同一名称部分には同一の符号を付し、その説明を適宜省略する。このアクティブマトリクスパネルでは、保護リング１０とショートライン１３との間におけるゲートライン７の所定箇所の両側にゲートライン７と直交する方向に延出すると共に、先端部が１８０度折り曲げられて全体がほぼＪ字状となった第１および第２の延出部５１ａ、５１ｂがアルミニウム合金等から一体に形成されている。各延出部５１ａ、５１ｂの先端部の一点鎖線で囲まれた部分にはゲートライン７に直交する短冊状の第１および第２の下側コンタクト部（第１のコンタクト部）５２ａ、５２ｂが形成されている。この場合、第１および第２の下側コンタクト部５２ａ、５２ｂを除く各延出部５１ａ、５１ｂおよびゲートライン７の上面には、各延出部５１ａ、５１ｂの先端部の一点鎖線で囲まれた部分に短冊状のマスクを施した状態でゲートライン７を一方の電極として陽極酸化処理を行なうことにより酸化アルミニウム等からなる陽極酸化膜３２が形成されている。
【００２０】
各下側コンタクト部５２ａ、５２ｂに対応する部分におけるゲート絶縁膜２１にはそれぞれ３つのコンタクトホール５３ａ、５３ｂからなる第１および第２のコンタクトホール群５４ａ、５４ｂが形成されている。この場合、コンタクトホール群５４ａ、５４ｂの各コンタクトホール５３ａ、５３ｂはゲートライン７に直交するように一列に配置されている。なお、図３において、ゲート絶縁膜２１は省略されている。各下側コンタクト部５２ａ、５２ｂに対応する部分および両下側コンタクト部５２ａ、５２ｂ間に対応する部分におけるゲート絶縁膜２１の上面にはクロム等からなるコンタクト用メタル層５５を介してアルミニウム合金等からなる短冊状の上側コンタクト部（第２のコンタクト部）５６が形成され、この上側コンタクト部５６が各コンタクトホール群５４ａ、５４ｂを介して下側コンタクト部５２ａ、５２ｂと接続されている。そして、上側コンタクト部５６には一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄがそれぞれ接続されている。したがって、一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄは、上側コンタクト部５６が各コンタクトホール５３ａ、５３ｂを介して下側コンタクト部５２ａ、５２ｂに接続されることで、ゲートライン７に接続されている。
【００２１】
このように、このアクティブマトリクスパネルでは、ゲートライン７の所定箇所にその両側からそれぞれゲートライン７と直交する方向に延出すると共に、先端部が１８０度折り曲げられて全体がほぼＪ字状となった第１および第２の延出部５１ａ、５１ｂを形成し、これらの延出部５１ａ、５１ｂの先端部にゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール５３ａ、５３ｂを介して接続するための下側コンタクト部５２ａ、５２ｂを形成しているので、下側コンタクト部５２ａ、５２ｂをゲートライン７からより一層離すことができ、下側コンタクト部５２ａ、５２ｂでヒロックが発生してヒロックの部分から下側コンタクト部５２ａ、５２ｂが腐食しても、ゲートライン７が腐食するまでの時間が長くなり、ゲートライン７を腐食によって断線しにくくすることができる。
また、ゲートライン７の両側にそれぞれ延出部５１ａ、５１ｂを形成し、これら延出部５１ａ、５１ｂの先端部を折り曲げて基端部と並列させ、各延出部５１ａ、５１ｂの先端部にそれぞれ下側コンタクト部５２ａ、５２ｂを形成したので、上側コンタクト部５６等の他の配線を切断することなく延出部５１ａ、５１ｂを切断することができると共に、いずれか一方の延出部５１ａ、５１ｂを切断しても一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄをゲートライン７と接続することができ、いずれか一方の下側コンタクト部５２ａ、５２ｂの腐食が検査等で発見されたときは、腐食が発見された下側コンタクト部５２ａ、５２ｂが形成された延出部５１ａ、５１ｂを二点鎖線で示すようにレーザビーム等で切断することにより、腐食が発見された下側コンタクト部５２ａ、５２ｂをゲートライン７から分断し、ゲートライン７を腐食の進行によって断線しないようにすることができる。
さらに、コンタクトホール５３ａ、５３ｂを下側コンタクト部５２ａ、５２ｂに一列に配置したので、下側コンタクト部５２ａ、５２ｂの面積を少なくすることができ、ヒロックの発生を少なくすることができる。
【００２２】
なお、上記第１および第２実施形態では、逆スタガ型の保護用薄膜トランジスタについて説明したが、これに限らず、例えばスタガ型の保護用薄膜トランジスタであってもよい。
また、上記第１および第２実施形態では、ゲートライン７と一方の保護用薄膜トランジスタ１１ａのソース電極Ｓおよび他方の保護用薄膜トランジスタ１１ｂのドレイン電極Ｄとの間をコンタクトホール４３ａ、４３ｂ、５３ａ、５３ｂを介して接続する場合について説明したが、これに限らず、２本の配線をコンタクトホールを介して接続する場合に広く適用することができる。
【００２３】
【発明の効果】
以上説明したように、この発明によれば、第１の配線の所定箇所にそこから延出する延出部を形成し、この延出部の先端部に第１の配線と第２の配線の第２のコンタクト部との間をコンタクトホールを介して接続する第１のコンタクト部を形成しているので、第１のコンタクト部を第１の配線から離すことができ、第１のコンタクト部にヒロックが発生してヒロックの部分から第１のコンタクト部が腐食しても、第１の配線が腐食するまでの時間が長くなり、第１の配線を腐食の進行による断線を抑制することができる。この場合、請求項１記載の発明の如く、第１の配線の延出部が、第１の配線の主線の両側にそれぞれ形成され、第１の配線の主線と先端部との間に第２の配線と重ならない領域を有しているので、第２のコンタクト部等の他の配線を切断することなく第１の配線の延出部を切断することができると共に、いずれか一方の延出部を切断しても第２の配線は第１の配線と接続することができ、いずれか一方の第１のコンタクト部の腐食が検査等で発見されたときは、腐食が発見された第１のコンタクト部が形成された延出部をレーザビーム等で切断することにより、腐食が発見された第１のコンタクト部を第１の配線から分断し、第１の配線を腐食によって断線しないようにすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態を適用したアクティブマトリクスパネルの一部を示す平面図。
【図２】同アクティブマトリクスパネルの一部を示す断面図。
【図３】この発明の第２実施形態を適用したアクティブマトリクスパネルの一部を示す平面図。
【図４】同アクティブマトリクスパネルの一部を示す断面図。
【図５】従来例を説明するために示すもので、アクティブマトリクスパネル複数個分に対応する大きさのガラス基板上に画素用薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図６】図５に示すアクティブマトリクスパネルの具体的な構造の一部の平面図。
【図７】同アクティブマトリクスパネルの具体的な構造の一部の断面図。
【符号の説明】
６ 画素用薄膜トランジスタ
７ ゲートライン（第１の配線）
１１ 保護素子
１１ａ、１１ｂ 保護用薄膜トランジスタ
２１ ゲート絶縁膜
４１ａ、４１ｂ 延出部
４２ａ、４２ｂ 下側コンタクト部（第１のコンタクト部）
４３ａ、４３ｂ コンタクトホール
４６ 上側コンタクト部（第２のコンタクト部）
Ｇ ゲート電極
Ｓ ソース電極（第２の配線）
Ｄ ドレイン電極（第２の配線）
Claims (3)
- ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線の両側から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、
前記第１の配線の前記第１のコンタクト部は、前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有し、前記延出部は、前記主線と前記先端部との間に前記第２の配線と重ならない領域を有することを特徴とする配線パターン。 - 前記第１の配線は前記画素用薄膜トランジスタにゲート信号を供給するゲートラインであり、前記第２の配線は前記画素用薄膜トランジスタを保護するための複数の保護用薄膜トランジスタの電極であることを特徴とする請求項１記載の配線パターン。
- ＩＴＯをエッチングして形成された画素電極及び前記画素電極に接続された画素用薄膜トランジスタを有するアクティブマトリクスパネルの配線パターンであって、
基板上に設けられ、アルミニウムまたはアルミニウム合金からなる主線及び前記主線から延出した延出部を有し、前記延出部の先端部のみに設けられた第１のコンタクト部を除いて表面に陽極酸化膜が形成された第１の配線と、
前記第１の配線上に設けられ、前記第１の配線部の前記第１のコンタクト部に対応する位置にコンタクトホールが形成された絶縁膜と、
前記絶縁膜の前記コンタクトホールに対応する位置に第２のコンタクト部を有し、前記第２のコンタクト部が前記コンタクトホールを介して前記第１の配線の前記第１のコンタクト部と接続されている第２の配線と、
を備え、前記第１の配線の前記第１のコンタクト部は、前記絶縁膜の前記コンタクトホールが設けられず且つ前記陽極酸化膜が形成されていない部分を有することを特徴とする配線パターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05541196A JP3629798B2 (ja) | 1996-02-20 | 1996-02-20 | 配線パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05541196A JP3629798B2 (ja) | 1996-02-20 | 1996-02-20 | 配線パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09230383A JPH09230383A (ja) | 1997-09-05 |
| JP3629798B2 true JP3629798B2 (ja) | 2005-03-16 |
Family
ID=12997827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05541196A Expired - Fee Related JP3629798B2 (ja) | 1996-02-20 | 1996-02-20 | 配線パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629798B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101783193B1 (ko) | 2008-09-12 | 2017-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN102881696A (zh) | 2008-09-19 | 2013-01-16 | 株式会社半导体能源研究所 | 显示装置 |
| WO2010038819A1 (en) * | 2008-10-03 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| EP2172804B1 (en) | 2008-10-03 | 2016-05-11 | Semiconductor Energy Laboratory Co, Ltd. | Display device |
| WO2011036993A1 (en) * | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device including the driver circuit, and electronic appliance including the display device |
| JP5696030B2 (ja) | 2011-12-20 | 2015-04-08 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
1996
- 1996-02-20 JP JP05541196A patent/JP3629798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09230383A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411358B2 (en) | Liquid crystal display devices | |
| JP2537150B2 (ja) | 制御用トランジスタを備える電気光学ディスプレイパネルとその製造方法 | |
| KR100255591B1 (ko) | 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법 | |
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| KR100467545B1 (ko) | 트랜지스터 디바이스 | |
| US6654074B1 (en) | Array substrate for liquid crystal display device with shorting bars external to a data pad and method of manufacturing the same | |
| US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
| JP3629798B2 (ja) | 配線パターン | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| US6239850B1 (en) | Liquid crystal electro-optical device and process of fabricating same provided with discharge accelerating patterns for minimizing dielectric breakdown | |
| KR100436801B1 (ko) | 액정 표시 패널 | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| JP2005303220A (ja) | Ｔｆｔアレイ基板 | |
| JP3424618B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP3475588B2 (ja) | 薄膜トランジスタパネル | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| KR100378415B1 (ko) | 단락회로로 되지 않는 박막 트랜지스터 어레이를 구비한액정 표시장치 및 그 제조방법 | |
| KR100915351B1 (ko) | 박막 트랜지스터 표시판 | |
| JP2000105390A (ja) | 表示パネル及びその製造方法 | |
| JP3533480B2 (ja) | アクティブマトリクスパネル | |
| JPH09325366A (ja) | 液晶表示素子およびその製造方法 | |
| JPH06163586A (ja) | 薄膜トランジスタマトリックス及びその製造方法 | |
| CN113611699A (zh) | 显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |