TWI419209B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI419209B
TWI419209B TW100113911A TW100113911A TWI419209B TW I419209 B TWI419209 B TW I419209B TW 100113911 A TW100113911 A TW 100113911A TW 100113911 A TW100113911 A TW 100113911A TW I419209 B TWI419209 B TW I419209B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
oxygen
transistor
Prior art date
Application number
TW100113911A
Other languages
English (en)
Other versions
TW201201259A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201201259A publication Critical patent/TW201201259A/zh
Application granted granted Critical
Publication of TWI419209B publication Critical patent/TWI419209B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Description

半導體裝置的製造方法
本發明關於一種半導體裝置及半導體裝置的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子設備。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已經公開了，作為電晶體的啟動層使用電子載子濃度低於1018 /cm3 的包含銦(In)、鎵(Ga)、鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]　日本專利申請公開第2006-165528號公報
但是，當在裝置製造製程中氧化物半導體中混入用於形成電子給體的氫或水時，有可能導致導電率變化。該現象是導致使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於上述問題，本發明的目的之一是使使用氧化物半導體的半導體裝置具有穩定的電特性，以實現高可靠性。至少在具有氧化物半導體膜的電晶體的製造製程中進行氧摻雜處理。
在具有氧化物半導體膜的電晶體的製造製程中，進行利用熱處理的脫水化或脫氫化以及氧摻雜處理。
所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成第一絕緣膜；對第一絕緣膜進行氧摻雜處理來對第一絕緣膜供給氧原子；在第一絕緣膜上形成源極電極及汲極電極以及與源極電極及汲極電極電連接的氧化物半導體膜；對氧化物半導體膜進行熱處理以去除氧化物半導體膜中的氫原子；在去除了氫原子的氧化物半導體膜上形成第二絕緣膜；以及在第二絕緣膜上的與氧化物半導體膜重疊的區域中形成閘極電極。
另外，所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成作為成分包含氧原子的第一絕緣膜；對第一絕緣膜進行氧摻雜處理以對第一絕緣膜供給氧原子；在第一絕緣膜上形成源極電極及汲極電極以及與源極電極及汲極電極電連接的氧化物半導體膜；對氧化物半導體膜進行熱處理以去除氧化物半導體膜中的氫原子；對去除了氫原子的氧化物半導體膜進行氧摻雜處理來對氧化物半導體膜中供給氧原子；在被供給有氧原子的氧化物半導體膜上形成作為成分包含氧原子的第二絕緣膜；在第二絕緣膜上的與氧化物半導體膜重疊的區域中形成閘極電極。
另外，所公開的發明的一個方式是一種半導體裝置的製造方法，包括如下步驟：在基板上形成作為成分包含氧原子的第一絕緣膜；對第一絕緣膜進行氧摻雜處理來對第一絕緣膜供給氧原子；在第一絕緣膜上形成源極電極及汲極電極以及與源極電極及汲極電極電連接的氧化物半導體膜；對氧化物半導體膜進行熱處理以去除氧化物半導體膜中的氫原子；在去除了氫原子的氧化物半導體膜上形成作為成分包含氧原子的第二絕緣膜；對第二絕緣膜進行氧摻雜處理以對第二絕緣膜供給氧原子；在第二絕緣膜上的與氧化物半導體膜重疊的區域中形成閘極電極。
在上述半導體裝置的製造方法中，有時以使氧化物半導體膜包含超過化學計量比的一倍至兩倍的比率的氧原子的方式對氧化物半導體膜進行氧摻雜處理。
另外，在上述半導體裝置的製造方法中，有時形成包含氧化物半導體膜的成分元素的絕緣膜作為第一絕緣膜或第二絕緣膜。或者，有時形成包含氧化物半導體膜的成分元素的絕緣膜以及包含與該絕緣膜的成分元素不同的元素的膜作為第一絕緣膜或第二絕緣膜。或者，有時形成包含氧化鎵的絕緣膜作為第一絕緣膜或第二絕緣膜。或者，有時形成包含氧化鎵的絕緣膜以及包含與氧化鎵不同的材料的膜作為第一絕緣膜或第二絕緣膜。注意，在本說明書中，“氧化鎵”這一用語在沒有特殊說明的情況下表示作為構成元素的氧和鎵，並不用來限定氧化鎵的方式。例如，也可以將“含有氧化鎵的絕緣膜”讀為“含有氧和鎵的絕緣膜”。
另外，在上述半導體裝置的製造方法中，有時以覆蓋閘極電極的方式形成包含氮的絕緣膜。像這樣，當在氧化物半導體膜的上方形成不包含氫或氫含量極少的氮化矽等的絕緣膜時，可以防止被添加到第一絕緣膜、第二絕緣膜及氧化物半導體膜中的至少一個中的氧放出到外部並可以防止從外部混入氫或水。從這一點上來看可以說該含有氮的絕緣膜的重要性較高。
注意，上述“氧摻雜”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊中的處理。注意，“塊”這一用語是為了表明不僅將氧添加到薄膜的表面還將氧添加到薄膜的內部。另外，“氧摻雜”包括將電浆化的氧添加到塊中的“氧電浆摻雜”。
藉由上述氧摻雜處理，氧化物半導體膜的膜中(塊中)、絕緣膜的膜中(塊中)、氧化物半導體膜與絕緣膜的介面中的至少一處以上存在超過化學計量比的含量的氧。氧的含量最好為超過化學計量比的1倍至4倍(小於4倍)，更佳的是為超過1倍至2倍(小於2倍)。這裏，超過化學計量比的氧過剩的氧化物是指例如在表示為Ina Gab Znc Sid Ale Mgf Og (a，b，c，d，e,f,g0)時，滿足2g>3a+3b+2c+4d+3e+2f的氧化物。另外，藉由氧摻雜處理添加的氧有可能存在於氧化物半導體的晶格間。
另外，至少使脫水化、脫氫化之後的氧化物半導體膜中的氧的含量多於氫的含量。只要至少使添加的氧的含量多於氫，氧即可以擴散而與成為不穩定的原因的氫發生反應而將氫固定(非可動離子化)。即，可以抑制可靠性的下降。另外，藉由使氧過剩，可以在降低起因於氧缺損的臨界值電壓Vth的不均勻的同時降低臨界值電壓的偏移量ΔVth。
另外，更佳的是氧化物半導體膜的膜中(塊中)、絕緣膜的膜中(塊中)、氧化物半導體膜與絕緣膜的介面中的至少兩處以上存在上述量的氧。
另外，在沒有缺陷(氧缺損)的氧化物半導體中，只要包含與化學計量比一致的量的氧即可，但是為了確保如抑制電晶體的臨界值電壓的變動等的可靠性，最好使氧化物半導體包含超過化學計量比的量的氧。同樣地，在沒有缺陷(氧缺損)的氧化物半導體中，不需要使用氧過剩的絕緣膜作為基底膜，但是為了確保如抑制電晶體的臨界值電壓的變動等的可靠性，考慮到在氧化物半導體膜中可能產生氧缺損狀態的情況最好使用氧過剩的絕緣膜作為基底膜。
在此，示出利用上述“氧電浆摻雜”處理對塊中添加氧的樣子。注意，通常在對作為成分之一包含氧的氧化物半導體膜中進行氧摻雜處理時，很難確認氧濃度的增減。所以，這裏使用矽晶圓對氧摻雜處理的效果進行了確認。
氧摻雜處理藉由利用電感耦合電浆(ICP：Inductively Coupled Plasma)方式來進行。其條件如下：ICP功率為800W、RF偏置功率為300W或0W、壓力為1.5Pa、氧氣體流量為75sccm、基板溫度為70℃。圖15表示根據SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析的矽晶圓的深度方向的氧濃度分佈。在圖15中，縱軸表示氧濃度，橫軸表示距離矽晶圓表面的深度。
根據圖15可知：當RF偏置功率為0W時及當RF偏置功率為300W時都可以確認出氧的添加。另外，可以確認出與RF偏置為0W的情況相比，當RF偏置為300W時氧被添加到更深的深度中。
接著，在圖16A和圖16B中示出利用STEM(Scanning Transmission Electron Microscopy；掃描電子顯微鏡)對進行氧摻雜處理之前的矽晶圓與進行了氧摻雜處理之後的矽晶圓的截面進行觀察的結果。圖16A是進行氧摻雜處理之前的STEM圖像，圖16B是在RF偏置功率為300W的條件下進行氧摻雜處理之後的STEM圖像。由圖16B可知藉由進行氧摻雜處理矽晶圓中形成有氧高摻雜區域。
如上所示，藉由對矽晶圓進行氧摻雜，可以在矽晶圓中添加氧。由此可以認為，藉由對氧化物半導體膜進行氧摻雜可以對氧化物半導體膜中添加氧。
至於所公開的發明的一個方式的上述結構的效果，按照下述考察就很容易理解。但是，以下說明只不過是一個考察而已。
當對閘極電極施加正電壓時，從氧化物半導體膜的閘極電極一側到背通道一側(與閘極絕緣膜相反一側)產生電場，由此存在於氧化物半導體膜中的具有正電荷的氫離子移動到背通道一側並蓄積在與絕緣膜的介面附近。由於正電荷從所蓄積的氫離子移動到絕緣膜中的電荷俘獲中心(氫原子、水或污染物質等)，在氧化物半導體膜的背通道一側蓄積有負電荷。也就是說，在電晶體的背通道一側發生寄生通道，臨界值電壓向負值一側偏移，從而電晶體趨於常通(normally-on)。
如上所述，由於絕緣膜中的氫或水等的電荷俘獲中心捕獲正電荷而使正電荷移動到絕緣膜中導致電晶體的電特性變化，所以為了抑制電晶體的電特性的變動，不使絕緣膜中存在上述電荷俘獲中心或者氫或水等的含量少尤為重要。所以，最好利用成膜時的氫含量少的濺射法形成絕緣膜。由於利用濺射法形成的絕緣膜的膜中不存在電荷俘獲中心或電荷俘獲中心少，所以與利用CVD法等成膜的情況相比不容易發生正電荷的移動。因此，可以抑制電晶體的臨界值電壓的偏移，並可以使電晶體成為常關閉(normally-off)型。
另外，在頂柵型的電晶體中，藉由在成為基底的絕緣膜上形成氧化物半導體膜之後進行熱處理，可以在去除包含在氧化物半導體膜中的水或氫的同時去除包含在絕緣膜中的水或氫。因此，在絕緣膜中，捕獲由氧化半導體膜移動而來的正電荷的電荷俘獲中心很少。像這樣，由於用來對氧化物半導體膜進行脫水化或脫氫化的熱處理不僅對氧化物半導體膜進行，還對存在於氧化物半導體膜的下層的絕緣膜進行，所以在頂柵型電晶體中，也可以利用電浆CVD法等的CVD法形成成為基底的絕緣膜。
另外，當對閘極電極施加負電壓時，從背通道一側到閘極電極一側產生電場，由此存在於氧化物半導體膜中的氫離子移動到閘極絕緣膜一側並蓄積在與閘極絕緣膜的介面附近。由此，電晶體的臨界值電壓向負值一側偏移。
另外，在電壓0的條件下放置時，從電荷俘獲中心正電荷被釋放，電晶體的臨界值電壓向正值一側偏移而回到初始狀態，或者有時與初始狀態相比進一步向正值一側偏移。該現象說明氧化物半導體膜中存在容易移動的離子，並可以認為最小原子的氫成為最容易移動的離子。
另外，由於氧化物半導體膜吸收光，由於光能氧化物半導體膜中的金屬元素(M)與氫原子(H)間的接合(也稱為M-H鍵)斷開。注意，波長為400nm左右的光能和金屬元素與氫原子間的接合能大致相同。當對氧化物半導體膜中的金屬元素與氫元素間的接合斷開的電晶體施加負閘極偏壓時，從金屬元素脫離的氫離子被引到閘極一側，因此電荷分佈發生變化，電晶體的臨界值電壓向負值一側偏移而趨於常通。
另外，當停止施加電壓時，因為對電晶體的光照射和負閘極偏壓的施加而移動到閘極絕緣膜介面的氫離子回到初始狀態。該現象被認為是氧化物半導體膜中的離子移動的典型例子。
作為對於這種因電壓施加導致的電特性的變動(BT退化)或因光照射導致的電特性的變動(光退化)的對策，最重要的是，從氧化物半導體膜徹底去除氫原子或水等包含氫原子的雜質，來使氧化物半導體膜高純度化。當電荷密度為1×1015 cm-3 ，即單位面積的電荷為1×1010 cm-2 時，該電荷不對電晶體的特性造成影響，或者即使有影響也是極小的。因此，電荷密度最好為1×1015 cm-3 以下。當假設氧化物半導體膜中包含的氫的10%的氫在氧化物半導體膜中移動時，最好氫濃度為1×1016 cm-3 以下。並且，為了防止在完成裝置後氫從外部侵入，最好使用利用濺射法形成的氮化矽膜作為鈍化膜覆蓋電晶體。
並且，藉由相對於包含在氧化物半導體膜中的氫摻雜過剩的氧((氫原子數)<<(氧自由基數)或(氧離子數))，可以從氧化物半導體膜中去除氫或水。具體來說，利用高頻(RF)使氧電浆化，並加大基板偏壓，將氧自由基、氧離子摻雜或添加到基板上的氧化物半導體膜中，以使氧化物半導體膜中的氧多於殘留氫。由於氧的電負性為3.0而高於電負性為2.0左右的氧化物半導體膜中的金屬(Zn、Ga、In)，藉由與氫相比包含過剩的氧，奪取M-H基中的氫而形成OH基。另外，該OH基也可能與M接合而形成M-O-H基。
另外，最好以與化學計量比相比氧化物半導體膜的氧含量過剩的方式進行氧摻雜。例如，當作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體膜時，最好藉由氧摻雜等使氧的比率為超過化學計量比的1倍至2倍(小於2倍)。例如，當將In-Ga-Zn-O類氧化物半導體的單晶的化學計量比設定為In：Ga：Zn：O=1：1：1：4時，在其組成以InGaZnOX 表示的氧化物半導體膜中，更佳的是X超過4且小於8。由此，氧化物半導體膜中氧含量大於氫含量。
由於光能或BT應力，氫從M-H基脫離而成為退化的原因，但是，在藉由上述摻雜注入氧的情況下，所注入的氧與氫離子接合而成為OH基。由於該OH基的接合能較大，因此即使對電晶體進行光照射或施加BT應力也不放出氫離子，而且，由於其品質也比氫離子大，所以不容易在氧化物半導體膜中移動。因此，藉由氧摻雜而形成的OH基不會成為電晶體退化的原因，或可以降低退化的原因。
另外，已經確認到如下傾向，即：氧化物半導體膜的膜厚度越厚電晶體的臨界值電壓越不均勻。可以推測這是由於如下緣故：氧化物半導體膜中的氧缺損是臨界值電壓變動的一個原因，而氧化物半導體膜的厚度越厚該氧缺損越多。在根據所公開的發明的一個方式的電晶體中，對絕緣膜或氧化物半導體膜摻雜氧的製程不僅能過去除氧化物半導體膜中的氫或水，而且能夠填補膜中的氧缺損。由此，根據所公開的發明的一個方式的電晶體可以抑制臨界值電壓的不均勻。
另外，夾著氧化物半導體膜設置由與氧化物半導體膜相同種類的成分構成的金屬氧化物膜的結構，也對防止電特性的變動是很有效的。作為由與氧化物半導體膜相同種類的成分構成的金屬氧化物膜，具體來說，最好使用包含從氧化物半導體膜的構成元素中選擇的一種或多種金屬元素的氧化物的膜。這種材料與氧化物半導體膜的搭配良好，藉由夾著氧化物半導體膜設置該金屬氧化物膜，可以保持與氧化物半導體膜的介面的良好狀態。也就是說，藉由設置使用上述材料的金屬氧化物膜作為與氧化物半導體膜接觸的絕緣膜，可以抑制或防止氫離子蓄積在該金屬氧化物膜與氧化物半導體膜的介面及其附近。從而，與夾著氧化物半導體膜設置如氧化矽膜等的由與氧化物半導體膜不同的成分構成的絕緣膜的情況相比，可以充分降低影響電晶體的臨界值電壓的氧化物半導體膜介面的氫濃度。
另外，作為該金屬氧化物膜，最好使用氧化鎵膜。氧化鎵的帶隙(Eg)較大，因此藉由以氧化鎵膜夾著氧化物半導體膜，在氧化物半導體膜與金屬氧化物膜的介面形成有能壘，該能壘妨礙該介面的載子的移動。因此，載子不從氧化物半導體膜移動到金屬氧化物膜，而在氧化物半導體膜中移動。另一方面，氫離子穿過氧化物半導體膜與金屬氧化物膜的介面，蓄積在金屬氧化物膜與絕緣膜的介面附近。即使氫離子蓄積在與絕緣膜的介面附近，由於用作金屬氧化物膜的氧化鎵膜中不形成有可能發生載子流動的寄生通道，所以不會影響到電晶體的臨界值電壓或者影響極小。另外，在使氧化鎵與In-Ga-Zn-O類材料接觸時，能壘在導帶一側為0.8eV左右而在價電子帶一側為0.9eV左右。
如上所述，根據所公開的本發明的一個方式的電晶體的技術思想在於：藉由氧摻雜處理至少增大與氧化物半導體膜接觸的絕緣膜中、氧化物半導體膜中或這些膜的介面附近中的一處的氧含量。
當作為氧化物半導體膜使用包含In的氧化物半導體材料時，由於In與氧的接合力較弱，當與氧化物半導體膜接觸的絕緣膜中含有如矽等的與氧的接合力強的材料時，由於熱處理氧化物半導體膜中的氧被抽出而有可能在氧化物半導體膜的介面附近形成氧缺損。但是，根據所公開的本發明的一個方式的電晶體，藉由對接觸於氧化物半導體膜的絕緣膜供給過剩的氧，可以抑制因氧被從氧化物半導體膜中抽出而導致的氧缺損的形成。
這裏，在電晶體的製造製程中，在進行了氧摻雜處理之後，有時氧化物半導體膜或與氧化物半導體膜接觸的絕緣膜所包含的與化學計量比相比過剩的氧量在各層中彼此不同。在過剩的氧量不同的狀態下，各層的氧的化學勢不同，可以認為該化學勢的不同是由於在電晶體的製造製程中的熱處理等接近平衡狀態或者變為平衡狀態的緣故。所以，更佳的是在對絕緣膜進行了氧摻雜處理之後進行熱處理。藉由氧摻雜處理之後的熱處理使供給到絕緣膜中的過剩的氧擴散，由此可以對氧化物半導體膜供給充分量的氧。下面對平衡狀態下的氧分佈進行分析。
在某一溫度T、壓力P下的平衡狀態是指全體系的吉布斯(Gibbs)自由能G最小的狀態，並可以由如下式(1)表示。
[式1]
G (N a ,N b ,N c ,…,T ,P )=
G (1) (N a ,N b ,N c ,…,T ,P )+G (2) (N a ,N b ,N c ,…,T ,P )+G (3) (N a ,N b ,N c ,…,T ,P )　
‧‧‧‧(1)
在式(1)中，G(1) 、G(2) 、G(3) 表示各層的吉布斯自由能。另外，Na 、Nb 、Nc 表示粒子數，a、b、c表示粒子的種類。粒子a從i層向j層移動δNa (j) 時，吉布斯自由能的變化如下面的式(2)所示那樣。
[式2]
這裏，在δG為0，即滿足下面的式(3)時，體系成為平衡狀態。
[式3]
吉布斯自由能的粒子數微分相當於化學勢，因此，在平衡狀態下，所有層中的粒子的化學勢彼此相等。
具體來說，當與氧化物半導體膜相比接觸於該氧化物半導體膜的絕緣膜包含過剩的氧時，氧化物半導體膜中的氧的化學勢相對小，而絕緣膜中的氧的化學勢相對大。
並且，藉由在電晶體的製造製程中進行熱處理，整個體系(這裏，是氧化物半導體膜和與其接觸的絕緣膜)的溫度充分提高，當在層內及層間原子開始擴散時，氧以化學勢成為相同的方式移動。也就是說，當絕緣膜的氧移動到氧化物半導體膜中時，絕緣膜的化學勢減小而氧化物半導體膜的化學勢增大。
由此，藉由氧摻雜處理供給到氧化物半導體膜中的過剩的氧，藉由之後的熱處理使體系內的化學勢成為平衡狀態，而擴散並被供給到絕緣膜(包括介面)中。因此，當氧化物半導體膜存在大量過剩的氧時，也可能使與氧化物半導體膜接觸的絕緣膜(包括介面)變為氧過剩。
由此，可以說對氧化物半導體膜中供給足夠補償絕緣膜或與絕緣膜之間的介面的氧不足缺陷的量(補償氧不足缺陷還有剩餘的過剩的量)的氧，有重要的意義。
具有經過利用熱處理的脫水化或脫氫化處理及利用對絕緣膜的氧摻雜處理而含有過剩的氧的氧化物半導體膜的電晶體，在偏壓-熱應力(BT)試驗前後的電晶體的臨界值電壓的變化量得到降低，從而可以實現具有穩定的電特性且可靠性高的電晶體。
此外，根據所公開的發明的一個方式可以製造各種各樣的具有電特性良好且可靠性高的電晶體的半導體裝置。
下面，參照附圖詳細地說明本說明書所公開的發明的實施例模式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施例模式的描述內容。
另外，本說明書中使用的“第一”、“第二”、“第三”等序數詞用來避免構成要素的混同，而不是用來在數目方面上進行限定的。
實施例模式1
在本實施例模式中，參照圖1A至圖3D對半導體裝置及半導體裝置的製造方法進行說明。
〈半導體裝置的結構例〉
圖1A至圖1C示出電晶體120的結構例。在此，圖1A是平面圖，而圖1B及圖1C分別是沿著圖1A中的A-B截面及C-D截面的截面圖。注意，在圖1A中為了避免複雜，而省略電晶體120的構成要素的一部分(例如，閘極絕緣膜110)。
圖1A至圖1C所示的電晶體120包括：基板100上的絕緣膜102；源極電極104a；汲極電極104b；氧化物半導體膜108；閘極絕緣膜110；閘極電極112。
在圖1A至圖1C所示的電晶體120中，絕緣膜102是被進行了氧摻雜處理的絕緣膜。藉由對絕緣膜102進行氧摻雜處理，可以實現可靠性高的電晶體120。
〈半導體裝置的製造製程例〉
以下，參照圖2A至圖2G對圖1A至圖1C所示的半導體裝置的製造製程的一個例子進行說明。
首先，在基板100上形成絕緣膜102(參照圖2A)。
雖然對基板100的材質沒有很大的限制，但是至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，基板100可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板100，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板100，也可以使用撓性基板。在撓性基板上設置電晶體時，既可以在撓性基板上直接形成電晶體，又可以在其他基板上形成電晶體之後，剝離其並轉置到撓性基板。注意，為了剝離電晶體並轉置到撓性基板，最好在上述其他基板與電晶體之間形成分離層。
絕緣膜102是用作基底的絕緣膜。明確而言，作為絕緣膜102使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些的混合材料等即可。另外，絕緣膜102既可以採用包含上述材料的絕緣膜的單層結構，又可以採用疊層結構。
對絕緣膜102的製造方法沒有特別的限制。例如，可以利用電浆CVD法或濺射法等的成膜方法形成絕緣膜102。此外，從氫或水等不容易混入這一點來看，最好利用濺射法。
另外，作為絕緣膜102，特別最好使用由與後面形成的氧化物半導體膜相同種類的成分構成的絕緣材料。這是因為，這種材料與氧化物半導體膜的搭配良好，由此藉由將其用作絕緣膜102，可以保持與氧化物半導體膜之間的介面的良好狀態。這裏，“與氧化物半導體膜相同種類的成分”是指包含選自氧化物半導體膜的構成元素中的一種或多種元素。例如，在氧化物半導體膜由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。
另外，在利用疊層結構的絕緣膜102的情況下，更最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷先被膜a和膜b的介面俘獲(與氧化物半導體膜與膜a之間的介面相比)，因此，可以充分抑制氧化物半導體膜介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，作為上述疊層結構，可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
接著，對絕緣膜102進行利用氧180的處理(也稱為氧摻雜處理或氧電浆摻雜處理)(參照圖2B)。氧180中至少包含氧自由基、氧原子及氧離子中的一種。藉由對絕緣膜102進行氧摻雜處理，可以使在絕緣膜102中含有氧，並且在後面形成的氧化物半導體膜108中、氧化物半導體膜108介面附近或在氧化物半導體膜108中及該介面附近含有氧。在此情況下，將絕緣膜102中的氧的含量設定為超過絕緣膜102的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳的是為超過1倍至2倍(大於1倍小於2倍)。或者，當以單晶中的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y。或者，當以不進行氧摻雜處理時的絕緣膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z。
例如，在使用組成為GaOx (x>0)表示的氧化鎵的情況下，由於單晶的氧化鎵是Ga2 O3 ，所以可以將x設定為超過1.5至6(即超過Ga的1.5倍至6倍)。此外，例如在使用組成為SiOx (x>0)表示的氧化矽的情況下，當採用SiO2 (即O是Si的2倍)時，可以將x設定為超過2至8(即超過Si的2倍至8倍)。注意，只要在絕緣膜的一部分存在有這樣的氧過剩區域即可。
此外，在氧化物半導體膜中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectroscopy：二次離子質譜測定技術)等的方法準確估計氧化物半導體膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物半導體膜添加氧。
另外，氧有O17 和O18 等同位素，並且，一般認為在自然界的O17 和O18 的存在比率分別是氧原子整體的0.038%和0.2%左右。也就是說，在氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以進一步準確地估計氧化物半導體膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否有意地對氧化物半導體膜添加氧。
例如，當以O18 的濃度為基準時，在氧化物半導體膜中，添加有氧的區域中的氧同位素的濃度D1(O18 )和不添加有氧的區域中的氧同位素的濃度D2(O18 )之間的關係為D1(O18 )>D2(O18 )。
另外，最好對絕緣膜添加的氧180的至少一部分被供給到氧化物半導體之後在氧化物半導體中具有懸空鍵。這是由於藉由具有懸空鍵，氧與可能殘留在膜中的氫接合，由此可以將氫固定化(非可動離子化)的緣故。
上述氧180可以利用電浆產生裝置或臭氧產生裝置而產生。更具體來說，例如，可以藉由利用能夠對半導體裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝置等產生氧180，並對絕緣膜102進行處理。
另外，為了更好地進行氧添加，最好對基板施加電偏壓。
接著，在絕緣膜102上形成用來形成源極電極及汲極電極(包括使用與源極電極及汲極電極相同的層形成的佈線)的導電膜，對該導電膜進行加工，形成源極電極104a及汲極電極104b(參照圖2C)。注意，根據這裏形成的源極電極104a的端部與汲極電極104b的端部之間的距離決定電晶體的通道長度L。
作為用作源極電極104a及汲極電極104b的導電膜，例如有含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以使用在Al、Cu等的金屬膜的下側或上側的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的導電膜。
此外，用於源極電極104a及汲極電極104b的導電膜也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫混合氧化物(縮寫為ITO)、氧化銦氧化鋅混合氧化物或使這些金屬氧化物材料包含氧化矽的材料。
可以藉由使用抗蝕劑掩模的蝕刻對導電膜進行加工。作為利用該蝕刻形成抗蝕劑掩模時的曝光，可以使用紫外線、KrF雷射或ArF雷射等。
另外，在當通道長度L短於25nm時進行曝光的情況下，例如使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成抗蝕劑掩模時的曝光即可。使用超紫外線的曝光的解析度高且其聚焦深度也大。從而，可以使後面形成的電晶體的通道長度L微型化，而可以提高電路的工作速度。
此外，也可以使用所謂多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種膜厚度的形狀，並且藉由進行灰化可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，藉由使用一個多色調掩模，可以形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。就是說，可以實現製程的簡化。
接著，在絕緣膜102上形成與源極電極104a及汲極電極104b接觸的氧化物半導體膜，對該氧化物半導體膜進行加工來形成島狀氧化物半導體膜106(參照圖2D)。
氧化物半導體膜最好利用不容易混合氫或水等的方法形成。例如，可以利用濺射法等形成氧化物半導體膜。此外，氧化物半導體膜的厚度最好為3nm以上且30nm以下。這是因為若使氧化物半導體膜的厚度過厚(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的擔憂。
作為用於氧化物半導體膜的材料，例如有含有銦的氧化物半導體材料、含有銦及鎵的氧化物半導體材料等。
另外，作為用於氧化物半導體膜的材料，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；或者單元金屬氧化物的In-O類材料、Sn-O類材料、Zn-O類材料等。另外，也可以使上述材料包含氧化矽。在此，例如，In-Ga-Zn-O類材料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，並對其組成比並沒有限制。另外，還可以包含In、Ga、Zn以外的元素。
另外，氧化物半導體膜也可以使用以化學式InMO3 (ZnO)m (m>0)表示的材料的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及 Mn或Ga及Co等。
在本實施例模式中，藉由濺射法並使用In-Ga-Zn-O類氧化物靶材形成氧化物半導體膜。
作為In-Ga-Zn-O類氧化物靶材，例如可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[摩爾數比]的組成比的氧化物靶材。注意，不侷限於上述靶材的材料及組成。例如還可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[摩爾數比]的組成比的氧化物靶材。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為原子數比為In：Zn=50：1至1：2(換算為摩爾數比則為In2 O3 ：ZnO=25：1至1：4)，最好為In：Zn=20：1至1：1(換算為摩爾數比則為In2 O3 ：ZnO=10：1至2：1)，更佳的是為In：Zn=1.5：1至15：1(換算為摩爾數比則為In2 O3 ：ZnO=3：4至15：2)。例如，作為用於形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，將其設定為Z>1.5X+Y。
氧化物靶材的填充率為90%以上且100%以下，最好為95%以上且99.9%以下。藉由使用高填充率的金屬氧化物靶材，可以使所形成的氧化物半導體膜成為緻密的膜。
作為成膜的氣圍，採用稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下等即可。另外，為了防止在氧化物半導體膜中混入氫、水、具有羥基的化合物或氫化物等，最好採用使用充分去除了氫、水、具有羥基的化合物或氫化物等的含氫原子的雜質的高純度氣體的氣圍。
更明確而言，例如可以採用如下方法形成氧化物半導體膜。
首先，在保持為減壓狀態的沉積室內保持基板100，並且將基板溫度設定為100℃以上且600℃以下，最好為200℃以上且400℃以下。藉由邊加熱基板100邊進行成膜，可以降低在氧化物半導體膜中含有的雜質濃度。另外，可以減輕由於濺射帶來的氧化物半導體膜的損傷。
接著，邊去除殘留在沉積室內的水分邊引入去除了氫及水等的含氫原子的雜質的高純度氣體並使用上述靶材在基板100上形成氧化物半導體膜。為了去除殘留在沉積室內的水分，作為排氣裝置，最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵等。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於利用低溫泵進行了排氣的沉積室中，如氫分子、水(H2 O)等的包含氫原子的化合物(最好還包括包含碳原子的化合物)等被去除，由此可以降低利用該沉積室形成的氧化物半導體膜中含有的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；成膜氣圍為氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度不均勻也小，所以是較佳的。
藉由在氧化物半導體膜上形成所希望的形狀的掩模之後對該氧化物半導體膜進行蝕刻可以進行氧化物半導體膜的加工。上述掩模可以利用光刻製程等的方法形成。或者，也可以利用噴墨法等的方法形成掩模。
此外，氧化物半導體膜的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合上述蝕刻使用。
然後，對氧化物半導體膜106進行熱處理，形成被高純度化的氧化物半導體膜108(參照圖2E)。藉由該熱處理，可以去除氧化物半導體膜106中的過量的氫(包括水及羥基)而改善氧化物半導體膜的結構，從而降低能隙中的缺陷能級。將上述熱處理的溫度設定為250℃以上且650℃以下，最好為450℃以上且600℃以下。此外，上述熱處理的溫度最好為低於基板的應變點。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在此期間，不使氧化物半導體膜106接觸大氣以防止水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置、GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。
例如，作為上述熱處理，也可以進行如下GRTA處理，即將被處理物引入到被加熱的惰性氣體氣圍中，進行加熱幾分鐘，然後從該惰性氣體氣圍中抽出被處理物。藉由使用GRTA處理，可以短時間進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體換為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氣圍中進行熱處理，可以降低由於氧缺損而引起的能隙中的缺陷能級。
另外，作為惰性氣體氣圍，最好採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，最好引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，更佳的是為7N(99.99999%)以上(即，雜質濃度為1ppm以下，最好為0.1ppm以下)。
總之，藉由利用上述熱處理減少雜質以形成i型(本征)半導體或無限接近於i型的氧化物半導體膜，可以實現具有極優越的特性的電晶體。
此外，由於上述熱處理具有去除氫或水等的效果，所以可以將該熱處理也稱為脫水化處理、脫氫化處理等。該脫水化處理、脫氫化處理例如也可以在將氧化物半導體膜加工為島狀之前等的時序進行。另外，這樣的脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，形成與氧化物半導體膜108的一部分接觸且覆蓋源極電極104a及汲極電極104b的閘極絕緣膜110(參照圖2F)。
閘極絕緣膜110可以與絕緣膜102同樣形成。就是說，閘極絕緣膜110使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成即可。但是，考慮到用作電晶體的閘極絕緣膜，也可以使用氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的鋁酸鉿(HfAlx Oy (x>0、y>0))等高介電常數材料。
另外，也可以與絕緣膜102同樣地採用疊層結構。在此情況下，更最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷先被膜a和膜b的介面俘獲(與氧化物半導體膜和膜a的介面相比)，因此，可以充分抑制氧化物半導體膜介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，作為上述疊層結構，可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
在形成上述閘極絕緣膜110之後，最好進行熱處理。將該熱處理的溫度設定為250℃以上且700℃以下，最好為450℃以上且600℃以下或低於基板的應變點。
上述熱處理在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀來測定時的水分量為20ppm(露點換算為-55℃)以下，最好為1ppm以下，更佳的是為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氣圍下進行，即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氣圍最好不包含水、氫等。此外，最好將引入熱處理裝置中的氮、氧、稀有氣體的純度設定為6N(99.9999%)以上(即，雜質濃度為1ppm以下)，更佳的是為7N(99.99999%)以上(即，雜質濃度為0.1ppm以下)。
在根據本實施例模式的上述熱處理中，在氧化物半導體膜108與閘極絕緣膜110接觸的狀態下被加熱。因此，雖然由上述脫水化(或脫氫化)處理有可能減少氧，但可以向氧化物半導體膜108供應氧。在這意思上也可以將該熱處理稱為加氧化。
另外，以加氧化為目的的熱處理的時序只要在形成氧化物半導體膜108之後就沒有特別的限制。例如，也可以在形成閘極電極之後進行以加氧化為目的的熱處理。或者，也可以在進行以脫水化等為目的的熱處理之後繼續進行以加氧化為目的的熱處理，也可以將以脫水化等為目的的熱處理兼作以加氧化為目的的熱處理，也可以將以加氧化為目的的熱處理兼作以脫水化等為目的的熱處理。
如上那樣，藉由應用以脫水化等為目的的熱處理和氧摻雜處理或以加氧化為目的的熱處理，可以使氧化物半導體膜108儘量地不含有雜質而實現高純度化。被高純度化的氧化物半導體膜108中的源自施體的載子極少(近零)。
然後，形成閘極電極112(參照圖2G)。閘極電極112可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料形成。此外，閘極電極112可以為單層結構或者疊層結構。
另外，在形成閘極電極112之後，還可以形成絕緣膜。該絕緣膜例如可以使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成。尤其是在作為絕緣膜使用氮化矽膜時，在可以防止所添加的氧放出到外部的同時，可以有效地抑制從外部氫等混入到氧化物半導體膜108中，因此是較佳的。此外，還可以形成與源極電極104a或汲極電極104b、閘極電極112等連接的佈線。
藉由上述製程形成電晶體120。
注意，上述說明是對絕緣膜102的整個表面進行氧摻雜處理的例子，但是所公開的發明的一個方式不侷限於此。例如，可以在形成源極電極104a及汲極電極104b之後進行氧摻雜處理。此時，在絕緣膜102中會形成氧濃度高的區域及氧濃度低的區域。
<半導體裝置的變形例>
在圖3A至3D中，作為圖1A至圖1C所示的電晶體120的變形例示出電晶體130、電晶體140、電晶體150、電晶體160的截面圖。
圖3A所示的電晶體130與電晶體120的共同點是包括絕緣膜102、源極電極104a、汲極電極104b、氧化物半導體膜108、閘極絕緣膜110、閘極電極112。電晶體130與電晶體120的不同點是有沒有覆蓋上述構成要素的絕緣膜114。就是說，電晶體130具有絕緣膜114。其他構成要素與圖1A至圖1C中的電晶體120同樣，所以詳細內容可以參考關於圖1A至圖1C的記載。
如圖2G所說明那樣絕緣膜114可以使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵或其混合材料等形成。尤其是在作為絕緣膜使用氮化矽膜時，在可以防止所添加的氧放出到外部的同時，可以有效地抑制從外部氫等混入到氧化物半導體膜108中，因此是較佳的。
圖3B所示的電晶體140與圖1A至1C所示的電晶體120的共同點是包括上述各構成要素。電晶體140與電晶體120的不同點是源極電極104a及汲極電極104b和氧化物半導體膜108的疊層順序。就是說，在電晶體120中先形成源極電極104a及汲極電極104b，而在電晶體140中先形成氧化物半導體膜108。其他構成要素與圖1A至1C同樣。注意，如電晶體130那樣，電晶體140也可以採用具有絕緣膜114的結構。
圖3C所示的電晶體150與圖1A至1C所示的電晶體120的共同點是包括上述各構成要素。電晶體150與電晶體120的不同點是基板100一側的絕緣膜。就是說，在電晶體150中具備絕緣膜102a和絕緣膜102b的疊層結構。其他構成要素與圖3B同樣。
像這樣，藉由採用絕緣膜102a和絕緣膜102b的疊層結構，電荷先被絕緣膜102a與絕緣膜102b介面俘獲，因此，可以充分抑制氧化物半導體膜108介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，較佳的是，作為絕緣膜102b使用由與氧化物半導體膜108相同種類的成分構成的絕緣材料的膜，並且作為絕緣膜102a使用包含與絕緣膜102b的成分材料不同材料的膜。例如，在氧化物半導體膜108由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。在此情況下，可以應用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
圖3D所示的電晶體160與圖1A至圖1C所示的電晶體120的共同點是包括上述各構成要素。電晶體160與電晶體120的不同點是基板100一側的絕緣膜及閘極絕緣膜。就是說，在電晶體160中具備絕緣膜102a和絕緣膜102b的疊層結構，並具備閘極絕緣膜110a和閘極絕緣膜110b。其他構成要素與圖1A至圖1C同樣。
像這樣，藉由採用絕緣膜102a和絕緣膜102b的疊層結構，並採用閘極絕緣膜110a和閘極絕緣膜110b的疊層結構，絕緣膜102a與絕緣膜102b或閘極絕緣膜110a與閘極絕緣膜110b介面優先地俘獲電荷，因此，可以充分抑制氧化物半導體膜108介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，較佳的是，作為絕緣膜102b、閘極絕緣膜110a(即，與氧化物半導體膜108接觸的絕緣膜)使用由與氧化物半導體膜108相同種類的成分構成的絕緣材料的膜，並且作為絕緣膜102a、閘極絕緣膜110b使用包含與絕緣膜102b、閘極絕緣膜110a的成分材料不同材料的膜。例如，在氧化物半導體膜108由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。在此情況下，可以應用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
根據本實施例模式的電晶體採用如下氧化物半導體膜：即，藉由進行熱處理，從氧化物半導體排除氫、水、羥基或氫化物(也稱為氫化合物)等的含氫原子的雜質，且藉由供應在雜質排除製程中有可能減少的氧，來實現高純度化及I型(本征)化的氧化物半導體膜。包括上述那樣被高純度化的氧化物半導體膜的電晶體的臨界值電壓等電特性變動被抑制，由此該電晶體在電性能上穩定。
另外，當作為氧化物半導體膜使用包含In的氧化物半導體材料時，由於In與氧的接合力較弱，當與氧化物半導體膜接觸的絕緣膜中含有如矽等的與氧的接合力強的材料時，由於熱處理氧化物半導體膜中的氧被抽出而有可能在氧化物半導體膜的介面附近形成氧缺損。但是，根據所公開的本發明的一個方式的電晶體，藉由對接觸於氧化物半導體膜的絕緣膜供給過剩的氧，可以抑制因氧被從氧化物半導體膜中抽出而導致的氧缺損的形成。
尤其是，藉由利用氧摻雜處理增大氧化物半導體膜中的氧含量，可以抑制由電偏壓應力或熱應力所引起的退化，並可以降低由光導致的退化。
如上所述，根據所公開的發明的一個方式可以提供高可靠性的電晶體。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合而使用。
實施例模式2
在本實施例模式中，參照圖4A至圖5C對半導體裝置的製造方法的其他例子進行說明。
〈半導體裝置的結構例〉
利用本實施例模式的製造方法製造的半導體裝置的結構與上述實施例模式的電晶體120同樣。就是說，在該半導體裝置中包括：基板100上的絕緣膜102；源極電極104a；汲極電極104b；氧化物半導體膜108；閘極絕緣膜110；閘極電極112(參照圖1A至圖1C)。
如上述實施例模式所說明那樣，在電晶體120中，絕緣膜102是被進行了氧摻雜處理的絕緣膜。再者，在本實施例模式中，也對氧化物半導體膜108及閘極絕緣膜110進行氧摻雜處理。藉由上述氧摻雜處理，可以實現進一步提高可靠性的電晶體120。注意，與上述實施例模式同樣，也可以製造結構改變的電晶體(參照圖3A至3D)。
〈半導體裝置的製造製程例〉
以下，參照圖4A至圖5C對上述半導體裝置的製造製程的一個例子進行說明。
首先，在基板100上形成絕緣膜102(參照圖4A)。
雖然對基板100的材質沒有很大的限制，但是至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，基板100可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板100，也可以應用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板100，也可以使用撓性基板。在撓性基板上設置電晶體時，既可以在撓性基板上直接形成電晶體，又可以在其他基板上形成電晶體之後，剝離其並轉置到撓性基板。注意，為了剝離電晶體並轉置到撓性基板，最好在上述其他基板與電晶體之間形成分離層。
絕緣膜102是用作基底的絕緣膜。明確而言，作為絕緣膜102使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些的混合材料等即可。另外，絕緣膜102既可以採用包含上述材料的絕緣膜的單層結構，又可以採用疊層結構。
對絕緣膜102的製造方法沒有特別的限制。例如，可以利用電浆CVD法或濺射法等的成膜方法形成絕緣膜102。此外，從氫或水等不容易混入這一點來看，最好利用濺射法。
另外，作為絕緣膜102，特別最好使用由與後面形成的氧化物半導體膜相同種類的成分構成的絕緣材料。這是因為，這種材料與氧化物半導體膜的搭配良好，由此藉由將其用作絕緣膜102，可以保持與氧化物半導體膜之間的介面的良好狀態。這裏，“與氧化物半導體膜相同種類的成分”是指包含選自氧化物半導體膜的構成元素中的一種或多種元素。例如，在氧化物半導體膜由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。
另外，在利用疊層結構的絕緣膜102的情況下，最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷先被膜a和膜b的介面俘獲(與氧化物半導體膜和膜a的介面相比)，因此，可以充分抑制氧化物半導體膜介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，作為上述疊層結構，可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
接著，對絕緣膜102進行利用氧180a的處理(也稱為氧摻雜處理或氧電浆摻雜處理)(參照圖4B)。在氧180a中至少包含氧自由基、氧原子和氧離子中的一種。藉由對絕緣膜102進行氧摻雜處理，可以使在絕緣膜102中含有氧，並且在後面形成的氧化物半導體膜108中、氧化物半導體膜108介面附近或在氧化物半導體膜108中及該介面附近含有氧。在此情況下，將絕緣膜102中的氧的含量設定為超過絕緣膜102的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳的是為超過1倍至2倍(大於1倍小於2倍)。或者，當以單晶中的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y。或者，當以不進行氧摻雜處理時的絕緣膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z。
例如，在使用組成由GaOx (x>0)表示的氧化鎵的情況下，由於單晶的氧化鎵是Ga2 O3 ，所以可以將x設定為超過1.5至6(即超過Ga的1.5倍至6倍)。注意，只要在絕緣膜的一部分存在有這樣的氧過剩區域即可。此外，例如在使用組成由SiOx (x>0)表示的氧化矽的情況下，當採用SiO2 (即O是Si的2倍)時，可以將x設定為超過2至8(即超過Si的2倍至8倍)。注意，只要在絕緣膜的一部分(包括介面)存在有這樣的氧過剩區域即可。
另外，添加到絕緣膜的氧180a的至少一部分最好在供應到氧化物半導體之後在氧化物半導體中具有懸空鍵。這是因為，具有懸空鍵可以與有可能殘留在膜中的氫接合而使氫固定化(非可動離子化)的緣故。
上述氧180a可以利用電浆產生裝置或臭氧產生裝置而產生。更具體來說，例如，可以藉由利用能夠對半導體裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝置等產生氧180a，並對絕緣膜102進行處理。
另外，為了更好地進行氧添加，最好對基板施加電偏壓。
接著，在絕緣膜102上形成用來形成源極電極及汲極電極(包括使用與源極電極及汲極電極相同的層形成的佈線)的導電膜，對該導電膜進行加工，形成源極電極104a及汲極電極104b(參照圖4C)。注意，根據這裏形成的源極電極104a的端部與汲極電極104b的端部之間的距離決定電晶體的通道長度L。
作為用作源極電極104a及汲極電極104b的導電膜，例如有含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以使用在Al、Cu等的金屬膜的下側或上側的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的導電膜。
此外，用於源極電極104a及汲極電極104b的導電膜也可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫混合氧化物(縮寫為ITO)、氧化銦氧化鋅混合氧化物或使這些金屬氧化物材料包含氧化矽的材料。
可以藉由使用抗蝕劑掩模的蝕刻對導電膜進行加工。作為利用該蝕刻形成抗蝕劑掩模時的曝光，可以使用紫外線、KrF雷射或ArF雷射等。
另外，在當通道長度L短於25nm時進行曝光的情況下，例如使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)進行形成抗蝕劑掩模時的曝光即可。使用超紫外線的曝光的解析度高且其聚焦深度也大。從而，可以使後面形成的電晶體的通道長度L微型化，而可以提高電路的工作速度。
此外，也可以使用所謂多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種膜厚度的形狀，並且藉由進行灰化可以進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，藉由使用一個多色調掩模，可以形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。就是說，可以實現製程的簡化。
接著，在絕緣膜102上形成與源極電極104a及汲極電極104b接觸的氧化物半導體膜，對該氧化物半導體膜進行加工來形成島狀氧化物半導體膜106(參照圖4D)。
氧化物半導體膜最好利用不容易混合氫或水等的方法形成。例如，可以利用濺射法等形成氧化物半導體膜。此外，氧化物半導體膜的厚度最好為3nm以上且30nm以下。這是因為若使氧化物半導體膜的厚度過厚(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的擔憂。
作為用於氧化物半導體膜的材料，可以使用：四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；或者單元金屬氧化物的In-O類材料、Sn-O類材料、Zn-O類材料等。另外，也可以使上述材料包含氧化矽。在此，例如，In-Ga-Zn-O類材料是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，並對其組成比並沒有限制。另外，還可以包含In、Ga、Zn以外的元素。
另外，氧化物半導體膜也可以使用以化學式InMO3 (ZnO)m (m>0且m不是自然數)表示的材料的薄膜。在此，M表示選自Ga、Al、Mn和Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
在本實施例模式中，藉由濺射法並使用In-Ga-Zn-O類氧化物靶材形成氧化物半導體膜。
作為In-Ga-Zn-O類氧化物靶材，例如可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：1[摩爾數比]的組成比的氧化物靶材。注意，不侷限於上述靶材的材料及組成。例如還可以使用具有In2 O3 ：Ga2 O3 ：ZnO=1：1：2[摩爾數比]的組成比的氧化物靶材。
氧化物靶材的填充率為90%以上且100%以下，最好為95%以上且99.9%以下。藉由使用高填充率的金屬氧化物靶材，可以使所形成的氧化物半導體膜成為緻密的膜。
作為成膜的氣圍，採用稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下等即可。另外，為了防止在氧化物半導體膜中混入氫、水、具有羥基的化合物或氫化物等，最好採用使用充分去除了氫、水、具有羥基的化合物或氫化物等的含氫原子的雜質的高純度氣體的氣圍。
另外，在形成氧化物半導體膜時，有時絕緣膜102中的氧供應到氧化物半導體膜中。像這樣，藉由對絕緣膜102添加氧，可以形成充分添加有氧的氧化物半導體膜。
更明確而言，例如可以採用如下方法形成氧化物半導體膜。
首先，在保持為減壓狀態的沉積室內保持基板100，並且將基板溫度設定為100℃以上且600℃以下，最好為200℃以上且400℃以下。藉由邊加熱基板100邊進行成膜，可以降低在氧化物半導體膜中含有的雜質濃度。另外，可以減輕由於濺射帶來的損傷。
接著，邊去除殘留在沉積室內的水分邊引入去除了氫及水等的含氫原子的雜質的高純度氣體並使用上述靶材在基板100上形成氧化物半導體膜。為了去除殘留在沉積室內的水分，作為排氣裝置，最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵等。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於利用低溫泵進行了排氣的沉積室中，如氫分子、水(H2 O)等的包含氫原子的化合物(最好還包括包含碳原子的化合物)等被去除，由此可以降低利用該沉積室形成的氧化物半導體膜中含有的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；成膜氣圍為氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變均勻，所以是較佳的。
藉由在氧化物半導體膜上形成所希望的形狀的掩模之後對該氧化物半導體膜進行蝕刻可以進行氧化物半導體膜的加工。上述掩模可以利用光刻製程等的方法形成。或者，也可以利用噴墨法等的方法形成掩模。
此外，氧化物半導體膜的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合上述蝕刻使用。
然後，對氧化物半導體膜106進行熱處理，形成被高純度化的氧化物半導體膜108(參照圖4E)。藉由該熱處理，可以去除氧化物半導體膜106中的氫(包括水及羥基)而改善氧化物半導體膜的結構，從而降低能隙中的缺陷能級。此外，藉由該熱處理，有時絕緣膜102中的氧供應到氧化物半導體膜中。將上述熱處理的溫度設定為250℃以上且650℃以下，最好為450℃以上且600℃以下或低於基板的應變點。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在此期間，不使氧化物半導體膜106接觸大氣以防止水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體，使用如氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為上述熱處理，也可以進行如下GRTA處理，即將被處理物引入到被加熱的惰性氣體氣圍中，進行加熱幾分鐘，然後從該惰性氣體氣圍中抽出被處理物。藉由使用GRTA處理，可以短時間進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體換為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氣圍中進行熱處理，可以降低由於氧缺損而引起的能隙中的缺陷能級。
另外，作為惰性氣體氣圍，最好採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氣圍。例如，最好引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，更佳的是為7N(99.99999%)以上(即，雜質濃度為1ppm以下，最好為0.1ppm以下)。
總之，藉由利用上述熱處理減少雜質以形成i型(本征)半導體或無限接近於i型的氧化物半導體膜，可以實現具有極優越的特性的電晶體。
由於上述熱處理具有去除氫或水等的效果，所以可以將該熱處理也稱為脫水化處理、脫氫化處理等。該脫水化處理、脫氫化處理例如也可以在將氧化物半導體膜加工為島狀之前的時序進行。另外，這樣的脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，對氧化物半導體膜108進行利用氧180b的處理(參照圖4F)。在氧180b中至少包含氧自由基、氧原子和氧離子中的一種。藉由對氧化物半導體膜108進行氧摻雜處理，可以使在氧化物半導體膜108中、氧化物半導體膜108的介面附近或在氧化物半導體膜108中及該介面附近含有氧。在此情況下，將氧的含量設定為超過氧化物半導體膜108的化學計量比的程度，最好為超過化學計量比的1倍至2倍(大於1倍且小於2倍)。或者，當以單晶中的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至2Y。或者，當以不進行氧摻雜處理時的氧化物半導體膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至2Z。另外，在上述較佳的範圍中存在有上限是因為在氧含量過多時，如氫貯藏合金(氫吸藏合金)那樣反而氧化物半導體膜108會吸收氫的緣故。
當使用其結晶結構由InGaO3 (ZnO)m (m>0)表示的材料時，例如在以m=1(InGaZnO4 )的結晶結構為基準時，在InGaZnOx 中x可以超過4至8，而在以m=2(InGaZn2 O5 )的結晶結構為基準時，在InGaZn2 Ox 中x可以超過5至10。這裏，只要在氧化物半導體的一部分存在有這樣的氧過剩區域即可。
另外，添加到氧化物半導體膜的氧180b的至少一部分最好在氧化物半導體中具有懸空鍵。這是因為，具有懸空鍵可以與有可能殘留在膜中的氫接合而使氫固定化(非可動離子化)的緣故。
上述氧180b可以利用電浆產生裝置或臭氧產生裝置而產生。更具體來說，例如，可以藉由利用能夠對半導體裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝置等產生氧180b，並對氧化物半導體膜108進行處理。
另外，為了更好地進行氧添加，最好對基板施加電偏壓。
另外，也可以對進行了氧摻雜處理的氧化物半導體膜108進行熱處理(溫度150℃至470℃)。藉由該熱處理，可以從氧化物半導體膜去除因氫與氧化物半導體材料的反應而產生的水、羥基(OH)等。在水、氫等被充分降低的氮、氧、超乾燥空氣(水分量為20ppm以下，最好為1ppm以下，更佳的是為10ppb以下的空氣)、稀有氣體(氬、氦等)等氣圍下進行熱處理。此外，也可以反復進行氧摻雜處理和熱處理。藉由反復進行該處理，可以進一步提高電晶體的可靠性。此外，可以適當地設定反復次數。
接著，形成與氧化物半導體膜108的一部分接觸且覆蓋源極電極104a及汲極電極104b的閘極絕緣膜110(參照圖5A)。
閘極絕緣膜110可以與絕緣膜102同樣形成。就是說，閘極絕緣膜110使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成即可。但是，考慮到用作電晶體的閘極絕緣膜，也可以使用氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的矽酸鉿(HfSix Oy (x>0、y>0))、添加有氮的鋁酸鉿(HfAlx Oy (x>0、y>0))等高介電常數材料。
另外，也可以與絕緣膜102同樣地採用疊層結構。在此情況下，最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷先被膜a和膜b的介面俘獲(與氧化物半導體膜和膜a的介面相比)，因此，可以充分抑制氧化物半導體膜介面的電荷俘獲，從而可以提高半導體裝置的可靠性。
另外，作為上述疊層結構，可以使用氧化鎵膜和氧化矽膜的疊層結構、氧化鎵膜和氮化矽膜的疊層結構等。
在形成上述閘極絕緣膜110之後，最好進行熱處理。將該熱處理的溫度設定為250℃以上且700℃以下，最好為450℃以上且600℃以下或低於基板的應變點。
上述熱處理在氮、氧、超乾燥空氣(水的含量為20ppm以下，最好為1ppm以下，更佳的是為10ppb以下的空氣)、或者稀有氣體(氬、氦等)的氣圍下進行，即可。但是，上述氮、氧、超乾燥空氣、稀有氣體等的氣圍最好不包含水、氫等。此外，最好將引入熱處理裝置中的氮、氧、稀有氣體的純度設定為6N(99.9999%)以上(即，雜質濃度為1ppm以下)，更佳的是為7N(99.99999%)以上(即，雜質濃度0.1ppm以下)。
在根據本實施例模式的上述熱處理中，在氧化物半導體膜108與絕緣膜102、閘極絕緣膜110接觸的狀態下被加熱。因此，雖然由上述脫水化(或脫氫化)處理有可能減少氧，但可以從絕緣膜102等向氧化物半導體膜108供應氧。在這意思上也可以將該熱處理稱為加氧化。
另外，以加氧化為目的的熱處理的時序只要在形成氧化物半導體膜108之後就沒有特別的限制。例如，也可以在形成閘極電極之後進行以加氧化為目的的熱處理。或者，也可以在進行以脫水化等為目的的熱處理之後繼續進行以加氧化為目的的熱處理，也可以將以脫水化等為目的的熱處理兼作以加氧化為目的的熱處理，也可以將以加氧化為目的的熱處理兼作以脫水化等為目的的熱處理。
如上那樣，藉由應用以脫水化等為目的的熱處理和氧摻雜處理或以加氧化為目的的熱處理，可以使氧化物半導體膜108儘量地不含有雜質而實現高純度化。被高純度化的氧化物半導體膜108中的源自施體的載子極少(近零)。
接著，對閘極絕緣膜110進行利用氧180c的處理(參照圖5B)。這裏，在氧180c中至少包含氧自由基、氧原子和氧離子中的一種。藉由對閘極絕緣膜110進行氧摻雜處理，可以使在閘極絕緣膜110中、氧化物半導體膜108中、氧化物半導體膜108的介面附近或在氧化物半導體膜108中及該介面附近含有氧。在此情況下，將閘極絕緣膜110中的氧的含量設定為超過閘極絕緣膜110的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳的是為超過1倍至2倍(大於1倍小於2倍)。或者，當以單晶中的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y。或者，當以不進行氧摻雜處理時的閘極絕緣膜110中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z。
例如，在使用組成為GaOx (x>0)表示的氧化鎵的情況下，由於單晶的氧化鎵是Ga2 O3 ，所以可以將x設定為超過1.5至6(即超過Ga的1.5倍至6倍)。此外，例如在使用組成為SiOx (x>0)表示的氧化矽的情況下，當採用SiO2 (即O是Si的2倍)時，可以將x設定為超過2至8(即超過Si的2倍至8倍)。注意，只要在絕緣膜的一部分(包括介面)存在有這樣的氧過剩區域即可。
另外，添加到絕緣膜的氧180c的至少一部分最好在供應到氧化物半導體之後在氧化物半導體中具有懸空鍵。這是因為，具有懸空鍵可以與有可能殘留在膜中的氫接合而使氫固定化(非可動離子化)的緣故。
上述氧180c可以利用電浆產生裝置或臭氧產生裝置而產生。更具體來說，例如，可以藉由利用能夠對半導體裝置進行蝕刻處理的裝置或對抗蝕劑掩模進行灰化處理的裝置等產生氧180c，並對閘極絕緣膜110進行處理。
另外，為了更好地進行氧添加，最好對基板施加電偏壓。
另外，在上述氧摻雜處理之後，也可以進行熱處理。藉由該熱處理可以將足夠的氧供應到氧化物半導體膜。為了得到該效果而進行的熱處理的時序只要是在上述氧摻雜處理後就可以隨時進行。此外，也可以重複進行氧摻雜處理和熱處理。藉由重複進行該處理，可以進一步提高電晶體的可靠性。此外，可以適當地設定重複次數。
然後，形成閘極電極112(參照圖5C)。閘極電極112可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料形成。此外，閘極電極112可以為單層結構或者疊層結構。
另外，在形成閘極電極112之後，還可以形成絕緣膜。該絕緣膜例如可以使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成。尤其是在作為絕緣膜使用氮化矽膜時，在可以防止所添加的氧放出到外部的同時，可以有效地抑制從外部氫等混入到氧化物半導體膜108中，因此是較佳的。此外，還可以形成與源極電極104a或汲極電極104b、閘極電極112等連接的佈線。
藉由上述製程形成電晶體120。
另外，上述說明是對絕緣膜102、氧化物半導體膜108及閘極絕緣膜110都進行氧摻雜處理的例子，但是所公開的發明的一個方式不侷限於此。例如，既可以對絕緣膜102和氧化物半導體膜108進行氧摻雜處理，又可以對絕緣膜102和閘極絕緣膜110進行氧摻雜處理。
根據本實施例模式的電晶體採用如下氧化物半導體膜：即，藉由進行熱處理，從氧化物半導體排除氫、水、羥基或氫化物(也稱為氫化合物)等的含氫原子的雜質，且藉由供應在雜質排除製程中有可能減少的氧，來實現高純度化及i型(本征)化的氧化物半導體膜。包括上述那樣被高純度化的氧化物半導體膜的電晶體的臨界值電壓等電特性變動被抑制，由此該電晶體在電性能上穩定。
另外，當作為氧化物半導體膜使用包含In的氧化物半導體材料時，由於In與氧的接合力較弱，當與氧化物半導體膜接觸的絕緣膜中含有如矽等的與氧的接合力強的材料時，由於熱處理氧化物半導體膜中的氧被抽出而有可能在氧化物半導體膜的介面附近形成氧缺損。但是，根據所公開的本發明的一個方式的電晶體，藉由對接觸於氧化物半導體膜的絕緣膜供給過剩的氧，可以抑制因氧被從氧化物半導體膜中抽出而導致的氧缺損的形成。
尤其是，藉由利用氧摻雜處理增大氧化物半導體膜中的氧含量，可以抑制由電偏壓應力或熱應力所引起的退化，並可以降低由光導致的退化。
如上所述，根據所公開的發明的一個方式可以提供高可靠性的電晶體。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合而使用。
實施例模式3
在本實施例模式中，參照圖6A至圖6F對半導體裝置的製造方法的其他例子進行說明。
〈半導體裝置的結構例〉
利用本實施例模式的製造方法製造的半導體裝置的結構與上述實施例模式的電晶體120同樣。就是說，在該半導體裝置中包括：基板100上的絕緣膜102；源極電極104a；汲極電極104b；氧化物半導體膜108；閘極絕緣膜110；閘極電極112(參照圖1A至圖1C)。
如上述實施例模式所說明那樣，在電晶體120中，絕緣膜102是被進行了氧摻雜處理的絕緣膜。再者，在本實施例模式中，也對氧化物半導體膜108及閘極絕緣膜110進行氧摻雜處理。藉由上述氧摻雜處理，可以實現進一步提高可靠性的電晶體120。再者，在本實施例模式中的對絕緣膜102進行的氧摻雜處理兼作用來形成源極電極104a及汲極電極104b的掩模103a及掩模103b的去除製程。藉由採用這樣的步驟，可以實現由製程的簡化帶來的製造成本的降低。注意，與上述實施例模式同樣，也可以製造結構改變的電晶體(參照圖3A至3D)。
〈半導體裝置的製造製程例〉
以下，參照圖6A至圖6F對上述半導體裝置的製造製程的一個例子進行說明。注意，製造製程的基本內容與上述實施例模式同樣，所以以下僅描述不同點。
首先，在基板100上形成絕緣膜102(參照圖6A)。詳細內容參考關於圖4A的記載即可。
接著，在絕緣膜102上形成用來形成源極電極及汲極電極(包括使用與源極電極及汲極電極相同的層形成的佈線)的導電膜，利用掩模103a及掩模103b對該導電膜進行加工，形成源極電極104a及汲極電極104b。接著，對絕緣膜102進行利用氧180a的處理(也稱為氧摻雜處理或氧電浆摻雜處理)(參照圖6B)。用來形成源極電極104a及汲極電極104b的製程的詳細內容參考關於圖4C的記載即可。在此，上述氧摻雜處理是兼作去除掩模103a及掩模103b的製程。
在氧180a中至少包含氧自由基、氧原子和氧離子中的一種。藉由對絕緣膜102進行氧摻雜處理，可以使在絕緣膜102中含有氧。並且可以在後面形成的氧化物半導體膜108中、氧化物半導體膜108介面附近或在氧化物半導體膜108中及該介面附近含有氧。在此情況下，將絕緣膜102中的氧的含量設定為超過絕緣膜102的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳的是為超過1倍至2倍(大於1倍小於2倍)。或者，當以單晶中的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y。或者，當以不進行氧摻雜處理時的絕緣膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z。
例如，在使用組成為GaOx (x>0)表示的氧化鎵的情況下，由於單晶的氧化鎵是Ga2 O3 ，所以可以將x設定為超過1.5至6(即超過Ga的1.5倍至6倍)。此外，例如在使用組成為SiOx (x>0)表示的氧化矽的情況下，當採用SiO2 (即O是Si的2倍)時，可以將x設定為超過2至8(即超過Si的2倍至8倍)。注意，只要在絕緣膜的一部分(包括介面)存在有這樣的氧過剩區域即可。
另外，添加到絕緣膜的氧180a的至少一部分最好在供應到氧化物半導體之後在氧化物半導體中具有懸空鍵。這是因為，具有懸空鍵可以與有可能殘留在膜中的氫接合而使氫固定化(非可動離子化)的緣故。
上述氧180a可以利用電浆產生裝置或臭氧產生裝置而產生。更具體來說，例如，可以藉由利用能夠對抗蝕劑掩模進行灰化處理的裝置等產生氧180a，並對絕緣膜102進行處理。
藉由該氧摻雜處理去除掩模103a及掩模103b。注意，與一般的掩模去除製程不同，該製程是以添加氧為目的的，所以最好對基板施加較強的偏壓。
此外，藉由該氧摻雜處理，在絕緣膜102中形成存在有高濃度的氧的區域和存在有低濃度的氧的區域。明確而言，絕緣膜102中的不由源極電極104a及汲極電極104b覆蓋的區域成為存在有高濃度的氧的區域，而由源極電極104a及汲極電極104b覆蓋的區域成為存在有低濃度的氧的區域。
接著，在絕緣膜102上形成與源極電極104a及汲極電極104b接觸的氧化物半導體膜，對該氧化物半導體膜進行加工來形成島狀氧化物半導體膜。然後，對氧化物半導體膜進行熱處理，形成被高純度化的氧化物半導體膜108(參照圖6C)。該製程的詳細內容參考關於圖4D及圖4E的記載即可。
接著，對氧化物半導體膜108進行利用氧180b的處理(參照圖6D)。詳細內容參考關於圖4F的記載即可。
接著，形成與氧化物半導體膜108的一部分接觸且覆蓋源極電極104a及汲極電極104b的閘極絕緣膜110。然後，對閘極絕緣膜110進行利用氧180c的處理(參照圖6E)。詳細內容參考關於圖5A及圖5B的記載即可。
然後，形成閘極電極112(參照圖6F)。詳細內容參考關於圖5C的記載即可。
另外，在形成閘極電極112之後，還可以形成絕緣膜。該絕緣膜例如可以使用氧化矽、氮化矽、氧化鋁、氮化鋁、氧化鎵、這些材料的混合材料等形成。尤其是在作為絕緣膜使用氮化矽膜時，在可以防止所添加的氧放出到外部的同時，可以有效地抑制從外部氫等混入到氧化物半導體膜108中，因此是較佳的。此外，還可以形成與源極電極104a或汲極電極104b、閘極電極112等連接的佈線。
藉由上述製程形成電晶體120。
另外，上述說明是對絕緣膜102、氧化物半導體膜108及閘極絕緣膜110都進行氧摻雜處理的例子，但是所公開的發明的一個方式不侷限於此。例如，也可以對絕緣膜102及氧化物半導體膜108進行氧摻雜處理。
根據本實施例模式的電晶體採用如下氧化物半導體膜：即，藉由進行熱處理，從氧化物半導體排除氫、水、羥基或氫化物(也稱為氫化合物)等的含氫原子的雜質，且藉由供應在雜質排除製程中有可能減少的氧，來實現高純度化及i型(本征)化的氧化物半導體膜。包括上述那樣被高純度化的氧化物半導體膜的電晶體的臨界值電壓等電特性變動被抑制，由此該電晶體在電性能上穩定。
另外，當作為氧化物半導體膜使用包含In的氧化物半導體材料時，由於In與氧的接合力較弱，當與氧化物半導體膜接觸的絕緣膜中含有如矽等的與氧的接合力強的材料時，由於熱處理氧化物半導體膜中的氧被抽出而有可能在氧化物半導體膜的介面附近形成氧缺損。但是，根據所公開的本發明的一個方式的電晶體，藉由對接觸於氧化物半導體膜的絕緣膜供給過剩的氧，可以抑制因氧被從氧化物半導體膜中抽出而導致的氧缺損的形成。
尤其是，藉由利用氧摻雜處理增大氧化物半導體膜中的氧含量，可以抑制由電偏壓應力或熱應力所引起的退化，並可以降低由光導致的退化。
再者，在根據本實施例模式的製造方法中，由於使製程簡化所以可以抑制製造成本。
如上所述，根據所公開的發明的一個方式可以在抑制製造成本的同時實現高可靠性的電晶體。
本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合而使用。
實施例模式4
在本實施例模式中，對可以用於氧摻雜處理的電浆裝置(也稱為灰化裝置)的例子進行說明。另外，由於該裝置可以對應例如第五代以後的大型玻璃基板，所以比起離子植入裝置等更適於工業化。
圖17A示出板料送進方式多室設備的俯視圖的一個例子。圖17B示出進行氧電浆摻雜的電浆裝置(也稱為灰化裝置)的截面圖的一個例子。
圖17A所示的板料送進方式多室設備包括：三個圖17B所示的電浆裝置10、具有三個收納被處理基板的盒式介面(cassette port)14的基板供給室11、裝載閉鎖室12及傳送室13等。被供給到基板供給室的基板藉由裝載閉鎖室12及傳送室13被傳送到電浆裝置10內的真空處理室15進行氧電浆摻雜。進行完氧電浆摻雜的基板從電浆裝置10經過裝載閉鎖室12及傳送室13被傳送到基板供給室11。另外，基板供給室11及傳送室13分別配置有用來搬送被處理基板的傳送機械。
參照圖17B可知電浆裝置10備有真空處理室15。真空處理室15的上部配置有多個氣體吹出口及電浆發生源ICP線圈16(感應耦合電浆線圈)。
從電浆裝置10的上面看在其中央部分設置有12個氣體吹出口。各個氣體吹出口藉由氣體流道17與供給氧氣的氣體供給源連接，氣體供給源備有品質流量控制器等而可以藉由氣體流道17供給所希望的流量(大於0 sccm且1000sccm以下)的氧氣。由氣體供給源供給的氧氣從氣體流道17藉由12個氣體吹出口供給到真空處理室15內。
ICP線圈16是由多個帶狀的導體以螺旋狀配置而成。各導體的一端藉由用來進行高阻抗調整的匹配電路電連接到第一高頻電源18(13.56MHz)，另一端接地。
真空處理室的下部配置有工作下部電極的基板工作臺19。利用設置在基板工作臺19上的靜電吸盤等，基板工作臺上的被處理基板20被保持為能夠裝卸。基板工作臺19備有作為加熱結構的加熱器及作為冷卻機構的He氣體流道。基板工作臺連接於用來施加基板偏壓的第二高頻電源21(3.2MHz)。
另外，真空處理室15設置有排氣口並備有自動壓力控制閥22(automatic pressure control valve，也稱為APC)。APC連接於渦輪分子泵23，並且藉由渦輪分子泵23連接於乾燥泵24。APC進行真空處理室內的壓力控制，渦輪分子泵23及乾燥泵24對真空處理室15內進行減壓。
接著，在圖17B中示出在真空處理室15內生成電浆來對設置在被處理基板20上的氧化物半導體膜、基底絕緣膜或閘極絕緣膜進行氧電浆摻雜的一個例子。
首先，利用渦輪分子泵23及乾燥泵24等使真空處理室15內保持所希望的壓力，然後將被處理基板20設置在真空處理室15內的基板工作臺上。注意，被保持在基板工作臺上的被處理基板20至少具有氧化物半導體膜或基底絕緣膜。在本實施例模式中，將真空處理室15內的壓力保持為1.33Pa。另外，將從氣體吹出口供給到真空處理室15內的氧氣流量設定為250sccm。
接著，由第一高頻電源18對ICP線圈16施加高頻電力來生成電浆。並且，將生成電浆的狀態維持一定時間(30秒以上600秒以下)。另外，將對ICP線圈16施加的高頻電力設定為1kW以上10kW以下。在本實施例模式中設定為6000W。此時，也可以由第二高頻電源21向基板工作臺施加基板偏壓電壓。在本實施例模式中將用於施加基板偏壓電壓的電力設置為1000W。
在本實施例模式中，將生成電浆的狀態維持60秒，然後將被處理基板20從真空處理室15中搬出。由此，可以對設置在被處理基板20上的氧化物半導體膜、基底絕緣膜或閘極絕緣膜進行氧電浆摻雜。
上述本實施例模式所示的結構或方法等可以與其他的實施例模式所示的結構或方法等適當地組合而使用。
實施例模式5
在本實施例模式中作為半導體裝置的一個例子示出存儲介質(記憶元件)。在本實施例模式中，將實施例模式1至實施例模式3等所示的使用氧化物半導體的電晶體與使用氧化物半導體以外的材料的電晶體形成在同一基板上。
圖7A和圖7B是半導體裝置的結構的一個例子。圖7A示出半導體裝置的截面，而圖7B示出半導體裝置的平面。這裏，圖7A相當於圖7B的C1-C2及D1-D2的截面。另外，圖7C示出將上述半導體裝置作為記憶元件而使用時的電路圖的一個例子。圖7A及圖7B所示的半導體裝置的下部具有使用第一半導體材料的電晶體240，上部具有實施例模式1所示的電晶體120。另外，在電晶體120中，作為第二半導體材料使用氧化物半導體。在本實施例模式中，將氧化物半導體材料以外的半導體材料作為第一半導體材料。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或鎵砷等，並且，最好使用單晶半導體。另外，還可以使用有機半導體材料。使用這樣的半導體材料的電晶體可以容易地進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
另外，在本實施例模式中，雖然示出使用電晶體120構成存儲介質的例子，但是也可以使用實施例模式1或實施例模式2示出的電晶體130、至電晶體160等代替電晶體120。
圖7A和圖7B中的電晶體240包括：設置在含有半導體材料(例如矽等)的基板200中的通道形成區216；以夾著通道形成區216的方式設置的雜質區域220；接觸於雜質區域220的金屬化合物區域224；設置在通道形成區216上的閘極絕緣膜208；以及設置在閘極絕緣膜208上的閘極電極210。
作為含有半導體材料的基板200，可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。注意，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體膜的基板，但是在本說明書等中，還包括在絕緣表面上設置有由矽以外的材料構成的半導體膜的基板。也就是說，“SOI基板”所具有的半導體膜不侷限於矽半導體膜。此外，SOI基板還包括在玻璃基板等絕緣基板上隔著設置有半導體膜的基板。
另外，在基板200上，以圍繞電晶體240的方式設置有元件分離絕緣膜206，以覆蓋電晶體240的方式設置有絕緣膜228及絕緣膜230。此外，為了實現高集成化，如圖7A所示電晶體240最好採用不設置側壁絕緣膜的結構。另一方面，當重視電晶體240的特性時，可以在閘極電極210的側面設置側壁絕緣膜而形成包含雜質濃度不同區域的雜質區域220。
電晶體240可以使用矽、鍺、矽鍺、碳化矽或鎵砷等形成。該種電晶體240具有能夠高速工作的特點。為此，藉由將該電晶體用作讀出用的電晶體，可以高速地進行資訊的讀出。
在形成電晶體240之後，作為電晶體120及電容元件164的形成前的處理，對絕緣膜228、絕緣膜230進行CMP處理來使閘極電極210的上表面露出。作為使閘極電極210的上表面露出的處理，除了CMP處理之外還可以使用蝕刻處理等。但是，為了提高電晶體120的特性，最好使絕緣膜228、絕緣膜230的表面盡可能地平坦。
接著，在閘極電極210、絕緣膜228、絕緣膜230等上形成導電膜，對該導電膜進行選擇性的蝕刻來形成源極電極104a及汲極電極104b。
可以利用如濺射法等的PVD法或如電浆CVD法等的CVD法來形成導電膜。另外，作為導電膜的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或多種的材料。
導電膜既可以採用單層結構也可以採用兩層以上的疊層結構。例如可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電膜採用鈦膜或氮化鈦膜的單層結構時，具有易於將源極電極104a及汲極電極104b加工為錐形形狀的優點。
上部的電晶體120的通道長度(L)由源極電極104a及汲極電極104b的下端部的間隔決定。另外，當形成通道長度(L)短於25nm的電晶體時，最好使用波長短即幾nm至幾+nm的超紫外線進行形成掩模時的曝光。
接著，在以覆蓋源極電極104a及汲極電極104b的方式形成氧化物半導體膜之後，對該氧化物半導體膜進行選擇性的蝕刻以形成氧化物半導體膜108。使用實施例模式1所示的材料及形成製程形成氧化物半導體膜。
接下來，形成接觸於氧化物半導體膜108的閘極絕緣膜110。閘極絕緣膜110使用實施例模式1所示的材料及形成製程來形成。
接著，在閘極絕緣膜110上的與氧化物半導體膜108重疊的區域上形成閘極電極112a，並在與源極電極104a重疊的區域上形成電極112b。
最好在形成閘極絕緣膜110之後，在惰性氣體氣圍或者氧氣圍下進行熱處理(也稱為加氧化等)。加熱處理的溫度為200℃以上450℃以下，最好為250℃以上350℃以下。例如，在氮氣圍下以250℃進行1小時的加熱處理即可。藉由進行熱處理，可以降低電晶體的電特性的不均勻。
另外，以加氧化為目的的熱處理的時序不侷限於此。例如，也可以在形成閘極電極之後進行以加氧化為目的的熱處理。另外，可以接著以脫水化等為目的的熱處理進行以加氧化為目的的熱處理，也可以在以脫水化等為目的的熱處理中兼併以加氧化為目的的熱處理，還可以在以加氧化為目的的熱處理中兼併以脫水化等為目的的熱處理。
如上所述，藉由進行以脫水化等為目的的熱處理、氧摻雜處理或以加氧化為目的的熱處理，可以使氧化物半導體膜108儘量地不包含雜質而使其高純度化。
藉由在閘極絕緣膜110上形成導電膜之後，對該導電膜進行選擇性的蝕刻來形成閘極電極112a及電極112b。
接著，在閘極絕緣膜110、閘極電極112a及電極112b上形成絕緣膜151及絕緣膜152。絕緣膜151及絕緣膜152可以利用濺射法或CVD法等形成。另外，還可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料的材料形成。
接下來，在閘極絕緣膜110、絕緣膜151及絕緣膜152中形成到達汲極電極104b的開口。該開口藉由進行使用掩模等的選擇性的蝕刻而形成。
然後，在上述開口中形成電極154，並在絕緣膜152上形成接觸於電極154的佈線156。
電極154例如可以在利用PVD法或CVD法等在包括開口的區域中形成導電膜後，利用蝕刻處理或CMP等的方法去除上述導電膜的一部分來形成。
佈線156是藉由利用如濺射法等的PVD法或如電浆CVD法等的CVD法形成導電膜之後對該導電膜進行構圖而形成的。另外，作為導電膜的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或多種的材料。詳細內容與源極電極104a或汲極電極104b等相同。
藉由上述方法可以形成使用被高純度化的氧化物半導體膜108的電晶體120及電容元件164。電容元件164由源極電極104a、氧化物半導體膜108、閘極絕緣膜110及電極112b構成。
另外，在圖7A和圖7B所示的電容元件164中，藉由層疊氧化物半導體膜108和閘極絕緣膜110，可以充分確保源極電極104a與電極112b之間的絕緣性。當然，為了確保足夠的電容，也可以採用不具有氧化物半導體膜108的結構的電容元件164。再者，當不需要電容時，也可以採用不設置電容元件164的結構。
圖7C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。在圖7C中，電晶體120的源極電極和汲極電極中的一方與電容元件164的電極的一方及電晶體240的閘極電極電連接。另外，第一佈線(1st Line：也稱為源極電極線)與電晶體240的源極電極電連接，第二佈線(2nd Line：也稱為位線)與電晶體240的汲極電極電連接，第三佈線(3rd Line：也稱為第一信號線)與電晶體120的源極電極和汲極電極中的另一方電連接，第四佈線(4th Line：也稱為第二信號線)與電晶體120的閘極電極電連接，並且，第五佈線(5th Line：也稱為字線)與電容元件164的電極中的另一方電連接。
由於使用氧化物半導體的電晶體120的截止電流極小，藉由使電晶體120成為截止狀態，可以極長時間地保持與電晶體120的源極電極和汲極電極中的一方、電容元件164的電極的一方以及電晶體240的閘極電極電連接的節點(以下，節點FG)的電位。此外，藉由具有電容元件164，可以容易地保持施加到節點FG的電荷，並且，可以容易地讀出所保持的資訊。
在對半導體裝置存儲資訊時(寫入)，首先，將第四佈線的電位設定為使電晶體120成為導通狀態的電位，而使電晶體120成為導通狀態。由此，第三佈線的電位被供給到節點FG，由此節點FG積蓄預定量的電荷。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為低(Low)電平電荷、高(High)電平電荷)中的任一種。然後，藉由使第四佈線的電位成為使電晶體120成為截止狀態的電位來使電晶體120成為截止狀態，由於節點FG變為浮動狀態，節點FG保持保持預定的電荷的狀態。如上所述，藉由使節點FG積蓄並保持預定量的電荷，可以使存儲單元存儲資訊。
因為電晶體120的截止電流極小，所以供給到節點FG的電荷被保持很長時間。因此，不需要刷新工作或者可以使刷新工作的頻度變為極低，從而可以充分降低耗電量。此外，即使沒有電力供給，也可以在較長期間內保持存儲內容。
在讀出存儲於存儲單元的資訊的情況(讀出)下，當在對第一佈線供給預定電位(恒定電位)的情況下，對第五佈線供給適當的電位(讀出電位)時，對應於保持於節點FG的電荷量電晶體240成為不同的狀態。這是因為如下原因：通常，當電晶體240是n通道型時，節點FG保持High電平電荷的情況下的電晶體240的表觀臨界值Vth_H 低於節點FG保持Low電平電荷的情況下的電晶體240的表觀臨界值Vth_L 。在此，表觀臨界值是指為使電晶體240成為“導通狀態”而需要的第五佈線的電位。所以，藉由將第五佈線的電位設定為Vth_H 與Vth_L 之間的電位V0 ，可以辨別節點FG所保持的電荷。例如，在寫入中，在被施加High電平電荷的情況下，當第五佈線的電位成為V0 (>Vth_H )時，電晶體240成為“導通狀態”。在被施加Low電平電荷的情況下，即使第五佈線的電位成為V0 (<Vth_L )，電晶體240也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體240的導通狀態或截止狀態(讀出第二佈線的電位)，可以讀出所存儲資訊。
此外，當重寫存儲於存儲單元的資訊時，藉由對利用上述寫入而保持有預定量的電荷的節點FG供給新電位，使節點FG保持新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體120成為導通狀態的電位，來使電晶體120成為導通狀態。由此，第三佈線的電位(新資訊的電位)供給到節點FG，節點FG被積蓄預定量的電荷。然後，藉由將第四佈線的電位成為使電晶體120成為截止狀態的電位，來使電晶體120成為截止狀態，由此節點FG成為保持新資訊的電荷的狀態。也就是說，藉由在利用第一寫入使節點FG保持預定量的電荷的狀態下，進行與第一寫入相同的工作(第二寫入)，可以對存儲的資訊進行重寫。
本實施例模式所示的電晶體120藉由使用被高純度化、本征化的氧化物半導體膜108，可以充分地降低電晶體120的截止電流。此外，藉由使氧化物半導體膜108成為氧過剩的層，可以抑制電晶體120的電特性變動從而可以形成電特性穩定的電晶體。並且，藉由使用這種電晶體，可以得到可以極長時間地保持存儲內容的可靠性高的半導體裝置。
另外，在本實施例模式所示的半導體裝置中，藉由使電晶體240與電晶體120重疊，可以實現集成度得到充分提高的半導體裝置。
本實施例模式所示的結構或方法等可以與其他實施例模式所示的結構或方法等適當地組合而使用。
實施例模式6
可以藉由使用在實施例模式1至實施例模式3中例示的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖8A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖8A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit)4018a、4018b供給。
在圖8B和圖8C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖8B和圖8C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖8B和圖8C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，實施例模式不侷限於圖8A至圖8C所示的結構。可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding ，卷帶式自動接合)方法等。圖8A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖8B是藉由COG方法安裝信號線驅動電路4003的例子，而圖8C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施例模式1至實施例模式3中例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖9至圖11而說明半導體裝置的一種方式。圖9至圖11相當於沿著圖8B的M-N線的截面圖。
如圖9至圖11所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖9至圖11中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖10及圖11中，在電晶體4010、4011上設置有絕緣層4021。
在本實施例模式中，作為電晶體4010、電晶體4011，可以應用在實施例模式1至實施例模式3中的任一個示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖9至圖11所示的本實施例模式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖9示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖9中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。另外，圖9相當於圖8B所示的顯示裝置使用液晶元件作為顯示元件時的M-N的截面。
此外，附圖標記4035是藉由對絕緣膜選擇性地進行蝕刻而形成的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，間隔物的形狀不侷限於柱狀，例如還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要配向處理，從而視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109 Ω‧cm以上，最好為1×1011 Ω‧cm以上，更佳的是為1×1012 Ω‧cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的存儲電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，最好為五分之一以下的電容的大小的存儲電容器，就足夠了。
在本實施例模式中使用的具有高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效果。
此外，在本實施例模式中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高圖像品質的圖像。此外，由於上述電晶體可以在同一基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV模式等。此外，也可以使用將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光電二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖10示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。另外，圖10相當於圖8B所示的顯示裝置使用發光元件作為顯示元件時的M-N的截面。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且最好將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供使電子墨水驅動的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
圖11示出半導體裝置的一個方式的主動矩陣型電子紙。圖11所示的電子紙是使用旋轉球顯示方式的顯示裝置的例子。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且在該黑色區域4615a及白色區域4615b的周圍包括填充有液體的空洞4612的球形粒子4613，並且，球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位線。
注意，在圖9至圖11中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法)、絲網印刷、膠版印刷、輥塗法、簾塗法、刮刀塗佈法等形成。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，由於電晶體容易受到靜電等的破壞，所以最好設置驅動電路保護用的保護電路。保護電路最好使用非線性元件構成。
如上所述，藉由應用在實施例模式1至實施例模式3中例示的電晶體，可以提供可靠性高的半導體裝置。
本實施例模式可以與其他實施例模式所示的結構適當地組合而實施。
實施例模式7
藉由使用由實施例模式1至實施例模式3中的任何一個示出的作為一例的電晶體，可以製造具有讀取物件物的資訊的圖像感測器功能的半導體裝置。
圖12A示出具有圖像感測器功能的半導體裝置的一例。圖12A示出光電感測器的等效電路，而圖12B示出光電感測器的一部分的截面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極電極和汲極電極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極電極和汲極電極中的另一個電連接到電晶體656的源極電極和汲極電極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極電極和汲極電極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖12A中，電晶體640和電晶體656是使用氧化物半導體膜的電晶體。
圖12B是示出光電感測器中的光電二極體602和電晶體640的截面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。另外，在電晶體640上設置有絕緣膜631、第一層間絕緣層633以及第二層間絕緣層634。
另外，以與電晶體640的閘極電極645a電連接的方式在與該閘極電極645a相同的層中設置電極層645b。電極645層b藉由設置在絕緣膜631及第一層間絕緣層633中的開口電連接到電極層641。由於電極層641a與形成在第二層間絕緣層634上的電極層642電連接，並且電極層642藉由電極層641a與閘極電極645a電連接，所以光電二極體602與電晶體640電連接。
光電二極體602設置在第一層間絕緣層633上，並且光電二極體602具有如下結構：在形成在第一層間絕緣層633上的電極層641b和設置在第二層間絕緣層634上的電極層642之間從第一層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
在本實施例模式中，作為電晶體640可以使用實施例模式1、實施例模式2或實施例模式3中任一個所示的電晶體。由於電晶體640、電晶體656的電特性變動得到抑制而在電方面穩定，所以作為圖12A和圖12B所示的本實施例模式的半導體裝置可以提供可靠性高的半導體裝置。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體層606a的具有p型的導電型的半導體層、用作第二半導體層606b的高電阻的半導體層(I型半導體層)、用作第三半導體層606c的具有n型的導電型的半導體層。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電浆CVD法形成第一半導體層606a。作為半導體材料氣體，可以使用矽烷(SiH4 )。替代地，可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 或SiF4 等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第一半導體層606a的厚度設定為10nm以上且50nm以下。
第二半導體層606b是i型半導體層(本徵半導體層)，而可以由非晶矽膜形成。為了形成第二半導體層606b，藉由電浆CVD法，使用半導體材料氣體形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4 )。替代地，可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 或SiF4 等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層606b。最好將第二半導體層606b的厚度設定為200nm以上且1000nm以下。
第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電浆CVD法形成第三半導體層606c。作為半導體材料氣體，可以使用矽烷(SiH4 )。替代地，可以使用Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 或SiF4 等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第三半導體層606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體層606a、第二半導體層606b以及第三半導體層606c可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。也就是說，微晶半導體是具有熱力學上穩定的第三狀態的半導體並具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1 的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1 和表示非晶矽的480cm-1 之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電浆CVD法或頻率為1GHz以上的微波電浆CVD設備形成。典型地，可利用用氫稀釋的SiH4 、Si2 H6 、SiH2 Cl2 、SiHCl3 、SiCl4 或SiF4 等形成該微晶半導體膜。此外，除了氫化矽和氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為氫化矽的5倍以上且200倍以下，最好設定為50倍以上且150倍以下，更佳的是設定為100倍。再者，也可以在含矽的氣體中混入CH4 、C2 H6 等的碳化氫氣體、GeH4 、GeF4 等的鍺化氣體、F2 等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體層側上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型的光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體層一側相反的半導體層一側的光是干擾光，因此，電極層642最好由具有遮光性的導電膜形成。注意，替代地，可以使用n型半導體層側的表面作為光接收面。
作為第一層間絕緣層633、第二層間絕緣層634，最好採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作為第一層間絕緣層633、第二層間絕緣層634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
可以使用絕緣材料，且根據該材料使用濺射法、旋塗法、浸漬法、噴塗法、液滴噴出法(噴墨法)、絲網印刷、膠版印刷、輥塗法、簾塗法、刮刀塗佈法等來形成絕緣膜631、第一層間絕緣層633、第二層間絕緣層634。
藉由檢測入射到光電二極體602的光622，可以讀取檢測物件的資訊。另外，在讀取檢測物件的資訊時，可以使用背光燈等的光源。
作為電晶體640，可以使用實施例模式1、實施例模式2或實施例模式3所示的電晶體。包含如下氧化物半導體膜的電晶體的電特性變動得到抑制而在電方面穩定，該氧化物半導體膜是藉由意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等雜質而被高純度化並藉由氧摻雜處理含有過剩的氧的氧化物半導體膜。因此，可以提供高可靠性的半導體裝置。
以上，本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合使用。
實施例模式8
可將本說明書中公開的半導體裝置應用於多種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述其他實施例模式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖13A示出電子書閱讀器(也稱為E-book)，可以具有框體9630、顯示部9631、操作鍵9632、太陽能電池9633以及充放電控制電路9634。圖13A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，在圖13A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(以下簡稱為轉換器)9636的結構。藉由將之前的實施例模式所示的半導體裝置應用於顯示部9631，可以提供高可靠性電子書閱讀器。
藉由採用圖13A所示的結構，當將半透過型液晶顯示裝置或反射型液晶顯示裝置用於顯示部9631時，可以預料電子書閱讀器在較明亮的情況下也被使用，所以可以高效地進行利用太陽能電池9633的發電以及利用電池9635的充電，所以是較佳的。另外，太陽能電池9633是較佳的，因為它可以適當地設置在框體9630的空餘空間(表面或背面)而高效地進行電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以謀求實現小型化等的優點。
此外，參照圖13B所示的方方塊圖而說明圖13A所示的充放電控制電路9634的結構及工作。圖13B示出太陽能電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至開關SW3、顯示部9631，並且，電池9635、轉換器9636、轉換器9637、開關SW1至開關SW3相當於充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的實例。利用轉換器9636對太陽能電池所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。此外，當不進行顯示部9631上的顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在不利用外光使太陽能電池9633發電時的工作的實例。藉由使SW3導通並且利用轉換器9637對電池9635所蓄的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然作為充電方法的一例而示出太陽能電池9633，但是也可以利用其他方法對電池9635進行充電。此外，也可以組合其他充電方法進行充電。
圖14A示出筆記本個人電腦，由主體3001、框體3002、顯示部3003以及鍵盤3004等構成。藉由將之前的實施例模式所示的半導體裝置應用於顯示部3003，可以提供高可靠性筆記本個人電腦。
圖14B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸屏筆3022。藉由將之前的實施例模式所示的半導體裝置應用於顯示部3023，可以提供高可靠性可攜式資訊終端(PDA)。
圖14C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖14C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖14C中的顯示部2707)中可以顯示圖像。藉由將之前的實施例模式所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供高可靠性電子書閱讀器2700。
此外，在圖14C中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與框體的顯示部相同的平面上可以設置鍵盤、定位裝置等。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖14D示出行動電話，由框體2800及框體2801的兩個框體構成。框體2801具備顯示面板2802、揚聲器2803、麥克風2804、定位裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，框體2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在框體2801內組裝有天線。藉由將之前的實施例模式所示的半導體裝置應用於顯示面板2802，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，圖14D使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動框體2800和框體2801而可以處於如圖14D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖14E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將上述實施例模式中任一個所示的半導體裝置應用於顯示部A 3057及顯示部B 3055，可以提供高可靠性數碼攝像機。
圖14F示出電視裝置的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。藉由將之前的實施例模式所示的半導體裝置應用於顯示部9603，可以提供高可靠性電視裝置9600。
可以藉由利用框體9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
以上，本實施例模式所示的結構、方法等可以與其他實施例模式所示的結構、方法等適當地組合使用。
10．．．電浆裝置
11．．．基板供給室
12．．．裝載閉鎖室
13．．．傳送室
14．．．盒式介面
15．．．真空處理室
16．．．ICP線圈
17．．．氣體流道
18．．．高頻電源
19．．．基板工作臺
20．．．被處理基板
21．．．高頻電源
22．．．自動壓力控制閥
23．．．渦輪分子泵
24．．．乾燥泵
100．．．基板
102．．．絕緣膜
102a．．．絕緣膜
102b．．．絕緣膜
103a．．．掩模
103b．．．掩模
104a．．．源电极
104b．．．漏电极
106．．．氧化物半導體膜
108．．．氧化物半導體膜
110．．．閘極絕緣膜
110a．．．閘極絕緣膜
110b．．．閘極絕緣膜
112．．．閘極電極
112a．．．閘極電極
112b．．．電極
114．．．絕緣膜
120．．．電晶體
130．．．電晶體
140．．．電晶體
150．．．電晶體
151．．．絕緣膜
152．．．絕緣膜
154．．．電極
156．．．佈線
160．．．電晶體
164．．．電容元件
180．．．氧
180a．．．氧
180b．．．氧
180c．．．氧
200．．．基板
206．．．元件分離絕緣膜
208．．．閘極絕緣膜
210．．．閘極電極
216．．．通道形成區
220．．．雜質區域
224．．．金屬化合物區域
228．．．絕緣膜
230．．．絕緣膜
240．．．電晶體
601．．．基板
602．．．光電二極體
606a．．．半導體層
606b．．．半導體層
606c．．．半導體層
608．．．黏合層
613．．．基板
631．．．絕緣膜
633．．．層間絕緣層
634．．．層間絕緣層
640．．．電晶體
641．．．電極層
642．．．電極層
643．．．導電層
645．．．閘極電極
656．．．電晶體
658．．．光電二極體重設信號線
659．．．閘極信號線
671．．．光電感測器輸出信號線
672．．．光電感測器參考信號線
2700．．．電子書閱讀器
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源開關
2723．．．操作鍵
2725．．．揚聲器
2800．．．框體
2801．．．框體
2802．．．顯示面板
2803．．．揚聲器
2804．．．麥克風
2805．．．操作鍵
2806．．．定位裝置
2807．．．影像拍攝用透鏡
2808．．．外部連接端子
2810．．．太陽能電池單元
2811．．．外部儲存槽
3001．．．主體
3002．．．框體
3003．．．顯示部
3004．．．鍵盤
3021．．．主體
3022．．．觸屏筆
3023．．．顯示部
3024．．．操作鍵
3025．．．外部介面
3051．．．主體
3053．．．取景器
3054．．．操作開關
3055．．．顯示部(B)
3056．．．電池
3057．．．顯示部(A)
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．電晶體
4011．．．電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4018a．．．FPC
4018b．．．FPC
4019．．．各向異性導電膜
4021．．．絕緣層
4030．．．電極層
4031．．．電極層
4032．．．絕緣膜
4510．．．分隔壁
4511．．．電致發光層
4513．．．發光元件
4514．．．填充材料
4612．．．空洞
4613．．．球形粒子
4614．．．填充材料
4615a．．．黑色區域
4615b．．．白色區域
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9605．．．支架
9630．．．框體
9631．．．顯示部
9632．．．操作鍵
9633．．．太陽能電池
9634．．．充放電控制電路
9635．．．電池
9636．．．轉換器
9637．．．轉換器
在附圖中：
圖1A至圖1C是說明半導體裝置的一個方式的圖；
圖2A至圖2G是說明半導體裝置的製造方法的一個方式的圖；
圖3A至圖3D是說明半導體裝置的一個方式的圖；
圖4A至圖4F是說明半導體裝置的製造方法的一個方式的圖；
圖5A至圖5C是說明半導體裝置的製造方法的一個方式的圖；
圖6A至圖6F是說明半導體裝置的製造方法的一個方式的圖；
圖7A至圖7C是半導體裝置的截面圖、俯視圖及電路圖；
圖8A至圖8C是說明半導體裝置的一個方式的圖；
圖9是說明半導體裝置的一個方式的圖；
圖10是說明半導體裝置的一個方式的圖；
圖11是說明半導體裝置的一個方式的圖；
圖12A和圖12B是說明半導體裝置的一個方式的圖；
圖13A和圖13B是表示電子設備的圖；
圖14A至14F是表示電子設備的圖；
圖15是示出進行了氧摻雜的矽晶圓的SIMS測試結果的圖；
圖16A和圖16B是說明截面STEM圖像的圖；
圖17A和圖17B是電浆裝置的俯視圖以及截面圖。
本發明的選擇圖為圖2A至圖2G。
100．．．基板
102．．．絕緣膜
104a．．．源电极
104b．．．漏电极
108．．．氧化物半導體膜
110．．．閘極絕緣膜
112．．．閘極電極
120．．．電晶體

Claims (4)

  1. 一種半導體裝置之製作方法，其特徵為：在基板上形成第1絕緣膜，在前述第1絕緣膜上形成第2絕緣膜，在前述第1絕緣膜及前述第2絕緣膜進行氧摻雜處理，在前述第2絕緣膜上形成源極電極、汲極電極、及氧化物半導體膜，在前述源極電極、前述汲極電極、及前述氧化物半導體膜上形成第3絕緣膜，以與前述氧化物半導體膜重疊的方式在前述第3絕緣膜上形成閘極電極，前述第2絕緣膜係具有與前述氧化物半導體膜相同的成分。
  2. 一種半導體裝置之製作方法，其特徵為：在基板上形成第1絕緣膜，在前述第1絕緣膜上形成第2絕緣膜，在前述第1絕緣膜及前述第2絕緣膜進行第1氧摻雜處理，在前述第2絕緣膜上形成源極電極、汲極電極、及氧化物半導體膜，在前述源極電極、前述汲極電極、及前述氧化物半導體膜上形成第3絕緣膜，在前述第3絕緣膜進行第2氧摻雜處理， 以與前述氧化物半導體膜重疊的方式在前述第3絕緣膜上形成閘極電極，前述第2絕緣膜係具有與前述氧化物半導體膜相同的成分。
  3. 一種半導體裝置之製作方法，其特徵為：在基板上形成第1絕緣膜，在前述第1絕緣膜上形成第2絕緣膜，在前述第1絕緣膜及前述第2絕緣膜進行第1氧摻雜處理，在前述第2絕緣膜上形成源極電極、汲極電極、及氧化物半導體膜，在前述氧化物半導體膜進行第2氧摻雜處理，在前述源極電極、前述汲極電極、及前述氧化物半導體膜上形成第3絕緣膜，在前述第3絕緣膜進行第3氧摻雜處理，以與前述氧化物半導體膜重疊的方式在前述第3絕緣膜上形成閘極電極，前述第2絕緣膜係具有與前述氧化物半導體膜相同的成分。
  4. 如申請專利範圍第1項至第3項中任一項之半導體裝置之製作方法，其中，前述第1絕緣膜係具有與前述氧化物半導體膜不同的成分。
TW100113911A 2010-04-23 2011-04-21 半導體裝置的製造方法 TWI419209B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100241 2010-04-23

Publications (2)

Publication Number Publication Date
TW201201259A TW201201259A (en) 2012-01-01
TWI419209B true TWI419209B (zh) 2013-12-11

Family

ID=44816147

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102134513A TWI539498B (zh) 2010-04-23 2011-04-21 半導體裝置的製造方法
TW100113911A TWI419209B (zh) 2010-04-23 2011-04-21 半導體裝置的製造方法
TW105110576A TWI629714B (zh) 2010-04-23 2011-04-21 半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102134513A TWI539498B (zh) 2010-04-23 2011-04-21 半導體裝置的製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105110576A TWI629714B (zh) 2010-04-23 2011-04-21 半導體裝置的製造方法

Country Status (7)

Country Link
US (5) US8530289B2 (zh)
JP (6) JP5798364B2 (zh)
KR (5) KR101974927B1 (zh)
CN (4) CN103500709B (zh)
DE (2) DE112011101395B4 (zh)
TW (3) TWI539498B (zh)
WO (1) WO2011132529A1 (zh)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5111867B2 (ja) * 2007-01-16 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101395B4 (de) * 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102870219B (zh) 2010-04-23 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102412138B1 (ko) 2012-01-25 2022-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6148024B2 (ja) * 2012-02-09 2017-06-14 株式会社半導体エネルギー研究所 半導体装置
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6035195B2 (ja) 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102790068B (zh) * 2012-07-26 2014-10-22 北京京东方光电科技有限公司 一种传感器的制造方法
CN102790062B (zh) * 2012-07-26 2016-01-27 北京京东方光电科技有限公司 一种传感器的制造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI627750B (zh) * 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9349593B2 (en) * 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240025719A (ko) 2012-12-28 2024-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9105658B2 (en) * 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP5920275B2 (ja) * 2013-04-08 2016-05-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
TWI644434B (zh) 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6345023B2 (ja) 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9318618B2 (en) 2013-12-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
WO2015134904A1 (en) 2014-03-06 2015-09-11 The Regents Of The University Of Michigan Field effect transistor memory device
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6509596B2 (ja) 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
KR20160144492A (ko) 2014-04-18 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
DE112015003266T5 (de) * 2014-07-15 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür und Anzeigevorrichtung mit der Halbleitervorrichtung
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2016083952A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
KR101562932B1 (ko) 2014-11-28 2015-10-26 연세대학교 산학협력단 산화물 반도체 소자 및 이의 제조 방법
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
DE112015005620B4 (de) 2014-12-16 2023-09-28 Lg Display Co., Ltd. Dünnschichttransistorarraysubstrat
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
WO2016195005A1 (ja) * 2015-06-04 2016-12-08 シャープ株式会社 アクティブマトリクス基板
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
US10062626B2 (en) 2016-07-26 2018-08-28 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN107526226B (zh) * 2017-07-25 2020-07-03 江苏繁华玻璃股份有限公司 一种组合型调光玻璃复合窗及其制备方法
KR20210027635A (ko) 2019-08-29 2021-03-11 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN110828379A (zh) * 2019-10-15 2020-02-21 深圳大学 一种薄膜晶体管的制造方法、薄膜晶体管及显示面板
US11669709B2 (en) * 2020-03-02 2023-06-06 Avery Dennison Retail Information Services Llc Controlled energy adsorption by self-limiting heating for curing processes
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
CN114597276B (zh) * 2022-03-08 2023-01-31 晟高发新能源发展(江苏)有限公司 一种晶体硅太阳能电池组件制造加工设备及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027977A (en) * 1997-05-14 2000-02-22 Nec Corporation Method of fabricating semiconductor device with MIS structure
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20090280600A1 (en) * 2004-03-12 2009-11-12 Japan Science And Technology Agency Amorphous oxide and thin film transistor

Family Cites Families (182)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2721157B2 (ja) 1987-03-26 1998-03-04 株式会社東芝 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03278466A (ja) 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10335325A (ja) 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
US6271542B1 (en) * 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4581159B2 (ja) 1998-10-08 2010-11-17 ソニー株式会社 半導体装置およびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6607948B1 (en) 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4462775B2 (ja) 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI281690B (en) 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101315282B1 (ko) 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN102332471B (zh) * 2006-05-26 2015-10-07 株式会社半导体能源研究所 半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
WO2008047845A1 (fr) * 2006-10-17 2008-04-24 The Furukawa Electric Co., Ltd. Transistor à semi-conducteur de composé de nitrure et son procédé de fabrication
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
JP5248063B2 (ja) 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
US7858495B2 (en) 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009224737A (ja) * 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101273913B1 (ko) * 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010087300A (ja) 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5431707B2 (ja) 2008-10-27 2014-03-05 中特建機株式会社 シャーシ上下荷台式トレーラ
CN101478005B (zh) * 2009-02-13 2010-06-09 北京大学深圳研究生院 一种金属氧化物薄膜晶体管及其制作方法
JP5066122B2 (ja) 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101867272B1 (ko) 2010-03-05 2018-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그의 제작 방법
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101395B4 (de) * 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101324760B1 (ko) 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN102870219B (zh) 2010-04-23 2016-04-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027977A (en) * 1997-05-14 2000-02-22 Nec Corporation Method of fabricating semiconductor device with MIS structure
US20090280600A1 (en) * 2004-03-12 2009-11-12 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US20070108446A1 (en) * 2005-11-15 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN103500709B (zh) 2015-09-23
CN105321961A (zh) 2016-02-10
KR101854421B1 (ko) 2018-05-03
US9099499B2 (en) 2015-08-04
KR20170080716A (ko) 2017-07-10
JP5798364B2 (ja) 2015-10-21
CN105321961B (zh) 2018-10-02
TW201628069A (zh) 2016-08-01
JP5128001B2 (ja) 2013-01-23
US8530289B2 (en) 2013-09-10
JP5750174B2 (ja) 2015-07-15
US20110263084A1 (en) 2011-10-27
JP2016015500A (ja) 2016-01-28
CN102859703A (zh) 2013-01-02
US8895377B2 (en) 2014-11-25
JP2017055136A (ja) 2017-03-16
KR101754380B1 (ko) 2017-07-05
JP5634634B2 (ja) 2014-12-03
JP6306674B2 (ja) 2018-04-04
CN104851810A (zh) 2015-08-19
US20150072472A1 (en) 2015-03-12
US8669148B2 (en) 2014-03-11
KR20130094195A (ko) 2013-08-23
KR20180043856A (ko) 2018-04-30
US20130330877A1 (en) 2013-12-12
TWI629714B (zh) 2018-07-11
CN102859703B (zh) 2015-12-02
DE112011101395B4 (de) 2014-10-16
DE112011101395T5 (de) 2013-01-31
JP2011243974A (ja) 2011-12-01
TWI539498B (zh) 2016-06-21
KR101974927B1 (ko) 2019-05-03
JP2014135496A (ja) 2014-07-24
DE112011106082B3 (de) 2019-05-16
KR20130085063A (ko) 2013-07-26
US20140170809A1 (en) 2014-06-19
KR101332374B1 (ko) 2013-11-22
TW201201259A (en) 2012-01-01
JP2014199931A (ja) 2014-10-23
TW201403689A (zh) 2014-01-16
KR101689378B1 (ko) 2016-12-26
CN104851810B (zh) 2018-08-28
WO2011132529A1 (en) 2011-10-27
JP2013009000A (ja) 2013-01-10
KR20160139058A (ko) 2016-12-06
US9245983B2 (en) 2016-01-26
US20150287813A1 (en) 2015-10-08
CN103500709A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
TWI419209B (zh) 半導體裝置的製造方法
TWI528555B (zh) 半導體裝置的製造方法
TWI509705B (zh) 半導體裝置的製造方法
TWI525709B (zh) 半導體裝置的製造方法
TWI524430B (zh) 半導體裝置之製造方法
TWI508302B (zh) 半導體裝置的製造方法
TWI557806B (zh) 半導體裝置及半導體裝置的製造方法
TWI541904B (zh) 半導體裝置的製造方法