CN102598284B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102598284B
CN102598284B CN201080050574.XA CN201080050574A CN102598284B CN 102598284 B CN102598284 B CN 102598284B CN 201080050574 A CN201080050574 A CN 201080050574A CN 102598284 B CN102598284 B CN 102598284B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
metal
oxide
mixed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080050574.XA
Other languages
English (en)
Other versions
CN102598284A (zh
Inventor
山崎舜平
平石铃之介
秋元健吾
坂田淳一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201410581750.2A priority Critical patent/CN104465318B/zh
Publication of CN102598284A publication Critical patent/CN102598284A/zh
Application granted granted Critical
Publication of CN102598284B publication Critical patent/CN102598284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

一目的在于，在含氧化物半导体层的薄膜晶体管中，减少该氧化物半导体层与电连接至该氧化物半导体层的源和漏电极层之间的接触电阻。源和漏电极层具有两个或更多层的层叠结构，其中与氧化物半导体层相接触的层使用其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金而被形成。可使用选自Al、Cr、Cu、Ta、Ti、Mo、或W的元素、或含有这些元素中的任意作为组分的合金、含有这些元素中的任意的组合的合金、等形成在源和漏电极层中除了与氧化物半导体层相接触的层之外的层。

Description

半导体器件
技术领域
本发明涉及具有含薄膜晶体管(下文称为TFT)的电路的半导体器件以及其制造方法。例如，本发明涉及含有其中安装了电光器件(以含有有机发光元件的液晶显示面板或发光显示设备为代表)作为其组件的电子设备。
在此说明书中，半导体器件意味着通过利用半导体特性而可起作用的所有类型的器件，且电泳器件、半导体电路，以及电子器件都是半导体器件。
背景技术
近年来，通过使用在衬底上形成的半导体薄膜(具有约数纳米到数百纳米的厚度)而制造具有绝缘表面的薄膜晶体管(TFT)的技术吸引了人们的注意力。薄膜晶体管被应用于广泛的电子器件，诸如IC或电光器件，且特别是用作图像显示设备中的开关元件的薄膜晶体管，快速地得以发展。
多种金属氧化物存在并被用作各种应用。氧化铟是已知材料，且被用作液晶显示器等所必须的透光电极材料。一些金属氧化物具有半导体特性。具有半导体特性的金属氧化物的示例为氧化钨、氧化锡、氧化铟、和氧化锌等。已知其中使用这种具有半导体特性的金属氧化物来形成沟道形成区的薄膜晶体管(专利文献1和专利文献2)。
[参考文献]
[专利文献]
[专利文献1]日本公开专利申请No.2007-123861
[专利文献2]日本公开专利申请No.2007-096055
本发明的公开内容
本发明的一个实施例的目的在于，在含氧化物半导体层的薄膜晶体管中，减少该氧化物半导体层与电连接至该氧化物半导体层的源和漏电极层之间的接触电阻。
另一个目的是，在含有氧化物半导体层的薄膜晶体管中，来拓宽源和漏电极层的材料的选择。
说明书中所公开的本发明的一个实施例是一半导体器件，其中在具有绝缘表面的衬底上形成的源和漏电极层具有两层或更多层的层叠结构，且在该层叠结构中，使用其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金来制成薄层。与该氧化物半导体层相接触的层被使用其功函数低于该氧化物半导体层的功函数的金属或含有这样的金属的合金所制成，所以可形成与该氧化物半导体层接触的最优状态。进一步，可拓宽源和漏电极层的材料的选择。例如，在使用其功函数低于该氧化物半导体层的功函数的金属或含有这样的金属的合金所制成的层上可提供由具有高耐热性的金属材料形成的层，藉此可升高工艺过程的温度上限。可使用钨或钼用作具有高耐热性的金属材料。
本发明的另一个实施例是一半导体器件，其中在具有绝缘表面的衬底上形成的源和漏电极层具有两层或更多层的层叠结构，且在该层叠结构中，使用其功函数低于氧化物半导体层的电子亲和力的金属或含有这样的金属的合金来制成薄层。与该氧化物半导体层相接触的层被使用其功函数低于该氧化物半导体层的电子亲和力的金属或含有这样的金属的合金所制成，所以可形成与该氧化物半导体层接触的最优状态。进一步，可拓宽源和漏电极层的材料的选择。例如，在使用其功函数低于该氧化物半导体层的电子亲和力的金属或含有这样的金属的合金所制成的层上可提供由具有高耐热性的金属材料形成的层，藉此可升高之后要执行的工艺过程的温度上限。
数种金属材料的功函数列表于表1中，不过所使用的材料并不限于此。
[表1]
例如，与氧化物半导体层相接触的层被用铟(In)层或含有铟的合金层所形成，藉此在含有氧化铟的半导体氧化物材料被用作氧化物半导体层的材料的情况下可形成接触的最优状态。在这个情况下，可减少接触电阻。重要的是仅含有其功函数低于含有氧化铟的氧化物半导体材料的功函数的铟的区域或者含有大量铟的区域被故意地提供在氧化物半导体层与源电极层之间的界面处以及在氧化物半导体层与漏电极层之间的界面处。
进一步，可使用锌(Zn)代替铟。本发明的另一个实施例是一半导体器件，其中在具有绝缘表面的衬底上提供氧化物半导体层、源电极层、以及漏电极层，该源电极层和漏电极层具有层叠结构，且在该层叠结构中，与氧化物半导体层相接触的层被用锌层或含有锌的合金层所形成。与氧化物半导体层相接触的层被用锌层或含有锌的合金层所形成，藉此在含有氧化锌的半导体氧化物材料被用作氧化物半导体层的材料的情况下可形成接触的最优状态。例如，可减少接触电阻。
进一步，可使用钛(Ti)代替铟。本发明的另一个实施例是一半导体器件，其中在具有绝缘表面的衬底上提供氧化物半导体层、源电极层、以及漏电极层，该源电极层和漏电极层具有层叠结构，且在该层叠结构中，与氧化物半导体层相接触的层被用钛层或含有钛的合金层所形成。在与氧化物半导体层相接触的层是被用钛层或含有钛的合金层所形成的情况下，可形成接触的最优状态。例如，可减少接触电阻。
进一步，可使用钇(Y)代替铟。本发明的另一个实施例是一半导体器件，其中在具有绝缘表面的衬底上提供氧化物半导体层、源电极层、以及漏电极层，该源电极层和漏电极层具有层叠结构，且在该层叠结构中，与氧化物半导体层相接触的层被用钇层或含有钇的合金层所形成。在与氧化物半导体层相接触的层是被用钇层或含有钇的合金层所形成的情况下，可形成接触的最优状态。例如，可减少接触电阻。
进一步，可使用铟-锌合金或含有镓(Ga)的合金(如，氮化镓)替代铟。重要的是这样的合金区域或者主要含有这样的合金的区域被故意地提供在氧化物半导体层与源电极层之间的界面处以及在氧化物半导体层与漏电极层之间的界面处。这样的合金区域或者主要含有这样的合金的区域可形成与氧化物半导体层接触的最优状态。例如，可减少接触电阻。
可使用选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)、或钨(W)中的元素、含有这些元素中的任意作为组分的合金、含有这些元素中的任意的组合的合金、等形成在源和漏电极层的层叠结构中除了与氧化物半导体层相接触的层之外的层。可选地，源和漏电极层可被使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料形成。在为显示面板而使用该薄膜晶体管的情况下，可改进孔径比。
注意，可使用含有其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金的层以及含有另一种金属的层的混合层来形成源和漏电极层。利用这样的结构，可减少接触电阻。当含有高耐热性的金属被用作另一种金属时，可升高之后要执行的工艺过程的温度上限。
可提供源和漏电极，从而使用含有其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金形成的层与氧化物半导体层相接触。源和漏电极层可具有层叠结构，其中用具有高耐热性的金属形成的层被进一步提供在使用其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金形成的层上。可选地，源和漏电极层可具有单层结构，该层用其功函数低于氧化物半导体层的功函数的金属或含有这样的金属的合金形成。
利用以上结构，可解决以上问题中的至少一个问题。
优选的是在每一个上述结构中，在氧化物半导体层的一个或多个材料中以及在源和漏电极层的层叠结构中与氧化物半导体层相接触的层的材料中包括至少一个共用金属元素。例如，当用铟作为源和漏电极层的层叠结构中与氧化物半导体层相接触的层的材料时，优选地使用In-Ga-Zn-O-基非单晶膜、In-Sn-Zn-O-基氧化物半导体材料、In-Al-Zn-O-基氧化物半导体材料、In-Zn-O-基氧化物半导体材料、In-Sn-O-基氧化物半导体材料、或In-O-基氧化物半导体材料作为氧化物半导体层的材料。
进一步，在使用锌作为源和漏电极层的层叠结构中与氧化物半导体层相接触的层的材料时，可使用In-Ga-Zn-O-基非单晶膜、In-Sn-Zn-O-基氧化物半导体材料、In-Al-Zn-O-基氧化物半导体材料、Sn-Ga-Zn-O-基氧化物半导体材料、Al-Ga-Zn-O-基氧化物半导体材料、Sn-Al-Zn-O-基氧化物半导体材料、In-Zn-O-基氧化物半导体材料、Sn-Zn-O-基氧化物半导体材料、Al-Zn-O-基氧化物半导体材料、或者Zn-O-based基氧化物半导体材料。
进一步，在使用钇作为源和漏电极层的层叠结构中与氧化物半导体层相接触的层的材料时，可使用In-Ga-Zn-O-基非单晶膜、In-Sn-Zn-O-基氧化物半导体材料、In-Al-Zn-O-基氧化物半导体材料、Sn-Ga-Zn-O-基氧化物半导体材料、Al-Ga-Zn-O-基氧化物半导体材料、Sn-Al-Zn-O-基氧化物半导体材料、In-Zn-O-基氧化物半导体材料、Sn-Zn-O-基氧化物半导体材料、Al-Zn-O-基氧化物半导体材料、Zn-O-based基氧化物半导体材料、In-Sn-O-基氧化物半导体材料、或者In-O-基氧化物半导体材料。
进一步，在使用钛作为源和漏电极层的层叠结构中与氧化物半导体层相接触的层的材料时，可使用In-Ga-Zn-O-基非单晶膜、In-Sn-Zn-O-基氧化物半导体材料、In-Al-Zn-O-基氧化物半导体材料、Sn-Ga-Zn-O-基氧化物半导体材料、Al-Ga-Zn-O-基氧化物半导体材料、Sn-Al-Zn-O-基氧化物半导体材料、In-Zn-O-基氧化物半导体材料、Sn-Zn-O-基氧化物半导体材料、Al-Zn-O-基氧化物半导体材料、或者Zn-O-based基氧化物半导体材料。
氧化物半导体层和与氧化物半导体层接触的层的材料并不限于上述氧化物半导体和上述金属或含有上述含有该金属的合金。当采用其功函数低于氧化物半导体的功函数的金属或含有这样的金属的合金与氧化物半导体相组合时，可实现本发明的一个实施例。
本发明的一个实施例还可用只要金属或含有金属的合金的功函数低于氧化物半导体的电子亲和力的任何组合的结构实现。
实现上述结构的本发明的另一个实施例是用于制造半导体器件的方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在该栅电极层上形成栅绝缘层；在该栅绝缘层上形成氧化物半导体层；在该氧化物半导体层上形成铟层或含有铟的合金层与金属导电层的层叠层；以及选择性地蚀刻该铟层或含有铟的合金层以及金属导电层从而形成具有由铟层或含有铟的合金层以及金属导电层制成的具有层叠结构的源和漏电极层。
利用以上制造方法，可制造底栅薄膜晶体管。
可使用锌代替铟。本发明的另一个实施例是用于制造半导体器件的方法，包括如下步骤：在具有绝缘表面的衬底上形成栅电极层；在该栅电极层上形成栅绝缘层；在该栅绝缘层上形成氧化物半导体层；在该氧化物半导体层上形成锌层或含有锌的合金层与金属导电层的层叠层；以及选择性地蚀刻该锌层或含有锌的合金层以及金属导电层从而形成具有由锌层或含有锌的合金层以及金属导电层制成的具有层叠结构的源和漏电极层。
在制造倒置共面(也被称为底部接触式)薄膜晶体管的情况下，在具有绝缘表面的衬底上形成栅电极层；在该栅电极层之上形成栅绝缘层；在该栅绝缘层上形成金属导电层与铟层或含有铟的合金层的层叠层；选择性地蚀刻金属导电层与该铟层或含有铟的合金层从而形成具有由金属导电层与铟层或含有铟的合金层制成的具有层叠结构的源和漏电极层；且在该源和漏电极层上形成氧化物半导体层。
在上述制造方法中，通过溅射法或蒸镀法形成铟层或含有铟的合金层。在形成铟层或含有铟的合金层之后，优选地在不暴露给空气的情况下形成金属导电层。
在上述制造方法中，通过溅射法、蒸镀法、或MOCVD法形成锌层、含有锌的合金层、用铟-锌合金形成的层、或者含有镓(如，氮化镓)的合金层。在形成锌层、含有锌的合金层、用铟-锌合金形成的层、或者含有镓(如，氮化镓)的合金层之后，优选地在不暴露给空气的情况下在其上形成金属导电层，从而可防止氧化和电阻的增加。
此外，难以使用铟制造溅射靶。因此，在沉积用其难以制造溅射靶的金属或合金(诸如铟)的情况下，将铟小粒(pullet)放在诸如钼靶或钨靶之类的另一个金属靶上并通过溅射法执行连续沉积。在这个情况下，可在不暴露给空气的情况下在一个溅射装置中执行该沉积。取决于溅射条件，可在一些情况下形成铟和钨的混合层。此外，可在将多个铟小粒设置在金属靶上的状态中执行溅射。该小粒具有5mm到50mm直径、2mm到30mm高度的圆柱形状。注意，对于小粒的形状没有特别限制。小粒可以是正方形的、矩形固体、椭圆柱形等。
本说明书中的术语“连续沉积”意味着：在从用溅射法(蒸镀法等)的第一沉积步骤到用溅射法(蒸镀法等)的第二沉积步骤的一系列步骤的过程中，其中放置了要处理的衬底的气氛不会被诸如空气之类的污染气氛所混合，且被持续地控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过连续沉积，可在进行沉积的同时防止水分等再次附着到已清洗的要处理的衬底。取决于溅射条件，在一些情况下形成层叠金属的混合层。
在由于溅射条件而形成混合层的情况下，层叠金属的浓度分布并不均匀且在一些情况下该浓度可具有梯度。例如，在通过溅射法在氧化物半导体上沉积铟作为第一层且连续地在第一层上沉积钨作为第二层的情况下，可形成其中第一层和第二层之间的界面不清楚的混合层。在这个情况下，在混合层中接近氧化物半导体层的区域中的铟的浓度较高，距离氧化物半导体层距离越长，铟的浓度变得越低。
此时，当在具有大于等于1nm且小于等于50nm厚度的第一层上层叠第二层时，形成了其中在第一层和第二层之间的界面不清楚的混合层。
在同一腔室中执行从第一沉积步骤到第二沉积步骤的工艺处理在此说明书的连续沉积的范围内。
此外，以下情况也在此说明书的连续沉积的范围内：在不同腔室中进行从第一沉积步骤到第二沉积步骤的工艺处理、在不暴露给空气的情况下衬底在第一沉积步骤后被转移至另一腔室并经受第二次沉积的情况。
注意，在第一沉积步骤和第二沉积步骤之间，可提供对于衬底转移步骤、对齐步骤、缓慢冷却步骤、将衬底加热或冷却至第二次沉积所必须的温度的步骤等。这样的工艺处理也在此说明书的连续沉积的范围内。
然而，在第一沉积步骤与第二沉积步骤之间有诸如清洁步骤、湿法蚀刻、或抗蚀剂形成之类的使用了液体的步骤的情况不在此说明书的连续沉积的范围内。
在含有氧化物半导体层的薄膜晶体管中，可拓宽源和漏电极层材料的选择，从而可实现具有良好电特性和高可靠性的薄膜晶体管。此外，随着具有高耐热性的材料的使用，可提高之后要执行的工艺处理的温度上限。
附图简述
图1A到1D是示出本发明的一个实施例的截面示图。
图2是示出了本发明的一个实施例的俯视图。
图3A到3C是示出本发明的一个实施例的截面示图。
图4A到4D是示出本发明的一个实施例的截面示图。
图5A1、5A2和5B是示出本发明的一个实施例的俯视图和截面示图。
图6是示出了本发明的一个实施例的截面示图。
图7A和7B是示出本发明的一个实施例的俯视图和截面示图。
图8A和8B各自示出电子设备的示例。
图9A和9B各自示出电子设备的示例。
图10示出电子设备的示例。
图11示出电子设备的示例。
图12是示出本发明的一个实施例的能带图。
图13A和13B是示出本发明的一个实施例的截面的能带图。
图14是示出本发明的一个实施例的能带图。
图15A和15B是示出本发明的一个实施例的截面的能带图。
图16A和16B是示出本发明的一个实施例的截面的能带图。
用于实现本发明的最佳模式
在下文中，将参考附图详细描述本发明的各个实施例。注意，本发明不限于以下描述，而且本领域技术人员容易理解，此处公开的模式和细节可以各种方式修改，而不背离本发明的范围和精神。因此，本发明不应被解释为限于实施例的描述。
[实施例1]
在这个实施例中，将描述其中氧化物半导体层与其功函数低于该氧化物半导体层的功函数的金属或含有这样的金属的合金彼此接触的层叠结构。
例如，据说在In-Ga-Zn-O-基氧化物半导体膜的带隙(Eg)为3.15eV的情况下，其电子亲和力(χ)为4.3eV。根据本发明尽可能地将诸如氢或水之类的杂质从氧化物半导体中消除，且将该氧化物半导体高度纯化为或接近为i-型半导体(本征半导体)。因此，氧化物半导体的功函数为5.8eV。此时，作为被用于源和漏电极层的且其功函数低于5.8eV的材料，如表1中所示可给出钇、铟、铝等。可选地，可使用含有其功函数低于5.8eV的金属的任何合金。
例如，可给出氧化铟锡(ITO)作为In-Sn-O-基氧化物半导体。ITO的功函数为4.7eV。在使用ITO作为源和漏电极层的材料的情况下，可使用如表1中所示的诸如钇、铟、钛、或锌之类的功函数低于4.7eV的金属。具体地，钇是优选地被使用的，因为钇具有3.3eV的较低的功函数。可选地，可使用含有其功函数低于4.7eV的金属的合金。
可给出含有氧化硅的氧化铟锡(ITSO)作为氧化物半导体。ITSO的功函数为4.69eV。在使用ITO作为源和漏电极层的材料的情况下，可使用如表1中所示的诸如钇、铟、钛、或锌之类的功函数低于4.69eV的金属。具体地，钇是优选地被使用的，因为钇具有3.3eV的较低的功函数。可选地，可使用含有其功函数低于4.7eV的金属的合金。
上文描述了使用其功函数低于氧化物半导体的功函数的金属，藉此氧化物半导体和金属之间的接触电阻可较小。
图12示出在源和漏电极1212与氧化物半导体1213彼此接触之前，源和漏电极1212(与氧化物半导体接触的金属)的功函数(φM)与氧化物半导体1213的功函数(φMS)之间的关系。图12示出源和漏电极1212的功函数(φM)低于氧化物半导体1213的功函数(φMS)的情况。
在常温时，金属中的电子被简并(degenerated)，且费米能级位于导带中。另一方面，常规氧化物半导体一般为n型，并且此情况下的费米能级(Ef)位于更接近导带处，并且远离位于带隙(Eg)中间的本征费米能级(Ei)。注意，已知的是氧化物半导体中的一些氢形成施主，且可能是导致氧化物半导体成为n-型氧化物半导体的因素。
反之，根据本发明的氧化物半导体是通过移除作为n-型杂质的氢而被高度纯化以制成本征(i-型)半导体或被基本制成本征半导体的氧化物半导体，从而氧化物半导体主要成分之外的杂质尽可能被防止含有在其中。换言之，通过非添加杂质而是通过尽可能移除诸如氢或水之类的杂质而被高度纯化，根据本发明的氧化物半导体具有被制成i-型(本征)半导体或接近i-型半导体。因此，费米能级(EF)可以是与本征费米能级(Ei)相同的能级。
图16A和16B是根据本发明的氧化物半导体1213和栅电极1214的截面(即，与下文将描述的源极和漏极的截面垂直的截面)的能带图(示意图)。图16A示出其中正电势(+VG)被施加至栅电极1214的状态，即，其中薄膜晶体管处于其中载流子(电子)在源电极和漏电极之间流动的导通状态。图16B示出其中负电势(-VG)被施加至栅电极1214的状态，即，其中薄膜晶体管处于截止状态(其中少数载流子不流动)。注意G1表示栅绝缘膜。
图13A和13B是在源和漏电极1212被形成为与氧化物半导体1213相接触之后所获得的源极和漏极的截面的能带图(示意图)。在图13B中，黑色圆圈(●)表示电子。当正电势被施加至漏电极时，电子穿过势垒被注入氧化物半导体并流向漏电极。在这个情况下，势垒的高度(h)取决于栅电压和漏电压而变化。在施加了正的漏电压的情况下，势垒高度(h)小于图13A中没有电压施加的情况下的势垒高度(h)；即，势垒高度(h)小于带隙(Eg)的一半。
在这个情况下，如图16A中所示，电子沿着氧化物半导体的最低的部分移动，该部分是能量稳定的且位于栅绝缘膜和被高度纯化的氧化物半导体之间的界面处。
在图16B中，当负电势被施加至栅电极1214时，作为少数载流子的空穴的数量基本为零；因此，电流值变为极接近于零的值。
例如，即使当薄膜晶体管具有1×104μm的沟道宽度W和3μm的沟道长度时，可获得小于等于10-13A的截止电流以及0.1V/dec.的子阈值(S value)(栅绝缘膜的厚度：100nm)。以此方式，氧化物半导体含有尽可能少的除氧化物半导体主要组分之外的杂质将被高度纯化，藉此薄膜晶体管的操作可以是良好的。具体地，可减少截止电流。
当源和漏电极1212与氧化物半导体1213彼此接触时，源和漏电极1212的费米能级(EF)和氧化物半导体1213的费米能级是相同的。此时，电子从源和漏电极1213向氧化物半导体1213移动，从而产生图13A和13B中所示的能带的曲线。图13A是在源和漏电极1212被形成为与氧化物半导体1213相接触之后所获得的源极和漏极的截面的能带图(示意图)。注意，图13A示出其中源电极和漏电极具有相同电势(VD＝0)的情况。图13B示出其中相对于源电极的正电势(VD＞0)被施加至漏电极的情况。
如上所述，在源和漏电极层的层叠层中，其功函数(φM)低于氧化物半导体的功函数(φMS)的金属或者含有这样的金属的合金被用作与氧化物半导体相接触的层的材料。在这个情况下，在金属和氧化物半导体之间的界面处，没有形成电子的肖特基势垒；因此，接触电阻可较小。
因此，也可使用其功函数低于氧化物半导体的功函数的金属或者含有这样的金属的合金。
注意，可用UPS(极紫外光电子光谱法)等来测量氧化物半导体的功函数和电子亲和力。含有其功函数低于氧化物半导体的所测得的功函数或电子亲和力的金属或者含有这样的金属的合金的层叠结构被采用，藉此接触电阻可较小。
注意，功函数是指真空能级(E∞)和费米能级(EF)之间的能量的差异。注意，根据本发明尽可能地将诸如氢或水之类的杂质从氧化物半导体中消除，从而该氧化物半导体被高度纯化为或接近为i-型半导体(本征半导体)；因此，氧化物半导体的功函数和氧化物半导体的真空能级(E∞)和费米能级(EF)之间的能量差异基本是相同的。在图12中，Ev表示位于氧化物半导体的价带上端处的能级。
这个实施例可与任一其他实施例组合地实现。
[实施例2]
在这个实施例中，将描述其中氧化物半导体层与其功函数低于该氧化物半导体层的电子亲和力的金属或含有这样的金属的合金彼此接触的层叠结构。
例如，据说在In-Ga-Zn-O-基氧化物半导体膜的带隙(Eg)为3.15eV的情况下，其电子亲和力(χ)为4.3eV。此时，作为被用于源和漏电极层的且其功函数低于4.3eV的材料，如表1中所示可给出钇、铟、铝等。可选地，可使用含有其功函数低于4.3eV的金属的合金。
例如，可给出In-Ga-Zn-O-基非单晶膜作为氧化物半导体。IGZO的电子亲和力为4.3eV。在使用IGZO作为源和漏电极层的材料的情况下，可使用如表1中所示的诸如钇、铟、或铝之类的功函数低于4.3eV的金属。具体地，钇是优选地被使用的，因为钇具有3.3eV的较低的功函数。可选地，可使用含有其功函数低于4.3eV的金属的合金。
上文描述了使用其功函数低于氧化物半导体的电子亲和力的金属，藉此氧化物半导体和金属之间的接触电阻可较小。
图14示出在源和漏电极1212与氧化物半导体1213彼此接触之前，源和漏电极1212的功函数(φM)与氧化物半导体1213的电子亲和力(χ)之间的关系。图14示出源和漏电极1212的功函数(φM)低于氧化物半导体1213的电子亲和力(χ)的情况。
在常温时，金属中的电子被简并，且费米能级位于导带中。另一方面，常规氧化物半导体一般为n型，并且此情况下的费米能级(Ef)位于更接近导带处，并且远离位于带隙(Eg)中间的本征费米能级(Ei)。注意，已知的是氧化物半导体中的一些氢形成施主，且可能是导致氧化物半导体成为n-型氧化物半导体的因素。
反之，氧化物半导体被制成是通过移除作为n-型杂质的氢被高度纯化的本征(i-型)半导体或基本是本征半导体，以使氧化物半导体主要成分之外的杂质尽可能被防止含有在其中。换言之，通过非添加杂质而是通过尽可能移除诸如氢或水之类的杂质而被高度纯化，根据本发明的氧化物半导体具有被制成i-型(本征)半导体或被制成接近于其的特征。因此，费米能级(Ef)可以是与本征费米能级(Ei)相同的能级。
图16A和16B是根据本发明的氧化物半导体1213和栅电极1214的截面(即，与下文将描述的源极和漏极的截面垂直的截面)的能带图(示意图)。图16A示出其中正电势(+VG)被施加至栅电极1214的状态，即，其中薄膜晶体管处于其中载流子(电子)在源电极和漏电极之间流动的导通状态。图16B示出其中负电势(-VG)被施加至栅电极1214的状态，即，其中薄膜晶体管处于截止状态(其中少数载流子不流动)。注意G1表示栅绝缘膜。
图15A和15B是在源和漏电极1212被形成为与氧化物半导体1213相接触之后所获得的源极和漏极的截面的能带图(示意图)。在图15B中，黑色圆圈(●)表示电子。当正电势被施加至漏电极时，电子穿过势垒被注入氧化物半导体并流向漏电极。在这个情况下，势垒的高度(h)取决于栅电压和漏电压而变化。在施加了正的漏电压的情况下，势垒高度(h)小于图15A中没有电压施加的情况下的势垒高度(h)；即，势垒高度(h)小于带隙(Eg)的一半。
在这个情况下，如图16A中所示，电子沿着氧化物半导体的最低的部分移动，该部分是能量稳定的且位于栅绝缘膜和被高度纯化的氧化物半导体之间的界面处。
在图16B中，当负电势被施加至栅电极1214时，作为少数载流子的空穴的数量基本为零；因此，电流值变为极接近于零的值。
例如，即使当薄膜晶体管具有1×104μm的沟道宽度W和3μm的沟道长度时，可获得小于等于10-13A的截止电流以及0.1V/dec.的子阈值(S value)(栅绝缘膜的厚度：100nm)。以此方式，氧化物半导体尽可能少地含有除氧化物半导体主要组分之外的杂质以被高度纯化，藉此薄膜晶体管的操作可以是良好的。具体地，可减少截止电流。
当源和漏电极1212与氧化物半导体1213彼此接触时，源和漏电极1212的费米能级(Ef)和氧化物半导体1213的费米能级是相同的。此时，电子从源和漏电极1212向氧化物半导体1213移动，从而产生图15A和15B中所示的能带的曲线。图15A是在源和漏电极1212被形成为与氧化物半导体1213相接触之后所获得的源极和漏极的截面的能带图(示意图)。注意，图15A示出其中源电极和漏电极具有相同电势(VD＝0)的情况。图15B示出其中相对于源电极的正电势(VD＞0)被施加至漏电极的情况。
如上所述，在源和漏电极层的层叠层中，其功函数(φM)低于氧化物半导体的电子亲和力(χ)的金属或者含有这样的金属的合金被用作与氧化物半导体相接触的层的材料。在这个情况下，在金属和氧化物半导体之间的界面处，没有形成电子的肖特基势垒；因此，接触电阻可较小。注意，源和漏电极层1212的功函数(φM)越低，越不可能形成肖特基势垒。
因此，也可使用其功函数低于氧化物半导体的电子亲和力的金属或者含有这样的金属的合金。
由于金属简并，因此电子亲和力和功函数是相同的。
注意，可用UPS(极紫外光电子光谱法)等来测量氧化物半导体的功函数和电子亲和力。含有其功函数低于氧化物半导体的所测得的功函数或电子亲和力的金属或者含有这样的金属的合金的层叠结构被采用，藉此可获得良好的连接结构。
注意，电子亲和力是指真空能级(E∞)和导带(Ec)端部之间的能量的差异。在图14中，Ev表示位于氧化物半导体的价带上端处的能级。
这个实施例可与任一其他实施例组合地实现。
[实施例3]
在这个实施例中，将参考作为示出薄膜晶体管的制造工艺的截面示图的图1A到1D而描述用于制造图1D中所示的薄膜晶体管的方法的一个实施例。薄膜晶体管150是一种底栅晶体管。
优选的是使用玻璃衬底作为衬底100。当之后执行的热处理的温度较高时，优选使用具有高于或等于730℃的应变点的玻璃衬底作为衬底100。进一步，作为玻璃衬底100的材料，例如，可使用诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃或溴硼硅酸盐玻璃之类的玻璃材料。注意，一般，通过包含比氧化硼(B2O3)更多的氧化钡(BaO)，可获取更实用的耐热玻璃衬底。因此，优选使用包含BaO多于B2O3的玻璃衬底。
注意，可使用由诸如陶瓷衬底、石英玻璃衬底、石英衬底、或兰宝石衬底之类的绝缘体形成的衬底来代替玻璃衬底。可选地，可使用结晶化玻璃等。
进一步，可在衬底100与栅电极层101之间提供用作基层的绝缘层。该基层具有防止杂质元素从衬底100扩散的功能，并且可使用氮化硅膜、氧化硅膜、氮氧化硅膜、以及氧氮化硅膜中的一种或多种来形成为具有单层或叠层结构。
可使用金属导电层作为栅电极层101。优选地使用从Al、Cr、Cu、Ta、Ti、Mo和W选择的元素、包含这些元素中的任一种作为组分的合金、包含这些元素中的任一种的组合的合金等作为导电层的材料。例如，优选的是具有其中在钛层上堆叠铝层且在该铝层上堆叠钛层的三层结构，或者其中在钼层上堆叠铝层且在该铝层上堆叠钼层的三层结构。不言而喻，金属导电层可具有单层结构、或者两层或更多层的层叠结构。
接着，在栅电极层101上形成栅绝缘层102。
在本实施例中，使用高密度等离子体装置形成栅绝缘层102。在此，高密度等离子体装置是指可实现高于或等于1×1011/cm3的等离子体密度的装置。例如，通过施加高于或等于3kW且低于或等于6kW的微波功率来生成等离子体，从而形成绝缘膜。
将甲硅烷气体(SiH4)、一氧化二氮(N2O)和稀有气体作为源气体引入腔室以在高于或等于10Pa且低于或等于30Pa的压力下生成高密度等离子体，从而在具有绝缘表面的衬底(诸如玻璃衬底)上形成绝缘膜。之后，停止供应甲硅烷气体，并且在不暴露给空气的情况下引入一氧化二氮(N2O)和稀有气体，从而可在绝缘膜的表面上进行等离子体处理。至少在形成绝缘膜之后进行通过引入一氧化二氮(N2O)和稀有气体而在绝缘膜的表面上进行的等离子体处理。例如，通过以上工艺步骤形成的绝缘膜具有薄的厚度，并且与即使当其厚度小于100nm时也可确保其可靠性的绝缘膜相对应。
在形成栅绝缘层102时，引入腔室的甲硅烷气体(SiH4)与一氧化二氮(N2O)的流量比在1∶10至1∶200的范围内。另外，可使用氦、氩、氪、氙等作为被引入腔室的稀有气体。具体而言，优选使用便宜的氩。
另外，由于通过使用高密度等离子体装置而形成的绝缘膜可具有均匀的厚度，因此绝缘膜具有优良的阶梯覆盖率。此外，对于使用高密度等离子体装置形成的绝缘膜，可精确地控制薄膜的厚度。
通过以上工艺过程形成的绝缘膜与使用常规平行板等离子体CVD装置而形成的绝缘膜极为不同。在用相同蚀刻剂的蚀刻速度彼此作比较的情况下，通过以上工艺过程形成的绝缘膜的蚀刻速度比使用常规平行板等离子体CVD装置而形成的绝缘膜的蚀刻速度低10％或更多、或者20％或更多。因此，可以说，使用高密度等离子体装置而形成的绝缘膜是致密膜。
在这个实施例中，使用高密度等离子体装置形成的具有100nm厚度的氧氮化硅膜(也被称为SiOxNy，其中x＞y＞0)被用作栅绝缘层102。
接着，在栅绝缘层102上，形成厚度大于或等于5nm且小于或等于200nm、优选大于或等于10nm且小于或等于50nm的氧化物半导体层。此外，可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛下通过溅射法形成氧化物半导体层。
可使用In-Ga-Zn-O基非单晶层、In-Sn-Zn-O基氧化物半导体层、In-Al-Zn-O基氧化物半导体层、Sn-Ga-Zn-O基氧化物半导体层、Al-Ga-Zn-O基氧化物半导体层、Sn-Al-Zn-O基氧化物半导体层、In-Zn-O基氧化物半导体层、Sn-Zn-O基氧化物半导体层、In-Sn-O-基氧化物半导体层、Al-Zn-O-基氧化物半导体层、In-O-基氧化物半导体层、Sn-O-基氧化物半导体层、或Zn-O-基氧化物半导体层来形成氧化物半导体层。在本实施例中，例如，通过使用In-Ga-Zn-O基氧化物半导体靶的溅射法来形成氧化物半导体膜。
此处，使用含有In、Ga、和Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1摩尔比)的金属氧化物靶在衬底和靶间距为100mm、压力为0.6Pa、且直流(DC)功率为0.5kW且气氛为氧气氛(氧气流速的比例是100％)的条件下形成具有30nm厚度的In-Ga-Zn-O-基非单晶膜。
优选的是氧化物靶中氧化物半导体的密度大于或等于80％，或更有选的是大于或等于95％，进一步优选地是大于或等于99.9％。可减少使用具有高相对密度的靶形成的氧化物半导体膜中的杂质浓度，且因此可获得具有高电特性和高可靠性的薄膜晶体管。
优选地进行预热处理，从而在形成氧化物半导体膜之前，移除在溅射装置内壁上、靶的表面上、或者靶材料中剩余的水分或氢。作为预热处理，可给出其中在减少的压力下将沉积腔室内部加热至200℃到600℃的方法、其中在沉积腔室内部温度被加热的同时重复将氮或惰性气体引入和排出的方法，等。在这个情况下，优选地不使用水而是油等作为靶的冷却剂。尽管当在不加热的情况下重复氮的引入和排出可获得一定程度的效果，更优选的是在沉积室内部被加热的同时进行处理。在预热处理之后，冷却衬底或溅射装置，且然后形成氧化物半导体膜。
此外，在沉积过程中可通过溅射法将衬底加热至400℃至700℃。
优选的是在形成氧化物半导体之前、期间或之后使用低温泵来移除溅射装置中剩余的水分等。
优选地，在不暴露给空气的情况下连续形成栅绝缘层102和氧化物半导体膜。通过不暴露给空气的形成，层叠层的每一个界面可在不被气氛组分或空气中漂浮的杂质元素(诸如水或碳氢化合物)污染的情况下形成。因此，可减少薄膜晶体管的特性的变化。
接着，通过光刻步骤将氧化物半导体层处理成岛状氧化物半导体层103(参见图1A)。可通过喷墨法形成用于形成岛状氧化物半导体层的抗蚀剂掩模。当用喷墨法形成抗蚀剂掩模时不使用光掩模，这导致减少制造成本。
然后，为氧化物半导体层103的脱水或脱氢执行第一热处理。脱水或脱氢的第一热处理的过程中的最高温度被设置为350℃到750℃，优选地为425℃或更高。注意，在温度为425℃或更高的情况下，热处理时间可以是1小时或更短，而在温度低于425℃的情况下，热处理时间长于1小时。在本实施例中，在氮气氛中，在450℃进行热处理达1小时。
注意，在第一热处理中，优选的是氮或诸如氦、氖或氩等稀有气体中不包含水、氢等。优选的是引入热处理装置的氮或者诸如氦、氖或氩之类的稀有气体的纯度被设为6N(99.9999％)或更高，优选为7N(99.99999％)或更高(即，杂质浓度为1ppm或更低，优选为0.1ppm或更低)。
可用使用电炉的加热法来执行第一热处理。注意，用于第一热处理的装置不限于电炉，并且可以是被提供有使用来自诸如电阻加热器之类的加热器的热传导或热辐射用于加热要处理的对象的设备。例如，可使用诸如气体快速热退火(GRTA)装置或灯快速热退火(LRTA)装置之类的快速热退火(RTA)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理对象加热的装置。GRTA装置是被用来使用高温气体进行热处理的装置。使用不与要通过热处理处理的对象反应的惰性气体(诸如氮或稀有气体(诸如氩))作为气体。
接着，在栅绝缘层102和氧化物半导体层103上形成用于形成源电极层和漏电极层的导电层的层叠结构。
导电层的层叠结构被以如此方式形成：在氧化物半导体层103上形成具有大于或等于1nm且小于或等于50nm的铟层或含有铟的合金层且与氧化物半导体层103相接触，且在铟层或含有铟的合金层上层叠金属导电层或导电层，所述金属导电层被使用选自Al，Cr，Cu，Ta，Ti，Mo，或W的这些元素中的任意作为组分、含有这些元素中的任意的组合的合金、等形成，所述导电层被使用诸如含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(下文称为ITO)、氧化铟锌、或者添加了氧化硅的氧化铟锡形成。
在这个实施例中，采用了在具有小于氧化物半导体层厚度的大于等于1nm且小于等于50nm的含有铟的合金层上层叠第一钼层、铝层、和第二钼层的四层的层叠结构。在其中可设置不同材料的多个靶的一个多源溅射装置中执行沉积，使用在氧气氛中在其上放置铟小粒的第一钼靶。接着，在不暴露给空气的情况下在一个腔室中使用在其上没有放置铟小粒的第二钼靶和铝靶来连续沉积四层。注意，含有铟的合金层的厚度在四层中是最小的，且小于氧化物半导体层的厚度。通过连续沉积，防止含有铟的薄合金层的电阻的增加。
在这个实施例中，描述了其中含有铟的合金层和源电极层和漏电极层的叠层结构的氧化物半导体层相接触的层的示例；然而，可使用其功函数低于至少氧化物半导体层的功函数的金属或含有这样的金属的合金，例如锌、含有锌的合金、钇、含有钇的合金、钛、含有钛的合金，或者含有镓的化合物。
在这个实施例中，描述了其中源电极层和漏电极层具有混合层的层叠结构的示例，其中混合层含有：铟，和选自Al、Cr、Cu、Ta、Ti、Mo、或W的元素、含有这些元素中的任意作为组分的合金、含有这些元素中的任意的组合的合金等的金属导电层；然而，如图4A到4D中所示，可采用其功函数低于至少氧化物半导体层的功函数的金属或含有这样的金属的合金形成混合层115a和115b(单层)。
在图4A到4D的情况中，采用层叠结构，其中其功函数低于至少氧化物半导体的功函数的金属，诸如铟、含有铟的合金、锌、含有锌的合金、钇、含有钇的合金、钛、含有钛的合金、或含有镓的化合物、或含有这样的金属的合金被用作第一层，且选自Al，Cr，Cu，Ta，Ti，Mo，或W的元素或含有这些元素中的任意作为组分的合金被用作第二层。在该混合层中，第一层具有大于或等于1nm且小于或等于50nm的较小厚度。这个混合层可被用作源和漏电极层。
接着，用于形成源和漏电极层的四层结构使用将被选择性蚀刻的光掩模而经受光刻步骤，且形成具有层叠结构的源电极层104a和105a和漏电极层104b和105b(见图1B)。注意在源和漏电极层中，在氧化物半导体层103上含有铟且与之相接触的混合层对应于用附图标记104a和104b表示的层。此时，也蚀刻氧化物半导体层103的部分，且因此形成了具有凹槽(凹陷)的氧化物半导体层103。注意，取决于氧化物半导体层103的材料、源和漏电极层的材料、以及蚀刻条件，在一些情况下在氧化物半导体层103中没有形成凹槽(凹陷)。
接着，形成覆盖栅绝缘层102、氧化物半导体层103、源电极层105a、以及漏电极层105b且与氧化物半导体层103的部分相接触的保护绝缘层107(见图1C)。可适当地使用防止诸如水和氢之类的杂质被混合入保护绝缘层107的方法，诸如CVD法或溅射法，来将保护绝缘层107形成为具有至少1nm或更大的厚度。此处，例如，通过作为溅射法的一个种类的反应溅射法来形成保护绝缘层107。使用不含有诸如水分、氢离子、和OH-之类的杂质的无机绝缘层来形成与氧化物半导体层103的部分相接触的保护绝缘层107，并防止这些杂质从外界进入。具体地，可使用氧化硅层、氮氧化硅层、氮化硅层、氧化铝层、氧氮化铝层、或氮化铝层。
进一步可选地，保护绝缘层107可具有其中在氧化硅层、氮氧化硅层、氧化铝层、或氧氮化铝层上层叠氮化硅层或氮化铝层的结构。具体地，氮化硅层是优选的，因为它不含有诸如水分、氢离子、OH-之类的杂质，并防止杂质从外界进入其中。
在形成保护绝缘层107时的衬底温度可被设置在从室温到300℃的范围内。可在稀有气体(通常是氩)气氛、氧气氛、或包含稀有气体(通常是氩)和氧的气氛中通过溅射法形成氧化硅层。作为靶，可使用氧化硅靶或硅靶。例如，使用硅靶，可在含氧和稀有气体的气氛中通过溅射法形成氧化硅层。在这个实施例中，使用硅靶形成具有300nm厚度的氧化硅膜。
通过上述工艺，可形成底栅薄膜晶体管150(见图1D)。在该薄膜晶体管150中，在作为具有绝缘表面的衬底的衬底100上提供栅电极层101，在栅电极层101上提供栅绝缘层102，在栅绝缘层102上提供氧化物半导体层103、在氧化物半导体层103上提供源电极层104a和105a以及漏电极层104b和105b的层叠结构，且提供覆盖栅绝缘层102、氧化物半导体层103、源电极层104a和105a、以及漏电极层104b和105b且与氧化物半导体层103的部分相接触的保护绝缘层107。
图2是这个实施例中所描述的薄膜晶体管150的俯视图。图1D示出沿图2中线X1-X2的截面结构。在图2中，L表示沟道长度且W表示沟道宽度。此外，A表示在与沟道宽度方向平行的方向中氧化物半导体层103没有与源电极层105a或漏电极层105b交迭的区域的长度。Ls表示与栅电极层101交迭的源电极层105a的部分的长度，且Ld表示与栅电极层101交迭的漏电极层105b的部分的长度。
在具有300nm厚度的氧化硅膜被形成作为保护绝缘层107之后，如果必要的话在从100℃到400℃的范围内的温度执行第二热处理。在本实施例中，在150℃加热该衬底达10小时。通过这个第二热处理，可形成高度可靠的薄膜晶体管。
此外，第二热处理的时间并不限于在形成保护绝缘层107之后立刻，且可以在其上形成引线或点击(诸如像素电极)之后。
尽管在这个实施例中描述了用于制造如图1D中所示的底栅薄膜晶体管150的方法，这个实施例的结构并不限于此。还可使用类似材料和类似方法形成具有如图3A中所示的底栅结构的底接触型(倒置共面型)的薄膜晶体管160、如图3B中所示的含有沟道保护层110的沟道保护型(也被称为沟道阻断型)的薄膜晶体管170，等。图3C示出了沟道蚀刻型薄膜晶体管的另一个示例。图3C中所示的薄膜晶体管180具有其中栅电极层101超出氧化物半导体层103的边缘部分延伸至外侧的结构。
为了减少光刻步骤中光掩模的数量和步骤，蚀刻步骤可使用通过使用多色调掩模而形成的抗蚀剂掩模来执行，该多色调掩模是透射光以使其具有多个强度的曝光掩模。由于使用多色调掩模形成的抗蚀剂掩模具有多个厚度并且可通过进行蚀刻而在形状上进一步改变，因此可在多个蚀刻步骤中使用该抗蚀剂掩模来提供不同图案。因此，与至少两种不同的图案相对应的抗蚀剂掩模可使用多色调掩模来形成。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，因此可实现工艺的简化。
注意，薄膜晶体管的沟道长度(图2中的L)被定义为源电极层105a和漏电极层105b之间的距离，且沟道保护薄膜晶体管的沟道长度被定义为在与载流子流动方向平行的方向中的沟道保护层的宽度。
以这样的方式，通过使用其功函数低于至少氧化物半导体的功函数的金属，可形成其中氧化物半导体和金属之间的接触电阻较小的半导体器件。
这个实施例可与任一其他实施例组合地实现。
[实施例4]
在这个实施例中，将描述其中制造薄膜晶体管以及制造具有显示功能的半导体器件(也被称为显示设备)(其中该薄膜晶体管被用作像素部分和驱动器电路)的情况。进一步，可在与像素部分相同的衬底上形成驱动器电路，藉此可形成板上系统。
显示设备包括显示元件。作为该显示元件，可使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其范畴内包括照度受电流或电压控制的元件，具体包括无机电致发光(EL)元件、有机EL元件等。此外，可使用诸如电子墨水之类的对比度受电效应改变的显示介质。
此外，该显示设备包括封装有显示元件的面板，和包括控制器在内的IC等被安装在面板上的模块。显示设备涉及在显示设备的制造工艺中在完成显示元件之前的元件衬底的一种模式，而且该元件衬底被提供有用于向多个像素中的每一个中的显示元件提供电流的装置。具体而言，该元件衬底可以处于仅形成显示元件的一个像素电极之后的状态、将作为像素电极的导电层形成之后而该导电膜被蚀刻以形成像素电极之前的状态、或任何其它状态。
注意，此说明书中的显示设备表示图像显示设备、显示装置或光源(包括发光设备)。此外，该显示设备在其范畴内还可包括以下模块：附接有诸如柔性印刷电路(FPC)、带式自动接合(TAB)带或附连的带式载体封装(TCP)之类的连接器的模块；具有在其端部提供有印刷线路板的TAB带或TCP的模块；以及其中集成电路(IC)通过玻璃上芯片(COG)方法直接安装在显示元件上的模块。
在这个实施例中，液晶显示设备的示例被描述为作为本发明的一个实施例的半导体器件。首先，将参照图5A1、5A2以及5B描述作为半导体器件的一个实施例的液晶显示面板的外观和截面。图5A1和5A2各自是面板的俯视图，其中通过密封剂4005将在第一衬底4001上形成的各自含有In-Ga-Zn-O-基非单晶层的薄膜晶体管4010和4011、以及液晶元件4013密封在第一衬底4001与第二衬底4006之间。图5B是沿图5A1和图5A2的线M-N的截面图。
设置密封剂4005以包围设置在第一衬底4001上的像素部分4002和扫描线驱动器电路4004。在像素部分4002和扫描线驱动电路4004上设置第二衬底4006。因此，通过第一衬底4001、第二衬底4006、以及密封剂4005使像素部分4002和扫描线驱动电路4004与液晶层4008密封在一起。使用在独立制备的衬底上的单晶半导体或多晶半导体形成的信号线驱动器电路4003被安装在第一衬底4001上与被密封剂4005包围的区域不同的区域中。
要注意，对于单独形成的驱动器电路的连接方法无特殊限制，而且可使用COG、引线接合、TAB等。图5A1示出通过COG安装信号线驱动器电路4003的示例，而图5A2示出通过TAB安装信号线驱动器电路4003的示例。
在第一衬底4001上设置的像素部分4002和扫描线驱动器电路4004各包括多个薄膜晶体管。图5B示出像素部分4002中所包括的薄膜晶体管4010、以及扫描线驱动电路4004中所包括的薄膜晶体管4011。保护绝缘层4020和4021被提供在薄膜晶体管4010和4011上。
在实施例1中所描述的含有氧化物半导体层的薄膜晶体管可被用作薄膜晶体管4010和4011的每一个。注意，薄膜晶体管4010和4011的源电极层和漏电极层被形成为具有锌层和钨层的层叠结构，其中锌层不与氧化物半导体层相接触。在此实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
在绝缘层4021的部分上提供导电层4040，其与驱动器电路的薄膜晶体管4011中的氧化物半导体层相交迭。在与氧化物半导体层的沟道形成区相交迭的位置处提供导电层4040，藉此可减少在BT测试之前和之后薄膜晶体管4011的阈值电压的变化量。此外，通过在与驱动器电路的薄膜晶体管4044相交迭的部分中提供导电层4040可执行静电阻隔(electrostatic blocking)，从而可获得常态截止的晶体管。静电阻隔是指阻碍外界电场，即，防止外接电场对内部(含有TFT等的电路)的作用。
液晶元件4013中包括的像素电极层4030电连接至薄膜晶体管4010。在第二衬底4006上形成液晶元件4013的对电极层4031。像素电极层4030、对电极层4031以及液晶层4008相互交迭的部分对应于液晶元件4013。注意，像素电极层4030和对电极层4031被各自提供有作为对齐膜的绝缘层4032和绝缘层4033，且液晶层4008被夹在电极层中间，其与电极层之间有绝缘层4032和4033。
在形成绝缘层4032之后，可在200℃到300℃下执行烘焙。
要注意，可由玻璃、金属(通常是不锈钢)、陶瓷、或塑料形成第一衬底4001和第二衬底4006。作为塑料，可使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸类树脂膜。此外，可使用有铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
隔离件4035是通过对绝缘层的选择性蚀刻而获得的柱状隔离件，而且其被提供从而控制像素电极层4030与对电极层4031之间的距离(单元间隙)。注意，可使用球状隔离件。另外，对电极层4031电连接到在与薄膜晶体管4010相同的衬底上形成的公共电势线。进一步，通过使用公共连接部分，对电极层4031与公共电势线可通过设置在一对衬底之间的导电粒子彼此电连接。注意，这些导电粒子包含在密封剂4005中。
替代地，可使用不需要对准膜的表现出蓝相的液晶。蓝相是液晶相之一，当胆甾型液晶的温度升高时，蓝相刚好在胆甾相变成各向同性相之前产生。因为仅在窄温度范围中产生蓝相，所以将包含5wt％或更多重量百分比的手性剂的液晶组分用于液晶层4008以改善该温度范围。包括示出蓝相的液晶和手性剂的液晶组合物具有1毫秒或更短的响应速度，具有不需要取向工艺的光学各向同性，并且具有小的视角依赖性。
当使用表现出蓝相的液晶时，对准膜上的摩擦处理不是必需的；相应地，可防止摩擦处理所引起的静电放电损坏，并且在制造工艺中可减少液晶显示设备的缺陷和损坏。由此，可增加生产液晶显示设备的生产率。使用氧化物半导体层的薄膜晶体管尤其是具有薄膜晶体管的电特性可受静电影响而显著改变并偏离所设计范围的可能性。因此，使用用于包括使用氧化物半导体层的薄膜晶体管的液晶显示设备的表现出蓝相的液晶材料更有效。
注意，在这个实施例中所描述的液晶显示设备是透射液晶显示设备的示例；然而，可将液晶显示设备用于反射液晶显示设备或半反射液晶显示设备。
在这个实施例中描述的液晶显示设备的示例被说明为其中极化板被提供在衬底的外表面上(在观察者侧上)且用于显示元件的着色层和电极层被提供在衬底的内表面上；不过，极化板可被提供在衬底的内表面上。极化板和着色层的层叠结构不限于在此实施例，而可根据极化板和着色层的材料或制造过程的条件来适当地设置。此外，如果需要可设置用作黑色矩阵的挡光层。
此外，在这个实施例中，为减少薄膜晶体管的表面粗糙度并改进薄膜晶体管的可靠性，用作为保护层的绝缘层4020和用作平面化绝缘层的绝缘层4021来覆盖薄膜晶体管。注意，提供保护层来防止诸如有机物质、金属或空气中存在的水蒸气之类的污染杂质的进入，且保护膜优选地是致密膜。可用溅射法将该保护层形成为氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、和/或氮氧化铝层的单层或层叠。虽然在此实施例中描述了通过溅射法形成保护层的示例；然而，对于方法没有特定限制，且可采用多种方法。
此处，形成了具有层叠结构的绝缘层4020作为保护层。此处，作为绝缘层4020的第一层，通过溅射法形成氧化硅层。在使用铝层用作源电极层和漏电极层的情况下，使用氧化硅层作为保护层提供了防止所用的铝层的小丘(hillock)的有利效果。
作为绝缘层4020的第二层，通过溅射法形成氮化硅层。将氮化硅层用作保护层可防止诸如钠离子之类的移动离子进入半导体区，从而抑制TFT的电特性变化。
接着，形成绝缘层4021作为平面化绝缘膜。可使用具有耐热性的有机材料(诸如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、或环氧树脂)作为绝缘层4021。除了上述有机材料以外，还有可能使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。注意，可通过层叠由这些材料组成的多个绝缘层来形成绝缘层4021。
注意，硅氧烷基树脂对应于包括使用硅氧烷基材料作为原材料而形成的Si-O-Si键的树脂。硅氧烷基树脂可包括有机基(例如，烷基或芳基)或氟基作为取代基。此外，该有机基团可包括氟基团。
对于形成绝缘层4021的方法没有特殊限制。取决于材料，可通过诸如溅射、SOG法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如喷墨法、丝网印刷、胶版印刷等)之类的方法、或者诸如刮刀、辊筒、幕涂机、刮刀式涂胶机之类的工具形成绝缘层4021。在其中使用材料溶液形成绝缘层4021的情况下，可在烘焙步骤同时可执行对该半导体层的退火(在300℃到400℃)。绝缘层4021的烘焙步骤也用作半导体层的退火，藉此可高效地制造半导体器件。
可使用诸如包含氧化钨的氧化铟、包含氧化钨的氧化锌铟、包含氧化钛的氧化铟、包含氧化钛的氧化锡铟、氧化锡铟(下文称为ITO)、氧化锌铟或添加了氧化硅的氧化锡铟之类的透光导电材料形成像素电极层4030和对电极层4031。
包含导电高分子(也称为导电聚合物)的导电组合物可被用于像素电极层4030和对电极层4031。使用导电组合物形成的像素电极优选具有小于或等于10000Ω/平方的薄层电阻、以及在550nm的波长处大于或等于70％的透射率。此外，导电组合物中包含的导电高分子的电阻率优选地为小于或等于0.1Ω·cm。
可使用所谓的π电子共轭导电聚合物作为导电高分子。作为示例，可给出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、这些材料中的两种或更多种的共聚物等。
进一步，从FPC 4018对单独形成的信号线驱动器电路4003、扫描线驱动器电路4004、或像素部分4002提供多个信号和电势。
在这个实施例中，连接端子电极4015使用与液晶元件4013中所包括的像素电极层4030相同的导电层形成。端子电极4016使用与薄膜晶体管4010和4011中含有的源和漏电极层相同的导电层形成。相应地，端子电极4016具有锌层4014和钨层的层叠结构。
连接端子电极4015通过各向异性导电层4019电连接至FPC 4018中包括的端子。
图5A1、5A2和5B示出其中在第一衬底4001上分开形成并安装在其上的信号线驱动电路4003的示例；然而，本实施例不限于该结构。可分开形成并且随后安装扫描线驱动电路，或者可只分开形成并且随后安装信号线驱动电路的一部分或扫描线驱动电路的一部分。
此外，如果需要的话，为每一个像素提供滤色器。另外，在第一衬底4001和第二衬底4006的外侧上提供极化板或漫射板。另外，使用冷阴极管或LED作为背光的光源获得液晶显示模块。
对于液晶显示模块，可使用扭曲向列(TN)模式、共面切换(IPS)模式、边缘场切换(FFS)模式、多畴垂直取向(MVA)模式、图像垂直调整(PVA)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式等。
通过上述步骤，可制造具有含有良好电特性的薄膜晶体管的液晶显示设备。
这个实施例可与任一其他实施例组合地实现。
[实施例5]
将描述电子纸的示例作为半导体器件的一个实施例。
可使用实施例1中所描述的薄膜晶体管用于电子纸，其中通过电连接至开关元件的元件来驱动电子墨水。电子纸也被称为电泳显示设备(电泳显示器)且具有如下优势：其具有和一般纸张一样程度的可读性、相比其他显示设备更低的功耗、且可被设置为具有轻薄的形式。
电泳显示器可具有多种模式。电泳显示器包括散布在溶剂或溶质中的多个微胶囊，各个微胶囊包含带正电的第一粒子和带负电的第二粒子。通过对这些微胶囊施加电场，微胶囊中的粒子按相反方向彼此运动，从而仅显示聚集在一侧的粒子的颜色。注意第一粒子和第二粒子分别包含色素，而且在无电场的情况下不移动。而且，第一粒子和第二粒子具有不同的颜色(可以是无色的)。
因此，电泳显示器是利用所谓的介电电泳效应的显示器，具有高介电常数的物质通过该效应移动至高电场区。
在溶剂中散布的上述微胶囊所处于的溶液被称为电子墨水。可通过印刷将此电子墨水应用在玻璃、塑料、布料、纸张等的表面上。此外，通过使用具有色素的滤色器或粒子，还可实现彩色显示。
此外，如果酌情将多个上述微胶囊安排在有源矩阵衬底以插入两个电极之间，则可完成有源矩阵显示装置，而且可通过对这些微胶囊施加电场来实现显示。例如，可使用通过使用实施例1所描述的薄膜晶体管获得的有源矩阵衬底。
注意，微胶囊中的第一粒子和第二粒子可分别由从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电致变色材料、以及磁泳材料中选择的单种材料组成，或由这些材料的任一种的复合材料组成。
图6示出作为半导体器件的示例的有源矩阵电子纸。被用作半导体器件的薄膜晶体管581可以与实施例3中描述的薄膜晶体管类似的方式而被制造，且包括含有与氧化物半导体层相接触的铟层作为源和漏电极层的叠层。
图6中的电子纸是使用扭转球显示系统的显示设备的示例。扭转球显示系统指的是一种方法，其中各个着色为黑色和白色的球状粒子被安排在作为用于显示元件的电极层的第一电极层与第二电极层之间、而且在第一电极层与第二电极层之间产生电势差以控制球状粒子取向从而实现显示。
被密封在衬底580和衬底596之间的薄膜晶体管581是底栅薄膜晶体管且被绝缘层583所覆盖。薄膜晶体管581的源或漏电极层通过形成于绝缘层583和绝缘层585中的开口而电连接至第一电极层587。在第一电极层587和第二电极层588之间提供扭转球589。每一个扭转球589包括黑区590a、白区590b、以及围绕着黑区590a和白区590b的被填充液体的腔体594。扭转球589的周围被诸如树脂之类的填充物595填充(参见图6)。第一电极层587对应于像素电极，而第二电极层588对应于公共电极。第二电极层588电连接至提供在与薄膜晶体管581相同的衬底上的公共电势线。通过使用公共连接部分，第二电极层588可通过设置在一对衬底之间的导电粒子电连接至公共电势线。
进一步，代替扭转球，可使用电泳元件。使用了具有约10μm到200μm直径、且其中密封了透明液体、带正电的白色微粒以及带负电的黑色微粒的微胶囊。在设置在第一电极层与第二电极层之间的微胶囊中，当通过第一电极层和第二电极层施加电场时，白色微粒和黑色微粒在相反方向移动，从而可显示白色或黑色。使用此原理的显示元件是电泳显示元件，而且一般称为电子纸。电泳显示元件比液晶显示元件具有更高反射率，因此不需要辅助光、功耗低、而且可在暗处识别显示部分。此外，即使在没有提供电源给显示部分时，可维持曾经显示过的图像。因此，即使具有显示功能的半导体装置(可简单称为显示装置或设置有显示装置的半导体装置)远离电波源，也能保存已显示的图像。
通过上述步骤，可制造具有含有良好电特性的薄膜晶体管的电子纸。
这个实施例可与任一其他实施例组合地实现。
[实施例6]
将参照图7A和7B描述对应于根据本发明的半导体器件的一个实施例的发光显示面板(也称为发光面板)的外观和截面。图7A是使用密封剂将形成在第一衬底上的薄膜晶体管和发光元件密封在第一衬底与第二衬底之间的面板的俯视图。图7B是沿图7A的线H-I所取的截面图。
提供密封剂4505以围绕提供在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b。此外，第二衬底4506设置在像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b上。相应地，像素部分4502、信号线驱动器电路4503a和4503b、以及扫描线驱动器电路4504a和4504b连同填充物4507被第一衬底4501、密封剂4505以及第二衬底4506密封到一起。优选的是，面板被保护膜(诸如复合膜或紫外可固化树脂膜)或具有高气密性和几乎无除气的覆盖材料封装(密封)，以此方式，从而面板不被暴露给外部空气。
形成在第一衬底4501上的像素部分4502、信号线驱动器电路4503a和4503b以及扫描线驱动器电路4504a和4504b各包括多个薄膜晶体管，而在图7B中示出了作为示例的包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动器电路4503a中的薄膜晶体管4509。
对于薄膜晶体管4509和4510，可采用在实施例3中所描述的薄膜晶体管。注意，薄膜晶体管4509和4510的源和漏电极层的每一个具有含有铟的合金层和钼层的层叠结构。在这个层叠结构中的含有铟的合金层与氧化物半导体层相接触。在此实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
在绝缘层4544的部分上提供导电层4540，其与在驱动器电路的薄膜晶体管4509中的氧化物半导体层的沟道形成区相交迭。至少在与氧化物半导体层的沟道形成区相交迭的位置处提供导电层4540，藉此可减少在BT测试之前和之后薄膜晶体管4509的阈值电压的变化量。此外，通过在与驱动器电路的薄膜晶体管4509相交迭的部分中提供导电层4540可执行静电阻隔，从而可获得常态截止的薄膜晶体管。导电层4540的电势可与薄膜晶体管4509的栅电极层的电势相同或不同。导电层4540还可用作第二栅电极层。另外，导电层4540的电位可以是GND或0V，或者导电层4540可处于浮动状态。
在薄膜晶体管4509中，形成与含有沟道形成区的半导体层相接触的绝缘层4541，作为保护绝缘层。可使用与实施例1中所描述的保护绝缘层107类似的材料和方法形成绝缘层4541。另外，用作平面化绝缘层的绝缘层4544覆盖着薄膜晶体管从而减少由薄膜晶体管引起的表面不平坦。此处，通过溅射法使用实施例1中的保护绝缘层107形成氧化硅层作为绝缘层4541。
形成绝缘层4544作为平面化绝缘膜。可使用与实施例2中所描述的绝缘层4021类似的材料和方法形成绝缘层4544。此处，使用丙烯酸用于绝缘层4544。可提供滤色层代替绝缘层4544。当执行全色显示时，例如，发光元件4511被用作绿色发光元件、相邻发光元件之一被用作红色发光元件、且另一个相邻发光元件被用作蓝色发光元件。可选地，能全色显示的发光显示设备可用四种类型的发光元件制成，其包括除白色发光元件以及三种类型的发光元件。可以这样的方式制造能全色显示的发光显示设备：被安排的多个发光元件的所有都是白色发光元件且具有滤色器等的密封衬底被设置在发光元件4511上。形成表现出诸如白色之类的单色彩的材料并与滤色器或色彩转换器相组合，藉此可进行全色显示。毋庸赘言，还可实现单色光的显示。例如，可使用白光发射形成发光系统，或可使用单色发光形成区域色彩发光设备。
此外，附图标记4511表示发光元件。包括在发光元件4511中的作为像素电极的第一电极层4517电连接至薄膜晶体管4510的源电极层或漏电极层。注意，尽管发光元件4511的结构是第一电极层4517、电致发光层4512、以及第二电极层4513的层叠结构，发光元件4511的结构并不限于这个实施例中所描述的结构。可根据从发光元件4511提取光的方向等酌情改变发光元件4511的结构。
使用有机树脂层、无机绝缘层或有机聚硅氧烷形成划分件4520。尤其优选地使用光敏材料形成划分件4520，且在第一电极层4517上具有开口，以使开口的侧壁被形成为具有连续弯曲的斜面。
电致发光层4512可用单层或堆叠的多层而形成。
可在第二电极层4513和划分件4520上形成保护层，以阻止氧气、氢气、水分、二氧化碳等进入发光元件4511。可形成氮化硅层、氮氧化硅层、DLC膜等作为保护层。
此外，从FPC 4518a和4518b将多个信号和电势提供给信号线驱动器电路4503a和4503b、扫描线驱动器电路4504a和4504b、或像素部分4502。
由与发光元件4511中所包括的第一电极层4517相同的导电层形成连接端子电极4515，而由与薄膜晶体管4509和4510中包括的源和漏电极层相同的导电层形成端子电极4516。因此，端子电极4016具有含有铟的合金层4514和钼层的的层叠结构。
连接端子电极4515通过各向异性导电层4519电连接至FPC 4518a中包括的端子。
位于从发光元件4511提取光的方向的衬底需要具有透光性质。在该情况下，使用诸如玻璃板、塑料板、聚酯膜或丙烯酸膜之类的透光材料。
作为填充物4507，除诸如氮气或氩气之类的惰性气体之外，还可使用紫外可固化树脂或热固性树脂。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯乙酸乙烯酯(EVA)。例如，使用氮气作为填充物。
此外，在需要时，可在发光元件的发光表面上酌情设置诸如极化板、圆形极化板(包括椭圆极化板)、阻滞板(四分之一波板或半波板)或滤色器之类的光学膜。此外，极化板或圆形极化板可设置有抗反射膜。例如，可执行抗眩光处理，通过该处理能通过表面上的凸起和凹陷漫射反射光以减少眩光。
信号线驱动器电路4503a和4503b和扫描线驱动器电路4504a和4504b可作为使用单晶半导体或多晶半导体形成的驱动器电路安装在单独制备的衬底上。可选地，可仅单独形成和安装信号线驱动器电路及其部分或扫描线驱动器电路及其部分。此实施例不限于图7A和7B中所示的结构。
通过上述步骤，可制造具有含有良好电特性的薄膜晶体管的发光显示设备(显示面板)。
这个实施例可与任一其他实施例组合地实现。
[实施例7]
本说明书中公开的半导体器件可应用于多种电子设备(包括游戏机)。电子设备的示例是电视设备(也称为电视或电视接收机)、计算机等的监视器、诸如数码相机或数字摄像机的摄影机、数码相框、移动电话手机(也称为移动电话或移动电话设备)、便携式游戏控制台、便携式信息终端、音频再现设备、诸如弹球盘机器的大尺寸游戏机、太阳能电池等。
图8A示出移动电话的示例。移动电话1100设置有包括在外壳1101中的显示部分1102、操作按钮1103、外部连接端口1104、扬声器1105、话筒1106等。
当用手指等触摸图8A中所示的移动电话1100的显示部分1102时，数据可被输入移动电话1100。此外，可通过手指等触摸显示部分1102来执行诸如打电话和编辑文本之类的操作。
显示部分1102主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入诸如文字之类的数据的输入模式。第三种模式是显示及输入模式，这是两种模式的组合，即，显示模式和输入模式的组合。
例如，在打电话或编辑文本的情况下，为显示部分1102选择主要用于输入文字的文字输入模式，从而可输入显示在屏幕上的字符。在该情况下，优选地在显示部分1102的屏幕的几乎全部区域上显示键盘或数字按钮。
当诸如陀螺仪或加速度传感器之类的包括用于检测倾斜的传感器的检测设备设置在移动电话1100内部时，可通过确定移动电话1100的取向(移动电话1100是被放置成水平，还是垂直以用于景色模式或肖像模式)自动切换显示部分1102的屏幕上的显示内容。
通过触摸显示部分1102或操作外壳1101的操作按钮1103可切换屏幕模式。可选地，可根据显示部分1102上显示的图像类型切换屏幕模式。例如，当显示在显示部分上的图像信号是移动图像数据的信号时，屏幕模式被改变成显示模式。当该信号是文本数据信号时，屏幕模式被改变成输入模式。
进一步，在输入模式中，当在特定时间段内未进行通过触摸显示部分1102的输入、同时显示部分1102中的光传感器检测到信号时，可控制屏幕模式从输入模式改变至显示模式。
显示部分1102可用作图像传感器。例如，当用手掌或手指触摸显示部分1102时掌纹、指纹等图像被采集，藉此可进行个人识别。此外，通过在显示部分中提供背光或发射近红外光的感测光源，也能采集指纹、掌纹等图像。
在显示部分1102中，提供实施例1中所描述的多个薄膜晶体管作为像素的开关元件。
图8B示出移动电话的另一个示例。其一个示例在图8B中示出的便携式信息终端可具有多个功能。例如，除了电话功能之外，通过结合计算机，这样的便携式信息终端可具有多种数据处理功能。
图8B中所示的便携式信息终端由外壳2800和外壳2801形成。外壳2801被提供有显示面板2802、扬声器2803、话筒2804、指向设备2806、摄像机透镜2807、外部连接端子2808等。外壳2800被提供有用于对便携式信息终端进行充电的太阳能电池2810、外部存储槽2811等。另外，在外壳2801中结合有天线。
进一步，显示面板2802被提供有触摸面板。被显示为图像的多个操作键2805在图8B中图示为虚线。
进一步，除了上述结构，还可结合非接触式IC芯片、较小尺寸存储设备等。
可为显示面板2802使用发光器件，并取决于应用模式适当地改变显示的方向。由于摄像头透镜2807被提供在与显示面板2808同样的平面上，可将该便携式信息终端用作视频电话。可对于诸如视频呼叫、声音录制、和回放等不限于声音呼叫功能的操作而使用扬声器2803和话筒2804。另外，处于被发展为图8B中所示的状态的外壳2800和2801可滑动为一个覆盖在另一个上；因此，可减少便携式信息终端的尺寸，这使得便携式信息终端适于被携载。
外部连接端子2808可连接至AC适配器和诸如USB线缆之类的各种线缆，并可能用个人计算机等进行充电与数据通信。另外，可将记录介质插入外部存储器槽2811中，且便携式信息终端可处理大量数据的存储和转移。
进一步，除了上述功能外，可提供红外通信功能、电视接收功能等。
图9A示出电视设备的一示例。在电视设备9600中，显示部分9603被包括在外壳9601中。显示部分9603可显示图像。这里，外壳9601由支架9605支承。
可利用外壳9601的操作开关或独立的遥控器9610操作电视设备9600。可利用遥控器9610的操作键9609控制频道和音量，从而控制显示部分9603上显示的图像。此外，遥控器9610可被提供有用于显示从遥控器9610输出的数据的显示部分9607。
注意，电视设备9066被提供有接收器、调制解调器等。利用该接收器，可接收一般的电视广播。此外，当电视设备9600经由调制解调器通过有线或无线连接被连接至通信网络时，可实现单向(从发射器到接收器)或双向(发射器与接收器之间、或接收器之间)数据通信。
在显示部分9603中，提供实施例1中所描述的多个薄膜晶体管作为像素的开关元件。
图9B示出数码相框的一示例。例如，在数码相框9700中，显示部分9703被包括在外壳9701中。显示部分9703可显示各种图像。例如，显示部分9703可显示数码相机等拍摄的图像的数据且可用作普通相框。
在显示部分9703中，提供实施例1中所描述的多个薄膜晶体管作为像素的开关元件。
注意，数码相框9700设置有操作部分、外部连接部分(USB端子、可连接至诸如USB电缆之类的多种电缆的端子等)、记录介质插入部分等。虽然这些组件可被设置于设置有显示部分的表面上，但优选地，针对数码相框9700的设计而将它们设置在侧面或后面。例如，存储用数码相机拍摄的图像的数据的存储器被插入数码相框的记录介质插入部分中，藉此图像数据可被传送并显示在显示部分9703上。
数码相框9700可被配置成无线地发送和接收数据。可采用其中无线地传送所需图像数据以进行显示的结构。
图10是一示例，其中根据实施例4形成的发光设备用作室内发光设备3001。由于实施例4中所描述的发光器件可在面积上被增加，该发光器件可被用作具有较大面积的发光器件。进一步，实施例4中所描述的发光器件可被用作台灯3000。注意，该发光设备在其范畴中包括，除了顶灯和台灯之外，还包括壁灯、用于车内的照明设备应急灯等。
以此方式，根据本发明的一个实施例的薄膜晶体管可被提供在上述多种电子设备的显示面板中。
这个实施例可与任一其他实施例组合地实现。
[实施例8]
此说明书中公开的半导体器件可应用于电子纸。电子纸可用于多种领域的电子器件，只要它们能显示数据即可。例如，电子纸可应用于电子书阅读器(电子书)、海报、诸如火车之类的车辆中的广告、或诸如信用卡之类的多种卡的显示器。电子设备的一示例在图11中示出。
图11示出电子书阅读器的示例。例如，电子书阅读器2700包括两个外壳，外壳2701和外壳2703。外壳2701和外壳2703与枢纽2711组合，从而该电子书阅读器2700可以该枢纽2711为轴打开和关闭。利用这样的结构，电子书阅读器2700可类似于纸书一样工作。
显示部分2705和显示部分2707分别被包括在外壳2701和外壳2703中。显示部分2705和显示部分2707可显示一幅图像或不同图像。例如，在显示部分2705和显示部分2707显示不同图像的情况下，右边的显示部分(图11中的显示部分2705)可显示文字，而左边的显示部分(图11中的显示部分2707)可显示图形。
图11示出外壳2701设置有操作部分等的示例。例如，外壳2701设置有电源开关2721、操作键2723、扬声器2725等。利用操作键2723可翻页。注意，还可在提供了显示部分的外壳的表面上提供有键盘、定点设备等。此外，可在外壳的后面或侧面上设置外部连接端子(耳机端子、USB端子、可连接至诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录介质插入部分等。而且，电子书阅读器2700可具有电子词典功能。
电子书阅读器2700可无线地发送和接收数据。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
这个实施例可与根据本发明的一个实施例的薄膜晶体管、或实施例5中描述的电子纸的结构适当地组合而实现。
这个实施例可与任一其他实施例组合地实现。
本申请基于2006年11月6日向日本专利局提交的日本专利申请2009-255272，该申请的全部内容通过引用结合于此。

Claims (15)

1.一种半导体器件，包括：
氧化物半导体层；
含有第一混合层的源电极层；以及
含有第二混合层的漏电极层；
其中所述第一混合层和第二混合层的每一个包括具有低于所述氧化物半导体层的功函数的第一金属、或含有所述第一金属的合金
其中所述第一混合层和第二混合层的每一个进一步包括第二金属，且
其中所述第一混合层和第二混合层的与所述氧化物半导体层相接触的区域，相比所述第一混合层和第二混合层的不与所述氧化物半导体层相接触的区域，具有较大浓度的所述第一金属或所述合金。
2.一种半导体器件，包括：
氧化物半导体层；
含有第一混合层的源电极层；以及
含有第二混合层的漏电极层；
其中所述第一混合层和第二混合层的每一个包括具有低于所述氧化物半导体层的电子亲和力的功函数的第一金属、或含有所述第一金属的合金，
其中所述第一混合层和第二混合层的每一个进一步包括第二金属，且
其中所述第一混合层和第二混合层的与所述氧化物半导体层相接触的区域，相比所述第一混合层和第二混合层的不与所述氧化物半导体层相接触的区域，具有较大浓度的所述第一金属或所述合金。
3.如权利要求1或2所述的半导体器件，其特征在于，所述源电极层和所述漏电极层的每一个具有层叠结构。
4.如权利要求1或2所述的半导体器件，其特征在于，
其中所述第一金属是铟，且
其中所述氧化物半导体层包括氧化铟。
5.如权利要求1或2所述的半导体器件，其特征在于，
其中所述第一金属是锌，且
其中所述氧化物半导体层包括氧化锌。
6.如权利要求1或2所述的半导体器件，其特征在于，
其中所述第一金属是钇。
7.如权利要求1或2所述的半导体器件，其特征在于，
其中所述第一金属是钛，且
其中所述氧化物半导体层包括氧化铟。
8.一种半导体器件，包括：
氧化物半导体层；
含有第一混合层的源电极层；以及
含有第二混合层的漏电极层，
其中所述第一混合层和第二混合层的每一个包括具有低于所述氧化物半导体层的功函数的第一金属、或含有所述第一金属的合金，
其中所述第一混合层和第二混合层的每一个进一步包括具有高耐热性的第二金属，且
其中所述第一混合层和第二混合层的与所述氧化物半导体层相接触的区域，相比所述第一混合层和第二混合层的不与所述氧化物半导体层相接触的区域，具有较大浓度的所述第一金属或所述合金。
9.一种半导体器件，包括：
氧化物半导体层；
含有第一混合层的源电极层；以及
含有第二混合层的漏电极层，
其中所述第一混合层和第二混合层的每一个包括具有低于所述氧化物半导体层电子亲和力的功函数的第一金属、或含有所述第一金属的合金，
其中所述第一混合层和第二混合层的每一个进一步包括具有高耐热性的第二金属，且
其中所述第一混合层和第二混合层的与所述氧化物半导体层相接触的区域，相比所述第一混合层和第二混合层的不与所述氧化物半导体层相接触的区域，具有较大浓度的所述第一金属或所述合金。
10.如权利要求8或9所述的半导体器件，其特征在于，
其中所述第一金属是铟，且
其中所述氧化物半导体层包括氧化铟。
11.如权利要求8或9所述的半导体器件，其特征在于，
其中所述第一金属是锌，且
其中所述氧化物半导体层包括氧化锌。
12.如权利要求8或9所述的半导体器件，其特征在于，
其中所述第一金属是钇。
13.如权利要求8或9所述的半导体器件，其特征在于，
其中所述第一金属是钛，且
其中所述氧化物半导体层包括氧化铟。
14.如权利要求8或9所述的半导体器件，其特征在于，
其中所述源电极层进一步包括第一层，
其中所述漏电极层进一步包括第二层，且
其中所述第一层和所述第二层各自包括所述第一金属或含有所述第一金属的合金。
15.如权利要求8或9所述的半导体器件，其特征在于，所述第二金属是钨或钼。
CN201080050574.XA 2009-11-06 2010-10-19 半导体器件 Active CN102598284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410581750.2A CN104465318B (zh) 2009-11-06 2010-10-19 制造半导体器件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-255272 2009-11-06
JP2009255272 2009-11-06
PCT/JP2010/068794 WO2011055645A1 (en) 2009-11-06 2010-10-19 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410581750.2A Division CN104465318B (zh) 2009-11-06 2010-10-19 制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102598284A CN102598284A (zh) 2012-07-18
CN102598284B true CN102598284B (zh) 2015-04-15

Family

ID=43969885

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201080050574.XA Active CN102598284B (zh) 2009-11-06 2010-10-19 半导体器件
CN201410581750.2A Active CN104465318B (zh) 2009-11-06 2010-10-19 制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410581750.2A Active CN104465318B (zh) 2009-11-06 2010-10-19 制造半导体器件的方法

Country Status (6)

Country Link
US (2) US8841662B2 (zh)
JP (5) JP5665480B2 (zh)
KR (3) KR102066532B1 (zh)
CN (2) CN102598284B (zh)
TW (3) TWI595655B (zh)
WO (1) WO2011055645A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220041239A (ko) 2009-11-20 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9196741B2 (en) 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014005841A1 (en) * 2012-07-03 2014-01-09 Imec A method for fabricating a thin film transistor
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI513004B (zh) * 2013-07-04 2015-12-11 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製造方法
CN104282767B (zh) * 2013-07-05 2017-12-12 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
US9665633B2 (en) 2014-02-19 2017-05-30 Snowflake Computing, Inc. Data management systems and methods
US9941324B2 (en) 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105405768A (zh) * 2015-12-14 2016-03-16 华南理工大学 一种薄膜晶体管及其制备方法
US20170309852A1 (en) * 2016-04-22 2017-10-26 Semiconductor Energy Laboratory Co., Ltd. Light-Emitting Element, Display Device, Electronic Device, and Lighting Device
CN106098559A (zh) * 2016-06-21 2016-11-09 北京大学深圳研究生院 一种底栅共平面型金属氧化物薄膜晶体管的制备方法
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
CN106229260A (zh) 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法
EP3435045B1 (en) * 2017-07-27 2023-12-13 ams AG Optical sensor package
JP7124059B2 (ja) 2017-08-31 2022-08-23 マイクロン テクノロジー，インク． 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法
CN111095567A (zh) 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
CN110265548B (zh) * 2019-06-04 2020-12-22 华东师范大学 一种铟掺杂n型有机薄膜晶体管及其制备方法

Family Cites Families (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS61201772A (ja) 1985-03-04 1986-09-06 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法および装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH03255632A (ja) 1990-03-05 1991-11-14 Fujitsu Ltd 半導体装置及びその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6596091B1 (en) * 1998-04-29 2003-07-22 Applied Materials, Inc. Method for sweeping contaminants from a process chamber
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001077050A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置の製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6242288B1 (en) * 2000-05-05 2001-06-05 International Rectifier Corp. Anneal-free process for forming weak collector
JP4316117B2 (ja) * 2000-07-13 2009-08-19 シャープ株式会社 薄膜トランジスタの製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002305150A (ja) * 2001-04-04 2002-10-18 Hitachi Kokusai Electric Inc 成膜方法及びその装置
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003172949A (ja) * 2001-12-06 2003-06-20 Toshiba Corp 表示装置用アレイ基板の製造方法
KR100980008B1 (ko) 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100938885B1 (ko) 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4670034B2 (ja) * 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5085859B2 (ja) 2005-10-28 2012-11-28 株式会社ジャパンディスプレイイースト 画像表示装置及びその製造方法
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5200322B2 (ja) 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7501295B2 (en) * 2006-05-25 2009-03-10 Philips Lumileds Lighting Company, Llc Method of fabricating a reflective electrode for a semiconductor light emitting device
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8129714B2 (en) * 2007-02-16 2012-03-06 Idemitsu Kosan Co., Ltd. Semiconductor, semiconductor device, complementary transistor circuit device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235607A (ja) * 2007-03-20 2008-10-02 Seiko Epson Corp 薄膜トランジスタ、配線基板、表示装置および電子機器
JP5320746B2 (ja) 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2009071289A (ja) 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
JP5644111B2 (ja) * 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
KR101228160B1 (ko) 2007-12-27 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 ａ-ＩＧＺＯ 산화물 박막의 제조 방법
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JPWO2009110403A1 (ja) 2008-03-07 2011-07-14 国立大学法人東北大学 光電変換素子構造及び太陽電池
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
JP5590877B2 (ja) 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
TWI474408B (zh) 2008-12-26 2015-02-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101493662B1 (ko) 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
WO2011007675A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102528026B1 (ko) 2009-09-04 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043218A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
KR20130047774A (ko) 2013-05-08
TWI604614B (zh) 2017-11-01
US20150093853A1 (en) 2015-04-02
JP2015092589A (ja) 2015-05-14
KR101876470B1 (ko) 2018-07-10
KR20180080363A (ko) 2018-07-11
US10002949B2 (en) 2018-06-19
US8841662B2 (en) 2014-09-23
TW201804619A (zh) 2018-02-01
TW201611296A (zh) 2016-03-16
JP5917669B2 (ja) 2016-05-18
JP5665480B2 (ja) 2015-02-04
US20110108833A1 (en) 2011-05-12
KR20120102682A (ko) 2012-09-18
CN104465318A (zh) 2015-03-25
JP5106698B2 (ja) 2012-12-26
WO2011055645A1 (en) 2011-05-12
TW201135932A (en) 2011-10-16
CN102598284A (zh) 2012-07-18
JP6306754B2 (ja) 2018-04-04
JP2011119692A (ja) 2011-06-16
CN104465318B (zh) 2018-04-24
JP2012253366A (ja) 2012-12-20
JP6081002B2 (ja) 2017-02-15
TWI595655B (zh) 2017-08-11
KR102066532B1 (ko) 2020-01-15
KR101299255B1 (ko) 2013-08-22
TWI647849B (zh) 2019-01-11
JP2016157961A (ja) 2016-09-01
JP2017063238A (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
CN102598284B (zh) 半导体器件
CN102598279B (zh) 半导体装置
CN101764091B (zh) 半导体设备及其制造方法
CN102598283B (zh) 半导体器件及其制造方法
US8547493B2 (en) Semiconductor device with indium or zinc layer in contact with oxide semiconductor layer and method for manufacturing the semiconductor device
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102257621B (zh) 晶体管的制造方法
US9209310B2 (en) Semiconductor device and method for manufacturing the semiconductor device
CN105702741A (zh) 半导体器件
CN107452630A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant