JP4880951B2 - 半導体素子、薄膜トランジスタ、及び薄膜ダイオード - Google Patents

Description

本発明は、接触抵抗（オーミック抵抗）が低く、信頼性に優れた電極を有する半導体素子、特に、酸化物を用いた薄膜トランジスタやダイオードに関する。

近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。上記薄膜は、低温で製膜でき、かつ光学バンドギャップが大きく可視光に対して透明である等の特徴を有しており、プラスチック基板やフィルムなどの基板上にフレキシブルな透明薄膜トランジスタ等を形成することが可能である（下記特許文献１）。このような素子においては、電気的特性の再現性と素子自体の安定性が非常に重要であり、素子に用いられるオーミック電極においても、半導体との密着性に優れ、経時劣化の少ない電極が要求されている。

下記非特許文献１には、チャネル層にＩｎ−Ｇａ−Ｚｎ−Ｏから構成されるｎ型酸化物半導体を用い、ソース・ドレイン電極としてＩＴＯを用いた薄膜トランジスタ（ＴＦＴ）が記載されている。このＴＦＴではＩｎ−Ｇａ−Ｚｎ−Ｏ 成膜雰囲気中の酸素分圧を制御することで、キャリヤ濃度が制御されており、高いキャリア移動度が得られている。オーミック電極であるソース・ドレイン電極にはＩＴＯを用いており、半導体層と電極層間とで良好な密着性を示している。

下記特許文献２には、ＺｎＯからなる半導体層を用いた発光ダイオードが記載されている。電極部において、まずは、ｎ形ＺｎＯ 系化合物半導体層にＴｉ／Ａｕなどを成膜してｎ側電極パッドを形成したもの（パンフレット図１）、又は同半導体層に接する部分にＡｌを含まないＴｉ又はＣｒによる第１層を形成する。次いで、その上に連続してＴｉ_１−ｒＡｌ_ｒ（０＜ｒ≦０．９９）からなる第２層を形成したもの（同図１６）が示され、いずれもオーミック電極を構成している。

また、窒化物半導体を用いた素子においても、半導体層との密着性に優れたオーミック電極が必要とされている。下記特許文献３には、ＧａＮの窒化物半導体層上にオーミック電極であるＡｌを島状に分布させ、前記電極の表面に接触するようにＰｔの層が形成された発光素子が記載されている。

図９は、特許文献３における窒化物半導体層上の電極構造を示す図である。

ｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の裏面上に形成されたＡｌ層１０ａ、Ａｌ層１０ａの表面に接触するように形成されたＰｔ層１０ｂおよびＰｔ層１０ｂの表面上に形成されたＡｕ層１０ｃを含むｎ側オーミック電極１０とを備えている。

上記構造では窒化物半導体に対し付着力の強いＰｔとオーミック電極であるＡｌとの両金属が半導体層に直接接しているため、付着力が良好で、経時劣化の少ないオーミック電極を得ることができる。
特開２０００−１５０９００号公報 国際公開第００／１６４１１号パンフレット 特開２００４−１４００５２号公報 K.Nomura et.al, Nature, Vol.432 (2004-11)（英），p. 488-492

非特許文献１に記載の酸化物薄膜トランジスタは、ソース・ドレイン電極にＩＴＯを用いており、半導体層と電極層間とで良好な密着性を示している。しかしＴＦＴのソース・ドレイン電極は、トランジスタ特性を向上させるためにその抵抗が低いことが要求されており、前記電極を用いた場合、電極自体の抵抗が高いという問題がある。電極金属の抵抗を下げるためには抵抗率の低いＡｕやＰｔなどの貴金属を用いることが有効である。しかし、Ａｕ等の貴金属は酸化物半導体との密着性に乏しく、特に金属を真空蒸着法やスパッタリング法等の生産性に優れた常法によって形成した電極は剥離したり劣化することが多く、信頼性において問題を有している。

特許文献２に記載の発光ダイオードは、電極部においてＺｎＯ 系化合物半導体層にＴｉを含む層を接触させているが、良好なオーミック接触を得る意図はあるものの、オーミック特性と密着性を向上したものではない。

特許文献３に記載の発光素子では、窒化物半導体に対し付着力の強いＰｔとオーミック電極であるＡｌとの両金属が半導体層に直接接しているため、密着性が良好で、経時劣化の少ないオーミック電極を得ることができる。しかし、Ａｌをオーミック電極として用いているため酸化物半導体に応用した場合Ａｌが酸化し、接触抵抗が大きくなってしまう。またＰｔは酸化物に対し密着性が低いという問題があり、酸化物半導体素子への応用は困難であった。

本発明の目的は、電極層と半導体層との接触抵抗が低く、密着性と経時安定性に優れた酸化物半導体素子を提供することにある。

上記課題を解決するため、本発明の半導体素子は、Ｉｎ、Ｓｎ又はＺｎの少なくとも１つを含むアモルファス酸化物半導体層と、Ａｕ、Ｐｔ又はＰｄの少なくとも１つを含む貴金属電極との間に、それらの間の密着性を向上させるためのＴｉ、Ｎｉ、Ｃｒ、Ｖ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｏ又はＷの少なくとも１つを含む密着性向上層が分散して配置され、前記酸化物半導体層と貴金属電極が接触する部分を有することを特徴とする。

また、本発明の薄膜トランジスタは、本発明の半導体素子における酸化物半導体層が、チャネル層、貴金属電極がソース又はドレイン電極であることを特徴とする。

また、本発明の薄膜ダイオードは、本発明の半導体素子における前記酸化物半導体層が、ＰＮ接合素子の一方の半導体層であることを特徴とする。

本発明により、電極部において、密着性向上層を設けているため、貴金属電極と酸化物半導体層との間の密着性が高まる。また、貴金属が直接酸化物半導体と接しオーミックコンタクトとなっているので 酸化して接触抵抗が変化することがなく、経時劣化が少ない。

以下、図面を参照して本発明の実施の形態について説明する。半導体素子として実施形態１は酸化物薄膜トランジスタ、実施形態２は酸化物薄膜ダイオードとして実施されている。

（実施形態１）
図１は、本発明の実施形態１による酸化物薄膜トランジスタの断面図である。図２は、図１に示した実施形態によるＴＦＴ素子のソース・ドレイン電極及び密着性向上層の詳細構造を示した拡大断面図である。

基板１０１上にチャネル層１０２を設け、当該チャネル層１０２上に密着性向上層１０６、ソース又はドレイン電極１０３、ゲート絶縁膜１０４、ゲート電極１０５を設けることにより構成される。

本発明においてはチャネル層として酸化物半導体を用い、ソース・ドレイン電極として貴金属を用いている。密着性向上層１０６は、島状に分布して形成されており、接触部１０７ではその上の貴金属電極１０３と半導体層１０２とが直接接触する構造となっている。

本発明に適用できる半導体素子の構成は、このようなスタガ型（トップゲート型）構造のＴＦＴに限らず、例えばゲート電極の上にゲート絶縁膜と半導体チャネル層を順に備える逆スタガ構造（ボトムゲート型）のＴＦＴでもよい。

一般にＡｕ等の貴金属を電極として用いた場合、ｎ型酸化物半導体との界面が界面抵抗が高い、いわゆるショットキー接触になり低抵抗な接触が得られないとされている。これはｎ型半導体の電子親和力が４〜５ｅＶであるのに対し、ＡｕやＰｔ等の貴金属の仕事関数が５ｅＶ以上と大きい値を示しているためである。

そこで本発明者は、酸化物半導体としてアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜（仕事関数４．７ｅＶ）と各種金属を接触させて、オーミック性を確かめる実験をした。

図３は、本発明に係るＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜とＡｕ電極を接触させた時の電流−電圧特性を示す図である。

同図に示す実用的な印加電圧の範囲において、入力した電圧値に対し直線的に電流値が増加しており、良好なオーミック特性が得られていることがわかる。上記特性が得られる原因は明らかではないが、酸化物半導体と金属との界面に生じた表面準位が作用したことによるものと思われる。

本発明はこのような知見に基づいてなされたものである。

本発明に用いられる酸化物半導体層としては、主に、Ｉｎ−Ｇａ−Ｚｎ を含み構成されるアモルファス酸化物を例示して説明しているが、本発明には、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物が適用できる。

更に、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ_１−ｘＭ４_ｘ（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、ＧｅあるいはＺｒから選ばれる。）に置換することもできる。また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、Ｉｎを、Ｉｎ_１−ｙＭ３_ｙ（０＜ｙ＜１、Ｍ３は、Ｌｕ、又はＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ、あるいはＹから選ばれる。）に置換することもできる。また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ_１−ｚＭ２_ｚ（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇあるいはＣａから選ばれる。）に置換することもできる。

具体的に本発明に適用できるアモルファス材料は、Ｓｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物などである。勿論、構成材料の組成比は必ずしも１：１である必要はない。なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス相が形成され易くなる。例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。

また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるX線回折を行った場合に明瞭な回折ピークが検出されない（すなわちハローパターンが観測される）ことで確認できる。なお、本発明は、上記した材料を薄膜トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。

密着性向上層１０６としては、その上に設けられる貴金属と酸化物半導体とが直接接触する場合に比べて貴金属電極の剥がれを抑制できる材料であればよく、具体的にはＴｉ、Ｎｉ、Ｃｒ、Ｖ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｏ及びＷ等が挙げられる。容易に島状に分布して形成するために、厚さは１０ｎｍ以下、より好ましくは５ｎｍ以下が良い。下限は１ｎｍ以上である。

図４は、接触領域における密着性向上層の形状の例を示す図である。

密着性向上層１０６は、島状以外に、ストライプ（縞）状にしてもよい。（ａ），（ｂ）は島状で貴金属電極の接触部１０７との面積比が異なる場合、（ｃ）はストライプ状にした場合である。

ソース及びドレイン電極１０３としては、酸化耐性に優れ、抵抗率が低いＡｕ、Ｐｔ、Ｐｄ等が挙げられ、その膜厚は格別限定されるものではない。

本発明の半導体素子の作成方法としては、ガラス基板、プラスチック基板、ＰＥＴフィルム等の基板を用意し、スパッタ法、パルスレーザー蒸着法、及び電子ビーム蒸着法の気相法、もしくはそれらの組み合わせなどにより酸化物半導体を形成する。その上に同じく気相法を用いて密着性向上層及びソース・ドレイン電極を形成する。その上にＡｌ_２Ｏ_３、Ｙ_２Ｏ_３、ＨｆＯ等のゲート絶縁膜を形成し、最後にＡｕ等のゲート電極を形成する。また、それぞれの工程で必要に応じてフォトリソグラフィ法等によりパターニングを行う。

以下、実施形態１の具体的例について詳細に説明する。

図１及び図２に示したトップゲート型アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜トランジスタを作製した。まず、アルゴンガスを雰囲気とした高周波スパッタ法により、ＩｎＧａＯ_３（ＺｎＯ）_４組成を有する多結晶焼結体をターゲットとして、ガラス基板１０１上にチャネル層１０２として用いるＩｎ−Ｇａ−Ｚｎ−Ｏアモルファス酸化物膜を堆積させた。基板温度は２５℃であった。

その後、電子ビーム加熱蒸着法を用いて、酸化物半導体チャネル層に近い側から、約５ｎｍの膜厚を有するＴｉ層と、約４０ｎｍの膜厚を有するＡｕ層とを順次積層した。次いで、フォトリゾグラフィ法とリフトオフ法により、密着性向上層１０６及びソース・ドレイン電極１０３を形成した。次いで、ゲート絶縁膜１０４として用いるＹ_２Ｏ_３膜を電子ビーム蒸着法により成膜し（厚み：９０ｎｍ、比誘電率：約１５、リーク電流密度：０．５ ＭＶ／ｃｍ印加時に１０^−３ Ａ／ｃｍ^２）、その上にＡｕを成膜した。そして、フォトリソグラフィ法とリフトオフ法によりゲート電極１０５を形成した。チャネル長は５０μｍで、チャネル幅は２００μｍであった。また、Ｔｉ層１０６は島状に分布するように形成する。なお、島状に分布されたＴｉ層１０６は、電子ビーム蒸着法により約５ｎｍの薄いＴｉ層を低温で形成することにより容易に形成可能である。これにより、図１及び図２に示したようなトップゲート型ＴＦＴが完成される。

本実施形態において、Ｔｉ層１０６はＡｕ層１０３及びＩｎ−Ｇａ−Ｚｎ−Ｏアモルファス酸化物層１０２のいずれとも良好な密着性を示すため、Ａｕ層１０３の剥がれの発生が抑制される。また耐酸化性の強いＡｕ層１０３がオーミック電極として直接酸化物半導体層１０２に接しているため、抵抗が低く信頼性の高いオーミック電極を得ることができる。

図５は、実施形態１で作製したトップゲート型ＴＦＴ素子の電流−電圧特性を示すグラフである。

図５において、室温下で測定した酸化物薄膜ＴＦＴ素子のドレイン電流−ゲート電圧特性を示す。ドレイン電圧Ｖ_ＤＳの増加に伴い、ドレイン電流Ｉ_ＤＳが増加したことからチャネルがｎ型伝導であることが分かる。Ｉ_ＤＳはＶ_ＤＳ＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。利得特性を調べたところ、Ｖ_ＤＳ＝４Ｖ印加時におけるゲート電圧Ｖ_ＧＳの閾値は約−０．５Ｖであった。また、Ｖ_ＤＳ＝１０Ｖ時には、Ｉ_ＤＳ＝１．０×１０^−５Ａの電流が流れており、低いオン抵抗が得られた。これはソース・ドレイン電極の金属自体の抵抗及び電極金属と半導体の接触抵抗が低いためと考えられる。なお、トランジスタのオン・オフ比は、１０^３超であり、また、出力特性から電界効果移動度を算出したところ、飽和領域において約７ｃｍ^２（Ｖｓ）^−１の電界効果移動度が得られた。

次に、ＰＥＴフィルム基板上にＴＦＴ素子を作成し、トランジスタ特性の測定を行ったところ、上記特性と同様の特性が得られた。このＴＦＴ素子を曲率半径３０ｍｍで曲げトランジスタ特性の測定を行ったが、特性に変化は見られず、Ａｕ電極が酸化物半導体に対して十分密着していることが確認された。またトランジスタ特性の経時変化も殆ど見られず、本発明の実施形態により、ｎ型半導体に対するオーミック電極の経時劣化が抑制されることが分かった。

（実施形態２）
図６は、本発明の実施形態２によるの酸化物薄膜ダイオードの断面図である。

図６において、酸化物薄膜ダイオードはＰＮ接合素子である。

図７は、実施形態２による酸化物薄膜ダイオードのｎ側電極及び密着性向上層の詳細構造を示した拡大断面図である。

本発明においてはｎ型半導体層２０８としてアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ｐ型半導体層２０９としてアモルファスＺｎ−Ｒｈ−Ｏ膜を用い、密着性向上層２０６及びｎ側電極２１０としてそれぞれＴｉ及びＡｕを用いている。

本発明のアモルファス酸化物ダイオードの作製方法としては、まずアルゴンガスを雰囲気とした高周波スパッタ法により、ガラス基板２０１上に、ｎ型半導体層２０８として用いるＩｎ−Ｇａ−Ｚｎ−Ｏアモルファス酸化物膜を室温で堆積させた。次に、同じく高周波スパッタリング法により、ｐ型半導体層２０９となるＺｎ−Ｒｈ−Ｏアモルファス薄膜を室温で積層させ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とＺｎ−Ｒｈ−Ｏ膜とのヘテロ界面を形成した。ついでｎ側電極２１０を形成するため、積層された半導体層をフォトリゾグラフィ法とドライエッチング法によりエッチングし、ｎ型半導体層２０８の一部を露出させた。

その後、露出したｎ型層の表面に、Ｔｉ層と、Ａｕ層とを電子ビーム加熱蒸着により順次積層し、密着性向上層２０６及びｎ側電極２１０を形成した。最後にＰ側電極２１１として、ｐ型半導体層２０９上にＡｕ層を電子ビーム蒸着法により成膜した。なお、島状に分布した密着性向上層２０６は、実施形態１と同様、約５ｎｍの薄いＴｉ層を電子ビーム蒸着法で低温で形成することにより容易に形成される。この結果、図６及び図７に示したようなＰＮ接合素子が得られる。

本実施形態において、Ｔｉ層２０６はｎ側電極２１０であるＡｕ層及びＩｎ−Ｇａ−Ｚｎ−Ｏアモルファス酸化物膜のいずれとも良好な密着性を示すため、Ａｕ層の剥がれの発生が抑制される。また耐酸化性の強いＡｕ層がオーミック電極として直接酸化物膜に接しているため、抵抗が低く信頼性の高いオーミック電極を得ることができる。

図８は、本実施形態の酸化物薄膜ダイオード及びｎ側電極にＩＴＯを用いたダイオードの電流−電圧特性を示すグラフである。

同図に示すように、本実施形態のダイオードでは、ｎ側電極にＩＴＯを用いた従来のダイオードに比べて同じ電圧に対するオン電流が約１．５倍近い値になっていることが分かった。これは、本実施形態のダイオードにおいて、ｎ側電極自体の抵抗及び電極金属と半導体の接触抵抗が小さくなり、順方向電圧を印加した時のオン電流が大きくなったためと考えられる。

次に、ＰＥＴフィルム基板上にＰＮ接合素子を作成し、ダイオード特性の測定を行ったところ、上記特性と同様の特性が得られた。この素子を曲率半径３０ｍｍで曲げダイオード特性の測定を行ったが、特性に変化は見られず、Ａｕ電極が酸化物半導体に対して十分密着していることが確認された。またダイオード特性の経時変化も殆ど見られず、本発明の実施形態により、ｎ型半導体に対するオーミック電極の経時劣化が抑制されることが分かった。

本実施形態においては、密着性向上層の他の形状、酸化物半導体層の組成変化については実施形態１と同様である。

本発明の実施形態１による酸化物薄膜トランジスタの断面図 実施形態１によるＴＦＴ素子のソース・ドレイン電極及び密着性向上層の詳細構造を示した拡大断面図 本発明に係るＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜とＡｕ電極の電流−電圧特性を示す図 接触領域における密着性向上層の形状の例を示す図 実施形態１で作製したトップゲート型ＴＦＴ素子の電流−電圧特性を示すグラフ 本発明の実施形態２によるの酸化物薄膜ダイオードの断面図 実施形態２による酸化物薄膜ダイオードのｎ側電極及び密着性向上層の詳細構造を示した拡大断面図 実施形態２で作製した酸化物薄膜ダイオードの電流−電圧特性を示すグラフ 特許文献３における窒化物半導体層上の電極構造を示す図

符号の説明

１０１，２０１…基板
１０２…チャネル層
１０３…ソース又はドレイン電極
１０４…ゲート絶縁膜
１０５…ゲート電極
１０６，２０６…密着性向上層
１０７…ソース又はドレイン電極３とチャネル層２との接触部
２０８…ｎ型半導体層
２０９…ｐ型半導体層
２１０…ｎ側電極
２１１…ｐ側電極

Claims (6)

1. Ｉｎ、Ｓｎ又はＺｎの少なくとも１つを含むアモルファス酸化物半導体層と、
   Ａｕ、Ｐｔ又はＰｄの少なくとも１つを含む貴金属電極との間に、
   それらの間の密着性を向上させるためのＴｉ、Ｎｉ、Ｃｒ、Ｖ、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｍｏ又はＷの少なくとも１つを含む密着性向上層が分散して配置され、前記酸化物半導体層と貴金属電極が接触する部分を有することを特徴とする半導体素子。
2. 前記密着性向上層は、島状又はストライプ状に分散していることを特徴とする請求項１に記載の半導体素子。
3. 前記密着性向上層が、１０ｎｍ以下の厚さを有することを特徴とする請求項１に記載の半導体素子。
4. 前記アモルファス酸化物半導体層が、Ｉｎ、Ｇａ及びＺｎを含み構成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
5. 請求項１乃至４のいずれか１項に記載の半導体素子における前記アモルファス酸化物半導体層はチャネル層、前記貴金属電極はソース又はドレイン電極であることを特徴とする薄膜トランジスタ。
6. 請求項１乃至４のいずれか１項に記載の半導体素子における前記アモルファス酸化物半導体層はＰＮ接合素子の一方の半導体層であることを特徴とする薄膜ダイオード。
   

Images