JP2022176439A - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2022176439A
JP2022176439A JP2021082875A JP2021082875A JP2022176439A JP 2022176439 A JP2022176439 A JP 2022176439A JP 2021082875 A JP2021082875 A JP 2021082875A JP 2021082875 A JP2021082875 A JP 2021082875A JP 2022176439 A JP2022176439 A JP 2022176439A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
field effect
effect transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021082875A
Other languages
English (en)
Inventor
真士 谷本
Shinji Tanimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2021082875A priority Critical patent/JP2022176439A/ja
Publication of JP2022176439A publication Critical patent/JP2022176439A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Figure 2022176439000001
【課題】閾値電圧の向上が可能である電界効果トランジスタ及びその製造方法を提供する。
【解決手段】チャネルが形成される第1窒化物半導体層と、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層と、ソース電極と、ドレイン電極と、平面視において前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、前記第2窒化物半導体層の一部と前記ゲート電極との間に配置されたゲートコンタクト層と、を備え、前記ゲートコンタクト層は、前記ゲート電極と接触するAlGaN層を有し、前記ゲート電極は、少なくともその一部にニッケルと酸素を有する、電界効果トランジスタ。
【選択図】図2

Description

本発明は、電界効果トランジスタ及びその製造方法に関する。
窒化物半導体を用いた電界効果トランジスタのゲート電極として、Niを含むゲート電極が知られている(例えば、特許文献1~3参照)。
特開2014-140024 特開2019-216188 特開2020-167275
窒化物半導体を用いた電界効果トランジスタは、閾値電圧の更なる向上が求められている。
本発明の一態様の電界効果トランジスタは、チャネルが形成される第1窒化物半導体層と、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層と、ソース電極と、ドレイン電極と、平面視において前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、前記第2窒化物半導体層の一部と前記ゲート電極との間に配置されたゲートコンタクト層と、を備え、前記ゲートコンタクト層は、前記ゲート電極と接触するAlGaN層を有し、前記ゲート電極は、少なくともその一部にニッケルと酸素を有する。
本発明の一態様の電界効果トランジスタの製造方法は、第1窒化物半導体層を形成する工程と、前記第1窒化物半導体層の上に、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層を形成する工程と、前記第2窒化物半導体層の上の一部に、最表面をAlGaN層とするゲートコンタクト層を形成する工程と、前記AlGaN層に接して、少なくともその一部にニッケルと酸素を有するゲート電極を形成する工程と、ソース電極及びドレイン電極を形成する工程と、を有する。
本発明の他の一態様の電界効果トランジスタの製造方法は、第1窒化物半導体層を形成する工程と、前記第1窒化物半導体層の上に、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層を形成する工程と、前記第2窒化物半導体層の上の一部に、ゲートコンタクト層を形成する工程と、前記ゲートコンタクト層に接して、酸素を含む雰囲気でニッケルを成膜することにより、少なくともその一部にニッケルと酸素を有するゲート電極を形成する工程と、ソース電極及びドレイン電極を形成する工程と、を有する。
本発明の一態様の電界効果トランジスタによれば、閾値電圧の向上が可能である。本発明の一態様の電界効果トランジスタの製造方法によれば、閾値電圧が向上した電界効果トランジスタを得ることが可能である。
本発明の一実施形態の電界効果トランジスタを示す模式平面図である。 図1のII-II線における模式断面図である。 本発明の一実施形態の電界効果トランジスタの製造方法を示すフローチャートである。 本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。 本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。 本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。 本発明の一実施形態の電界効果トランジスタの製造方法を示す模式断面図である。 実施例1~3および比較例1の電界効果トランジスタのアニール温度と閾値電圧の関係を示すグラフである。 実施例3と実施例4と比較例2の電界効果トランジスタのゲート電圧とドレイン電流の関係を示すグラフである。 実施例3および実施例5の電界効果トランジスタのゲート電圧とドレイン電流の関係を示すグラフである。 実施例3および実施例5の電界効果トランジスタのゲート電圧とゲート電流の関係を示すグラフである。 実施例3の電界効果トランジスタの出力特性を示すグラフである。 実施例5の電界効果トランジスタの出力特性を示すグラフである。
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
(電界効果トランジスタ100)
図1は、本実施形態の電界効果トランジスタ100を示す模式平面図である。図2は、図1のII-II線における模式断面図である。図1および図2に示すとおり、本実施形態の電界効果トランジスタ100は、第1窒化物半導体層11と、第2窒化物半導体層12と、ゲートコンタクト層13と、ソース電極21と、ドレイン電極22と、ゲート電極23と、を有する。ゲート電極23は、少なくともその一部にニッケル(Ni)と酸素を有する。本実施形態の電界効果トランジスタ100は、電界効果トランジスタ100がオンになる閾値電圧の向上が可能である。本実施形態の電界効果トランジスタ100は、ゲートリーク電流の低減が可能である。
第1窒化物半導体層11と第2窒化物半導体層12とゲートコンタクト層13とを含む窒化物半導体構造は、基板10の上に配置されていてもよい。基板10は、例えばサファイア基板である。窒化物半導体構造を構成する窒化物半導体としてはIII族窒化物半導体が挙げられる。III族窒化物半導体は、例えば、窒化ガリウム(GaN)、窒化インジウムガリウム(InGaN)、窒化アルミニウムガリウム(AlGaN)、窒化アルミニウム(AlN)、窒化アルミニウムインジウムガリウム(AlInGaN)である。
第1窒化物半導体層11は、チャネルが形成される層である。チャネルは例えば二次元電子ガス層である。第1窒化物半導体層11は、例えば、GaNから構成される。第2窒化物半導体層12は、第1窒化物半導体層11の上に設けられており、第1窒化物半導体層11よりも大きなバンドギャップエネルギーを有する。第2窒化物半導体層12は、例えば、AlGaNから構成される。第2窒化物半導体層12がAlGaN層である場合、第2窒化物半導体層12と第1窒化物半導体層11との間に第2窒化物半導体層12よりも膜厚が小さなAlN層を設けてもよい。
ゲートコンタクト層13は、第2窒化物半導体層12の一部とゲート電極23との間に配置されている。ゲートコンタクト層13は、1以上の半導体層を有する。ゲートコンタクト層13は、ゲート電極23と接触するAlGaN層15を有することが好ましい。AlGaN層15は、GaNよりもバンドギャップエネルギーが大きいため、ゲート電極23と接触する層をGaN層とする場合と比較して、ゲートコンタクト層13とゲート電極23とをショットキー接続させやすい。これにより、閾値電圧を上昇させることができる。また、後述するとおり、AlGaN層15に、Niと酸素を含むゲート電極23を接触させることにより、閾値電圧をより効果的に上昇させることができる。ゲートコンタクト層13は、AlGaN層15と第2窒化物半導体層12との間に、p型不純物を含有するp型不純物含有層14を有していてもよい。ゲートコンタクト層13は、さらに他の層を有していてもよい。
AlGaN層15は、AlGa1-XN(0<X<1)からなる。AlGaN層15のAl混晶比Xは、0.05以上であることが好ましく、0.1以上であることがより好ましい。これにより、閾値電圧をより上昇させることができる。AlGaN層15のAl混晶比Xは、0.5以下とすることができ、0.3以下であることが好ましい。これにより、AlGaN層15の結晶性を向上させることができる。AlGaN層15の膜厚は、1nm以上とすることができ、10nm以上とすることができる。AlGaN層15の膜厚は、1000nm以下とすることができ、300nm以下とすることができる。AlGaN層15は、p型不純物を含有しない、または、p型不純物含有層14のp型不純物濃度よりも低い濃度でp型不純物を含有する。p型不純物をドープしたp型不純物含有層14の上にアンドープでAlGaN層15を形成した場合、例えば、AlGaN層15の下面から上面に向かってp型不純物が減少する濃度分布となる。p型不純物は例えばマグネシウム(Mg)である。
p型不純物含有層14を有することにより、第1窒化物半導体層11と第2窒化物半導体層12のポテンシャルエネルギーを引き上げることができ、閾値電圧を上昇させることができる。p型不純物は例えばMgである。p型不純物含有層14は、例えば、p型不純物を含有するGaN層、InGaN層、またはAlGaN層である。p型不純物含有層14は、p型不純物を含有するGaNからなることが好ましい。これにより、p型不純物の活性化率を向上させることができる。p型不純物含有層14のp型不純物濃度は、1×1019cm-3以上とすることができる。p型不純物含有層14の膜厚は、5nm以上とすることができ、10nm以上とすることが好ましい。これにより、p型不純物含有層14を設けることによる閾値電圧上昇の効果を得やすい。p型不純物含有層14の膜厚は、1000nm以下とすることができ、100nm以下とすることが好ましい。このようにp型不純物含有層14がある程度の膜厚以下であることで、ゲートバイアスをより確実にチャネルに届かせることができる。
図1に示すように、ゲート電極23は、平面視においてソース電極21とドレイン電極22との間に位置する。ゲート電極23は、少なくともその一部にNiと酸素を有する。これにより、電界効果トランジスタ100がオンとなる閾値電圧を向上させることが可能である。閾値電圧の向上が可能な理由としては、ゲート電極23がNiと酸素を有することで、AlGaN層との間のショットキーバリアが高くなったことが考えらえる。あるいは、AlGaN層15は例えばGaNよりも酸化されやすいため、AlGaN層15を形成してからゲート電極23を形成するまでに表面が酸化されており、ゲート電極23を形成することで、AlGaN層15の表面の酸素がゲート電極23へ移動し、これによってショットキー特性が向上した可能性がある。また、同様の理由から、本実施形態の電界効果トランジスタ100はゲートリーク電流を低減することが可能である。
ゲート電極23は、Niと酸素を有する酸化部を有することができる。この酸化部はAlGaN層15と接している。ゲート電極23は、例えば、Ni部と、Ni部の上面から側面にわたって設けられたNiと酸素を有する酸化部と、を有することができる。Ni部の酸素含有量は、酸化部の酸素含有量よりも小さい。Ni部は実質的に酸素を含まなくてもよい。Ni部と酸化部とからなる複合膜の膜厚は、10nm以上とすることができ、200nm以上とすることが好ましい。ゲート電極23が細長い形状であるため、複合膜の膜厚が200nm以上であることで、導電性を向上することができる。複合膜の膜厚は、1000nm以下とすることができる。一断面において、Ni部の厚さは酸化部の厚さよりも大きいことが好ましい。これにより、酸化部を設けることによるゲート電極23の導電性の低下の程度を小さくすることができる。Ni部の厚さは酸化部の厚さの1倍より大きく、1.2倍以上とすることができる。Ni部の厚さは酸化部の厚さの3倍以下とすることができる。なお、Ni部および酸化部の厚さとは、一断面において、Ni部の上面のうちゲートコンタクト層13から最も遠い箇所とゲートコンタクト層13とを最短距離で結ぶ直線上の厚さを指す。
ゲート電極23は、AlGaN層15と接する部分のすべてがNiと酸素を有する酸化部で構成されていてもよい。ゲート電極23は、少なくとも一部にNiと酸素を有する第1膜と、その上の第2膜とを有していてもよい。第1膜はAlGaN層15と接している。第1膜は、その一部または全部がNiと酸素を有する酸化部である。第1膜の全部がNiと酸素を有する酸化部である場合、金属からなる第2膜を設けることが好ましい。これにより、ゲート電極23の導電性を向上させることができる。第2膜は、例えば、Ni層である。第2膜の膜厚は、100nm以上であることが好ましい。これにより、ゲート電極23の導電性をより向上させることができる。第2膜の膜厚は、1000nm以下とすることができ、800nm以下としてもよい。第2膜の膜厚は、第1膜の膜厚よりも大きくすることができる。第1膜の膜厚は、10nm以上とすることができる。第1膜の膜厚は、300nm以下とすることができ、100nm以下としてもよい。これにより、ゲート電極23の導電性の低下の程度を小さくすることができる。ゲート電極23は、第2膜の上にさらに第3膜を有していてもよい。第3膜は、例えば、プラチナ(Pt)層である。
ゲート電極23は、金(Au)層またはAu合金層を含まないことが好ましい。Au層またはAu合金層は加熱で酸化部または酸化部の付近のNiと混ざる可能性があるためである。ゲート電極23の上にパッド電極が設けられていてもよい。
ソース電極21およびドレイン電極22は、例えば、Ti、Al、Cu、W、Au、Ag、Mo、Ni、Pt、In、Rh、Ir、Cr等の金属、および/または導電性酸化物等の導電性に優れた材料で構成される。ソース電極21及びドレイン電極22は、2層以上の積層構造であってもよい。ソース電極21及びドレイン電極22は、例えば、Ti層とAl層とがこの順に積層されている。ソース電極21及びドレイン電極22の上にパッド電極が設けられていてもよい。
電界効果トランジスタ100は、AlGaN層15の表面に設けられたパッシベーション膜を有していてもよい。パッシベーション膜としては、例えば、シリコンと窒素を含む膜(例えばSiN膜)、シリコンと酸素を含む膜(例えばSiO膜)、アルミニウムと窒素を含む膜(例えばAlN膜)、またはアルミニウムと酸素を含む膜(例えばAl膜)が挙げられる。電界効果トランジスタ100は、フィールドプレート電極などの他の部材を有していてもよい。
(電界効果トランジスタの製造方法)
図3は、電界効果トランジスタ100の製造方法を示すフローチャートである。図4~図7は、電界効果トランジスタ100の製造方法を示す模式断面図である。図3に示すとおり、電界効果トランジスタ100の製造方法は、第1窒化物半導体層形成工程S101と、第2窒化物半導体層形成工程S102と、ゲートコンタクト層形成工程S103と、ゲート電極形成工程S104と、ソース電極及びドレイン電極形成工程S105と、を有する。電界効果トランジスタ100の製造方法における各部材の材料や膜厚等は、上述の電界効果トランジスタ100で述べた材料や膜厚等と同じものを採用することができる。
まず、第1窒化物半導体層11と、第2窒化物半導体層12と、ゲートコンタクト層13とを含む積層体を形成する。積層体は、例えば有機金属気相成長法(MOCVD法)により形成することができる。
図4に示すように、第1窒化物半導体層形成工程S101において、第1窒化物半導体層11を形成する。第1窒化物半導体層11は、基板10の上に形成することができる。基板10は、例えばサファイア基板である。第1窒化物半導体層11を形成する前に、バッファ層等の別の層を基板10の上に形成してもよい。
図5に示すように、第2窒化物半導体層形成工程S102において、第1窒化物半導体層11の上に、第2窒化物半導体層12を形成する。第2窒化物半導体層12は、第1窒化物半導体層11のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する。第2窒化物半導体層12を形成する前に、AlN層等の別の層を第1窒化物半導体層11の上に形成してもよい。
図6及び図7に示すように、ゲートコンタクト層形成工程S103において、第2窒化物半導体層12の上の一部に、最表面をAlGaN層15とするゲートコンタクト層13を形成する。このようなゲートコンタクト層13は、まず、図6に示すように、第2窒化物半導体層12の上にゲートコンタクト層13を形成し、その後、図7に示すように、ゲートコンタクト層13の一部を除去することで形成することができる。ゲートコンタクト層13の一部を除去する工程は、ゲート電極形成工程S104の前に行ってもよく、後に行ってもよい。ゲートコンタクト層13の一部を除去する工程をゲート電極形成工程S104の後に行うことで、ゲート電極23をマスクとしてゲートコンタクト層13を除去することができるため、ゲートコンタクト層13をゲート電極23の直下のみに残存させることができる。ゲートコンタクト層形成工程S103は、p型不純物を含有するガスを供給しながらp型不純物含有層14を形成する工程と、p型不純物含有層14の上に、p型不純物を含有するガスを供給せずに、AlGaN層15を形成する工程と、を有することができる。
図7に示すように、ゲート電極形成工程S104において、AlGaN層15に接して、少なくともその一部にNiと酸素を有するゲート電極23を形成する。ゲート電極23のパターン化は、例えば、リフトオフ法により行うことができる。
ゲート電極形成工程S104は、AlGaN層15の表面にNi膜を形成する工程と、酸素を含む雰囲気でNi膜をアニールすることにより、Ni膜の少なくとも一部を酸化する工程と、を有することができる。この方法によって得られるゲート電極23は、主としてNiを有するNi部と、その表面に形成されたNiと酸素を含む酸化部とを有する。酸素を含む雰囲気でNi膜をアニールする酸化アニールは、450℃以上で行うことが好ましい。これにより、得られる電界効果トランジスタ100の閾値電圧をより向上させることができる。また、ゲートリーク電流をより減少させることができる。この酸化アニールをソース電極21およびドレイン電極22を形成した後で行う場合は、500℃以上で行うことが好ましい。これにより、酸化アニールがソース電極21およびドレイン電極22のオーミックアニールを兼ねることができる。酸化アニールは、例えば、450℃以上または500℃以上の温度を1分以上維持することにより行うことができる。酸化アニールにおいて、450℃以上または500℃以上を維持する時間は1時間以下であってもよい。なお、アニールの温度は、例えば、用いる炉のサンプルステージの部分の温度である。酸化アニールは、酸素を含む雰囲気で行う。酸素を含む雰囲気は、酸素ガス濃度が、例えば、1体積%以上、5体積%以上、または20体積%以上であればよく、また例えば、100体積%以下、または50体積%以下であってよい。酸素を含む雰囲気は、例えば、酸素の分圧が0.001Pa以上である雰囲気であってもよい。酸素を含む雰囲気は、酸素以外に窒素ガス、アルゴン等の希ガス、二酸化炭素ガス等をさらに含んでいてもよく、大気雰囲気であってよい。酸化アニールは、例えば酸素ガスと窒素ガスの混合雰囲気で行うことができる。酸化アニールは意図的には酸素ガスを導入しない雰囲気で行ってもよい。混入した程度の酸素であってもNi膜の酸化は可能である。例えば、酸化アニールは窒素ガス雰囲気で行ってもよい。
Ni膜は、例えば、スパッタ法または化学気相成長(CVD)法により形成することができ、スパッタ法で形成することが好ましい。Ni膜をスパッタ法で形成することにより、リフトオフ法でパターニングすることができる。Ni膜の膜厚は、10nm以上とすることができ、200nm以上とすることが好ましい。ゲート電極23が細長い形状であるため、Ni膜の膜厚が200nm以上であることで、導電性を向上することができる。Ni膜の膜厚は、1000nm以下とすることができる。
Ni膜の少なくとも一部を酸化する工程は、Ni膜を第1膜として、その上にPt層等の別の層を形成した後で行ってもよい。Ni膜の少なくとも一部を酸化する工程は、ソース電極21およびドレイン電極22を形成した後に行ってもよい。これにより、Ni膜の少なくとも一部を酸化する工程における酸化アニールが、ソース電極21およびドレイン電極22のオーミックアニールを兼ねることができるため、製造工程の簡略化が可能である。
あるいは、ゲート電極形成工程S104は、酸素を含む雰囲気で、AlGaN層15の表面にNiを成膜することにより、少なくともその一部にNiと酸素を有するゲート電極23を形成することができる。これにより、Ni膜を形成した後で酸化アニールを行う場合と比較して、閾値電圧をさらに向上させることができる。また、電界効果トランジスタ100が破壊されるゲート電圧の値を上昇させることができるため、ゲート電圧の破壊マージンを拡大することが可能であるといえる。この方法によって得られるゲート電極23は、例えば一断面において、AlGaN層15と接触する部分が、全体としてNiと酸素を有する酸化部のみで構成される。酸素を含む雰囲気でNiを成膜した後で、上述の酸化アニールと同様の条件でアニールを行ってもよい。これにより、より確実にNiと酸素を含む酸化部を形成することができる。
第1膜として、酸素を含む雰囲気でNiを成膜する方法としては、例えば、スパッタ法または化学気相成長(CVD)法を用いることができ、スパッタ法で形成することが好ましい。これにより、リフトオフ法でパターニングすることができる。Niを成膜する際の酸素を含む雰囲気は、例えばNiを成膜するスパッタ装置等の装置内に酸素ガスを供給することにより形成することができる。酸素ガスの分圧は、0.005Pa以上とすることができ、10Pa以下とすることができる。酸素を含む雰囲気は、酸素以外に窒素ガス、アルゴン等の希ガス、二酸化炭素ガス等をさらに含んでいてもよい。酸素を含む雰囲気でNiを成膜する方法により得られる酸化部は、例えば主としてNiOから構成される。例えば、酸化部は、X線光電子分光法(XPS)で測定したNiOとNiとの比率が90:10以上であり、95:5以上であってもよい。
ソース電極及びドレイン電極形成工程S105において、ソース電極21及びドレイン電極22を形成する。これによって、図1に示す電界効果トランジスタ100を得ることができる。ソース電極21及びドレイン電極22は、例えば、第1窒化物半導体層11および第2窒化物半導体層12の一部を除去し、チャネルと接触する位置に形成する。ソース電極及びドレイン電極形成工程S105は、ゲート電極形成工程S104の前に行ってもよい。
以上の実施形態の電界効果トランジスタ100の製造方法によれば、閾値電圧が向上した電界効果トランジスタ100を得ることが可能である。
(実施例1)
実施例1として、図1及び図2に示す電界効果トランジスタ100と同じ構造の素子を作製した。まず、サファイアからなる基板10の上に、バッファ層と、第1窒化物半導体層11として600nmのアンドープGaN層と、1nmのアンドープAlN層と、第2窒化物半導体層12として9nmのアンドープAlGaN層と、p型不純物含有層14として10nmのMgドープGaN層と、20nmのアンドープGaN層と、AlGaN層15として20nmのアンドープAl0.20Ga0.80N層とをこの順に積層した。積層後、後にソース電極21とドレイン電極22を形成する側面を露出するように第1窒化物半導体層11等の一部と、後にNi膜を形成する部分のみを残すようにAlGaN層15からp型不純物含有層14までのゲートコンタクト層13の一部と、を除去した。ソース電極21とドレイン電極22は、第1窒化物半導体層11等の一部を除去することによって露出した側面を被覆する位置に形成した。ソース電極21とドレイン電極22の積層構造は、基板10側から順にTi/Alとした。ソース電極21とドレイン電極22を形成した後、550℃でオーミックアニールを行った。次に、AlGaN層15の表面に、スパッタ装置を用いてNi膜を膜厚800nmで形成した。Ni膜の形成は酸素ガスを供給せずに行った。その後、95体積%の窒素ガスと5体積%の酸素ガスを含む雰囲気で450℃で10分保持するアニールを行った。このアニールによってNi膜の一部が酸化され、Niと酸素を含むゲート電極23が得られた。その後、パッシベーション膜を形成した。
(実施例2)
Ni膜を形成した後のアニールの温度を500℃とする以外は実施例1の電界効果トランジスタ100と同様にして、実施例2の電界効果トランジスタ100を作製した。
(実施例3)
ソース電極21とドレイン電極22とゲート電極23の形成方法が異なる以外は実施例1の電界効果トランジスタ100と同様にして、実施例3の電界効果トランジスタ100を作製した。実施例3では、AlGaN層15までを積層した後、まずNi膜を形成し、その後、ゲートコンタクト層13のNi膜を形成した部分以外を除去し、その後にソース電極21とドレイン電極22を形成し、550℃でアニールを行った。すなわち、実施例3の電界効果トランジスタ100では、Ni膜を形成した後の550℃のアニールによって、ソース電極21とドレイン電極22のオーミックアニールを兼ねた。
(実施例4)
AlGaN層15として20nmのアンドープAl0.08Ga0.92N層を形成する以外は実施例3の電界効果トランジスタ100と同様にして、実施例4の電界効果トランジスタ100を作製した。
(実施例5)
ゲート電極23として、アルゴンガスの流量40sccmに対して酸素ガスの流量を20sccmで供給してNiを10nmで成膜する第1膜と、酸素ガスの供給を止めてNiを70nmで成膜する第2膜とをこの順に形成したこと以外は実施例3の電界効果トランジスタ100と同様にして、実施例5の電界効果トランジスタ100を作製した。
(比較例1)
Ni膜を形成した後のアニールを行わない以外は実施例1の電界効果トランジスタ100と同様にして、比較例1の電界効果トランジスタを作製した。
(比較例2)
AlGaN層15に替えて20nmのアンドープGaN層を形成する以外は実施例3の電界効果トランジスタ100と同様にして、比較例2の電界効果トランジスタを作製した。すなわち、比較例2の電界効果トランジスタは、p型不純物含有層14の上に40nmのアンドープGaN層を形成した。
(評価)
実施例1~3の電界効果トランジスタ100および比較例1の電界効果トランジスタについて、電界効果トランジスタがオンになる閾値電圧Vthを測定した。その結果を図8に示す。図8は、実施例1~3および比較例1の電界効果トランジスタのアニール温度と閾値電圧の関係を示すグラフである。また、実施例3の電界効果トランジスタ100および比較例1の電界効果トランジスタについて、ゲートリーク電流を測定した。
図8から、実施例1~3の電界効果トランジスタ100とすることで、閾値電圧が上昇するといえる。また、アニールを行わない比較例1の電界効果トランジスタのゲートリーク電流は約100mAであるが、酸素を含む雰囲気でアニールした実施例3の電界効果トランジスタ100のゲートリーク電流は1mA未満であった。したがって、酸素を含む雰囲気でアニールすることで、ゲートリーク電流が低減可能であるといえる。
実施例3および4の電界効果トランジスタ100と、比較例2の電界効果トランジスタについて、ゲート電圧Vgとドレイン電流Idを測定した。ドレイン電圧は10Vとした。その結果を図9に示す。図9は、実施例3と実施例4と比較例2の電界効果トランジスタのゲート電圧とドレイン電流の関係を示すグラフである。図9から、ゲート電極23と接する半導体層がGaNの場合は、閾値電圧が1V未満と低く、ゲート電極23と接する層をAlGaN層15とすることで閾値電圧の上昇が可能であるといえる。
実施例3および実施例5の電界効果トランジスタ100について、ゲート電圧Vgとドレイン電流Idとゲート電流Igを測定した。その結果を図10および図11に示す。図10は、ドレイン電圧を10Vとしたときの、実施例3および実施例5の電界効果トランジスタのゲート電圧とドレイン電流の関係を示すグラフである。図11は、ドレイン電圧およびソース電圧を0Vとしたときの、実施例3および実施例5の電界効果トランジスタのゲート電圧とゲート電流の関係を示すグラフである。図10から、実施例5の電界効果トランジスタ100は、実施例3の電界効果トランジスタ100よりもさらに閾値電圧が上昇したことがわかった。また、図11から、実施例5の電界効果トランジスタ100は、実施例3の電界効果トランジスタ100よりもさらにゲートリーク電流が減少したことがわかった。
実施例3および実施例5の電界効果トランジスタ100について、出力特性を測定した。図12は実施例3の電界効果トランジスタ100の出力特性を示すグラフである。図13は実施例5の電界効果トランジスタ100の出力特性を示すグラフである。図12および図13において、ドレイン-ソース間電圧Vdsをパラメータとしてゲート電圧Vgを条件としてドレイン電流Idをプロットした。図13から、実施例5の電界効果トランジスタ100は、ゲート電圧Vgが14V以上でドレイン電流Idがほぼ飽和し、ゲート電圧Vgが20Vにおいても破壊されなかったことがわかる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
100 電界効果トランジスタ
10 基板
11 第1窒化物半導体層
12 第2窒化物半導体層
13 ゲートコンタクト層
14 p型不純物含有層
15 AlGaN層
21 ソース電極
22 ドレイン電極
23 ゲート電極

Claims (11)

  1. チャネルが形成される第1窒化物半導体層と、
    前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層と、
    ソース電極と、
    ドレイン電極と、
    平面視において前記ソース電極と前記ドレイン電極との間に位置するゲート電極と、
    前記第2窒化物半導体層の一部と前記ゲート電極との間に配置されたゲートコンタクト層と、を備え、
    前記ゲートコンタクト層は、前記ゲート電極と接触するAlGaN層を有し、
    前記ゲート電極は、少なくともその一部にニッケルと酸素を有する、電界効果トランジスタ。
  2. 前記ゲート電極は、ニッケルと酸素を有する酸化部を有し、
    前記酸化部は前記AlGaN層と接している、請求項1に記載の電界効果トランジスタ。
  3. 前記ゲートコンタクト層は、前記AlGaN層と前記第2窒化物半導体層との間に、p型不純物含有層を有する、請求項1または2に記載の電界効果トランジスタ。
  4. 前記AlGaN層は、p型不純物を含有しない、または、前記p型不純物含有層のp型不純物濃度よりも低い濃度でp型不純物を含有する、請求項3に記載の電界効果トランジスタ。
  5. 前記p型不純物含有層は、p型不純物を含有するGaNからなる、請求項3または4に記載の電界効果トランジスタ。
  6. 前記AlGaN層のAl混晶比は、0.1以上である、請求項1~5のいずれか1項に記載の電界効果トランジスタ。
  7. 第1窒化物半導体層を形成する工程と、
    前記第1窒化物半導体層の上に、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層を形成する工程と、
    前記第2窒化物半導体層の上の一部に、最表面をAlGaN層とするゲートコンタクト層を形成する工程と、
    前記AlGaN層に接して、少なくともその一部にニッケルと酸素を有するゲート電極を形成する工程と、
    ソース電極及びドレイン電極を形成する工程と、を有する、電界効果トランジスタの製造方法。
  8. 前記ゲート電極を形成する工程は、
    前記AlGaN層の表面にニッケル膜を形成する工程と、
    酸素を含む雰囲気で前記ニッケル膜をアニールすることにより、前記ニッケル膜の少なくとも一部を酸化する工程と、
    を有する、請求項7に記載の電界効果トランジスタの製造方法。
  9. 前記ニッケル膜の少なくとも一部を酸化する工程において、450℃以上でアニールする、請求項8に記載の電界効果トランジスタの製造方法。
  10. 前記ゲートコンタクト層を形成する工程は、
    p型不純物を含有するガスを供給しながらp型不純物含有層を形成する工程と、
    前記p型不純物含有層の上に、p型不純物を含有するガスを供給せずに、前記AlGaN層を形成する工程と、
    を有する、請求項7~9のいずれか1項に記載の電界効果トランジスタの製造方法。
  11. 第1窒化物半導体層を形成する工程と、
    前記第1窒化物半導体層の上に、前記第1窒化物半導体層のバンドギャップエネルギーよりも大きなバンドギャップエネルギーを有する第2窒化物半導体層を形成する工程と、
    前記第2窒化物半導体層の上の一部に、ゲートコンタクト層を形成する工程と、
    前記ゲートコンタクト層に接して、酸素を含む雰囲気でニッケルを成膜することにより、少なくともその一部にニッケルと酸素を有するゲート電極を形成する工程と、
    ソース電極及びドレイン電極を形成する工程と、を有する、電界効果トランジスタの製造方法。
JP2021082875A 2021-05-17 2021-05-17 電界効果トランジスタ及びその製造方法 Pending JP2022176439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021082875A JP2022176439A (ja) 2021-05-17 2021-05-17 電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021082875A JP2022176439A (ja) 2021-05-17 2021-05-17 電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2022176439A true JP2022176439A (ja) 2022-11-30

Family

ID=84234100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021082875A Pending JP2022176439A (ja) 2021-05-17 2021-05-17 電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2022176439A (ja)

Similar Documents

Publication Publication Date Title
JP4866007B2 (ja) 化合物半導体装置
JP5183913B2 (ja) 半導体装置の製造方法
JP5088325B2 (ja) 化合物半導体装置およびその製造方法
US20030213975A1 (en) Semiconductor device
JP5401775B2 (ja) 化合物半導体装置およびその製造方法
JP4880951B2 (ja) 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP5202897B2 (ja) 電界効果トランジスタおよびその製造方法
JP5166576B2 (ja) GaN系半導体素子の製造方法
US9755044B2 (en) Method of manufacturing a transistor with oxidized cap layer
US7847319B2 (en) Semiconductor device and method for fabricating the same
CN108365008A (zh) 具p型二维材料栅极增强型氮化镓场效应器件的制备方法
JP4379305B2 (ja) 半導体装置
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP5993632B2 (ja) GaN系半導体装置
JP2004247709A (ja) 半導体装置及びその製造方法
JP2022176439A (ja) 電界効果トランジスタ及びその製造方法
JP2008124353A (ja) 半導体装置の製造方法
US20090160054A1 (en) Nitride semiconductor device and method of manufacturing the same
JP5431756B2 (ja) Iii族窒化物半導体からなる半導体装置
JP2017098448A (ja) 窒化物半導体装置の製造方法
JP2008117874A (ja) Iii−v族化合物半導体系電子デバイス
JP2006261474A (ja) 窒化物系半導体デバイス
JP4268099B2 (ja) 窒化物系化合物半導体装置及びその製造方法
JP2010045308A (ja) 半導体装置およびその製造方法、並びにmos型電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240418