JP2016115931A - 窒化物半導体装置および窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置および窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2016115931A
JP2016115931A JP2015234984A JP2015234984A JP2016115931A JP 2016115931 A JP2016115931 A JP 2016115931A JP 2015234984 A JP2015234984 A JP 2015234984A JP 2015234984 A JP2015234984 A JP 2015234984A JP 2016115931 A JP2016115931 A JP 2016115931A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
drain
source
regrowth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015234984A
Other languages
English (en)
Other versions
JP6631950B2 (ja
Inventor
鈴木　朝実良
Asamira Suzuki
朝実良 鈴木
成伯 崔
Seihaku Sai
成伯 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2016115931A publication Critical patent/JP2016115931A/ja
Application granted granted Critical
Publication of JP6631950B2 publication Critical patent/JP6631950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オン抵抗が小さい窒化物半導体装置を提供する。【解決手段】本開示の窒化物半導体装置は、基板２０１と、第１の窒化物半導体層２０３と、第１の窒化物半導体層を構成する窒化物半導体よりも大きいバンドギャップを有する窒化物半導体で構成された第２の窒化物半導体層２０４と、ソース側掘り込み領域２１０ａと、ソース側掘り込み領域に位置しており、Ｇｅを含むソース側窒化物半導体再成長層２０５ａと、ソース電極２０５ｂと、ドレイン側掘り込み領域２１０ｂと、ドレイン側掘り込み領域に位置しており、Ｇｅを含むドレイン側窒化物半導体再成長層２０６ａと、ドレイン電極２０６ｂと、ソース側掘り込み領域とドレイン側掘り込み領域との間の第２の窒化物半導体層上に位置するゲート電極２０９と、ソース側窒化物半導体再成長層から拡散したＧｅを含む第１拡散層２１０ａｄと、ドレイン側窒化物半導体再成長層から拡散したＧｅを含む第２拡散層２１０ｂｄとを備える。【選択図】図３

Description

本願は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
窒化物半導体は、現在広く用いられている半導体デバイスを構成しているシリコン半導体に比べて、高い絶縁破壊電圧、高いキャリア移動度等を備える。このため、窒化物半導体を用い、コンバータなどのスイッチング素子を実現することが検討されている。例えば、特許文献１、２は、スイッチング素子の一例として、窒化物半導体を用いたヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Ｈｅｔｒｏ−Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を開示している。
特開２００４−２７３４８６号公報 特開２００９−０７６８４５号公報
コンバータなどに用いるスイッチング素子では、導通損失を小さくし、電力効率の高いコンバータを実現するために、オン抵抗を低減することが求められていた。
本願の限定的ではないある例示的な一実施形態は、オン抵抗が小さい窒化物半導体装置を提供する。
本開示の一態様に係る窒化物半導体装置は、基板と、前記基板に支持された第１の窒化物半導体層と、前記第１の窒化物半導体層上に配置され、かつ、前記第１の窒化物半導体層を構成する第１の窒化物半導体よりも大きいバンドギャップを有する第２の窒化物半導体で構成された第２の窒化物半導体層と、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第１の所定の深さまで掘り込まれたソース側掘り込み領域に位置しており、Ｇｅを含む第３の窒化物半導体で構成されたソース側窒化物半導体再成長層と、前記ソース側窒化物半導体再成長層と電気的に接続されたソース電極と、前記ソース側掘り込み領域から離間して位置し、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第２の所定の深さまで掘り込まれたドレイン側掘り込み領域に位置しており、Ｇｅを含む第４の窒化物半導体で構成されたドレイン側窒化物半導体再成長層と、前記ドレイン側窒化物半導体再成長層と電気的に接続されたドレイン電極と、前記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間の前記第２の窒化物半導体層上に位置するゲート電極と、前記第１の窒化物半導体層内に配置され、前記ソース側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第１拡散層と、前記第１の窒化物半導体層内に配置され、前記ドレイン側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第２拡散層と、を備える。
本願の限定的ではないある例示的な一実施形態によれば、低オン抵抗を有する窒化物半導体装置を実現することが可能である。
図１は、ＨＦＥＴにおけるオン抵抗の構成成分を示す図である。 図２は、ＨＦＥＴの各種構造におけるオン抵抗の構成成分比率を示す図である。 図３は、第１の実施形態に係る窒化物半導体装置の構成を示す模式的な断面図である。 図４は、窒化物半導体層における不純物材料の供給量に対するキャリア濃度を示す図である。 図５は、窒化物半導体層からの不純物の拡散を示す図である。 図６Ａは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｂは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｃは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｄは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｅは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｆは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図６Ｇは、第１の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図７は、窒化物半導体再成長層における不純物材料の供給量に対する比抵抗を示す図である。 図８は、第１の実施形態に係る窒化物半導体装置において、ＮｉＯをゲート層に用いた場合のゲート構造を示す断面図である。 図９は、第１の実施形態に係る窒化物半導体装置において、ＮｉＯをゲート層に用いた場合の窒化物半導体装置の構造を示す断面図である。 図１０は、第１の実施形態に係る窒化物半導体装置のゲート・ソース間電圧Ｖｇｓとドレイン・ソース間電流Ｉｄｓとの関係の一例を示す図である。 図１１は、第１の実施形態に係る窒化物半導体装置のソース・ドレイン間電圧Ｖｄｓとドレイン・ソース間電流Ｉｄｓとの関係の一例を示す図である。 図１２は、第１の実施形態に係る窒化物半導体装置のソース・ドレイン間距離Ｌｓｄとオン抵抗Ｒｏｎとの関係の一例を示す図である。 図１３は、第１の実施形態に係る窒化物半導体装置のソース・ドレイン間距離Ｌｓｄとオン抵抗Ｒｏｎとの関係を先行技術文献に開示された値と比較して示す図である。 図１４は、第２の実施形態に係る窒化物半導体装置の構成を示す模式的な断面図である。 図１５Ａは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｂは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｃは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｄは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｅは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｆは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｇは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。 図１５Ｈは、第２の実施形態に係る窒化物半導体装置の製造方法の工程断面図である。
（本発明者らの知見）
本願発明者は、窒化物半導体ＨＦＥＴにおける抵抗を詳細に検討した。本願明細書において、窒化物半導体は、ＧａＮおよびＧａＮにおけるガリウム（Ｇａ）の一部または全部をアルミニウム（Ａｌ）およびインジウム（Ｉｎ）の少なくとも一方で置換した化合物半導体を含む。このような化合物半導体は、組成式ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦
１、ｘ＋ｙ＋ｚ＝１）で表される。以下窒化物半導体をＧａＮ系と記す。
図１は、特許文献２に開示された従来のＧａＮ系ＨＦＥＴの構造を模式的に示している。このＨＦＥＴは、ヘテロ接合によって形成される２次元電子ガス（２ＤＥＧ）をキャリアとしている。また、ノーマリオフを実現するために、ｐ型半導体層をゲート電極の下方に設けられている。
図１に示すように、このＨＦＥＴにおける抵抗成分は大きく分けて３つの部分によって構成されている。具体的には、ソース電極ならびにドレイン電極が２ＤＥＧと接するまでのコンタクト抵抗Ｒc、ゲート電極直下のチャネル抵抗Ｒch、２ＤＥＧ部分のうちゲート電極直下部分を除いたアクセス抵抗Ｒs、Ｒdである。これら３つの抵抗の合成がＨＦＥＴのオン抵抗となる。
図１に示すＨＦＥＴにおいては、ノーマリオフ特性を実現するためにＡｌＧａＮ層を薄くするか、ＡｌＧａＮ層のＡｌ組成を小さくする必要がある。この場合、２ＤＥＧとソース電極／ドレイン電極との間のコンタクト抵抗Ｒcは低減できる。しかし、２ＤＥＧの電
子濃度が低下してしまい、ソース・ゲート間およびドレイン・ゲート間のアクセス抵抗Ｒs、Ｒdが増大してしまう。このため、ソース電極とドレイン電極との間の抵抗が高くなる。
したがって、ＧａＮ系ＨＦＥＴにおいてノーマリオフ特性とオン抵抗の低減とは、トレードオフの関係があり、両立させることが困難である。特許文献１および特許文献２に開示されたＨＦＥＴには、このような課題が存在する。
国際公開ＷＯ２００７／００７５４８号、特開２００７−０７３８７３号公報、特開２００８−２８８４７４号公報および国際公開ＷＯ２００９／００１８８８号は、バックバリア層を有するＦＥＴを開示している。しかし、この構造によっても、２ＤＥＧの濃度は低下する。また、バックバリア層により、アクセス抵抗Ｒs、Ｒdが増大する。
本願発明者は、このような従来技術の課題に鑑み、ノーマリオフ特性が可能であり、かつ、オン抵抗が小さいＧａＮ系ＨＦＥＴの構造を詳細に検討した。その結果、以下の３つの対策をとることが好ましいことが分かった。
（１）高い正孔濃度を有するｐ型半導体材料からなるゲート層によるノーマリオフ特性の実現。
（２）ゲート長を短くすることによるチャネル抵抗の低減。
（３）ソース・ドレイン電極間を短くし、アクセス抵抗を低減。
図２は、（１）〜（３）の対策をとった場合における、ＨＦＥＴのオン抵抗を模式的に示している。図２に示すように、（１）〜（３）の対策をとった場合におけるＨＦＥＴのオン抵抗は、コンタクト抵抗成分によって主として構成されることが分かった。
本願発明者はこのような知見に基づき、図２に模式的に示すように、コンタクト抵抗を低減することにより、低いオン抵抗を有し、ノーマリオフ特性を有するＨＦＥＴを実現し得る新規な半導体装置を想到した。
本開示の窒化物半導体装置および窒化物半導体装置の製造方法の概要は以下のとおりである。
［項目１］
基板と、前記基板に支持された第１の窒化物半導体層と、前記第１の窒化物半導体層上に配置され、かつ、前記第１の窒化物半導体層を構成する第１の窒化物半導体よりも大きいバンドギャップを有する第２の窒化物半導体で構成された第２の窒化物半導体層と、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第１の所定の深さまで掘り込まれたソース側掘り込み領域に位置しており、Ｇｅを含む第３の窒化物半導体で構成されたソース側窒化物半導体再成長層と、前記ソース側窒化物半導体再成長層と電気的に接続されたソース電極と、前記ソース側掘り込み領域から離間して位置し、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第２の所定の深さまで掘り込まれたドレイン側掘り込み領域に位置しており、Ｇｅを含む第４の窒化物半導体で構成されたドレイン側窒化物半導体再成長層と、前記ドレイン側窒化物半導体再成長層と電気的に接続されたドレイン電極と、前記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間の前記第２の窒化物半導体層上に位置するゲート電極と、前記第１の窒化物半導体層内に配置され、前記ソース側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第１拡散層と、前記第１の窒化物半導体層内に配置され、前記ドレイン側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第２拡散層と、を備えた窒化物半導体装置。
この構成によれば、ソース側およびドレイン側において、掘り込み領域に形成された窒化物半導体再成長層は、掘り込み領域の側面に露出している、第２の窒化物半導体層の第１の窒化物半導体層との界面近傍と接触する。このため、窒化物半導体再成長層から不純物が第１の窒化物半導体層へ拡散することができ、２ＤＥＧとの低抵抗のコンタクトが実現する。したがって、低オン抵抗の窒化物半導体装置が実現し得る。また、窒化物半導体再成長層がエピタキシャル成長層であるため、窒化物半導体再成長層から格子整合した第１の窒化物半導体層へ不純物が拡散しやすい。よって、コンタクト抵抗を効果的に低減することができる。
［項目２］
前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の持つファセット面と前記基板の法線とのなす角度が２５度以上３５度以下である、項目１に記載の窒化物半導体装置。
［項目３］
前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の前記Ｇｅのキャリア濃度は１×１０18ｃｍ-3以上５×１０20ｃｍ-3以下である、項目１または２に記載の窒化物半導体装置。
［項目４］
前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の前記Ｇｅの不純物濃度は１×１０19ｃｍ-3以上１×１０22ｃｍ-3以下である、項目１から３のいずれかに記載の窒化物半導体装置。
［項目５］
記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間に位置する前記第２の窒化物半導体層の一部を少なくとも覆い、前記第２の窒化物半導体層を露出する開口を有する絶縁体保護層を更に備え、前記絶縁体保護層は窒化物保護層と前記窒化物保護層上に位置する酸化物保護層とを有し、前記酸化物保護層は、５０ｎｍ以上７００ｎｍ以下の厚さを有する、項目１から４のいずれかに記載の窒化物半導体装置。
［項目６］
前記ソース側窒化物半導体再成長層を構成する前記第３の窒化物半導体および前記ドレイン側窒化物半導体再成長層を構成する前記第４の窒化物半導体は、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦０．３、０≦ｚ≦１）で示される組成を有する、項目１から５のいずれかに記載の窒化物半導体装置。
［項目７］
前記第１の窒化物半導体層を構成する前記第１の窒化物半導体は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）で示される組成を有し、前記第２の窒化物半導体層を構成する前記第２の窒化物半導体は、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１）で示される組成を有する、項目１から６のいずれかに記載の窒化物半導体装置。
［項目８］
前記第２の窒化物半導体層は、０．５ｎｍ以上４ｎｍ以下の厚さを有するＡｌＮ層と、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ＜１、０≦ｚ≦１）で示される組成の第５の窒化物半導体で構成された半導体層とを有し、前記ＡｌＮ層は前記基板と前記半導体層との間に位置する、項目１から７のいずれかに記載の窒化物半導体装置。
［項目９］
少なくとも前記第２の窒化物半導体層と前記ゲート電極との間に位置し、ｐ型金属酸化物半導体で構成されたゲート層を更に備える、項目１から８のいずれかに記載の窒化物半導体装置。
この構成によれば、ノーマリオフ特性を有する窒化物半導体装置が実現し得る。
［項目１０］
前記ゲート層は、前記ゲート電極の側面の少なくとも一部を覆う、項目９に記載の窒化物半導体装置。
［項目１１］
前記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間に位置する前記第２の窒化物半導体層の一部を少なくとも覆い、前記第２の窒化物半導体層を露出する開口を有する絶縁体保護層を更に備え、前記ゲート電極の少なくとも一部は前記開口内に位置している、項目９に記載の窒化物半導体装置。
［項目１２］
前記絶縁体保護層は前記ソース電極、前記ドレイン電極、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層と接していない、項目１１に記載の窒化物半導体装置。
この構成によれば、ゲート電極とセルフアラインでソース側掘り込み領域およびドレイン側掘り込み領域を形成できるため、ソース・ドレイン間隔を精度よく短くすることができる。
［項目１３］
前記第２の窒化物半導体層を構成する前記第２の窒化物半導体は、前記第１の窒化物半導体層を構成する前記第１の窒化物半導体よりも高いＡｌ組成を有する、項目１から１２のいずれかに記載の窒化物半導体装置。
この構成によれば、２ＤＥＧを用いたＨＦＥＴを実現することができる。
［項目１４］
前記ソース電極と前記ドレイン電極との距離が５μｍ以下である、項目１から１３のいずれかに記載の窒化物半導体装置。
［項目１５］
前記ｐ型金属酸化物半導体が、酸化ニッケルである、項目９から１４のいずれかに記載の窒化物半導体装置。
［項目１６］
前記ｐ型金属酸化物半導体の正孔濃度が、５×１０15ｃｍ-3以上１×１０19ｃｍ-3以下である、項目９から１５のいずれかに記載の窒化物半導体装置。
［項目１７］
前記ｐ型金属酸化物半導体は、リチウム、ナトリウム、カリウム、ルビジウム、セシウムからなる群から選ばれる少なくとも１つを１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下の濃度で含む、項目１５に記載の窒化物半導体装置。
［項目１８］
前記ｐ型金属酸化物半導体は、（１１１）方向に配向している結晶性を有する、項目９から１７のいずれかに記載の窒化物半導体装置。
［項目１９］
前記ゲート層は前記絶縁体保護層の前記開口の底面および側面に位置している、項目１１または１２に記載の窒化物半導体装置。
［項目２０］
前記ゲート層の一部は、前記絶縁体保護層の上部に位置している、項目１１または１２に記載の窒化物半導体装置。
［項目２１］
前記第１の所定の深さおよび前記第２の所定の深さは、前記第２の窒化物半導体層表面から２０ｎｍ以上２００ｎｍ以下である、項目１から２０のいずれかに記載の窒化物半導体装置。
［項目２２］
前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層は、３０ｎｍ以上５００ｎｍ以下の厚さを有する、項目１から２１のいずれかに記載の窒化物半導体装置。
［項目２３］
基板上に、支持された第１の窒化物半導体層および第１の窒化物半導体層上に位置する第２の窒化物半導体層を備えた半導体構造を用意し、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が所定の深さまで掘り込まれたソース側掘り込み領域およびドレイン側掘り込み領域を形成し、ソース側掘り込み領域およびドレイン側掘り込み領域にｎ型不純物を含む窒化物半導体材料で構成されたソース側窒化物半導体再成長層およびドレイン側窒化物半導体再成長層をそれぞれ形成し、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層上にソース電極およびドレイン電極を形成し、前記ソース電極、前記ドレイン電極、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層および前記第２の第２の窒化物半導体層の上に絶縁体保護層を形成し、絶縁体保護層に前記第２の窒化物半導体層の一部を露出する開口を形成し、少なくとも前記開口内にゲート層を形成し、前記ゲート層上にゲート電極を形成する、窒化物半導体装置の製造方法。
［項目２４］
基板上に、支持された第１の窒化物半導体層および第１の窒化物半導体層上に位置する第２の窒化物半導体層を備えた半導体構造を用意し、前記第２の窒化物半導体層上に絶縁体保護層を形成し、前記絶縁体保護層に、ゲート形成領域となる前記第２の窒化物半導体層の一部を露出する開口を有する第１マスク層を形成し、前記開口内にゲート層を形成し、前記ゲート層上にゲート電極を形成し、前記ゲート電極上に第２マスク層を形成し、前記第２マスク層をマスクとして、前記絶縁体保護層をエッチングし、かつ、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が所定の深さまで掘り込まれたソース側掘り込み領域およびドレイン側掘り込み領域を形成し、ソース側掘り込み領域およびドレイン側掘り込み領域にｎ型不純物を含む窒化物半導体材料で構成されたソース側窒化物半導体再成長層およびドレイン側窒化物半導体再成長層をそれぞれ形成し、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層上にソース電極およびドレイン電極を形成する、窒化物半導体装置の製造方法。
［項目２５］
前記ゲート層を原子層堆積法によって形成する、項目２３または２４に記載の窒化物半導体装置の製造方法。
（第１の実施形態）
以下、第１の実施形態の窒化物半導体装置およびその製造方法を説明する。図３は、本実施形態の窒化物半導体装置２００の断面図である。窒化物半導体装置２００は、基板２０１と、窒化物バッファ層２０２と、第１の窒化物半導体層２０３と、第２の窒化物半導体層２０４と、ソース側窒化物半導体再成長層２０５ａ、ドレイン側窒化物半導体再成長層２０６ａと、ソース電極２０５ｂと、ドレイン電極２０６ｂと、絶縁体保護層２０７と、ゲート層２１１と、ゲート電極２０９とを備える。ソース側窒化物半導体再成長層２０５ａおよびソース電極２０５ｂは複合ソース電極２０５を構成している。ドレイン側窒化物半導体再成長層２０６ａおよびドレイン電極２０６ｂは複合ドレイン電極２０６を構成している。窒化物半導体装置２００の一例は、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）である。以下、窒化物半導体装置２００の各構成要素を説明する。
＜基板２０１＞
基板２０１の材料の例は、シリコン、サファイア、ＳｉＣである。基板２０１の材料がシリコン、サファイアまたはＳｉＣである場合、後述する窒化物バッファ層２０２、第１の窒化物半導体層２０３、第２の窒化物半導体層２０４、ソース側窒化物半導体再成長層２０５ａ、ドレイン側窒化物半導体再成長層２０６ａは有機金属気相成長法（ＭＯＣＶＤ：ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて形成することができる。基板２０１は、第１の面と、その第１の面と対向する第２の面とを有する。基板２０１の第１の面は、後述する窒化物バッファ層２０２と接する面である。
＜窒化物バッファ層２０２＞
窒化物バッファ層２０２は、基板２０１の上に形成されている。基板２０１の第１の面の上に、窒化物バッファ層２０２をエピタキシャル成長させることにより、基板２０１の第１の面と接する窒化物バッファ層２０２の面の結晶方位と、基板２０１の第１の面の結晶方位とが揃う。例えば、基板２０１の材料がシリコンであり、かつ、第１の面が（１１１）面の場合、窒化物バッファ層２０２における基板２０１と接する面は、（０００１）面となる。また、基板２０１の材料がサファイアであり、かつ、第１の面が（０００１）面の場合、窒化物バッファ層２０２における基板２０１と接する面は、（０００１）面となる。
窒化物バッファ層２０２の材料の例は、ＡｌＮ、ＡｌＧａＮである。窒化物バッファ層２０２は、ＡｌＮまたはＡｌＧａＮの単層構造を有しても良いし、ＡｌＮおよびＡｌＧａＮの多層構造を有していてもよい。
基板２０１にシリコンを用いた場合、窒化物バッファ層２０２は、基板２０１に支持される第１の窒化物半導体層２０３および第２の窒化物半導体層２０４に内在する応力（反り）を緩和することができる。窒化物バッファ層２０２は、ＡｌxＧａ1-xＮ（０＜ｘ＜１）で示される組成の窒化物半導体層を複数含む多層構造を有することによって、第１の窒化物半導体層２０３および第２の窒化物半導体層２０４の応力をより緩和することができる。この場合、多層構造は、組成比ｘが異なる窒化物半導体層を含む。
＜第１の窒化物半導体層２０３＞
第１の窒化物半導体層２０３は、窒化物バッファ層２０２の上に形成され、基板２０１に支持される。基板２０１の第１の面の上にエピタキシャル成長した窒化物バッファ層２０２の上に、第１の窒化物半導体層２０３をエピタキシャル成長させることにより、窒化物バッファ層２０２と接する第１の窒化物半導体層２０３の面の結晶方位は、基板２０１の第１の面の結晶方位と揃う。
例えば、基板２０１の材料がシリコンであり、かつ、第１の面が（１１１）面の場合、第１の窒化物半導体層２０３における窒化物バッファ層２０２と接する面は、（０００１）面となる。また、基板２０１の材料がサファイアであり、かつ、第１の面が（０００１）面の場合、第１の窒化物半導体層２０３における窒化物バッファ層２０２と接する面は、（０００１）面となる。
第１の窒化物半導体層２０３の材料の例は、アンドープのＧａＮである。本願明細書において、「アンドープ」とは、不純物を意図的に導入していないことを意味する。第１の窒化物半導体層２０３は、０．１５μｍ以上５μｍ以下の厚さを有していてもよい。
＜第２の窒化物半導体層２０４＞
第２の窒化物半導体層２０４は、第１の窒化物半導体層２０３の上に形成されている。基板２０１の第１の面の上に、窒化物バッファ層２０２および第１の窒化物半導体層２０３をこの順にエピタキシャル成長させる。エピタキシャル成長させた第１の窒化物半導体層２０３の上に、第２の窒化物半導体層２０４をエピタキシャル成長させることにより、第１の窒化物半導体層２０３と接する第２の窒化物半導体層２０４の面の結晶方位は、基板２０１の第１の面の結晶方位と揃う。
例えば、基板２０１の材料がシリコンであり、かつ、第１の面が（１１１）面の場合、第２の窒化物半導体層２０４における第１の窒化物半導体層２０３と接する面は、（０００１）面となる。また、基板２０１の材料がサファイアであり、かつ、第１の面が（０００１）面の場合、第２の窒化物半導体層２０４における第１の窒化物半導体層２０３と接する面は、（０００１）面となる。
第２の窒化物半導体層２０４を構成する窒化物半導体は、第１の窒化物半導体層２０３を構成する窒化物半導体よりも大きいバンドギャップおよびよりも小さい格子定数を有する。第２の窒化物半導体層２０４の材料の例は、ＡｌxＩｎyＧａ1-x-yＮ（ここで、０≦
ｘ＜１、０≦ｙ＜１）である。第２の窒化物半導体層２０４は、１０ｎｍ以上５０ｎｍ以下の厚さを有していてもよい。
第２の窒化物半導体層２０４は、０．５ｎｍ以上４ｎｍ以下の厚さを有するＡｌＮ層と、ＡｌｙＧａ1-y-zＩｎzＮ（０≦ｙ＜１、０≦ｚ≦１）で示される組成の窒化物半導体で構成された半導体層とを含んでいてもよい。この場合、ＡｌＮ層は基板２０１と半導体層との間に位置する。つまり、ＡｌＮ層が基板２０１側に位置する。
以下において詳述するように、第２の窒化物半導体層２０４の上面は、絶縁体保護層２０７に接している領域とゲート層２１１に接している領域とを含む。また、第２の窒化物半導体層２０４の一部を貫通し、第１の窒化物半導体層２０３が所定の深さまで掘り込まれたソース側掘り込み領域２１０ａおよびドレイン側掘り込み領域２１０ｂが設けられている。以下、ソース側掘り込み領域２１０ａおよびドレイン側掘り込み領域２１０ｂの両方を指す場合には、単に掘り込み領域２１０と呼ぶ。
第２の窒化物半導体層２０４の横方向領域は同じ厚さを有していてもよい。本明細書において、「同じ厚さ」における「同じ」とは、厚さが一致する場合、および、第２の窒化物半導体層２０４を形成する装置が制御可能な最小厚さ以下の範囲で厚さが異なる場合を含む。例えば、制御可能な最小厚さとは、数ｎｍである。
第２の窒化物半導体層２０４の横方向領域は同じ組成を有する材料で構成されていてもよい。本明細書において、「同じ組成」の「同じ」とは、組成が一致する場合、および、第２の窒化物半導体層２０４を形成する装置が制御可能な組成範囲より小さい範囲内で組成が異なる場合を含む。
第２の窒化物半導体層２０４の横方向領域が同じ厚さおよび同じ組成を有することにより、２次元電子ガス（２ＤＥＧ）濃度を低下させることなくＨＦＥＴを実現できる。
＜複合ソース電極２０５および複合ドレイン電極２０６＞
上述したように、複合ソース電極２０５は、ソース側窒化物半導体再成長層２０５ａおよびソース電極２０５ｂを含む。複合ソース電極２０５は、第２の窒化物半導体層２０４の一部を貫通し、第１の窒化物半導体層２０３が所定の深さまで掘り込まれたソース側掘り込み領域２１０ａに位置している。ソース側窒化物半導体再成長層２０５ａはエピタキシャル成長層である。
より具体的には、ソース側掘り込み領域２１０ａは、底面２１０ａｃと側面２１０ａｓとを含む。底面２１０ａｃには第１の窒化物半導体層２０３が露出している。また、側面２１０ａｓには、第１の窒化物半導体層２０３および第２の窒化物半導体層２０４が露出している。ソース側窒化物半導体再成長層２０５ａは、ソース側掘り込み領域２１０ａ内において、底面２１０ａｃおよび側面２１０ａｓに接するように形成されている。このため、ソース側窒化物半導体再成長層２０５ａは、底面２１０ａｃおよび側面２１０ａｓにおいて、第１の窒化物半導体層２０３と接している。ソース側窒化物半導体再成長層２０５ａは、更に側面２１０ａｓにおいて、第２の窒化物半導体層２０４と接していてもよい。
ソース電極２０５ｂは、ソース側窒化物半導体再成長層２０５ａ上に位置しており、ソース側窒化物半導体再成長層２０５ａとオーミック接触によって電気的に接続されている。
同様に、複合ドレイン電極２０６は、ドレイン側窒化物半導体再成長層２０６ａおよびドレイン電極２０６ｂを含む。複合ドレイン電極２０６は、第２の窒化物半導体層２０４の一部を貫通し、第１の窒化物半導体層２０３が所定の深さまで掘り込まれたドレイン側掘り込み領域２１０ｂに位置している。ドレイン側窒化物半導体再成長層２０６ａはエピタキシャル成長層である。
より具体的には、ドレイン側掘り込み領域２１０ｂは、底面２１０ｂｃと側面２１０ｂｓとを含む。底面２１０ｂｃには第１の窒化物半導体層２０３が露出している。また、側面２１０ｂｓには、第１の窒化物半導体層２０３および第２の窒化物半導体層２０４が露出している。ドレイン側窒化物半導体再成長層２０６ａは、ドレイン側掘り込み領域２１０ｂ内において、底面２１０ｂｃおよび側面２１０ｂｓに接するように形成されている。このため、ドレイン側窒化物半導体再成長層２０６ａは、底面２１０ｂｃおよび側面２１０ｂｓにおいて、第１の窒化物半導体層２０３と接している。ドレイン側窒化物半導体再成長層２０６ａは、更に側面２１０ｂｓにおいて、第２の窒化物半導体層２０４と接していてもよい。
ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａはそれぞれ、高濃度にｎ型不純物を含む窒化物半導体材料で構成されている。このため
、ソース側掘り込み領域２１０ａの側面２１０ａｓから第１の窒化物半導体層２０３へソース側窒化物半導体再成長層２０５ａのｎ型不純物が拡散し、第１拡散層２１０ａｄが形成されている。同様にドレイン側掘り込み領域２１０ｂの側面２１０ｂｓから第１の窒化物半導体層２０３へドレイン側窒化物半導体再成長層２０６ａのｎ型不純物が拡散し、第２拡散層２１０ｂｄが形成されている。したがって、第１の窒化物半導体層２０３内であって、第２の窒化物半導体層２０４の直下に形成される２ＤＥＧ２０３ｅと第１拡散層２１０ａｄ、第２拡散層２１０ｂｄとが接触し、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは２ＤＥＧ２０３ｅと良好なコンタクトをとることができる。特に、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａが結晶性の高いエピタキシャル層であるため、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａのｎ型不純物が第１の窒化物半導体層２０３へ拡散しやすい。
ゲート構造を微細化し、ソース・ドレイン間距離を小さくする点については後で述べるが、前述したように、ゲート構造を微細化し、ソース・ドレイン間距離を小さくする場合、オン抵抗の成分はコンタクト抵抗が大半を占めるようになる。コンタクト抵抗の低減に有効なのは第２の窒化物半導体層２０４におけるバンドギャップを小さくすること、具体的にはＡｌ組成を少なくすることが有効である。また、第２の窒化物半導体層２０４の厚さを小さくすることも有効である。ただし、どちらの方法も２次元電子ガス（２ＤＥＧ）濃度を低下させてしまうため、アクセス抵抗が増加してしまい、結果としてオン抵抗の低減には結びつかない。そこで、電極形成位置において素子を掘り込み、掘り込み構造の側面からコンタクトを取る方法が考えられる。
本願発明者の検討の結果、掘り込み構造を形成後、ｎ型半導体層とのコンタクト抵抗が低い材料、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、およびハフニウム（Ｈｆ）のそれぞれの材料の膜を積層して形成されている積層構造をこの掘り込構造内に作製しても十分に低いコンタクト抵抗は得られないことが分かった。そこで本願発明者らは不純物材料の拡散によって２ＤＥＧへのコンタクトを取る方法を検討した。特に、不純物の拡散がスムーズに行われるよう、掘り込み領域と同類の材料を用い、高濃度に添加が可能となる不純物材料であって、拡散係数の高い材料を選択して拡散を促す手法をとった。この観点から、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａに含まれる高濃度のｎ型不純物はゲルマニウム（Ｇｅ）である。不純物材料の拡散によって２ＤＥＧへのコンタクトを取ることを目的としているので、掘り込みの深さは掘り込み領域２１０の側面２１０ａｓ、２１０ｂｓにおいて２ＤＥＧが現われる程度必要となる。
また、詳細は後述するが、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａはその材料の特性上、＜１１−０１＞または＜１１２−２＞方向近傍のファセット面を有しながら成長していく傾向がある。このファセット面は理想的には半導体装置の法線とのなす角度が２８度となるため、単純に再成長を実施しても所望の膜厚でソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層を２ＤＥＧへ接触させるのは難しい。一方で、掘り込み領域２１０においては、第１の窒化物半導体層２０３の側面は半導体装置の法線とのなす角度が０度以上２０度以下である。さらに、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは所定の値よりも厚くなるとクラックが入ってしまい、コンタクトが取れなくなってしまう。
以上のことから、本願発明者は、２ＤＥＧへの良好なコンタクトが実現する適切な掘り込み領域の深さと、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さとを見出した。
具体的には、第２の窒化物半導体層２０４ならびに第１の窒化物半導体層２０３への堀り込み領域２１０は、第２の窒化物半導体層２０４表面から２０ｎｍ以上２００ｎｍ以下の深さを有していてもよい。また、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さは３０ｎｍ以上５００ｎｍ以下であってもよい。さらに、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの持つファセット面と半導体装置の法線とのなす角度は３０度程度（例えば３０度±５度）であってもよい。ソース側窒化物半導体再成長層２０５ａならびにドレイン側窒化物半導体再成長層２０６ａの持つファセット面は＜１１−０１＞または＜１１２−２＞方向近傍のファセット面であるから、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの＜１１−０１＞または＜１１２−２＞方向近傍のファセット面と、基板２０１の主面の法線がなす角度が、３０度程度であってもよい。ここで「半導体装置の法線」とは、基板２０１の法線と同義であり、より具体的には、基板２０１の第１の面と垂直な方向に概ね一致する。
また、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａへはソース電極２０５ｂとドレイン電極２０６ｂとでコンタクトをとる。このため、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａを構成する窒化物半導体のバンドギャップは第２の窒化物半導体層２０４を構成している窒化物半導体のバンドギャップよりも小さくてもよい。さらに、第１の窒化物半導体層２０３を構成している窒化物半導体よりも小さいバンドギャップを有していてもよい。具体的には、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦０．３、０≦ｚ≦１）で構成されていてもよい。
掘り込み領域２１０において、第１の窒化物半導体層２０３の側面、つまり掘り込み領域２１０の側面２１０ａｓ、２１０ｂｓを構成する面と、基板２０１の主面の法線がなす角度は０度以上２０度以下である。
掘り込み領域２１０においては第２の窒化物半導体層２０４はゲート層２１１側に後退しており、基板２０１の第１の面と平行な方向の長さをゲート層２１１直下の掘り込み領域２１０を除いた部分（掘り込みされていない部分）で比較すると、第１の窒化物半導体層２０３のほうが第２の窒化物半導体層２０４より長くなっている。つまり、第１の窒化物半導体層２０３およびが第２の窒化物半導体層２０４の、ソース側掘り込み領域２１０ａおよびドレイン側掘り込み領域２１０ｂに挟まれた部分は、順テーパー形状を有する。
前述したように、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは高濃度にｎ型不純物を含んでいてもよい。しかし、図４に示すように、不純物がシリコン（Ｓｉ）である場合、窒化物半導体層の成長中に供給する不純物量を多くしても、形成される窒化物半導体層におけるキャリア濃度は高くならない。つまり限界がある。これに対し、ゲルマニウム（Ｇｅ）を不純物として用いた場合、シリコンよりも高いキャリア濃度を実現することが可能である。
図５は、窒化物半導体層におけるＧｅの拡散を示す。図５の縦軸はＧｅ濃度（ｃｍ-3）、横軸は深さ（μｍ）を表している。図５に示すように、たとえば、窒化物半導体層に１×１０21ｃｍ-3の濃度でＧｅが添加されている場合、１００ｎｍ程度の拡散が生じ得る。
以上のことから、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａにおけるｎ型不純物濃度は、１×１０19ｃｍ-3以上１×１０22ｃｍ-3以下であってもよい。また、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａにおけるｎ型不純物のキャリア濃度は１×１０18ｃｍ-3以上５×１０20ｃｍ-3以下であってもよい。
ソース電極２０５ｂおよびドレイン電極２０６ｂは、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、およびハフニウム（Ｈｆ）のそれぞれの材料の膜を積層して形成されている積層構造を有している。ソース電極２０５ｂおよびドレイン電極２０６ｂは、ｎ型窒化物半導体層と低いコンタクト抵抗、つまり、低抵抗のオーミック接合を形成する材料によって構成されていてもよい。例えば、ハフニウム（Ｈｆ）のに代わりに、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）などを用いてもよい。
ソース電極２０５ｂおよびドレイン電極２０６ｂは、２０ｎｍ以上５００ｎｍ以下の厚さを有していてもよく、４０ｎｍ以上２００ｎｍ以下の厚さを有していてもよい。
ソース電極２０５ｂとドレイン電極２０６ｂとの距離は５μｍ以下であってもよく、離間して形成されていてもよい。ここで５μｍ以下の距離には０μｍは含まれない。
＜絶縁体保護層２０７＞
絶縁体保護層２０７は、ソース電極２０５ｂの一部、ドレイン電極２０６ｂの一部、ソース側窒化物半導体再成長層２０５ａの一部、ドレイン側窒化物半導体再成長層２０６ａの一部およびソース側掘り込み領域２１０ａとドレイン側掘り込み領域２１０ｂとの間に位置する第２の窒化物半導体層２０４の一部を少なくとも覆う。絶縁体保護層２０７は、ソース側掘り込み領域２１０ａの側面２１０ａｓの一部およびドレイン側掘り込み領域２１０ｂの側面２１０ｂｓの一部を更に覆っていてもよい。また、底面２０８ａおよび側面２０８ｂを有し、底面２０８ａにおいて、第２の窒化物半導体層２０４を露出する開口（貫通孔）２０８を含む。つまり、絶縁体保護層２０７は、第２の窒化物半導体層２０４の上面の一部を被覆していない。絶縁体保護層２０７は、第２の窒化物半導体層２０４の表面において部分的に形成されていないため、一様な膜の形状を有していない。
開口２０８内には後述するゲート層２１１が設けられており、ゲート層２１１が第２の窒化物半導体層２０４の上面と直接接している。
絶縁体保護層２０７の材料の例としては、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、ＡｌＮ等である。絶縁体保護層２０７は、単層構造または多層構造を有している。絶縁体保護層２０７は、第２の窒化物半導体層２０４と、開口２０８の領域外で直接接していることにより、絶縁体保護層２０７と接する部分における第２の窒化物半導体層２０４の表面準位を減少させる。これにより、開口２０８の領域外であって、第１の窒化物半導体層２０３中の、第１の窒化物半導体層２０３と第２の窒化物半導体層２０４との界面の下方に形成される２ＤＥＧ２０３ｅのキャリア濃度を上昇させることができ、窒化物半導体装置２００のオン抵抗を低減することができる。
絶縁体保護層２０７は、後述するゲート電極２０９に正電圧を印加したときの誘電体層としても機能する。その結果、第２の窒化物半導体層２０４上の開口２０８領域外において、第１の窒化物半導体層２０３に形成される２ＤＥＧのキャリア濃度を上昇させることができ、窒化物半導体装置２００のオン抵抗を低減することができる。
絶縁体保護層２０７は１００ｎｍ以上５００ｎｍ以下の厚さを有していてもよい。絶縁体保護層２０７が多層構造を有する場合、絶縁体保護層２０７は例えば、ソース電極２０５ｂの一部、ドレイン電極２０６ｂの一部、ソース側窒化物半導体再成長層２０５ａの一部、ドレイン側窒化物半導体再成長層２０６ａの一部およびソース側掘り込み領域２１０ａとドレイン側掘り込み領域２１０ｂとの間に位置する第２の窒化物半導体層２０４の一部を少なくとも覆う窒化物保護層２０７ａと、この窒化物保護層２０７ａの上に形成された酸化物保護層２０７ｂとを含む。絶縁体保護層２０７が窒化物保護層２０７ａを含むことにより、第２の窒化物半導体層２０４との密着性が向上する。また、窒化物保護層２０７ａは２ＤＥＧ層の濃度上昇に寄与する。
酸化物保護層２０７ｂは後述するゲート層２１１とゲート電極２０９との密着性向上に寄与する。酸化物保護層２０７ｂの厚さは、１ｎｍよりも薄くなると、後述するゲート層２１１とゲート電極２０９との密着性が悪くなる。また、５０ｎｍよりも厚くなると窒化物保護層２０７ａとの密着性が悪くなる。したがって、酸化物保護層２０７ｂは、１ｎｍ以上５０ｎｍ以下の厚さを有していてもよい。
本実施形態の窒化物半導体装置において、ゲート層２１１と第２の窒化物半導体層２０４とが開口２０８内で直接接しているため、絶縁体保護層２０７は複合ソース電極２０５側の絶縁体保護層（ソース電極形成領域）２０７ｓと、複合ドレイン電極２０６側の絶縁体保護層（ドレイン電極形成領域）２０７ｄとにゲート層２１１により分けられている。
＜ゲート層２１１＞
ゲート層２１１は、少なくとも第２の窒化物半導体層２０４と後述するゲート電極２０９との間に位置する。具体的には、ゲート層２１１は、絶縁体保護層２０７の開口２０８内に位置し、開口２０８の底面２０８ａにおいて第２の窒化物半導体層２０４と接している。より具体的には、ゲート層２１１は、ソース電極側絶縁体保護層２０７ｓとドレイン電極側絶縁体保護層２０７ｄとの間に、それぞれを分けるように、第２の窒化物半導体層２０４に接して形成されている。ゲート層２１１は、ｐ型金属酸化物半導体で構成されている。
ゲート層２１１は、ソース電極側絶縁体保護層２０７ｓおよびドレイン電極側絶縁体保護層２０７ｄのそれぞれを介して第２の窒化物半導体層２０４に対向する領域２１１ａと、開口の底面２０８ａおよび側面２０８ｂに位置する領域２１１ｂを含む。容量低減の観点からは、ゲート層２１１は底面２０８ａおよび側面２０８ｂに接する領域２１１ｂのみで構成されていてもよい。しかし、ゲート層２１１が領域２１１ａを含むことにより、開口２０８の領域外において、第１の窒化物半導体層２０３と第２の窒化物半導体層２０４との界面に形成される２ＤＥＧ層のキャリア濃度を上昇させることができる。その結果、窒化物半導体装置２００は、ゲート層２１１が領域２１１ｂのみで構成される場合に比べて、オン抵抗を大幅に低減することができる。
ゲート層２１１の材料の例としては、ｐ型金属酸化物半導体である。例えば、酸化ニッケルを用いることができる。ゲート層２１１にｐ型金属酸化物半導体を用いることにより、第２の窒化物半導体層２０４の、開口２０８の下方に位置する部分において、２ＤＥＧ２０３ｅのポテンシャルを高くし、２ＤＥＧ２０３ｅの電子を枯渇（空乏化）させることができる。
窒化物半導体装置２００において、ノーマリオフ特性を得るためには、２ＤＥＧ２０３ｅのポテンシャルをフェルミレベルよりも高い位置に形成する必要がある。２ＤＥＧ２０３ｅのポテンシャルの高さは、ゲート層２１１の正孔濃度、２ＤＥＧ２０３ｅのキャリア濃度によって制御することができる。２ＤＥＧ２０３ｅのキャリア濃度は、第２の窒化物半導体層２０４のＡｌ組成および膜厚によって決まる。自発分極およびピエゾ分極より計算した２ＤＥＧ２０３ｅのキャリア濃度は、Ａｌ組成によって７×１０11ｃｍ-3から６×１０13ｃｍ-3まで制御可能である。２ＤＥＧ２０３ｅのポテンシャルを制御するにはゲート層２１１の正孔濃度が５×１０15ｃｍ-3以上あってもよい。また、一般的に、１×１０19ｃｍ-3より多い正孔濃度を有するｐ型金属酸化物半導体を形成することは難しい。したがって、ゲート層２１１を構成するｐ型金属酸化物半導体の正孔濃度は、５×１０15ｃｍ-3以上１×１０19ｃｍ-3以下であってもよい。さらに、ノーマリオフ特性を得るため２ＤＥＧ２０３ｅのポテンシャルをフェルミレベルよりも高い位置に形成するには、３×１０18ｃｍ-3以上１×１０19ｃｍ-3以下の正孔濃度であってもよい。
ｐ型金属酸化物半導体は、ｐ型不純物として、アルカリ金属、例えば、リチウム、ナトリウム、カリウム、ルビジウム、セシウムからなる群から選ばれるすくなくとも１つを含む。不純物濃度は、ノーマリオフ特性が得られる浅い不純物準位を形成できる、１×１０17ｃｍ-3以上であってもよい。また、正孔濃度制御ドーピング濃度が高い場合、ゲート電流が大きくなるため、１×１０21ｃｍ-3以下であってもよい。つまり、ｐ型金属酸化物半導体におけるｐ型不純物濃度は、１×１０17ｃｍ-３以上、１×１０21ｃｍ-3以下であってもよい。
ｐ型金属酸化物半導体の正孔濃度は、カチオン原子欠損、または酸素濃度制御によって調整してもよい。
ｐ型金属酸化物半導体層を用いたゲート層２１１の厚さが３０ｎｍよりも小さい場合、ノーマリオフ特性が良好に得られなくなる。また、２００ｎｍよりも大きくなるとスイッチング特性が悪化する。したがって、ゲート層２１１は、３０ｎｍ以上２００ｎｍ以下の厚さを有していてもよい。
＜ゲート電極２０９＞
ゲート電極２０９は、絶縁体保護層２０７の上面の一部およびゲート層２１１の上面全体を覆うように形成されている。ゲート電極２０９の材料の例としては、クロム（Ｃｒ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）である。ゲート電極２０９は、ゲート層２１１と良好なオーミック接触を形成している。ゲート電極２０９は単層構造または積層構造を有していてよい。ゲート電極２０９は、２０ｎｍ以上１０００ｎｍ以下の厚さを有していてもよく、４０ｎｍ以上５００ｎｍ以下の厚さを有していてもよい。
＜製造方法＞
以下、本実施形態に係る窒化物半導体装置２００の製造方法の一例を説明する。
図６Ａから図６Ｇは窒化物半導体装置２００の製造途中の工程断面を示す。まず、図６Ａに示すように、結晶成長装置を用いて、例えばシリコンよりなる基板２０１の上に、それぞれ窒化物半導体からなる、窒化物バッファ層２０２、第１の窒化物半導体層２０３、第２の窒化物半導体層２０４を順次成長させる。具体的には、例えば、シリコンよりなる基板２０１の第１の面をバッファードフッ酸により洗浄して、第１の面上の自然酸化膜を除去する。その後、基板２０１を結晶成長装置に導入する。結晶成長装置は、高品質な窒化物半導体が成長できる装置が望ましく、分子線エピタキシャル成長（ＭＢＥ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ：ｍｅｔａｌ−ｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙまたはＭＯＣＶＤ：ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法、またはハイドライド気相エピタキシャル成長（ＨＶＰＥ：ｈｙｄｒｉｄｅ
ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法等を用いることができる。ここでは、ＭＯＣＶＤ法を例に説明する。
結晶成長装置を用いて、窒化物バッファ層２０２を形成する。窒化物バッファ層２０２は、ＡｌxＧａ1-xＮ（但し、０≦ｘ≦１）で示す組成を有する窒化物半導体によって構成する。本実施形態では、窒化物バッファ層２０２に窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）を用いる。例えば、０．１６μｍの厚さのＡｌＮ層を形成した後、０．２μｍの厚さのＡｌ0.5Ｇａ0.5Ｎ層を形成する。
次に、窒化物バッファ層２０２の上に、第１の窒化物半導体層２０３として、例えば、５００ｎｍの厚さのアンドープＧａＮ層を形成する。さらに、第１の窒化物半導体層２０３の上に、第２の窒化物半導体層２０４として、例えば、１５ｎｍ程度の厚さのアンドープのＡｌ0.3Ｇａ0.7Ｎ層を形成する。以上の各窒化物半導体層を連続して成長した後に、基板２０１を結晶成長装置から取り出す。これにより、基板２０１上に支持された第１の窒化物半導体層２０３および第１の窒化物半導体層２０３上に位置する第２の窒化物半導体層２０４を備えた半導体構造が得られる。この半導体構造を用意してもよい。
次にＳｉＯ2膜を第２の窒化物半導体層２０４上に形成する。さらに、複合ソース電極
２０５ならびに複合ドレイン電極２０６の形成領域以外の領域を覆うレジスト層をパターニングによって形成する。ＳｉＯ2膜の形成装置としては、高品質な絶縁体膜が成長でき
る装置が望ましく、ＭＢＥ法、ＭＯＶＰＥまたはＭＯＣＶＤ法、またはプラズマＣＶＤ（ＰＣＶＤ）法、スパッタリング法等を用いることができる。
次にレジスト層をマスクとしてＳｉＯ2膜をエッチングする。ＳｉＯ2膜のエッチングにはガスを用いたドライエッチングまたはバッファードフッ酸、また、水酸化カリウム溶液を用いた紫外線照射を伴うウェットエッチングを用いることができる。例えば、四フッ化メタン（ＣＦ4）ガス、トリフルオロメタン（ＣＨＦ3）ガスおよび酸素ガスをエッチングガスとする誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）等を用いたドライエッチング法を用いる。これにより図６Ｂに示すように、ＳｉＯ2層２２０が形成される。
続いて堀り込み領域２１０を形成する。ＳｉＯ2層２２０をマスクとして、第２の窒化
物半導体層２０４および第１の窒化物半導体層２０３の一部をエッチングによって除去することによって、堀り込み領域２１０を形成する。堀り込み領域２１０の深さは、第２の窒化物半導体層２０４の表面から２０ｎｍ以上２００ｎｍ以下の深さであってもよい。また、掘り込み領域２１０において、第１の窒化物半導体層２０３および第２の窒化物半導体層２０４が露出する側面２１０ａｓ、２１０ｂｓは半導体装置の法線との０度以上２０度以下の角度をなしていてもよい。
エッチングには、ドライエッチングを用いることができる。例えば、第２の窒化物半導体層２０４および第１の窒化物半導体層２０３への掘り込み領域２１０の形成には塩素（Ｃｌ）ガスをエッチングガスとする誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）等を用いたドライエッチング法により形成することができる。堀り込み領域２１０の深さは、ドライエッチングの時間を調節することによって制御できる。また、側面２１０ａｓ、２１０ｂｓと半導体装置の法線とのなす角度は、エッチングガスの圧力、バイアス電圧等のエッチング条件を調節することによって制御できる。
第２の窒化物半導体層２０４および第１の窒化物半導体層２０３に堀り込み領域２１０を形成した後、レジスト層（不図示）を剥離する。これにより、図６Ｂに示すようにＳｉＯ2層２２０をマスクとして有しており、第２の窒化物半導体層２０４および第１の窒化
物半導体層２０３に堀り込み領域２１０が形成される。
つぎに、以上のような構造を備えた基板２０１を結晶成長装置に再度導入し、窒化物半導体再成長層を形成する。このとき、ＳｉＯ2層２２０は再成長層形成のマスクとしても
働き、窒化物半導体再成長層は掘り込み領域２１０上にだけ形成される。
前述したように、ＭＯＣＶＤによって、堀り込み領域２１０にソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａを成長させる場合、＜０００１＞方向に比べて＜１１−０１＞方向または＜１１２−２＞方向の成長速度が速いため、＜０００１＞方向の成長が進む前に＜１１−０１＞方向または＜１１２−２＞方向への成長が進んでいき、＜１１−０１＞または＜１１２−２＞方向近傍のファセット面を有しながら成長していく。この面は理想的には半導体装置の法線と２８度の角度をなすため、単純にソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａを成長させても、基板２０１の法線方向にソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さは増大せず、２ＤＥＧ２０３ｅへの接触は実現しない。
一方、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さが大きすぎると、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａにクラックが入ってしまい、第１の窒化物半導体層２０３と良好なコンタクトが取れなくなってしまう。これはバッファ層２０２とソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの格子定数の差により生じる現象であり、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さが５００ｎｍ以上になると生じやすい。
したがって、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａが側面２１０ａｓ、２１０ｂｓにおいて、第１の窒化物半導体層２０３内に形成される２ＤＥＧ２０３ｅと接触が可能なように上述した堀り込み領域２１０の深さと、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さとを決定する。
具体的には、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａは３０ｎｍ以上５００ｎｍ以下の厚さを有していてもよい。また、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの持つファセット面と半導体装置の法線とのなす角度は３０度程度であってもよい。
前述した理由からソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａを構成する窒化物半導体は、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦０．
３、０≦ｚ≦１）で示される組成で構成されていてもよい。また、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａのｎ型不純物濃度は、たとえば、１×１０19ｃｍ-3以上１×１０22ｃｍ-3以下となるように、ＭＯＣＶＤにおける不純物ガスの濃度を調節する。不純物ガスには、たとえば、トリエチルゲルマニウム（ＴＥＧｅ）を用いる。ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａの厚さは、これらの層の成長時間によって制御し得る。上述した理由から、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａがエピタキシャル成長する限り、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａのファセット面と半導体装置の法線とのなす角度は、３０度程度となる。この範囲を外れる場合には、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａが優れた結晶性を有さない場合もあるため、原料ガスの流速、成長温度等の形成条件を調節することによって、成長するソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａのファセット面と半導体装置の法線とのなす角度を上述した範囲内に制御する。
以上の工程により、図６Ｃに示すような、ソース側窒化物半導体再成長層２０５ａおよびドレイン側窒化物半導体再成長層２０６ａがソース側掘り込み領域２１０ａおよびドレイン側掘り込み領域２１０ｂに形成される。
続いて、再成長時のマスクとして用いていたＳｉＯ2膜２２０をバッファードフッ酸ま
たは水酸化カリウム溶液を用いた紫外線照射を伴うウェットエッチングにより除去する。
次に、リソグラフィ法により、ソース電極２０５ｂおよびドレイン電極２０６ｂの各形成領域を開口とするレジスト層（図示せず）を形成する。蒸着装置により、レジスト層から露出するソース側窒化物半導体再成長層２０５ａとドレイン側窒化物半導体再成長層２０６ａを含め、レジスト層の上に、例えば、Ｔｉ、Ａｌ、Ｈｆからなるオーミック電極用金属膜をそれぞれ２０ｎｍ、４００ｎｍ、２０ｎｍの厚さで形成する。その後、リフトオフ法により、レジスト層およびその上のオーミック電極用金属膜の不要部分を除去することにより、図６Ｄに示すように、ソース電極２０５ｂおよびドレイン電極２０６ｂが形成される。これにより、複合ソース電極２０５および複合ドレイン電極２０６が形成される。
次に、図６Ｄに示すように、第２の窒化物半導体層２０４、複合ソース電極２０５および複合ドレイン電極２０６全体を覆う絶縁体保護層２０７を形成する。絶縁体保護層２０７は、例えば、窒化シリコン（ＳｉＮｘ）からなり、厚さは３００ｎｍである。密着性を重視する場合には、たとえば、厚さ３００ｎｍの窒化シリコン（ＳｉＮｘ）層および厚さ１０ｎｍの酸化シリコン（ＳｉＯｘ）層からなる２層構造の絶縁体保護層２０７を形成してもよい。絶縁体保護層２０７の形成装置としては、高品質な絶縁体保護層２０７が成長できる装置が望ましく、ＭＢＥ法、ＭＯＶＰＥまたはＭＯＣＶＤ法、プラズマＣＶＤ（ＰＣＶＤ）法、スパッタリング法等による形成装置を用いることができる。電流コラプスを抑制し、オン抵抗を低減するためには、プラズマＣＶＤ法で絶縁体保護層２０７を形成してもよい。
次に、図６Ｅに示すように、リソグラフィ法により、複合ソース電極２０５および複合ドレイン電極２０６の間にゲート層２１１の形成領域を開口するレジスト層２３０を形成する。レジスト層２３０をマスクとして、絶縁体保護層２０７をエッチングすることにより、絶縁体保護層２０７に開口２０８を形成する。開口２０８は第２の窒化物半導体層２０４によって構成される底面２０８ａと絶縁体保護層２０７によって構成される側面２０８ｂとを有する。絶縁体保護層２０７のエッチングにはガスを用いたドライエッチング、バッファードフッ酸、水酸化カリウム溶液を用いた紫外線照射を伴うウェットエッチング等を用いることができる。例えば、四フッ化メタン（ＣＦ4）ガス、トリフルオロメタン
（ＣＨＦ3）ガスおよび酸素ガスをエッチングガスとする誘導結合プラズマ（ＩＣＰ：Ｉ
ｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）等を用いたドライエッチング法により開口２０８を形成することができる。ゲート長を短くすると、オン抵抗を低減させることができる。ゲート長は、２μｍ以下であってもよく、１μｍ以下であってもよい。
次に、図６Ｆに示すように、絶縁体保護層２０７に設けられた開口２０８の底面２０８ａおよび側面２０８ｂと接するようにゲート層２１１を形成する。ゲート層２１１はｐ型金属酸化物半導体によって形成する。例えば、ゲート層２１１として５０ｎｍの厚さのＮｉＯ層を形成する。レジスト層２３０のパターニングならびに絶縁体保護層２０７のエッチング条件を適切に選択すれば、開口２０８だけでなく、絶縁体保護層２０７上の第２の窒化物半導体層２０４に対向している部分（絶縁体保護層２０７上の開口２０８の周囲）にもｐ型金属酸化物半導体を形成することができる。
ｐ型金属酸化物からなるゲート層２１１の形成には原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。ＡＬＤ法を用いることにより、従来のｐ型不純物が添加されたＡｌＧａＮより正孔濃度の高いｐ型金属酸化物半導体層を容易に得ることができる。また、（１１１）方向に配向している結晶性を有し、均一な膜厚のゲート層２１１を形成することができる。さらに開口寸法が１μｍ以下の凹構造内においても底面および側面の区別なく、また、膜厚のばらつきなく、一様な厚さで開口２０８内の底面２０８ａおよび側面２０８ｂにｐ型金属酸化物半導体層を形成することができる。よって、ゲート構造の微細化を実現できる。さらに従来のｐ型不純物が添加されたＡｌＧａＮを形成する場合に比べ、低温でゲート層２１１を形成することができるため、半導体装置へのダメージを低減することができる。なお、ｐ型金属酸化物半導体層の正孔濃度を高めるために、ｐ型金属酸化物半導体層を形成後に熱処理を行ってもよい。続いて、リフトオフ法により、レジスト層およびその上のゲート層２１１の不要部分を除去して、図６Ｇに示す構造が得られる。
次に、リソグラフィ法により、絶縁体保護層２０７およびゲート層２１１上に、ゲート電極２０９の形成領域の上側部分に開口を持つレジスト層（図示せず）を形成する。蒸着装置を用いて、レジスト層から露出するゲート層２１１を含めレジスト層の上にｐ側オーミック電極用金属膜を形成する。その後、リフトオフ法により、レジスト層およびその上のｐ側オーミック電極用金属膜の不要部分を除去することにより、ゲート電極２０９を形成する。
次に、ソース電極２０５ｂおよびドレイン電極２０６ｂにコンタクトできるよう絶縁体保護層２０７をドライエッチングにより部分的に除去して開口を形成する。ソース電極２０５ｂおよびドレイン電極２０６ｂにコンタクトできるよう開口できればよく、形状特に断面形状を問わないので、フッ酸などによるウェットエッチングにより開口することができる。
以上の製造方法により、窒化物半導体装置２００を製造することができる。
作製した窒化物半導体装置２００の複合電極の特性を調べるため、窒化物半導体再成長層単体のシート抵抗と２ＤＥＧへのコンタクトをとった場合のコンタクト抵抗とを伝送路測定（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｅａｓｕｒｅｍｅｎｔ：ＴＬＭ）法によって測定した。図７は、Ｇｅの供給量に対する窒化物半導体再成長層単体のシート抵抗を示す。ＴＥＧｅの供給量増加とともに、ＴＭＧに対してＴＥＧｅの流量比を０．０９以上にすることにより、１．５×１０-6Ωｃｍ程度までシート抵抗が低下した窒化物半導体再成長層が得られることが分かった。この条件を用いて作製した窒化物半導体再成長層を用いた場合の窒化物半導体装置２００のコンタクト抵抗は１〜５×１０-6Ωｃｍとなり、２ＤＥＧへの良好なコンタクトが得られていることが分かった。
図８にリフトオフ法を用いてゲート層２１１のパターンニングを行い、ＡＬＤ法でＮｉＯ層を選択成長させて作製した窒化物半導体装置２００のゲート電極近傍の断面ＴＥＭ像を示す。図８から、ゲート層２１１は意図した領域に少ない膜厚のばらつきで形成されていることが分かった。
図９は、同様にして作製された窒化物半導体装置２００の断面ＳＥＭ像を示す。前述したように再成長によって、掘り込み領域に窒化物半導体再成長層が隙間なく形成されており、掘り込み領域の側面に窒化物半導体再成長層が物理的にコンタクトしていることが分かった。
図１０は、ＮｉＯからなるゲート層２１１およびＧｅを１×１０21ｃｍ-3の不純物濃度で添加したソース側窒化物半導体再成長層２０５ａ、ドレイン側窒化物半導体再成長層２０６ａを有する窒化物半導体装置２００のゲート・ソース間電圧Ｖｇｓとドレイン・ソース間電流Ｉｄｓとの関係を示す。Ｉｄｓ−Ｖｇｓ測定の結果から、Ｖｇｓに正バイアスをかけることによりＩｄｓに電流が流れる良好なトランジスタ特性が得られていることが分かった。また、窒化物半導体装置２００の閾値電圧（Ｖｔｈ）は０．５５Ｖでありノーマリオフ特性を備えていることが分かった。
図１１は、同じ窒化物半導体装置２００のソース・ドレイン間電圧Ｖｄｓとドレイン・ソース間電流Ｉｄｓとの関係を示す。Ｉｄｓ−Ｖｄｓ測定の結果から、オン抵抗は、０．９５Ωｍｍであり、最大電流は１．１Ａ／ｍｍである。このことから窒化物半導体装置２００では、ノーマリオフ特性および低オン抵抗の両立が実現できていることが分かった。
図１２は、窒化物半導体装置２００のソース・ドレイン間距離Ｌｓｄとオン抵抗Ｒｏｎ
との関係を示す。Ｌｓｄが異なる複数の窒化物半導体装置２００を作製し、Ｌｓｄに対す
るＲｏｎをプロットして、Ｙ軸との切片を求めることによって、コンタクト抵抗２Ｒｃを求めた。Ｙ軸と切片２Ｒｃは０．２３Ωｍｍであった。この値は、従来の電極構造で得られた１．５Ωｍｍ（従来例から同様に２Ｒｃを求めた値）に比べて非常に小さな値である。このことから、良好なコンタクト抵抗が実現できていることが分かった。
図１３は、下記文献１から３に示されていているＬｓｄおよびＲｏｎの値と、窒化物半導体装置２００の上記結果とを合わせて示す。
［１］ Ａ． Ｌ． Ｃｏｒｒｉｏｎ ｅｔ ａｌ．， ＩＥＥＥ ＥＤＬ， Ｖｏｌ． ３１ ｐ． １１１６， ２０１０．
［２］ Ｈ． Ｈｉｌｔ ｅｔ ａｌ．， ＩＳＰＳＤ Ｔｅｃｈ． Ｄｉｇ．， ｐ． ２３９， ２０１１．
［３］ Ｍ． Ｋａｎａｍｕｒａ ｅｔ ａｌ．， ＩＥＥＥ ＥＤＬ， Ｖｏｌ． ３１ ｐ． １８９， ２０１０．
本実施形態の窒化物半導体装置では、文献１から３に示された値よりも低いオン抵抗値が得られており、本実施形態の窒化物半導体装置は、効果的にオン抵抗を低減できる構造を備えていることが分かった。
以上説明したように、本実施形態の窒化物半導体装置によれば、ソース側およびドレイン側において、掘り込み領域に形成された窒化物半導体再成長層は、掘り込み領域の側面に露出している、第２の窒化物半導体層の第１の窒化物半導体層との界面近傍と接触する。このため、窒化物半導体再成長層から不純物が第１の窒化物半導体層へ拡散することができ、２ＤＥＧとの低抵抗のコンタクトが実現する。したがって、低オン抵抗の窒化物半導体装置が実現し得る。また、窒化物半導体再成長層がエピタキシャル成長層であるため、窒化物半導体再成長層から格子整合した第１の窒化物半導体層へ不純物が拡散しやすい。よって、コンタクト抵抗を効果的に低減することができる。また、ｐ型金属酸化物半導体で構成されたゲート層を更に備えることによって、ノーマリオフ特性を有する窒化物半導体装置が実現し得る。したがって、ノーマリオフ特性および低オン抵抗の両立が可能な窒化物半導体装置が実現し得る。
なお、特開２０１３−９８５５６号公報は、ソース電極およびドレイン電極とＧａＮ系の半導体層との間に、Ｇｅ層、Ｓｉ層、Ｓｎ層およびＰｂ層のような単一元素層、または、ＧｅＳｉ層のような化合物層を拡散層として備えた窒化物半導体装置を開示している。しかし、これらの層は半導体層ではないため、一般的には、これらの層を構成する元素が不純物としてＧａＮ系の半導体層へ良好に拡散するとは限らない。また、特開２０１３−９８５５６号公報は、主として拡散層から積層方向へ構成元素を拡散させることを意図している。このため、２ＤＥＧと抵抗なコンタクトを形成するように、構成元素が拡散するかどうかは明らかでない。
（第２の実施形態）
以下、第２の実施形態の窒化物半導体装置およびその製造方法を説明する。図１４は、本実施形態の窒化物半導体装置３００を示す断面図である。窒化物半導体装置３００において、第１の実施形態の窒化物半導体装置２００と実質的に同様の構造・機能を有する構成要素には同じ名称を用い、窒化物半導体装置２００の構成要素の下２桁の符号を付した３００番台の符号を用いる。
図１４に示すように、窒化物半導体装置３００はヘテロ接合電界効果トランジスタ（ＨＦＥＴ）であり、基板３０１の第１の面上に、窒化物バッファ層３０２、第１の窒化物半導体層３０３、第２の窒化物半導体層３０４の窒化物半導体がこの順で形成されている。
第２の窒化物半導体層３０４の一部を貫通し、第１の窒化物半導体層３０３が所定の深さまで掘り込まれることによって、ソース側掘り込み領域３１０ａおよびドレイン側掘り込み領域３１０ｂが形成されている。ソース側掘り込み領域３１０ａには、高濃度にｎ型
不純物を含む窒化物半導体材料で構成されたソース側窒化物半導体再成長層３０５ａが位置している。また、ソース側窒化物半導体再成長層３０５ａと電気的に接続されたソース電極３０５ｂが設けられ、ソース側窒化物半導体再成長層３０５ａおよびソース電極３０５ｂによって、複合ソース電極３０５を構成している。
同様に、ドレイン側掘り込み領域３１０ｂには、高濃度にｎ型不純物を含む窒化物半導
体材料で構成されたドレイン側窒化物半導体再成長層３０６ａが位置している。また、ドレイン側窒化物半導体再成長層３０６ａと電気的に接続されたドレイン電極３０６ｂが設けられ、ドレイン側窒化物半導体再成長層３０６ａおよびドレイン電極３０６ｂによって、複合ドレイン電極３０６を構成している。
第２の窒化物半導体層３０４上であり、かつ、複合ソース電極３０５と複合ドレイン電極３０６との間には、それぞれから離間して絶縁体保護層３０７が形成されている。絶縁体保護層３０７は底面３０８ａおよび側面３０８ｂを有する開口が設けられ、開口によって、絶縁体保護層３０７がソース電極側およびドレイン電極側に２分されている。ゲート層３１１は絶縁体保護層３０７の開口３０８内に設けられている。具体的には、底面３０８ａに露出した第２の窒化物半導体層３０４上であり、かつ、絶縁体保護層３０７をソース電極側とドレイン電極側とに２分するゲート層３１１が形成されている。ゲート層３１１は、図１４に示すように、第２の窒化物半導体層３０４上と絶縁体保護層３０７側面上に接触するように形成されている。ゲート電極３０９は、ゲート層３１１および絶縁体保護層３０７の一部を覆うように形成されている。
図１４に示すように、絶縁体保護層３０７は、複合ソース電極３０５と複合ドレイン電極３０６から離間し、空隙を介して形成されており、第２の窒化物半導体層３０４における上方に形成されている。第２の窒化物半導体層３０４は一定の膜厚を有しており、均一なＡｌ組成で形成されている。ゲート層３１１は、第２の窒化物半導体層３０４上と絶縁体保護層３０７側面上に接触するように形成されている。ゲート層３１１はｐ型金属酸化物半導体で形成されている。
以下、図１５Ａ〜図１５Ｈを参照しながら窒化物半導体装置３００の製造方法を説明する。第１の実施形態の窒化物半導体装置２００の構成要素あるいは構造のうち同様の工程によって作製できるものについては、重複を避けるため、説明を省略する場合がある。
まず、図１５Ａに示すように、第１の実施の形態と同様にＭＯＣＶＤ装置等の結晶成長装置を用いて、基板３０１の上に、窒化物半導体からなる窒化物バッファ層３０２、第１の窒化物半導体層３０３、第２の窒化物半導体層３０４を順次成長させる。次に、第２の窒化物半導体層３０４上に絶縁体保護層３０７を全面的に形成する（図示せず）。絶縁体保護層３０７は、例えば、窒化シリコン（ＳｉＮｘ）からなり、厚さは３００ｎｍである。密着性を重視する場合には、たとえば、厚さ３００ｎｍの窒化シリコン（ＳｉＮｘ）層および厚さ１０ｎｍの酸化シリコン（ＳｉＯｘ）層からなる２層構造の絶縁体保護層３０７を形成してもよい。
次に、図１５Ｂに示すように、リソグラフィ法により、ゲート層３１１の形成領域を規定するパターンを有するレジスト層３３０を形成する。次に、レジスト層３３０をマスクとして絶縁体保護層３０７をエッチングし、第２の窒化物半導体層３０４に達する開口３０８を形成する。次に、図１５Ｃに示すように、絶縁体保護層３０７に設けられた開口３０８の底面３０８ａおよび側面３０８ｂと接するようにゲート層３１１を形成する。ゲート層３１１はｐ型金属酸化物半導体によって形成する。例えば、ゲート層３１１として５０ｎｍの厚さのＮｉＯ層を形成する。その後、図１５Ｄに示すように、絶縁体保護層３０７の開口３０８の周辺部分およびゲート層３１１の上面全体を覆うようにゲート電極３０９を形成する。さらに、ＳｉＯ2膜３２０を絶縁体保護層３０７ならびにゲート電極３０
９を覆うように全面的に形成する。
次に、ＳｉＯ2膜３２０上にゲート電極３０９のみを覆うパターンを有するレジスト層
（図示せず）を形成する。続いて、ドライエッチング装置を用いて、第２の窒化物半導体層３０４が露出するまでＳｉＯ2膜３２０および絶縁体保護層３０７をエッチングする。
この時、図１５Ｅに示すように、ゲート電極３０９の下方は、逆テーパー形状を有するように絶縁体保護層３０７をエッチングする。エッチング方法および使用するエッチングガスは第１の実施形態と同じであってもよい。
続いて、ＳｉＯ2膜３２０上のレジスト層をマスクとして第２の窒化物半導体層３０４
および第１の窒化物半導体層３０３をエッチングし、掘り込み領域３１０を形成する。ＳｉＯ2膜３２０上のレジスト層をマスクとすることによって、ゲート電極３０９に対して
、掘り込み領域３１０はセルフアラインで形成される。堀り込み領域３１０の形成後レジスト層を剥離する。これにより、図１５Ｆに示すようにＳｉＯ2膜３２０およびゲート電
極３０９に対して自己整合的に配置された堀り込み領域３１０が形成される。
次に、以上のような構造を有する基板３０１を結晶成長装置に再度導入して、ソース側窒化物半導体再成長層３０５ａおよびドレイン側窒化物半導体再成長層３０６ａを形成する。このとき、ＳｉＯ2膜３２０はマスクとしても働き、窒化物半導体再成長層は掘り込
み領域３１０上にだけ形成される。これにより、図１５Ｇに示すような、ソース側窒化物半導体再成長層３０５ａとドレイン側窒化物半導体再成長層３０６ａが形成される。
続いて、再成長時のマスクとして用いていたＳｉＯ2層３２０をウェットエッチングに
より除去する。
次に、リソグラフィ法により、ソース電極３０５ｂおよびドレイン電極３０６ｂの各形成領域を開口とするレジスト層（図示せず）を形成する。蒸着装置により、レジスト層から露出するソース側窒化物半導体再成長層３０５ａとドレイン側窒化物半導体再成長層３０６ａを含め、レジスト層の上に、例えば、Ｔｉ、Ａｌ、Ｈｆからなるオーミック電極用金属膜をそれぞれ２０ｎｍ、４００ｎｍ、２０ｎｍの厚さで形成する。その後、リフトオフ法により、レジスト層およびその上のオーミック電極用金属膜の不要部分を除去することにより、図１５Ｈに示すように、ソース電極３０５ｂおよびドレイン電極３０６ｂが形成される。これにより、複合ソース電極３０５および複合ドレイン電極３０６が形成される。
以上の製造方法により、本実施形態の窒化物半導体装置３００を製造することができる。窒化物半導体装置３００は、セルフアラインによって、掘り込み領域３１０と、ソース側窒化物半導体再成長層３０５ａおよびドレイン側窒化物半導体再成長層３０６ａとを形成することができるため、ソース・ドレイン間距離Ｌｓｄを精度よく短くすることができる。このため、オン抵抗を更に低減した窒化物半導体装置３００を実現することが可能である。
本実施形態の窒化物半導体装置３００も、第１の実施形態の窒化物半導体装置２００と同様、ノーマリオフ特性および低オン抵抗を実現することが可能である。
なお本開示の窒化物半導体装置の特徴の１つは低オン抵抗の実現であり、この特徴は、ノーマリオフＨＦＥＴに限られず、ノーマリーオン型のＨＦＥＴにも適用可能である。また、低オン抵抗を実現する構造は、従来のノーマリオフＨＦＥＴに適用することも可能である。
本開示の一態様に係る窒化物半導体装置は、例えば、ノーマリオフ化、オン抵抗の低減化が要求される窒化物半導体によるヘテロ接合電界効果トランジスタなどのパワーデバイスにおいて有用である。
２００、３００ 窒化物半導体装置
２０１、３０１ 基板
２０２、３０２ 窒化物バッファ層
２０３、３０３ 第１の窒化物半導体層
２０４、３０４ 第２の窒化物半導体層
２０５ｂ、３０５ｂ ソース電極
２０６ｂ、３０６ｂ ドレイン電極
２０５ａ、３０５ａ ソース側窒化物半導体再成長層
２０６ａ、３０６ａ ドレイン側窒化物半導体再成長層
２０５ 複合ソース電極
２０６ 複合ドレイン電極
２０７、３０７ 絶縁体保護層
２１１、３１１ ゲート層
２０９、３０９、 ゲート電極
２０７ａ、３０７ａ 窒化物保護層
２０７ｂ、３０７ｂ 酸化物保護層
２０８ａ、３０８ａ 第２の窒化物半導体層の表面
２０８ｂ、３０８ｂ 絶縁体保護層の側面
２２０、３２０ 再成長用酸化物絶縁体マスク層
３３０、３２０ 絶縁体保護層に開口形成するときのレジスト

Claims (25)

  1. 基板と、
    前記基板に支持された第１の窒化物半導体層と、
    前記第１の窒化物半導体層上に配置され、かつ、前記第１の窒化物半導体層を構成する第１の窒化物半導体よりも大きいバンドギャップを有する第２の窒化物半導体で構成された第２の窒化物半導体層と、
    前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第１の所定の深さまで掘り込まれたソース側掘り込み領域に位置しており、Ｇｅを含む第３の窒化物半導体で構成されたソース側窒化物半導体再成長層と、
    前記ソース側窒化物半導体再成長層と電気的に接続されたソース電極と、
    前記ソース側掘り込み領域から離間して位置し、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が第２の所定の深さまで掘り込まれたドレイン側掘り込み領域に位置しており、Ｇｅを含む第４の窒化物半導体で構成されたドレイン側窒化物半導体再成長層と、
    前記ドレイン側窒化物半導体再成長層と電気的に接続されたドレイン電極と、
    前記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間の前記第２の窒化物半導体層上に位置するゲート電極と、
    前記第１の窒化物半導体層内に配置され、前記ソース側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第１拡散層と、
    前記第１の窒化物半導体層内に配置され、前記ドレイン側窒化物半導体再成長層から前記第１の窒化物半導体層に拡散した前記Ｇｅを含む第２拡散層と、
    を備えた窒化物半導体装置。
  2. 前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の持つファセット面と前記基板の法線とのなす角度が２５度以上３５度以下である、
    請求項１に記載の窒化物半導体装置。
  3. 前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の前記Ｇｅのキャリア濃度は１×１０18ｃｍ-3以上５×１０20ｃｍ-3以下である、
    請求項１または２に記載の窒化物半導体装置。
  4. 前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層の前記Ｇｅの不純物濃度は１×１０19ｃｍ-3以上１×１０22ｃｍ-3以下である、
    請求項１から３のいずれかに記載の窒化物半導体装置。
  5. 記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間に位置する前記第２の窒化物半導体層の一部を少なくとも覆い、前記第２の窒化物半導体層を露出する開口を有する絶縁体保護層を更に備え、
    前記絶縁体保護層は窒化物保護層と前記窒化物保護層上に位置する酸化物保護層とを有し、
    前記酸化物保護層は、５０ｎｍ以上７００ｎｍ以下の厚さを有する、
    請求項１から４のいずれかに記載の窒化物半導体装置。
  6. 前記ソース側窒化物半導体再成長層を構成する前記第３の窒化物半導体および前記ドレイン側窒化物半導体再成長層を構成する前記第４の窒化物半導体は、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦０．３、０≦ｚ≦１）で示される組成を有する、
    請求項１から５のいずれかに記載の窒化物半導体装置。
  7. 前記第１の窒化物半導体層を構成する前記第１の窒化物半導体は、ＡｌxＧａ1-xＮ（０≦ｘ≦１）で示される組成を有し、
    前記第２の窒化物半導体層を構成する前記第２の窒化物半導体は、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ≦１、０≦ｚ≦１）で示される組成を有する、
    請求項１から６のいずれかに記載の窒化物半導体装置。
  8. 前記第２の窒化物半導体層は、０．５ｎｍ以上４ｎｍ以下の厚さを有するＡｌＮ層と、ＡｌyＧａ1-y-zＩｎzＮ（０≦ｙ＜１、０≦ｚ≦１）で示される組成の第５の窒化物半導体で構成された半導体層とを有し、
    前記ＡｌＮ層は前記基板と前記半導体層との間に位置する、
    請求項１から７のいずれかに記載の窒化物半導体装置。
  9. 少なくとも前記第２の窒化物半導体層と前記ゲート電極との間に位置し、ｐ型金属酸化物半導体で構成されたゲート層を更に備える、
    請求項１から８のいずれかに記載の窒化物半導体装置。
  10. 前記ゲート層は、前記ゲート電極の側面の少なくとも一部を覆う請求項９に記載の窒化物半導体装置。
  11. 前記ソース側掘り込み領域と前記ドレイン側掘り込み領域との間に位置する前記第２の窒化物半導体層の一部を少なくとも覆い、前記第２の窒化物半導体層を露出する開口を有する絶縁体保護層を更に備え、
    前記ゲート電極の少なくとも一部は前記開口内に位置している、請求項９に記載の窒化物半導体装置。
  12. 前記絶縁体保護層は前記ソース電極、前記ドレイン電極、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層と接していない、
    請求項１１に記載の窒化物半導体装置。
  13. 前記第２の窒化物半導体層を構成する前記第２の窒化物半導体は、前記第１の窒化物半導体層を構成する前記第１の窒化物半導体よりも高いＡｌ組成を有する、
    請求項１から１２のいずれかに記載の窒化物半導体装置。
  14. 前記ソース電極と前記ドレイン電極との距離が５μｍ以下である、
    請求項１から１３のいずれかに記載の窒化物半導体装置。
  15. 前記ｐ型金属酸化物半導体が、酸化ニッケルである、
    請求項９から１４のいずれかに記載の窒化物半導体装置。
  16. 前記ｐ型金属酸化物半導体の正孔濃度が、５×１０15ｃｍ-3以上１×１０19ｃｍ-3以下である、
    請求項９から１５のいずれかに記載の窒化物半導体装置。
  17. 前記ｐ型金属酸化物半導体は、リチウム、ナトリウム、カリウム、ルビジウム、セシウムからなる群から選ばれる少なくとも１つを１×１０17ｃｍ-3以上１×１０21ｃｍ-3以下の濃度で含む、
    請求項１５に記載の窒化物半導体装置。
  18. 前記ｐ型金属酸化物半導体は、（１１１）方向に配向している結晶性を有する、
    請求項９から１７のいずれかに記載の窒化物半導体装置。
  19. 前記ゲート層は前記絶縁体保護層の前記開口の底面および側面に位置している、
    請求項１１に記載の窒化物半導体装置。
  20. 前記ゲート層の一部は、前記絶縁体保護層の上部に位置している、
    請求項１１または１２に記載の窒化物半導体装置。
  21. 前記第１の所定の深さおよび前記第２の所定の深さは、前記第２の窒化物半導体層表面から２０ｎｍ以上２００ｎｍ以下である、
    請求項１から２０のいずれかに記載の窒化物半導体装置。
  22. 前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層は、３０ｎｍ以上５００ｎｍ以下の厚さを有する、
    請求項１から２１のいずれかに記載の窒化物半導体装置。
  23. 基板上に、支持された第１の窒化物半導体層および第１の窒化物半導体層上に位置する第２の窒化物半導体層を備えた半導体構造を用意し、
    前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が所定の深さまで掘り込まれたソース側掘り込み領域およびドレイン側掘り込み領域を形成し、
    ソース側掘り込み領域およびドレイン側掘り込み領域にｎ型不純物を含む窒化物半導体材料で構成されたソース側窒化物半導体再成長層およびドレイン側窒化物半導体再成長層をそれぞれ形成し、
    前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層上にソース電極およびドレイン電極を形成し、
    前記ソース電極、前記ドレイン電極、前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層および前記第２の窒化物半導体層の上に絶縁体保護層を形成し、
    絶縁体保護層に前記第２の窒化物半導体層の一部を露出する開口を形成し、
    少なくとも前記開口内にゲート層を形成し、
    前記ゲート層上にゲート電極を形成する、窒化物半導体装置の製造方法。
  24. 基板上に、支持された第１の窒化物半導体層および第１の窒化物半導体層上に位置する第２の窒化物半導体層を備えた半導体構造を用意し、
    前記第２の窒化物半導体層上に絶縁体保護層を形成し、
    前記絶縁体保護層に、ゲート形成領域となる前記第２の窒化物半導体層の一部を露出する開口を有する第１マスク層を形成し、
    前記開口内にゲート層を形成し、
    前記ゲート層上にゲート電極を形成し、
    前記ゲート電極上に第２マスク層を形成し、
    前記第２マスク層をマスクとして、前記絶縁体保護層をエッチングし、かつ、前記第２の窒化物半導体層の一部を貫通し、前記第１の窒化物半導体層が所定の深さまで掘り込まれたソース側掘り込み領域およびドレイン側掘り込み領域を形成し、
    ソース側掘り込み領域およびドレイン側掘り込み領域にｎ型不純物を含む窒化物半導体材料で構成されたソース側窒化物半導体再成長層およびドレイン側窒化物半導体再成長層をそれぞれ形成し、
    前記ソース側窒化物半導体再成長層および前記ドレイン側窒化物半導体再成長層上にソース電極およびドレイン電極を形成する、窒化物半導体装置の製造方法。
  25. 前記ゲート層を原子層堆積法によって形成する、請求項２３または２４に記載の窒化物半導体装置の製造方法。
JP2015234984A 2014-12-11 2015-12-01 窒化物半導体装置および窒化物半導体装置の製造方法 Expired - Fee Related JP6631950B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014250964 2014-12-11
JP2014250964 2014-12-11

Publications (2)

Publication Number Publication Date
JP2016115931A true JP2016115931A (ja) 2016-06-23
JP6631950B2 JP6631950B2 (ja) 2020-01-15

Family

ID=56111971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015234984A Expired - Fee Related JP6631950B2 (ja) 2014-12-11 2015-12-01 窒化物半導体装置および窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9536949B2 (ja)
JP (1) JP6631950B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085062A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JP2018206867A (ja) * 2017-05-31 2018-12-27 国立大学法人京都工芸繊維大学 Ｉｉｉ族窒化物半導体装置とその製造方法
CN109390212A (zh) * 2017-08-07 2019-02-26 住友电气工业株式会社 氮化物半导体器件的形成工艺
KR20190046912A (ko) 2016-08-31 2019-05-07 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
KR20200015583A (ko) 2017-06-01 2020-02-12 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법
US10804358B2 (en) 2017-12-20 2020-10-13 Fujitsu Limited Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor
JP2021027165A (ja) * 2019-08-05 2021-02-22 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP2021125577A (ja) * 2020-02-06 2021-08-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
WO2023276575A1 (ja) * 2021-06-29 2023-01-05 株式会社ジャパンディスプレイ 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法
US10989946B2 (en) * 2019-02-21 2021-04-27 Innolux Corporation Electronic modulating device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517726A (ja) * 2002-07-16 2006-07-27 クリー　インコーポレイテッド 窒化物ベースのトランジスタ及びその製造方法
JP2007538402A (ja) * 2004-05-20 2007-12-27 クリー　インコーポレイテッド 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2011159795A (ja) * 2010-02-01 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその作製法
JP2013514662A (ja) * 2009-12-16 2013-04-25 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888363A (ja) 1994-09-16 1996-04-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH08124940A (ja) 1994-10-21 1996-05-17 Hitachi Ltd 電界効果トランジスタ
JP2004273486A (ja) 2003-03-05 2004-09-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP2007073873A (ja) 2005-09-09 2007-03-22 Showa Denko Kk 半導体素子
JP2008288474A (ja) 2007-05-21 2008-11-27 Sharp Corp ヘテロ接合電界効果トランジスタ
JP5466505B2 (ja) 2007-06-27 2014-04-09 ルネサスエレクトロニクス株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009246205A (ja) 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US8674409B2 (en) 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
KR101890749B1 (ko) 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8673699B2 (en) * 2012-07-17 2014-03-18 International Business Machines Corporation Semiconductor structure having NFET extension last implants
JP2014197644A (ja) 2013-03-29 2014-10-16 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517726A (ja) * 2002-07-16 2006-07-27 クリー　インコーポレイテッド 窒化物ベースのトランジスタ及びその製造方法
JP2007538402A (ja) * 2004-05-20 2007-12-27 クリー　インコーポレイテッド 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2013514662A (ja) * 2009-12-16 2013-04-25 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースのパワーデバイスのためのゲルマニウムを含む低オーミックコンタクト
JP2011159795A (ja) * 2010-02-01 2011-08-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその作製法
WO2014020809A1 (ja) * 2012-08-03 2014-02-06 パナソニック株式会社 窒化物半導体装置および窒化物半導体装置の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017085062A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US10865469B2 (en) 2016-08-31 2020-12-15 Japan Science And Technology Policy Compound semiconductor, method for manufacturing same, and nitride semiconductor
KR20190046912A (ko) 2016-08-31 2019-05-07 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체, 그 제조 방법 및 질화물 반도체
US11549172B2 (en) 2016-08-31 2023-01-10 Japan Science And Technology Agency Compound semiconductor, method for manufacturing same, and nitride semiconductor
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JP2018206867A (ja) * 2017-05-31 2018-12-27 国立大学法人京都工芸繊維大学 Ｉｉｉ族窒化物半導体装置とその製造方法
US11888033B2 (en) 2017-06-01 2024-01-30 Japan Science And Technology Agency Compound semiconductor and method for manufacturing same
KR20200015583A (ko) 2017-06-01 2020-02-12 재팬 사이언스 앤드 테크놀로지 에이전시 화합물 반도체 및 그 제조 방법
JP2019033155A (ja) * 2017-08-07 2019-02-28 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
JP7013710B2 (ja) 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
CN109390212A (zh) * 2017-08-07 2019-02-26 住友电气工业株式会社 氮化物半导体器件的形成工艺
CN109390212B (zh) * 2017-08-07 2024-04-02 住友电气工业株式会社 氮化物半导体器件的形成工艺
US10804358B2 (en) 2017-12-20 2020-10-13 Fujitsu Limited Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor
JP2021027165A (ja) * 2019-08-05 2021-02-22 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP2021125577A (ja) * 2020-02-06 2021-08-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP7417070B2 (ja) 2020-02-06 2024-01-18 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
WO2023276575A1 (ja) * 2021-06-29 2023-01-05 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
JP6631950B2 (ja) 2020-01-15
US9536949B2 (en) 2017-01-03
US20160172473A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6631950B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US9837519B2 (en) Semiconductor device
JP5805830B2 (ja) 半導体装置
JP6174874B2 (ja) 半導体装置
JP4737471B2 (ja) 半導体装置およびその製造方法
JP6145895B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP5353735B2 (ja) 半導体装置およびその製造方法
JP2009200395A (ja) Ｈｆｅｔおよびその製造方法
JP2009004743A (ja) 電界効果半導体装置
JP2010103425A (ja) 窒化物半導体装置
JP2013247196A (ja) 窒化物半導体装置およびその製造方法
US9099341B2 (en) Field effect transistor
JP2013026442A (ja) 窒化物半導体装置及びその製造方法
JP2016127082A (ja) 半導体装置および半導体装置の製造方法
JPWO2010064706A1 (ja) 半導体装置
JP2019169551A (ja) 窒化物半導体装置
JPWO2020174956A1 (ja) 窒化物半導体装置
JP2011210751A (ja) Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP5582378B2 (ja) 電界効果半導体装置及びその製造方法
JP5827529B2 (ja) 窒化物半導体装置およびその製造方法
JP5299208B2 (ja) 半導体装置およびその製造方法
JP5510325B2 (ja) 電界効果トランジスタ
JP2008118044A (ja) 電界効果トランジスタ及びその製造方法
JP2009246205A (ja) 半導体装置および半導体装置の製造方法
US10381471B2 (en) Semiconductor device and manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R151 Written notification of patent or utility model registration

Ref document number: 6631950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees