JP2021125577A - 半導体装置、半導体装置の製造方法及び電子装置 - Google Patents

Abstract

【課題】優れた性能を発揮するトランジスタを備えた半導体装置を実現する。【解決手段】トランジスタ２０は、半導体層１０の活性領域１２に設けられ、中央部ＡＲ１及び外側部ＡＲ２の活性領域１２の表面に設けられた電極部を有する。電極部は、例えば、ソース導体２３に含まれるソース電極、及びドレイン導体２４に含まれるドレイン電極である。表面に設けられる電極部との間のコンタクト層として、中央部ＡＲ１の活性領域１２には、ｎ型ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）が用いられ、外側部ＡＲ２の活性領域１２には、より低接触抵抗率のｎ型ＡｌｙＧａ１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）が用いられる。比較的放熱し難い中央部ＡＲ１と比較的放熱し易い外側部ＡＲ２の電流量、発熱量をコンタクト層によって調整し、温度分布を均一化し、放熱性の違いに起因したトランジスタ２０の出力低下を抑える。【選択図】図４

Description

本発明は、半導体装置、半導体装置の製造方法及び電子装置に関する。

半導体装置に関し、タンタル（Ｔａ）、アルミニウム（Ａｌ）等を用いたオーミックコンタクト層を備えるソース電極及びドレイン電極を設ける技術が知られている。更に、そのようなオーミックコンタクト層の膜厚方向の抵抗が、平面視した半導体装置の中央領域よりも周辺領域で低くなるように、その膜厚を変える技術が知られている。

また、ソース電極及びドレイン電極と、半導体層との間に、ｎ型不純物がドープされたガリウムナイトライド（ＧａＮ）からなるコンタクト層、又はｎ型不純物がドープされたアルミニウムガリウムナイトライド（ＡｌＧａＮ）からなるコンタクト層を設ける技術が知られている。

特開２０１８−５６３２０号公報 特開２００８−１４１０４０号公報

半導体装置では、トランジスタが設けられる半導体層内の領域における位置によって、動作時に発生する熱の放熱性に違いが生じ、トランジスタが設けられる領域内に温度分布が生じる場合がある。トランジスタが設けられる領域内に温度分布が生じると、比較的温度の高い高温部、又は高温部を含む領域に設けられるトランジスタの出力低下を招き、トランジスタ、更にはそれを備える半導体装置の性能劣化を招く恐れがある。

１つの側面では、本発明は、優れた性能を発揮するトランジスタを備えた半導体装置を実現することを目的とする。

１つの態様では、活性領域を有する半導体層と、前記活性領域に設けられたトランジスタとを含み、前記トランジスタは、前記活性領域の第１部位の表面に設けられた第１電極部と、前記活性領域の前記第１部位とは異なる第２部位の表面に設けられた第２電極部とを有し、前記半導体層は、前記第１部位に設けられたｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）の第１コンタクト層と、前記第２部位に設けられたｎ型Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）の第２コンタクト層とを有する半導体装置が提供される。

また、１つの態様では、上記のような半導体装置の製造方法、及び上記のような半導体装置を備える電子装置が提供される。

１つの側面では、優れた性能を発揮するトランジスタを備えた半導体装置を実現することが可能になる。

半導体装置の例について説明する図である。 半導体装置の平面レイアウトの一例を示す図である。 半導体装置の温度分布及び入出力特性の一例を示す図である。 第１の実施の形態に係る半導体装置の一例について説明する図である。 第１の実施の形態に係る半導体装置の構成例について説明する図（その１）である。 第１の実施の形態に係る半導体装置の構成例について説明する図（その２）である。 第１の実施の形態に係る半導体装置の構成例について説明する図（その３）である。 第１の実施の形態に係る半導体装置の温度分布及び入出力特性の一例を示す図である。 第２の実施の形態に係る半導体装置の一例について説明する図である。 第２の実施の形態に係る半導体装置の変形例について説明する図である。 第３の実施の形態に係る半導体装置の一例について説明する図である。 第３の実施の形態に係る半導体装置の構成例について説明する図である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その１）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その２）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その３）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その４）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その５）である。 第４の実施の形態に係る半導体装置の形成方法の一例について説明する図（その６）である。 第５の実施の形態に係る半導体パッケージの一例について説明する図である。 第６の実施の形態に係る力率改善回路の一例について説明する図である。 第７の実施の形態に係る電源装置の一例について説明する図である。 第８の実施の形態に係る増幅器の一例について説明する図である。

はじめに、半導体装置の例について述べる。
例えば、窒化物半導体を用いた電界効果トランジスタ（Field Effect Transistor；ＦＥＴ）を備える半導体装置の１つとして、高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）を備えるものが知られている。ＨＥＭＴは、ＧａＮ等が用いられた電子走行層（チャネル層とも称される）と、ＡｌＧａＮ等が用いられた電子供給層（バリア層とも称される）とを含み、それらの接合界面近傍に生成される二次元電子ガス（Two Dimensional Electron Gas；２ＤＥＧ）をキャリアとして動作する。ＨＥＭＴは、近年、レーダー用途や通信用途等、幅広い分野への利用が展開されている。このようなＨＥＭＴに関し、遠距離探知や遠距離通信等に向けた更なる高出力化のための技術の１つとして、ソース及びドレインとして機能する負荷電極とそれが設けられる半導体層との間の接触抵抗を低減する技術が知られている。

図１は半導体装置の例について説明する図である。図１（Ａ）及び図１（Ｂ）にはそれぞれ、半導体装置の一例の要部断面図を模式的に示している。
図１（Ａ）に示す半導体装置１０００Ａ及び図１（Ｂ）に示す半導体装置１０００Ｂはそれぞれ、ＨＥＭＴを備えた半導体装置の一例である。

図１（Ａ）に示す半導体装置１０００Ａは、半導体層１０１０、並びに半導体層１０１０の上に設けられたゲート電極１０２０、ソース電極１０３０及びドレイン電極１０４０を有する。半導体装置１０００Ａは更に、ゲート電極１０２０の周りに設けられた絶縁膜１０５０及び絶縁膜１０５１、並びにソース電極１０３０及びドレイン電極１０４０の上にそれぞれ設けられた配線層１０６０及び配線層１０７０を有する。

ここで、半導体層１０１０には、電子走行層及び電子供給層が含まれ、それらの接合界面近傍に、２ＤＥＧ２０００が生成される。半導体層１０１０には、リセス１０８０及びリセス１０９０が設けられる。ゲート電極１０２０、ソース電極１０３０及びドレイン電極１０４０には、金属が用いられる。例えば、ゲート電極１０２０は、半導体層１０１０の上に、ショットキー接続されるように設けられ、ソース電極１０３０及びドレイン電極１０４０は、半導体層１０１０のリセス１０８０及びリセス１０９０に、オーミック接続されるように設けられる。

図１（Ａ）に示す半導体装置１０００Ａは、金属が用いられたソース電極１０３０及びドレイン電極１０４０がそれぞれ、半導体層１０１０に設けられたリセス１０８０及びリセス１０９０に形成された構成を有する。半導体装置１０００Ａでは、このような構成が採用されることで、ソース電極１０３０及びドレイン電極１０４０と半導体層１０１０との間の接触抵抗Ｒｓの低減が図られ、大電流化、高出力化が実現される。

また、図１（Ｂ）に示す半導体装置１０００Ｂでは、半導体層１０１０のリセス１０８０及びリセス１０９０にそれぞれ、ｎ型不純物がドープされたｎ型ＧａＮが用いられたコンタクト層１１００及びコンタクト層１１１０が設けられる。半導体装置１０００Ｂでは、コンタクト層１１００及びコンタクト層１１１０の上にそれぞれ、ソース電極１０３０及びドレイン電極１０４０が設けられる。半導体装置１０００Ｂは、このような点で、上記半導体装置１０００Ａ（図１（Ａ））と相違する。半導体装置１０００Ｂでは、このような構成が採用されることで、ソース電極１０３０及びドレイン電極１０４０と半導体層１０１０との間の接触抵抗Ｒｓの低減が図られ、大電流化、高出力化が実現される。

半導体装置１０００Ａ及び半導体装置１０００Ｂは、動作に伴い発熱（自己発熱）する。半導体装置１０００Ａ及び半導体装置１０００Ｂでは、このような動作時の発熱に起因して、出力低下等の性能劣化が生じる恐れがある。この点について、次の図２及び図３を参照して説明する。

まず、上記半導体装置１０００Ａ（図１（Ａ））又は半導体装置１０００Ｂ（図１（Ｂ））の平面レイアウトの一例を、図２に示す。図２では便宜上、上記半導体装置１０００Ａ（図１（Ａ））又は半導体装置１０００Ｂ（図１（Ｂ））を、半導体装置１０００として示している。

図２に示すように、半導体装置１０００の半導体層１０１０には、活性領域１２００が設けられる。半導体層１０１０に対するアルゴン（Ａｒ）のイオン注入等によって素子分離領域１２１０が形成され、その素子分離領域１２１０によって活性領域１２００が画定される。半導体層１０１０の活性領域１２００に、トランジスタ、即ち、この例ではＨＥＭＴが設けられる。２ＤＥＧ２０００は、素子分離領域１２１０には生成されず、活性領域１２００内に生成される。

半導体層１０１０の上には、ゲート導体１２２０、ソース導体１２３０及びドレイン導体１２４０が設けられる。ゲート導体１２２０、ソース導体１２３０及びドレイン導体１２４０はそれぞれ、櫛歯状の平面形状を有する。例えば、ドレイン導体１２４０の櫛歯（ドレインフィンガー部）１２４０ａの間に、ソース導体１２３０の櫛歯（ソースフィンガー部）１２３０ａが位置する。ドレインフィンガー部１２４０ａとソースフィンガー部１２３０ａとの間に、ゲート導体１２２０の櫛歯（ゲートフィンガー部）１２２０ａが位置する。

ゲートフィンガー部１２２０ａ、ソースフィンガー部１２３０ａ及びドレインフィンガー部１２４０ａは、平面視で活性領域１２００に位置する。活性領域１２００に位置するゲートフィンガー部１２２０ａに、上記ゲート電極１０２０（図１（Ａ）及び図１（Ｂ））が含まれる。活性領域１２００に位置するソースフィンガー部１２３０ａに、上記配線層１０６０及びソース電極１０３０（図１（Ａ）及び図１（Ｂ））が含まれる。活性領域１２００に位置するドレインフィンガー部１２４０ａに、上記配線層１０７０及びドレイン電極１０４０（図１（Ａ）及び図１（Ｂ））が含まれる。

例えば、ソースフィンガー部１２３０ａのソース電極１０３０、及びドレインフィンガー部１２４０ａのドレイン電極１０４０がそれぞれ、活性領域１２００に設けられる上記リセス１０８０及びリセス１０９０に、設けられる（図１（Ａ））。或いは、ソースフィンガー部１２３０ａのソース電極１０３０、及びドレインフィンガー部１２４０ａのドレイン電極１０４０はそれぞれ、リセス１０８０及びリセス１０９０に設けられたコンタクト層１１００及びコンタクト層１１１０の上に、設けられる（図１（Ｂ））。

活性領域１２００に設けられるトランジスタには、複数のトランジスタ素子が含まれる。上記図１（Ａ）及び図１（Ｂ）は、図２に示すような平面レイアウトで活性領域１２００に設けられるトランジスタに含まれるトランジスタ素子群のうちの１つの要部断面図の一例である。

ここでは、活性領域１２００とそこに設けられるトランジスタとを含む領域を、トランジスタ領域１２０１と言う。
図２に示したような平面レイアウトを有し、活性領域１２００に設けられるトランジスタとして、上記図１（Ａ）又は図１（Ｂ）に示したような構造を有するトランジスタ素子群を含む半導体装置１０００（１０００Ａ又は１０００Ｂ）の、その温度分布及び入出力特性の一例を、図３に示す。

図３（Ａ）には、図２に示した点Ｘａから点Ｘｂの間の温度分布の一例を、実線Ｔ０で示している。点Ｘａは、トランジスタ領域１２０１（又はその活性領域１２００）の中央部に位置する点であり、点Ｘｂは、トランジスタ領域１２０１（又はその活性領域１２００）の中央部外側の外側部に位置する点である。また、図３（Ｂ）には、図２に示した点Ｘａ及び点Ｘｂの各々の入出力特性の一例を、それぞれ実線Ｐ０ａ及び実線Ｐ０ｂで示し、トランジスタ領域１２０１全体（Total）の入出力特性の一例を、実線Ｐ０ｃで示している。例えば、図３（Ｂ）の入力は、ドレイン導体１２４０に印加するドレイン電圧であり、図３（Ｂ）の出力は、点Ｘａ及び点Ｘｂに流れるドレイン電流である。

半導体装置１０００では、図３（Ａ）に示すように、トランジスタ領域１２０１の中央部の点Ｘａの方が、トランジスタ領域１２０１の外側部の点Ｘｂに比べて、温度が高くなる傾向が見られる。尚、図３（Ａ）において、急峻に温度が高くなるピーク位置は、電界が集中し易く高温になり易いゲートフィンガー部１２２０ａ（ゲート電極１０２０）の位置に相当する。半導体装置１０００では、トランジスタ領域１２０１の中央部の点Ｘａが２００℃近い温度になることもある。このように中央部の点Ｘａの温度が高くなり、それに比べて外側部の点Ｘｂの温度が低くなるのは、トランジスタ領域１２０１に設けられるトランジスタの動作時に発生する熱が、中央部の点Ｘａでは外側部の点Ｘｂに比べて放熱され難いためである。

即ち、トランジスタ領域１２０１の外側部では、その外方に、別のトランジスタ素子やそれに接続される導体が設けられないため、外方の温度が比較的低く、外方への放熱が比較的起こり易い。

トランジスタ領域１２０１の外側部よりも内方（但し中央部よりも外方）では、外側部の放熱が進むことで、その外側部への伝熱、放熱が起こる。しかしその一方、更にその内方には、動作で発熱する別のトランジスタ素子やそれに接続される導体が設けられるため、そこからの伝熱、放熱が起こる。外側部から内方に離れた領域ほど、外側部に向かう伝熱、放熱が起こり難くなり易く、より内方からの伝熱、放熱の影響が大きくなり易い。

そして、トランジスタ領域１２０１の中央部では、その外方に、動作で発熱する別のトランジスタ素子やそれに接続される導体が設けられ、しかも外側部から内方に離れていて外側部に向かう伝熱、放熱が滞り易い領域があるために、外方への放熱が起こり難くなる。

トランジスタ領域１２０１内の位置による、このような伝熱、放熱の起こり易さ又は起こり難さ、即ち、トランジスタの動作時に発生する熱の放熱性の違いから、トランジスタ領域１２０１内に、図３（Ａ）に示すような温度分布が生じる。即ち、トランジスタ領域１２０１の中央部の点Ｘａの温度が高くなり、それに比べて外側部の点Ｘｂの温度が低くなるような温度分布が生じる。

図３（Ａ）に示すような温度分布が生じると、図３（Ｂ）に示すように、トランジスタ領域１２０１内では、比較的高温の中央部の点Ｘａで得られる出力が、比較的低温の外側部の点Ｘｂで得られる出力、或いは比較的低温の時に得られる出力に比べて、低くなる。即ち、比較的高温の中央部の点Ｘａを流れるドレイン電流が、比較的低温の外側部の点Ｘｂを流れるドレイン電流に比べて、或いは比較的低温の時に流れるドレイン電流に比べて、少なくなる。このように、トランジスタ領域１２０１に設けられるトランジスタの一部のトランジスタ素子の出力が低下すると、トランジスタ全体としての性能が充分に発揮されず、トランジスタ領域１２０１全体（Total）で得られる出力の低下を招く恐れがある。

以上のような点に鑑み、ここでは以下に実施の形態として示すような手法を用い、温度分布の発生が抑えられ、それによって優れた性能を発揮することのできるトランジスタを備えた半導体装置を実現する。

［第１の実施の形態］
図４は第１の実施の形態に係る半導体装置の一例について説明する図である。図４には、半導体装置の一例の要部平面図を模式的に示している。

図４に示す半導体装置１は、半導体層１０、及び半導体層１０に設けられたトランジスタ２０を含む。半導体層１０は、素子分離領域１１、及び素子分離領域１１で画定された活性領域１２（図４に鎖線枠で図示）を有する。半導体層１０の活性領域１２に、トランジスタ２０が設けられる。

半導体装置１は、例えば、トランジスタ２０としてＨＥＭＴを備える。この場合、半導体層１０には、ＧａＮ等を用いた電子走行層及びＡｌＧａＮ等を用いた電子供給層が含まれ、それらの接合界面近傍に２ＤＥＧが生成される。半導体層１０に対するＡｒのイオン注入等によって素子分離領域１１が形成される。２ＤＥＧは、素子分離領域１１には生成されず、トランジスタ２０が設けられる活性領域１２内に生成される。

半導体層１０の上には、ゲート導体２２、ソース導体２３及びドレイン導体２４が設けられる。ゲート導体２２、ソース導体２３及びドレイン導体２４はそれぞれ、櫛歯状の平面形状を有する。ドレイン導体２４の櫛歯（ドレインフィンガー部）２４ａの間に、ソース導体２３の櫛歯（ソースフィンガー部）２３ａが位置する。ドレインフィンガー部２４ａとソースフィンガー部２３ａとの間に、ゲート導体２２の櫛歯（ゲートフィンガー部）２２ａが位置する。

ゲートフィンガー部２２ａ、ソースフィンガー部２３ａ及びドレインフィンガー部２４ａは、平面視で活性領域１２に位置する。ゲートフィンガー部２２ａ、ソースフィンガー部２３ａ及びドレインフィンガー部２４ａにはそれぞれ、活性領域１２に設けられるトランジスタ２０のゲート電極、ソース電極及びドレイン電極が含まれる。

活性領域１２に設けられるトランジスタ２０には、複数のトランジスタ素子が含まれる。
ここでは、活性領域１２とそこに設けられるトランジスタ２０とを含む領域を、トランジスタ領域３０と言う。

トランジスタ領域３０及びその活性領域１２は、図４に示すように、中央部ＡＲ１（点線枠で囲まれた領域）、及び中央部ＡＲ１の外側にあって中央部ＡＲ１を囲む外側部ＡＲ２（点線枠とその外側の鎖線枠の間の領域）を含む。

半導体装置１では、中央部ＡＲ１のソースフィンガー部２３ａ及びドレインフィンガー部２４ａが設けられる活性領域１２の部位と、外側部ＡＲ２のソースフィンガー部２３ａ及びドレインフィンガー部２４ａが設けられる活性領域１２の部位とに、互いに異なる材料が用いられたコンタクト層が設けられる。半導体装置１のこのような構成について、図４並びに次の図５〜図７を参照して、更に説明する。

図５〜図７は第１の実施の形態に係る半導体装置の構成例について説明する図である。図５及び図６にはそれぞれ、半導体装置の一例の要部断面図を模式的に示している。また、図７には、半導体装置のコンタクト層に用いられる材料と接触抵抗率との関係を模式的に示している。

図５は、図４に示した半導体装置１の、中央部ＡＲ１の点Ｘａと外側部ＡＲ２の点Ｘｂとの間の断面の一例を、模式的に図示したものである。図６は、図４に示した半導体装置１の、中央部ＡＲ１の点Ｘａと外側部ＡＲ２の点Ｘｃとの間の断面の一例を、模式的に図示したものである。

ここで、半導体装置１の半導体層１０には、電子走行層及び電子供給層が含まれ、それらの接合界面近傍に、図５及び図６に示すように、２ＤＥＧ５０が生成される。また、ソースフィンガー部２３ａには、図５及び図６に示すように、半導体層１０の上に設けられる電極部であるソース電極２３ｂ、及びソース電極２３ｂの上に設けられる配線層２３ｃが含まれる。ドレインフィンガー部２４ａには、図５及び図６に示すように、半導体層１０の上に設けられる電極部であるドレイン電極２４ｂ、及びドレイン電極２４ｂの上に設けられる配線層２４ｃが含まれる。一対のソース電極２３ｂとドレイン電極２４ｂとの間に、電極部である１つのゲート電極２２ｂ（ゲートフィンガー部２２ａ）が設けられ、トランジスタ２０に含まれるトランジスタ素子２１群が形成される。

半導体装置１の半導体層１０には、トランジスタ領域３０の、中央部ＡＲ１のソース電極２３ｂ及びドレイン電極２４ｂが設けられる活性領域１２の部位１２ａに、リセス１２ｃが設けられ、そのリセス１２ｃに、コンタクト層４１が設けられる。半導体層１０には、トランジスタ領域３０の、外側部ＡＲ２のソース電極２３ｂ及びドレイン電極２４ｂが設けられる活性領域１２の部位１２ｂに、リセス１２ｄが設けられ、そのリセス１２ｄに、コンタクト層４２が設けられる。半導体装置１では、中央部ＡＲ１のコンタクト層４１が設けられる部位１２ａの表面、及び外側部ＡＲ２のコンタクト層４２が設けられる部位１２ｂの表面に、ソース電極２３ｂ及びドレイン電極２４ｂが設けられる。

半導体装置１では、これらのコンタクト層４１及びコンタクト層４２に、互いに異なる材料が用いられる。例えば、中央部ＡＲ１のコンタクト層４１には、ｎ型不純物がドープされたｎ型ＡｌＧａＮ（例えばｎ^＋−ＡｌＧａＮ）が用いられ、外側部ＡＲ２のコンタクト層４２には、ｎ型不純物がドープされたｎ型ＧａＮ（例えばｎ^＋−ＧａＮ）が用いられる。

図７は、ｎ型ＡｌＧａＮ及びｎ型ＧａＮの接触抵抗率［Ω・ｃｍ^２］の関係を模式的に示したものである。図７に示すように、ｎ型ＡｌＧａＮは、ｎ型ＧａＮに比べて、高い接触抵抗率を示す。このように比較的高い接触抵抗率を示すｎ型ＡｌＧａＮが、トランジスタ領域３０の中央部ＡＲ１の活性領域１２に設けられるコンタクト層４１に用いられ、比較的低い接触抵抗率を示すｎ型ＧａＮが、トランジスタ領域３０の外側部ＡＲ２の活性領域１２に設けられるコンタクト層４２に用いられる。

図８は第１の実施の形態に係る半導体装置の温度分布及び入出力特性の一例を示す図である。
図８（Ａ）には、半導体装置１の、図４及び図５に示した点Ｘａから点Ｘｂの間の温度分布の一例を、実線Ｔ１で示している。図８（Ａ）には比較のため、上記図２及び図３（Ａ）で述べた半導体装置１０００（図１（Ｂ）に示した半導体装置１０００Ｂ）における点Ｘａから点Ｘｂの温度分布の一例を、点線Ｔ０で併せて図示している。

図８（Ａ）のＴ１，Ｔ０に示すように、半導体装置１では、上記半導体装置１０００（１０００Ｂ）と比べて、トランジスタ領域３０の外側部ＡＲ２の点Ｘｂの温度は低下させず、中央部ＡＲ１の点Ｘａの温度を低下させることができる。

ここで、半導体装置１では、上記のように、外側部ＡＲ２のコンタクト層４２には、比較的接触抵抗率の低いｎ型ＧａＮが用いられ、中央部ＡＲ１のコンタクト層４１には、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。これにより、半導体装置１では、中央部ＡＲ１のコンタクト層４１とその上のソース電極２３ｂ及びドレイン電極２４ｂとの間を流れる電流が、外側部ＡＲ２のコンタクト層４２とその上のソース電極２３ｂ及びドレイン電極２４ｂとの間を流れる電流よりも、少なくなる。その結果、半導体装置１では、トランジスタ領域３０の中央部ＡＲ１の発熱が、外側部ＡＲ２の発熱よりも抑えられるようになる。

半導体装置１では、上記半導体装置１０００について述べたのと同様に、トランジスタ領域３０及びその外方の構造上、外側部ＡＲ２では比較的放熱が起こり易く、中央部ＡＲ１では比較的放熱が起こり難い。半導体装置１では、トランジスタ領域３０の中央部ＡＲ１に、外側部ＡＲ２のコンタクト層４２に用いられるｎ型ＧａＮよりも接触抵抗率の高いｎ型ＡｌＧａＮを用いたコンタクト層４１が設けられることで、中央部ＡＲ１を流れる電流量が抑えられる。これにより、トランジスタ領域３０の、比較的放熱の起こり難い中央部ＡＲ１の発熱が抑えられる。その結果、半導体装置１では、図８（Ａ）に示すように、トランジスタ領域３０の中央部ＡＲ１の点Ｘａと外側部ＡＲ２の点Ｘｂとの間の温度分布が均一化されるようになる。

図８（Ｂ）には、半導体装置１の、図４及び図５に示した点Ｘａ及び点Ｘｂの各々の入出力特性の一例を、それぞれ実線Ｐ１ａ及び実線Ｐ１ｂで示し、トランジスタ領域３０全体（Total）の入出力特性の一例を、実線Ｐ１ｃで示している。図８（Ｂ）には比較のため、上記図２及び図３（Ｂ）で述べた半導体装置１０００（１０００Ｂ）における点Ｘａ及び点Ｘｂの各々の入出力特性の一例を、それぞれ点線Ｐ０ａ及び点線Ｐ０ｂで示し、トランジスタ領域１２０１全体（Total）の入出力特性の一例を、点線Ｐ０ｃで示している。例えば、図８（Ｂ）の入力は、ドレイン導体２４及びドレイン導体１２４０に印加するドレイン電圧であり、図８（Ｂ）の出力は、点Ｘａ及び点Ｘｂに流れるドレイン電流である。

図８（Ｂ）のＰ１ｂ，Ｐ０ｂに示すように、半導体装置１では、比較的放熱が起こり易く、コンタクト層４２に比較的接触抵抗率の低いｎ型ＧａＮが用いられた外側部ＡＲ２の点Ｘｂの出力は、上記半導体装置１０００（１０００Ｂ）の出力と比べて同等又は微増となる。

図８（Ｂ）のＰ１ａ，Ｐ０ａに示すように、半導体装置１では、比較的放熱が起こり難く、コンタクト層４１に比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられることで発熱が抑えられる中央部ＡＲ１の点Ｘａの出力は、上記半導体装置１０００（１０００Ｂ）の出力よりも増加する。

半導体装置１では、中央部ＡＲ１の点Ｘａの出力と、外側部ＡＲ２の点Ｘｂの出力との差ｄが、上記半導体装置１０００（１０００Ｂ）の場合に比べて低減される。これにより、図８（Ｂ）のＰ１ｃ，Ｐ０ｃに示すように、半導体装置１では、トランジスタ領域３０全体（Total）で得られる出力が、上記半導体装置１０００（１０００Ｂ）のトランジスタ領域１２０１全体（Total）で得られる出力に比べて、高められるようになる。

以上説明したように、第１の実施の形態に係る半導体装置１では、トランジスタ領域３０の、比較的放熱の起こり易い外側部ＡＲ２のコンタクト層４２には、比較的接触抵抗率の低いｎ型ＧａＮが用いられる。トランジスタ領域３０の、比較的放熱の起こり難い中央部ＡＲ１のコンタクト層４１には、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。

これにより、半導体装置１では、トランジスタ領域３０の外側部ＡＲ２を流れる電流量と、中央部ＡＲ１を流れる電流量とが調整され、外側部ＡＲ２と中央部ＡＲ１の発熱量が調整されて、トランジスタ領域３０の温度分布が均一化される。トランジスタ領域３０の温度分布が均一化されることで、比較的放熱の起こり難い中央部ＡＲ１の出力の低下が抑えられ、トランジスタ領域３０全体の出力の低下が抑えられる。トランジスタ領域３０（活性領域１２）内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１が実現される。

以上の説明では、半導体装置１のトランジスタ領域３０を、中央部ＡＲ１と外側部ＡＲ２の２つの領域に分割し、中央部ＡＲ１のコンタクト層４１にｎ型ＡｌＧａＮを用い、外側部ＡＲ２のコンタクト層４２にｎ型ＧａＮを用いる例を示した。

ここで、中央部ＡＲ１は、例えば、トランジスタ領域３０全体のコンタクト層にｎ型ＧａＮを用いた時の温度分布に基づき、外側部ＡＲ２の温度よりも一定値以上高くなる平面サイズ及び平面形状の領域に、設定することができる。或いは、中央部ＡＲ１は、トランジスタ領域３０全体のコンタクト層にｎ型ＧａＮを用いた時の出力分布に基づき、外側部ＡＲ２の出力よりも一定値以上低くなる平面サイズ及び平面形状の領域に、設定することもできる。

このほか、中央部ＡＲ１は、トランジスタ領域３０又は活性領域１２の中心から一定距離の外形の領域に設定されてもよい。例えば、トランジスタ領域３０の中心と外縁との中間点を結んだ外形の領域、或いは、中心と外縁との間の距離を３等分して中心から１／３の距離の点を結んだ外形の領域又は中心から２／３の距離の点を結んだ外形の領域等に、中央部ＡＲ１を設定してもよい。

また、中央部ＡＲ１の平面形状は、矩形状に限らず、円形状、楕円形状、多角形状等、各種形状とすることもできる。
［第２の実施の形態］
上記トランジスタ領域３０の分割は、中央部ＡＲ１と外側部ＡＲ２の２分割に限定されず、３分割以上とすることもできる。

図９は第２の実施の形態に係る半導体装置の一例について説明する図である。図９には、半導体装置の一例の要部平面図を模式的に示している。
図９に示す半導体装置１Ａは、トランジスタ領域３０が、中央部ＡＲ１及び外側部ＡＲ２並びにそれらの間の中間部ＡＲ３の３つの領域に分割される構成を有する点で、上記第１の実施の形態で述べた半導体装置１と相違する。

半導体装置１Ａの中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の各々の領域は、トランジスタ領域３０全体のコンタクト層にｎ型ＧａＮを用いた時の温度分布や出力分布、トランジスタ領域３０の中心からの距離等に基づいて、設定することができる。

例えば、トランジスタ領域３０の中心と外縁との間の距離を３等分する。そして、トランジスタ領域３０の中心から１／３の距離の点を結んだ外形の領域を、中央部ＡＲ１とする。トランジスタ領域３０の中心から２／３の距離の点を結んだ外形の領域で、中央部ＡＲ１よりも外側の領域を、中間部ＡＲ３とする。中間部ＡＲ３よりも外側の領域を、外側部ＡＲ２とする。このようにして、中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の各々の領域を設定することができる。

尚、トランジスタ領域３０の中心と外縁との間の距離を、等分割ではなく、不等分割して、中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の各々の領域を設定することもできる。

半導体装置１Ａでは、中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の３つに分割された領域のうち、例えば、中央部ＡＲ１のコンタクト層にｎ型ＡｌＧａＮを用い、中間部ＡＲ３及び外側部ＡＲ２のコンタクト層にｎ型ＧａＮを用いることができる。この場合、中間部ＡＲ３及び外側部ＡＲ２は、中央部ＡＲ１の外側にある観点から「外側部」とも言える。また、中央部ＡＲ１及び中間部ＡＲ３のコンタクト層にｎ型ＡｌＧａＮを用い、外側部ＡＲ２のコンタクト層にｎ型ＧａＮを用いることもできる。この場合、中央部ＡＲ１及び中間部ＡＲ３は、外側部ＡＲ２の内側にある観点から「中央部」とも言える。

半導体装置１Ａでは、トランジスタ領域３０の、比較的放熱の起こり難い中央部ＡＲ１、又は中央部ＡＲ１と中間部ＡＲ３のコンタクト層に、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられることで、電流量、発熱量が調整され、温度分布が均一化される。トランジスタ領域３０の温度分布が均一化されることで、比較的放熱の起こり難い中央部ＡＲ１、又は中央部ＡＲ１と中間部ＡＲ３の出力の低下が抑えられ、トランジスタ領域３０全体の出力の低下が抑えられる。トランジスタ領域３０（活性領域１２）内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１Ａが実現される。

また、トランジスタ領域３０が中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の３つの領域に分割される半導体装置１Ａの場合には、中間部ＡＲ３のコンタクト層に、中央部ＡＲ１のコンタクト層とも外側部ＡＲ２のコンタクト層とも異なる材料を用いることもできる。

図１０は第２の実施の形態に係る半導体装置の変形例について説明する図である。図１０には、半導体装置のコンタクト層に用いられる材料と接触抵抗率との関係を模式的に示している。

ｎ型ＡｌＧａＮ（例えばｎ^＋−ＡｌＧａＮ）は、ｎ型ＧａＮ（例えばｎ^＋−ＧａＮ）を基準にして、含有されるＡｌ組成の増加に伴い接触抵抗率が増加する傾向を有する。そこで、トランジスタ領域３０が３つの領域に分割される半導体装置１Ａにおいて、最も放熱が起こり難い中央部ＡＲ１、その外側の中間部ＡＲ３、更にその外側の放熱が起こり易い外側部ＡＲ２の順に、Ａｌ組成が低くなるようなｎ型Ａｌ_ｒＧａ_１−ｒＮ（０≦ｒ≦１）を用いてもよい。

例えば、図１０に示すように、中央部ＡＲ１のコンタクト層には、組成式がＡｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）で表されるｎ型の窒化物半導体材料を用いる。即ち、中央部ＡＲ１のコンタクト層には、アルミニウム（Ａｌ）、ガリウム（Ｇａ）及び窒素（Ｎ）の３元素のうち、少なくともＡｌ及びＮを含有する材料を用いる。一例として、中央部ＡＲ１のコンタクト層には、Ａｌ、Ｇａ及びＮの３元素を含有するｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）を用いる。

中間部ＡＲ３のコンタクト層には、組成式がＡｌ_ｚＧａ_１−ｚＮ（０＜ｚ＜１，ｚ＜ｘ）で表されるｎ型の窒化物半導体材料を用いる。即ち、中間部ＡＲ３のコンタクト層には、Ａｌ、Ｇａ及びＮの３元素を含有する材料であって、Ａｌ組成が中央部ＡＲ１のコンタクト層に用いられるものよりも低い材料を用いる。

外側部ＡＲ２のコンタクト層には、組成式がＡｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ，ｙ＜ｚ）で表されるｎ型の窒化物半導体材料を用いる。即ち、外側部ＡＲ２のコンタクト層には、例えば、Ａｌ、Ｇａ及びＮの３元素のうち、少なくともＧａ及びＮを含有する材料であって、Ａｌ組成が中央部ＡＲ１及び中間部ＡＲ３のコンタクト層に用いられるいずれのものよりも低い材料を用いる。一例として、外側部ＡＲ２のコンタクト層には、Ａｌ、Ｇａ及びＮの３元素を含有するｎ型Ａｌ_ｙＧａ_１−ｙＮ（０＜ｙ＜１，ｙ＜ｘ，ｙ＜ｚ）、又はｎ型ＧａＮ（ｙ＝０）を用いる。

このように、トランジスタ領域３０の、放熱の起こり難い内側ほど、Ａｌ組成の高いｎ型Ａｌ_ｒＧａ_１−ｒＮ（０≦ｒ≦１）を用いることで、中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の電流量、発熱量の調整、温度分布の均一化を図ることもできる。

上記図９及び図１０の例では、トランジスタ領域３０を中央部ＡＲ１、中間部ＡＲ３及び外側部ＡＲ２の３つの領域に分割するようにしたが、トランジスタ領域３０を４つ以上の領域に分割することもできる。

例えば、４つ以上に分割した領域のうち、中央部ＡＲ１を含む領域グループのコンタクト層には、ｎ型ＡｌＧａＮを用い、外側部ＡＲ２を含む領域グループのコンタクト層には、よりＡｌ組成の低いｎ型ＡｌＧａＮ又はｎ型ＧａＮを用いる。この場合、中央部ＡＲ１を含む領域グループは、「中央部」とも言え、外側部ＡＲ２を含む領域グループは、「中央部」の外側にある「外側部」とも言える。

また、４つ以上に分割した領域に対し、中央部ＡＲ１から外側部ＡＲ２に向かってＡｌ組成が低くなるようにしたｎ型ＡｌＧａＮが用いられてもよく、その際、外側部ＡＲ２には、ｎ型ＡｌＧａＮが用いられてもよいし、ｎ型ＧａＮが用いられてもよい。この場合、中央部ＡＲ１と外側部ＡＲ２との間に設けられる中間部ＡＲ３群は、中央部ＡＲ１の外側にある「外側部」とも言える。

トランジスタ領域３０を４つ以上の領域に分割し、各領域のコンタクト層の材料を適宜設定することで、上記同様、トランジスタ領域３０の電流量、発熱量の調整、温度分布の均一化を図ることが可能である。

尚、上記第１の実施の形態で述べた、トランジスタ領域３０を中央部ＡＲ１と外側部ＡＲ２の２つの領域に分割する半導体装置１（図４〜図６）について、上記図７の例では、外側部ＡＲ２のコンタクト層４２にｎ型ＧａＮを用いるようにした。このほか、上記半導体装置１の外側部ＡＲ２のコンタクト層４２には、中央部ＡＲ１のコンタクト層４１に用いられるｎ型ＡｌＧａＮよりもＡｌ組成の低いｎ型ＡｌＧａＮを用いることもできる。上記半導体装置１では、このような構成とした場合でも、上記同様、トランジスタ領域３０の電流量、発熱量の調整、温度分布の均一化を図ることが可能である。

［第３の実施の形態］
図１１は第３の実施の形態に係る半導体装置の一例について説明する図である。図１１には、半導体装置の一例の要部平面図を模式的に示している。

図１１に示す半導体装置１Ｂは、トランジスタ領域３０を横断するように中央部ＡＲ１が設けられ、それを挟んで２つの外側部ＡＲ２が設けられた構成を有する点で、上記第１の実施の形態で述べた半導体装置１（図４等）と相違する。

半導体装置１Ｂでは、平面視でソースフィンガー部２３ａ及びドレインフィンガー部２４ａが延びる方向Ｔ１に対し、１つの中央部ＡＲ１が方向Ｔ１に延びるように設けられ、その中央部ＡＲ１を挟む２つの外側部ＡＲ２が方向Ｔ１に延びるように設けられる。半導体装置１Ｂでは、このような中央部ＡＲ１のソースフィンガー部２３ａ及びドレインフィンガー部２４ａが設けられる活性領域１２の部位に、例えばｎ型ＡｌＧａＮを用いたコンタクト層が設けられる。中央部ＡＲ１を挟む外側部ＡＲ２のソースフィンガー部２３ａ及びドレインフィンガー部２４ａが設けられる活性領域１２の部位に、例えばｎ型ＧａＮを用いたコンタクト層が設けられる。

図１２は第３の実施の形態に係る半導体装置の構成例について説明する図である。図１２には、半導体装置の一例の要部断面図を模式的に示している。
図１２は、図１１に示した半導体装置１Ｂの、中央部ＡＲ１の点Ｘａと、その点Ｘａに対して方向Ｔ１に位置する中央部ＡＲ１の点Ｘｃとの間の断面の一例を、模式的に示したものである。尚、半導体装置１Ｂの、中央部ＡＲ１の点Ｘａと、その点Ｘａに対して方向Ｔ１と直交する方向に位置する外側部ＡＲ２の点Ｘｂとの間の断面は、例えば、上記第１の実施の形態で述べた図５と同じとすることができる。

半導体装置１Ｂでは、例えば、図１２に示すように、トランジスタ領域３０の中央部ＡＲ１のドレインフィンガー部２４ａが設けられる活性領域１２の部位１２ａに、リセス１２ｃが設けられ、そのリセス１２ｃにｎ型ＡｌＧａＮのコンタクト層４１が設けられる。ｎ型ＡｌＧａＮのコンタクト層４１の上に、ドレインフィンガー部２４ａのドレイン電極２４ｂ及び配線層２４ｃが設けられる。

図１２には、中央部ＡＲ１のドレインフィンガー部２４ａを示したが、中央部ＡＲ１のソースフィンガー部２３ａも同様に、そのソース電極２３ｂ及び配線層２３ｃは、半導体層１０の部位１２ａのリセス１２ｃに設けられるｎ型ＡｌＧａＮのコンタクト層４１の上に設けられる。

半導体装置１Ｂの、図１２に示す構造は、点Ｘａから点Ｘｃまでｎ型ＡｌＧａＮのコンタクト層４１が設けられ、点Ｘａから点Ｘｃまでの間にｎ型ＧａＮのコンタクト層４２が設けられない点で、上記半導体装置１の、図６に示した構造と相違する。

上記図２で述べた半導体装置１０００では、そのトランジスタ領域１２０１の平面サイズや発熱量によって、中央部の一方向に延びる個々のドレインフィンガー部１２４０ａ全体に渡る領域が、比較的高温になる場合がある。同様に、中央部の一方向に延びる個々のソースフィンガー部１２３０ａ全体に渡る領域が、比較的高温になる場合がある。このような場合、上記第１の実施の形態で述べたような中央部ＡＲ１とそれを囲む外側部ＡＲ２という分割の仕方では、充分な電流量、発熱量の調整、温度分布の均一化が図れないことが起こり得る。

これに対し、この第３の実施の形態では、図１１に示すような、方向Ｔ１に延びる中央部ＡＲ１とそれを挟む外側部ＡＲ２という分割の仕方を採用する。これにより、中央部ＡＲ１の方向Ｔ１に延びる個々のソースフィンガー部２３ａ全体に渡る領域、個々のドレインフィンガー部２４ａ全体に渡る領域が、比較的高温になる場合でも、充分な電流量、発熱量の調整、温度分布の均一化が図られるようになる。

尚、ここでは、半導体装置１Ｂのトランジスタ領域３０の中央部ＡＲ１のコンタクト層４１にｎ型ＡｌＧａＮを用い、外側部ＡＲ２のコンタクト層４２にｎ型ＧａＮを用いる例を示した。このほか、外側部ＡＲ２のコンタクト層４２には、中央部ＡＲ１のコンタクト層４１に用いられるｎ型ＡｌＧａＮよりもＡｌ組成の低いｎ型ＡｌＧａＮを用いることもできる。このような構成によっても、上記同様、トランジスタ領域３０の電流量、発熱量の調整、温度分布の均一化を図ることが可能である。

また、半導体装置１Ｂのトランジスタ領域３０について、上記第２の実施の形態で述べた例に従い、中央部ＡＲ１と外側部ＡＲ２との間に、１つ又は２つ以上の中間部ＡＲ３を設けてもよい。

１つ又は２つ以上の中間部ＡＲ３を設ける形態において、例えば、中央部ＡＲ１を含む領域グループのコンタクト層には、ｎ型ＡｌＧａＮを用い、外側部ＡＲ２を含む領域グループのコンタクト層には、よりＡｌ組成の低いｎ型ＡｌＧａＮ又はｎ型ＧａＮを用いる。この場合、中央部ＡＲ１を含む領域グループは、「中央部」とも言え、外側部ＡＲ２を含む領域グループは、「中央部」の外側にある「外側部」とも言える。

また、１つ又は２つ以上の中間部ＡＲ３を設ける形態において、コンタクト層には、中央部ＡＲ１から外側部ＡＲ２に向かってＡｌ組成が低くなるようにしたｎ型ＡｌＧａＮが用いられてもよく、その際、外側部ＡＲ２のコンタクト層には、ｎ型ＡｌＧａＮが用いられてもよいし、ｎ型ＧａＮが用いられてもよい。この場合、中央部ＡＲ１と外側部ＡＲ２との間に設けられる１つ又は２つ以上の中間部ＡＲ３は、中央部ＡＲ１の外側にある「外側部」とも言える。

［第４の実施の形態］
ここでは、半導体装置の形成方法の例を、第４の実施の形態として説明する。
図１３〜図１８は第４の実施の形態に係る半導体装置の形成方法の一例について説明する図である。図１３〜図１８の各々において、（Ａ）には半導体装置形成の各工程における要部平面図を、（Ｂ）には半導体装置形成の各工程におけるトランジスタ領域の中央部の要部断面図を、（Ｃ）には半導体装置形成の各工程におけるトランジスタ領域の外側部の要部断面図を、模式的に示している。

まず、図１３（Ａ）に示すような、素子分離領域１１及び活性領域１２（図１３（Ａ）に鎖線枠で図示）を有する半導体層１０が準備される。そして、準備された半導体層１０の活性領域１２の中央部ＡＲ１及び外側部ＡＲ２にそれぞれ、図１３（Ａ）〜図１３（Ｃ）に示すように、リセス１２ｃ及びリセス１２ｄが形成される。

例えば、シリコンカーバイド（ＳｉＣ）基板の上に、有機金属気相成長（Metal Organic Vaper Phase Epitaxy；ＭＯＶＰＥ）法を用いて、バッファ層、電子走行層、電子供給層、キャップ層が結晶成長され、半導体層１０が準備される。例えば、バッファ層として、アルミニウムナイトライド（ＡｌＮ）が膜厚５０ｎｍで結晶成長される。電子走行層として、アンドープのＧａＮ（ｉ型ＧａＮ）が膜厚１０００ｎｍで結晶成長される。電子供給層として、ｎ型Ａｌ_ｓＧａ_１−ｓＮ（０．１≦ｓ≦１．００）が膜厚３０ｎｍで結晶成長される。キャップ層として、ｎ型ＧａＮが膜厚１０ｎｍで結晶成長される。

ＭＯＶＰＥ法を用いた各層の結晶成長において、ＡｌＮの結晶成長には、Ａｌ源であるトリメチルアルミニウム（Tri-Methyl-Aluminum；ＴＭＡｌ）と、アンモニア（ＮＨ_３）との混合ガスが用いられる。ＧａＮの結晶成長には、ガリウム（Ｇａ）源であるトリメチルガリウム（Tri-Methyl-Gallium；ＴＭＧａ）と、ＮＨ_３との混合ガスが用いられる。ＡｌＧａＮの結晶成長には、Ａｌ源であるＴＭＡｌと、Ｇａ源であるＴＭＧａと、ＮＨ_３との混合ガスが用いられる。ｎ型不純物としてシリコン（Ｓｉ）をドープする場合には、そのＳｉ源として、例えば、シラン（ＳｉＨ_４）が用いられる。結晶成長させる窒化物半導体に応じて、ＴＭＡｌ、ＴＭＧａの供給と停止（切り替え）、供給時の流量（他原料との混合比）が適宜設定される。ＡｌＮ、ＧａＮ及びＡｌＧａＮの共通原料であるＮＨ_３の流量は、１００ｍｌ／ｍ〜１０Ｌ／ｍ程度とされる。結晶成長圧力は、１ｋＰａ〜１００ｋＰａ程度とされ、結晶成長温度は、７００℃〜１５００℃程度とされる。

半導体層１０の結晶成長後、例えば、所定の領域に対してＡｒのイオン注入が行われ、素子分離領域１１が形成される。素子分離領域１１で画定される活性領域１２に、２ＤＥＧ５０が生成される。

また、図１３（Ａ）に示すように、活性領域１２に対し、所定の平面サイズ及び平面形状の中央部ＡＲ１（点線枠で囲まれた領域）、及び中央部ＡＲ１を囲む所定の平面サイズ及び平面形状の外側部ＡＲ２（点線枠とその外側の鎖線枠の間の領域）が設定される。

そして、活性領域１２の、ソース電極２３ｂ及びドレイン電極２４ｂの形成予定領域に対応する部位に、リセス１２ｃ及びリセス１２ｄが形成される。これにより、活性領域１２の中央部ＡＲ１の、ソース電極２３ｂ及びドレイン電極２４ｂの形成予定領域に対応する部位１２ａに、図１３（Ｂ）に示すように、リセス１２ｃが形成される。活性領域１２の外側部ＡＲ２の、ソース電極２３ｂ及びドレイン電極２４ｂの形成予定領域に対応する部位１２ｂに、図１３（Ｃ）に示すように、リセス１２ｄが形成される。尚、リセス１２ｃ及びリセス１２ｄは、同時に形成することができる。

次いで、図１４（Ａ）〜図１４（Ｃ）に示すように、活性領域１２の中央部ＡＲ１のリセス１２ｃに、ｎ型ＡｌＧａＮのコンタクト層４１が形成され、外側部ＡＲ２のリセス１２ｄに、例えばｎ型ＧａＮのコンタクト層４２が形成される。例えば、まず、上記の例に従い、ＭＯＶＰＥ法を用いて、中央部ＡＲ１のリセス１２ｃに選択的にｎ型ＡｌＧａＮが結晶成長（再結晶成長）され、コンタクト層４１が形成される。次いで、上記の例に従い、ＭＯＶＰＥ法を用いて、外側部ＡＲ２のリセス１２ｄに選択的にｎ型ＧａＮが結晶成長（再結晶成長）され、コンタクト層４２が形成される。コンタクト層４１のｎ型ＡｌＧａＮ、及びコンタクト層４２のｎ型ＧａＮには、ｎ型不純物として、例えばＳｉが１×１０^１８ｃｍ^−２の濃度でドープされる。

尚、上記のように、外側部ＡＲ２のリセス１２ｄには、ｎ型ＧａＮに限らず、中央部ＡＲ１のリセス１２ｃに形成されるｎ型ＡｌＧａＮよりもＡｌ組成の小さいｎ型ＡｌＧａＮが、同様にＭＯＶＰＥ法を用いて選択的に形成されてもよい。

次いで、図１５（Ａ）〜図１５（Ｃ）に示すように、絶縁膜６０、ソース電極２３ｂ及びドレイン電極２４ｂが形成される。その際は、まず、例えばプラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition；ＰＥＣＶＤ）法を用いて、絶縁膜６０として窒化シリコン（ＳｉＮ）が、半導体層１０を覆うように膜厚１０ｎｍ〜５００ｎｍ、例えば膜厚５０ｎｍで形成される。その後、ソース電極２３ｂ及びドレイン電極２４ｂの形成予定領域に対応する部位１２ａ及び部位１２ｂ、即ち、コンタクト層４１及びコンタクト層４２の上に形成された絶縁膜６０が、ドライエッチング法を用いて除去される。そして、絶縁膜６０が除去されたコンタクト層４１及びコンタクト層４２の上に、フォトリソグラフィ法並びに蒸着法及びリフトオフ法を用いて、ソース電極２３ｂ及びドレイン電極２４ｂが形成される。ソース電極２３ｂ及びドレイン電極２４ｂは、例えば、膜厚１０ｎｍのＴａとその上に積層された膜厚２００ｎｍのＡｌとを含む積層体によって、形成することができる。窒素雰囲気下、４００℃〜１０００℃の温度で熱処理が行われ、ソース電極２３ｂ及びドレイン電極２４ｂのオーミック接続が確立される。

次いで、図１６（Ａ）〜図１６（Ｃ）に示すように、ゲート電極２２ｂを含むゲート導体２２が形成される。その際は、まず、ゲート導体２２の形成予定領域に対応する部位に形成された絶縁膜６０が、ドライエッチング法を用いて除去される。そして、絶縁膜６０が除去された部位の半導体層１０の上に、フォトリソグラフィ法並びに蒸着法及びリフトオフ法を用いて、ゲート導体２２が形成される。ゲート導体２２は、例えば、膜厚５０ｎｍのニッケル（Ｎｉ）とその上に積層された膜厚２００ｎｍの金（Ａｕ）とを含む積層体によって、形成することができる。

次いで、図１７（Ａ）〜図１７（Ｃ）に示すように、絶縁膜６１が形成される。その際は、まず、例えばＰＥＣＶＤ法を用いて、絶縁膜６１としてＳｉＮが、半導体層１０を覆うように膜厚５００ｎｍで形成される。そして、ソース電極２３ｂ及びドレイン電極２４ｂの上に形成された絶縁膜６１が、ドライエッチング法を用いて除去される。

次いで、図１８（Ａ）〜図１８（Ｃ）に示すように、ソース電極２３ｂ及びドレイン電極２４ｂの上に、配線層２３ｃ及び配線層２４ｃが形成される。例えば、スパッタ法を用いて、膜厚１０ｎｍのチタン（Ｔｉ）とその上に積層された膜厚５０ｎｍのＡｕとを含む積層体により下地膜（図示せず）が形成され、その下地膜の上に、めっき法を用いて、膜厚３μｍのＡｕを含む配線層２３ｃ及び配線層２４ｃが形成される。これにより、ソース電極２３ｂ及び配線層２３ｃを含むソース導体２３、並びにドレイン電極２４ｂ及び配線層２４ｃを含むドレイン導体２４が形成される。

以上のような工程により、上記第１の実施の形態で述べた半導体装置１（図４〜図６）のような構造を含む、半導体装置１Ｃ（図１８）が形成される。
尚、上記第２の実施の形態で述べた半導体装置１Ａ（図９及び図１０）や上記第３の実施の形態で述べた半導体装置１Ｂ（図１１及び図１２）等も、以上のような工程の例に従って形成することができる。即ち、形成する半導体装置１Ａ，１Ｂ等に設定される中央部ＡＲ１及び外側部ＡＲ２に基づき、上記図１４（Ａ）〜図１４（Ｃ）の工程において、中央部ＡＲ１のコンタクト層４１及び外側部ＡＲ２のコンタクト層４２の形成領域を適宜変更すればよい。中央部ＡＲ１及び外側部ＡＲ２と共に、中間部ＡＲ３を設ける場合には、更に中間部ＡＲ３のコンタクト層形成ステップを追加すればよい。

以上の工程において、半導体層１０に用いられるＳｉＣ基板は、半絶縁性であってもよいし、導電性であってもよい。半導体層１０には、ＳｉＣ基板のほか、Ｓｉ基板、サファイヤ基板、ＧａＮ基板、ダイヤモンド基板等が用いられてもよい。半導体層１０に含まれる各層の結晶成長には、ＭＯＶＰＥ法のほか、分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法が用いられてもよい。

また、図１５（Ａ）〜図１５（Ｃ）で述べた絶縁膜６０の形成、図１７（Ａ）〜図１７（Ｃ）で述べた絶縁膜６１の形成には、ＰＥＣＶＤ法のほか、原子層堆積（Atomic Layer Deposition；ＡＬＤ）法やスパッタ法を用いることもできる。絶縁膜６０及び絶縁膜６１は、ＳｉＮに限らず、Ｓｉ、Ａｌ、ハフニウム（Ｈｆ）、Ｔｉ、Ｔａ若しくはタングステン（Ｗ）の酸化膜、窒化膜又は酸窒化膜を用いることができる。

また、図１５（Ａ）〜図１５（Ｃ）で述べたソース電極２３ｂ及びドレイン電極２４ｂの形成、図１６（Ａ）〜図１６（Ｃ）で述べたゲート電極２２ｂ（ゲート導体２２）の形成には、スパッタ法を用いることもできる。

また、以上の工程、又は以上の工程の例に従って形成される半導体装置１，１Ａ，１Ｂ，１Ｃ等に関しては、各種変形が可能である。
例えば、半導体層１０の電子走行層には、ＧａＮのほか、インジウムガリウムナイトライド（ＩｎＧａＮ）、ＡｌＧａＮ、インジウムアルミニウムガリウムナイトライド（ＩｎＡｌＧａＮ）等の窒化物半導体が用いられてもよく、また、１種の窒化物半導体の単層構造が用いられてもよいし、１種又は２種以上の窒化物半導体の積層構造が用いられてもよい。半導体層１０の電子供給層には、ＡｌＧａＮのほか、インジウムアルミニウムナイトライド（ＩｎＡｌＮ）、ＩｎＡｌＧａＮ、ＡｌＮ等の窒化物半導体が用いられてもよく、また、１種の窒化物半導体の単層構造が用いられてもよいし、１種又は２種以上の窒化物半導体の積層構造が用いられてもよい。

また、半導体層１０に設けるキャップ層として、例えば、電子供給層を覆うようにＧａＮ層を設けることができる。これにより、電子供給層が保護される。このほか、キャップ層として、ゲート電極２２ｂの直下に位置するように、ｐ型不純物がドープされたＧａＮ（ｐ型ＧａＮ）、又はＩｎＧａＮを設けることもできる。ゲート電極２２ｂの直下にｐ型ＧａＮが設けられると、その固定電荷により、ゲート電極２２ｂの下方の電子走行層と電子供給層との接合界面の伝導帯が押し上げられ、２ＤＥＧ５０の生成が抑えられる。ゲート電極２２ｂの直下にＩｎＧａＮが設けられると、それに発生するピエゾ分極により、ゲート電極２２ｂの下方の電子走行層と電子供給層との接合界面の伝導帯が押し上げられ、２ＤＥＧ５０の生成が抑えられる。ゲート電極２２ｂの直下にｐ型ＧａＮ又はＩｎＧａＮが設けられることで、いわゆるノーマリオフ型のＨＥＭＴが実現される。

また、ゲート電極２２ｂは、半導体層１０とのショットキー接続構造に限らず、半導体層１０との間に絶縁膜を介在させたＭＩＳ（Metal Insulator Semiconductor）構造とされてもよい。

また、ゲート電極２２ｂ、ソース電極２３ｂ及びドレイン電極２４ｂに用いる金属の種類及び層構造は上記の例に限定されるものではなく、それらの形成方法も上記の例に限定されるものではない。ゲート電極２２ｂ、ソース電極２３ｂ及びドレイン電極２４ｂにはそれぞれ、積層構造のほか、単層構造が用いられてもよい。ソース電極２３ｂ及びドレイン電極２４ｂの形成時には、それらの電極用金属の形成によってオーミック接続が実現されるようであれば、必ずしも上記のような熱処理が行われることを要しない。ゲート電極２２ｂの形成時には、その電極用金属の形成後、更に熱処理が行われてもよい。

また、ゲート電極２２ｂとドレイン電極２４ｂとの間隔を、ゲート電極２２ｂとソース電極２３ｂとの間隔よりも広くした、いわゆる非対称構造が採用されてもよい。非対称構造が採用されることで、ゲート電極２２ｂとドレイン電極２４ｂとの間の電界の緩和、耐圧の向上が図られる。

以上、第１〜第４の実施の形態で述べた半導体装置１，１Ａ，１Ｂ，１Ｃ等は、各種電子装置に適用することができる。一例として、上記のような構成を有する半導体装置を、半導体パッケージ、力率改善回路、電源装置及び増幅器に適用する場合について、以下で更に説明する。

［第５の実施の形態］
ここでは、上記のような構成を有する半導体装置の、半導体パッケージへの適用例を、第５の実施の形態として説明する。

図１９は第５の実施の形態に係る半導体パッケージの一例について説明する図である。図１９には、半導体パッケージの一例の要部平面図を模式的に示している。
図１９に示す半導体パッケージ１００は、ディスクリートパッケージの一例である。半導体パッケージ１００は、例えば、上記第１の実施の形態で述べた半導体装置１（図４〜図７）、半導体装置１が搭載されたリードフレーム１１０、及びそれらを封止する樹脂１２０を含む。

半導体装置１は、リードフレーム１１０のダイパッド１１０ａの上に、ダイアタッチ材等（図示せず）を用いて搭載される。半導体装置１には、上記ゲート導体２２に接続されたパッド２５、ソース導体２３に接続されたパッド２６、及びドレイン導体２４に接続されたパッド２７が設けられる。パッド２５、パッド２６及びパッド２７はそれぞれ、Ａｌ等のワイヤ１３０を用いてリードフレーム１１０のゲートリード１１１、ソースリード１１２及びドレインリード１１３に接続される。ゲートリード１１１、ソースリード１１２及びドレインリード１１３の各一部が露出するように、リードフレーム１１０とそれに搭載された半導体装置１及びそれらを接続するワイヤ１３０が、樹脂１２０によって封止される。

例えば、上記第１の実施の形態で述べた半導体装置１が用いられ、半導体パッケージ１００が得られる。
上記のように、半導体装置１では、トランジスタ領域３０の、比較的放熱の起こり易い外側部ＡＲ２のコンタクト層４２には、比較的接触抵抗率の低いｎ型ＧａＮ又はｎ型ＡｌＧａＮが用いられる。トランジスタ領域３０の、比較的放熱の起こり難い中央部ＡＲ１のコンタクト層４１には、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。これにより、半導体装置１では、トランジスタ領域３０の外側部ＡＲ２と中央部ＡＲ１を流れる電流量が調整され、発熱量が調整されて、温度分布が均一化される。トランジスタ領域３０内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１が実現される。このような優れた性能を有する半導体装置１が用いられ、高性能、高品質の半導体パッケージ１００が実現される。

ここでは、半導体装置１を例にしたが、他の半導体装置１Ａ，１Ｂ，１Ｃ等を用いて、同様に高性能、高品質の半導体パッケージを得ることが可能である。
［第６の実施の形態］
ここでは、上記のような構成を有する半導体装置の、力率改善回路への適用例を、第６の実施の形態として説明する。

図２０は第６の実施の形態に係る力率改善回路の一例について説明する図である。図２０には、力率改善回路の一例の等価回路図を示している。
図２０に示す力率改善（Power Factor Correction；ＰＦＣ）回路２００は、スイッチ素子２１０、ダイオード２２０、チョークコイル２３０、コンデンサ２４０、コンデンサ２５０、ダイオードブリッジ２６０及び交流電源２７０（ＡＣ）を含む。

ＰＦＣ回路２００において、スイッチ素子２１０のドレイン電極と、ダイオード２２０のアノード端子及びチョークコイル２３０の一端子とが接続される。スイッチ素子２１０のソース電極と、コンデンサ２４０の一端子及びコンデンサ２５０の一端子とが接続される。コンデンサ２４０の他端子とチョークコイル２３０の他端子とが接続される。コンデンサ２５０の他端子とダイオード２２０のカソード端子とが接続される。また、スイッチ素子２１０のゲート電極には、ゲートドライバが接続される。コンデンサ２４０の両端子間には、ダイオードブリッジ２６０を介して交流電源２７０が接続され、コンデンサ２５０の両端子間から直流電源（ＤＣ）が取り出される。

例えば、このような構成を有するＰＦＣ回路２００のスイッチ素子２１０に、上記のような半導体装置１のほか、他の半導体装置１Ａ，１Ｂ，１Ｃ等が用いられる。
上記のように、半導体装置１等では、外側部ＡＲ２のコンタクト層４２に、比較的接触抵抗率の低いｎ型ＧａＮ又はｎ型ＡｌＧａＮが用いられ、中央部ＡＲ１のコンタクト層４１に、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。これにより、トランジスタ領域３０の温度分布が均一化され、トランジスタ領域３０内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１等が実現される。優れた性能を有する半導体装置１等が用いられ、高性能、高品質のＰＦＣ回路２００が実現される。

［第７の実施の形態］
ここでは、上記のような構成を有する半導体装置の、電源装置への適用例を、第７の実施の形態として説明する。

図２１は第７の実施の形態に係る電源装置の一例について説明する図である。図２１には、電源装置の一例の等価回路図を示している。
図２１に示す電源装置３００は、高圧の一次側回路３１０及び低圧の二次側回路３２０、並びに一次側回路３１０と二次側回路３２０との間に設けられるトランス３３０を含む。一次側回路３１０には、上記第６の実施の形態で述べたようなＰＦＣ回路２００、及びＰＦＣ回路２００のコンデンサ２５０の両端子間に接続されたインバータ回路、例えば、フルブリッジインバータ回路３４０が含まれる。フルブリッジインバータ回路３４０には、複数（ここでは一例として４つ）のスイッチ素子３４１、スイッチ素子３４２、スイッチ素子３４３及びスイッチ素子３４４が含まれる。二次側回路３２０には、複数（ここでは一例として３つ）のスイッチ素子３２１、スイッチ素子３２２及びスイッチ素子３２３が含まれる。

例えば、このような構成を有する電源装置３００の、一次側回路３１０に含まれるＰＦＣ回路２００のスイッチ素子２１０、及びフルブリッジインバータ回路３４０のスイッチ素子３４１〜３４４に、上記のような半導体装置１のほか、他の半導体装置１Ａ，１Ｂ，１Ｃ等が用いられる。例えば、電源装置３００の、二次側回路３２０のスイッチ素子３２１〜３２３には、シリコンを用いた通常のＭＩＳ型ＦＥＴが用いられる。

上記のように、半導体装置１等では、外側部ＡＲ２のコンタクト層４２に、比較的接触抵抗率の低いｎ型ＧａＮ又はｎ型ＡｌＧａＮが用いられ、中央部ＡＲ１のコンタクト層４１に、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。これにより、トランジスタ領域３０の温度分布が均一化され、トランジスタ領域３０内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１等が実現される。優れた性能を有する半導体装置１等が用いられ、高性能、高品質の電源装置３００が実現される。

［第８の実施の形態］
ここでは、上記のような構成を有する半導体装置の、増幅器への適用例を、第８の実施の形態として説明する。

図２２は第８の実施の形態に係る増幅器の一例について説明する図である。図２２には、増幅器の一例の等価回路図を示している。
図２２に示す増幅器４００は、ディジタルプレディストーション回路４１０、ミキサー４２０、ミキサー４３０及びパワーアンプ４４０を含む。

ディジタルプレディストーション回路４１０は、入力信号の非線形歪みを補償する。ミキサー４２０は、非線形歪みが補償された入力信号ＳＩと交流信号とをミキシングする。パワーアンプ４４０は、入力信号ＳＩが交流信号とミキシングされた信号を増幅する。増幅器４００では、例えば、スイッチの切り替えにより、出力信号ＳＯをミキサー４３０で交流信号とミキシングしてディジタルプレディストーション回路４１０に送出することができる。増幅器４００は、高周波増幅器、高出力増幅器として使用することができる。

例えば、このような構成を有する増幅器４００のパワーアンプ４４０に、上記のような半導体装置１のほか、他の半導体装置１Ａ，１Ｂ，１Ｃ等が用いられる。
上記のように、半導体装置１等では、外側部ＡＲ２のコンタクト層４２に、比較的接触抵抗率の低いｎ型ＧａＮ又はｎ型ＡｌＧａＮが用いられ、中央部ＡＲ１のコンタクト層４１に、比較的接触抵抗率の高いｎ型ＡｌＧａＮが用いられる。これにより、トランジスタ領域３０の温度分布が均一化され、トランジスタ領域３０内の位置による放熱性の違いに起因した出力の低下が抑えられ、優れた性能を発揮することのできるトランジスタ２０を備えた半導体装置１等が実現される。優れた性能を有する半導体装置１等が用いられ、高性能、高品質の増幅器４００が実現される。

上記半導体装置１，１Ａ，１Ｂ，１Ｃ等を適用した各種電子装置（上記第５〜第８の実施の形態で述べた半導体パッケージ１００、ＰＦＣ回路２００、電源装置３００及び増幅器４００等）は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。

１，１Ａ，１Ｂ，１Ｃ，１０００，１０００Ａ，１０００Ｂ 半導体装置
１０，１０１０ 半導体層
１１，１２１０ 素子分離領域
１２，１２００ 活性領域
１２ａ，１２ｂ 部位
１２ｃ，１２ｄ，１０８０，１０９０ リセス
２０ トランジスタ
２１ トランジスタ素子
２２，１２２０ ゲート導体
２２ａ，１２２０ａ ゲートフィンガー部
２２ｂ，１０２０ ゲート電極
２３，１２３０ ソース導体
２３ａ，１２３０ａ ソースフィンガー部
２３ｂ，１０３０ ソース電極
２３ｃ，２４ｃ，１０６０，１０７０ 配線層
２４，１２４０ ドレイン導体
２４ａ，１２４０ａ ドレインフィンガー部
２４ｂ，１０４０ ドレイン電極
２５，２６，２７ パッド
３０，１２０１ トランジスタ領域
４１，４２，１１００，１１１０ コンタクト層
５０，２０００ ２ＤＥＧ
６０，６１，１０５０，１０５１ 絶縁膜
１００ 半導体パッケージ
１１０ リードフレーム
１１０ａ ダイパッド
１１１ ゲートリード
１１２ ソースリード
１１３ ドレインリード
１２０ 樹脂
１３０ ワイヤ
２００ ＰＦＣ回路
２１０，３２１，３２２，３２３，３４１，３４２，３４３，３４４ スイッチ素子
２２０ ダイオード
２３０ チョークコイル
２４０，２５０ コンデンサ
２６０ ダイオードブリッジ
２７０ 交流電源
３００ 電源装置
３１０ 一次側回路
３２０ 二次側回路
３３０ トランス
３４０ フルブリッジインバータ回路
４００ 増幅器
４１０ ディジタルプレディストーション回路
４２０，４３０ ミキサー
４４０ パワーアンプ
ＡＲ１ 中央部
ＡＲ２ 外側部
ＡＲ３ 中間部
Ｔ１ 方向

Claims (9)

1. 活性領域を有する半導体層と、
   前記活性領域に設けられたトランジスタと
   を含み、
   前記トランジスタは、
   前記活性領域の第１部位の表面に設けられた第１電極部と、
   前記活性領域の前記第１部位とは異なる第２部位の表面に設けられた第２電極部と
   を有し、
   前記半導体層は、
   前記第１部位に設けられたｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）の第１コンタクト層と、
   前記第２部位に設けられたｎ型Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）の第２コンタクト層と
   を有することを特徴とする半導体装置。
2. 前記活性領域は、平面視で、中央部と、前記中央部の外側の外側部とを有し、
   前記第１部位は、前記中央部に位置し、前記第２部位は、前記外側部に位置することを特徴とする請求項１に記載の半導体装置。
3. 前記第１電極部と前記第２電極部とは、一体の導体の異なる一部であることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記一体の導体は、前記活性領域の表面に設けられた複数のフィンガー部を有し、
   前記第１電極部と前記第２電極部とは、前記複数のフィンガー部のうちの１つに設けられることを特徴とする請求項３に記載の半導体装置。
5. 前記一体の導体は、前記活性領域の表面に設けられた複数のフィンガー部を有し、
   前記第１電極部は、前記複数のフィンガー部のうちの１つに設けられ、
   前記第２電極部は、前記複数のフィンガー部のうちの別の１つに設けられることを特徴とする請求項３に記載の半導体装置。
6. 前記第１電極部と前記第２電極部とは、分離された２つの導体の各々の一部であることを特徴とする請求項１又は２に記載の半導体装置。
7. 前記２つの導体は、
   前記活性領域の表面に設けられた複数の第１フィンガー部を有する第１導体と、
   前記活性領域の表面に設けられ前記複数の第１フィンガー部の間にそれぞれ配置された複数の第２フィンガー部を有する第２導体と
   を含み、
   前記第１電極部と前記第２電極部とは、一方が前記複数の第１フィンガー部のうちの１つに設けられ、他方が前記複数の第２フィンガー部のうちの１つに設けられることを特徴とする請求項３に記載の半導体装置。
8. 半導体層の活性領域の第１部位に、ｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）の第１コンタクト層を形成する工程と、
   前記活性領域の前記第１部位とは異なる第２部位に、ｎ型Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）の第２コンタクト層を形成する工程と、
   前記活性領域にトランジスタを形成する工程と
   を含み、
   前記トランジスタを形成する工程は、
   前記活性領域の、前記第１コンタクト層が形成された前記第１部位の表面に、第１電極部を形成する工程と、
   前記活性領域の、前記第２コンタクト層が形成された前記第２部位の表面に、第２電極部を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。
9. 活性領域を有する半導体層と、
   前記活性領域に設けられたトランジスタと
   を含み、
   前記トランジスタは、
   前記活性領域の第１部位の表面に設けられた第１電極部と、
   前記活性領域の前記第１部位とは異なる第２部位の表面に設けられた第２電極部と
   を有し、
   前記半導体層は、
   前記第１部位に設けられたｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ≦１）の第１コンタクト層と、
   前記第２部位に設けられたｎ型Ａｌ_ｙＧａ_１−ｙＮ（０≦ｙ＜１，ｙ＜ｘ）の第２コンタクト層と
   を有する半導体装置を備えることを特徴とする電子装置。

Images