CN1416159A - 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法 - Google Patents
硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法 Download PDFInfo
- Publication number
- CN1416159A CN1416159A CN02148143A CN02148143A CN1416159A CN 1416159 A CN1416159 A CN 1416159A CN 02148143 A CN02148143 A CN 02148143A CN 02148143 A CN02148143 A CN 02148143A CN 1416159 A CN1416159 A CN 1416159A
- Authority
- CN
- China
- Prior art keywords
- silicon layer
- germanium
- layer
- sige
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 79
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 78
- 239000010703 silicon Substances 0.000 title claims abstract description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 66
- 239000012212 insulator Substances 0.000 title claims description 8
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims 23
- 229910044991 metal oxide Inorganic materials 0.000 title description 3
- 150000004706 metal oxides Chemical class 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 title description 3
- 238000000137 annealing Methods 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005224 laser annealing Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 14
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910006990 Si1-xGex Inorganic materials 0.000 abstract 1
- 229910007020 Si1−xGex Inorganic materials 0.000 abstract 1
- 238000000576 coating method Methods 0.000 description 19
- 239000011248 coating agent Substances 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000002950 deficient Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供了一种制造简单SiGe/SOI结构的方法。尤其是，通过生长SiGe外延层，然后在550－1050℃之间的温度使其弛豫退火，而将SOI的顶硅层转化为Si1－xGex。该温度处理使SiGe弛豫，以将Ge顶硅层转化为弛豫的SiGe层并且消除了SOI膜中的缺陷。因此，可得到缺陷密度非常低的晶体。该SiGe层覆盖有外延的硅层。因为该硅层生长在弛豫的SiGe上，所以顶硅层是应变的硅层。因此，得到了更高的电子和孔穴迁移率。埋入的氧化物界面作为SiGe弛豫的缓冲区。不需要缓变的SiGe层。结果是，该结构的缺陷密度实质上低于现有技术结构的缺陷密度。
Description
本申请是基于2001年5月14日提交的、专利申请序列号为09/855,392、名称为“Enhanced Mobility NMOS and PMOS Transistors UsingStrained Si/SiGe Layers on Silicon-on-Insulator Subatrate(利用绝缘体外延硅基片上的Si/SiGe应变层增强迁移率的NMOS和PMOS晶体管)”的部分继续美国专利申请。
技术领域
本发明涉及高速CMOS集成电路，并且尤其涉及这样的高速CMOS集成电路，它包括一个在绝缘体外延硅(SOI)氧化物埋层(BOX)上的弛豫硅锗(SiGe)层，其中该结构缺陷密度低。
背景技术
已在表面应变硅和应变硅埋入结构上制造了硅锗(SiGe)金属氧化物半导体(MOS)晶体管。该器件通常由渐变的Si1-xGex厚层组成，其中x从1μm-2μm的弛豫SiGe层下部为0.0变化成其上部为0.3。在渐变的SiGe上生长了50nm-150nm的弛豫Si1-xGex层，然后生长了表面应变MOS晶体管的应变硅外延层。对于埋层的应变MOS晶体管，在应变的硅层上沉积了另外一个SiGe层。该结构能使场有效迁移率比纯硅器件的增强80％。对于pMOST器件，已得到了400cm2/Vs的有效孔穴迁移率。尤其是，在应变的SiGe孔穴限制的pMOSTs的一个简单的硅覆层(cap)上，申请人得到了高于50％的有效孔穴迁移率的增强。
也已在相似的、但是弛豫的缓变SiGe层埋入氧化硅的结构上制造了SiGe/SOI晶体管。该SiGe/SOI结构孔穴迁移率和电子迁移率的增益分别高于硅控晶体管45％和60％。该结构非常复杂并且对于大规模的集成电路应用而言其晶体缺陷密度太高。
1998年3月10日出版的序列号为US 5,726,459、名称为“Ge-Si SOI MOS Transistor and Method for Fabricating Same(Ge-SiSOI MOS晶体管及其制造方法)”的S.T.Hsu和T.Nakado的专利中公开了一种器件，其中用离子注入来形成Ge掺杂的硅层。Ge离子的剂量非常大并且注入时间长。另外，在Ge离子的注入过程中，硅层可被完全非晶形化并且可能会不能再结晶。因此，使用此处公开的方法不能可靠地得到高质量的SiGe膜。
因此，需要简单的SiGe/SOI结构。另外，需要制造该简单SiGe/SOICMOS结构的制造方法。
发明内容
本发明提供了一种简单的SiGe/SOI结构及其制造方法。尤其是，通过生长SiGe外延层，然后在550-1050℃的温度范围内扩散退火而将SOI的顶层硅转化为Si1-xGex。被称为弛豫退火步骤的第二退火步骤通常在1050-1200℃的温度范围内进行。该温度的处理使Ge扩散，以将顶层硅转化为弛豫的SiGe层并且消除了SOI膜中的任何缺陷。因此，可得到没有缺陷的SiGe晶体。该SiGe层由外延硅层覆盖。因为硅层生长在弛豫的SiGe上，所以上部的硅层是应变的硅层。因此，得到了更高的电子和孔穴迁移率。埋入的氧化物界面作为SiGe弛豫的缓冲区。不需要缓变的SiGe层。结果是，该结构的缺陷密度实质上低于现有技术结构的缺陷密度。
制造方法如下。第一，将SOI基片的顶硅层变薄至10nm-30nm。第二，生长Si1-xGex的外延层，其中0.2＜x＜0.5。该膜的厚度通常为20nm-40nm。第三，为了对nMOST和pMOST电压的阈值控制，进行硼和磷离子分别向p-阱和n-阱的注入。第四，将该结构在550-1050℃的温度范围内进行0.5-4小时的扩散退火。该热处理使Ge扩散，以将上部硅膜转化为弛豫的Si1-xGex，其中在整个膜中x可以不是常数。该热处理也消除了SOI膜中的一些或所有的缺陷。第二弛豫退火步骤可在1050-1200℃的温度范围内进行很短的时间，比如仅几秒钟。SOI基片上的弛豫SiGe中得到的缺陷密度低。第五，生长了硅覆盖层。因为下层的SiGe是弛豫的，因此该硅覆盖层是横向拉应变。第六，生长栅氧化物并且沉积第一层多晶硅层、多1。第七，涂覆光刻胶以保护活性区域。然后将多1、氧化物和SiGe蚀刻，并且除去抗蚀剂。第八，生长5nm-10nm的低温热氧化物。然后沉积50nm-200nm的CVD氧化物层。第九，进行氧化物的等离子体蚀刻，以从多1的表面除去所有的氧化物。这样在活性区形成了侧壁氧化物(sidewall oxide)。第十，沉积50nm-200nm的多晶硅-多2。多1和多2结合形成栅电极。第十一，然后进行光刻胶的涂覆和多晶硅栅电极的蚀刻，并且除去抗蚀剂。源/漏注入使用了另外的光刻胶。第十二，沉积钝化氧化物和金属化层。由此得到了最终的器件。
在这些步骤中，需要低热堆积(budget)以避免Ge扩散进入应变Si层。另外，已熟知在SiGe上生长薄膜氧化物的可靠性与在硅上生长氧化物的可靠性不一样好。该方法提供了低热堆积。而且，在SiGe层上没有生长栅氧化物薄膜，由此避免了现有技术工艺和器件的缺点。
因此，本发明的一个目的是提供一种简单的SiGe/SOI结构及其制造方法。
本发明的另一个目的是提供一种高速的CMOS集成电路及其制造方法，其中该电路包括的一个弛豫硅锗(SiGe)层位于绝缘膜上硅(SOI)氧化物埋层(BOX)上，其中该结构的缺陷密度低。
附图说明
图1是在制造过程中表示出氧化物、硅和SiGe层的器件的侧剖面图。
图2是在制造过程中表示出氧化物、pSiGe/nSiGe、氧化物和多晶硅层的器件的侧剖面图。
图3是在制造过程中表示出pMOS和nMOS区域的器件的侧剖面图。
图4是在制造过程中表示出在pMOS和nMOS区域上沉积氧化物层的器件的侧剖面图。
图5是在制造过程中表示出在pMOS和nMOS区域上蚀刻氧化物层的器件的侧剖面图。
图6是在制造过程中表示出栅区域的器件的侧剖面图。
图7是器件的侧剖面图，它表示出在制造过程中完整制造的器件。
图8是表示本发明制造方法的流程图。
具体实施方式
图1是在制造过程中表示出氧化物、硅和SiGe层的器件的侧剖面图。尤其是，本发明的方法包括一种方法，其中通过生长SiGe外延层，然后在10至40分钟的时间范围内、在550-1050℃的温度范围内扩散退火，从而将SOI膜的顶硅层转化为Si1-xGex。可在1050-1200℃的温度范围内以很短的时间，比如仅几秒钟来进行第二弛豫退火步骤。第一退火步骤使Ge扩散，以确定至少部分弛豫的一定程度上是均匀的SiGe层。第二退火步骤导致了弛豫的SiGe层。该温度处理使Ge扩散，以将顶硅层转化为弛豫的SiGe层并且使SOI膜中的任何缺陷降至最小。由此，可得到低缺陷的SiGe晶体。该SiGe覆盖有硅外延层。因为该硅层生长在弛豫的SiGe层上，因此顶部的硅层是应变的硅层。因此，得到了更高的电子和孔穴迁移率。埋入的氧化物界面作为SiGe弛豫的缓冲区。不需要缓变的SiGe层。结果是，该结构的缺陷密度实质上低于现有技术已知结构的缺陷密度。
制造方法的第一步骤包括提供一个基片10，该基片具有一个氧化物层12和顶硅层14。将顶硅层14变薄至约10nm-30nm的厚度16。在顶硅层14上生长Si1-xGex的外延层18，其中x的范围在0.1-0.9，并且优选其范围在0.2-0.5。层18的膜厚度20通常约为20nm-40nm。
图2是在制造过程中表示出氧化物、pSiGe/nSiGe、硅、氧化物和多晶硅层的器件的侧剖面图。该器件的制造方法如下。为了nMOST和pMOST的电压阈值控制，进行硼和磷离子的注入以分别形成p-阱22和n-阱24。接着将该结构在550-1050℃的温度范围内进行约0.5-4小时的扩散退火。该热处理使Ge扩散，以将顶部硅膜22和24转化为至少部分弛豫的Si1-xGex膜，其中在整个膜中x可以不是常数。通常接着在1050-1200℃的温度范围内进行第二弛豫退火步骤约1-10秒钟。该步骤的结果是由Si和Si1-xGex层得到了Si1-yGey层，其中y小于x。Si1-yGey层通常是弛豫的。该第二热处理也消除了SOI膜中的一些或所有的缺陷。而且，第二峰值退火使Si1-yGey层弛豫。因此，在SOI基片上得到了低缺陷密度的弛豫SiGe层。在SiGe层上外延生长了厚度范围约为5-20nm的硅薄层25。接着在SiGe层22和24上生长了栅氧化物26并且沉积了多晶硅覆层28、多1。层28的厚度范围通常为100-200nm。可在也称之为峰值退火步骤的第二弛豫退火步骤之前或之后沉积硅薄层25。在这两种方法中，生长的硅层25通常将为应变的硅层。
图3是在制造过程中表示出pMOS和nMOS区域的器件的侧剖面图。尤其是，对活性区22和24部分涂覆光刻胶以在蚀刻多1层28、氧化物层26、硅层25、以及pSiGe区域22和nSiGe区域24的外部区域时保护之。然后将光刻胶除去以产生活性的nMOS30和pMOS32区域。
图4是在制造过程中表示出沉积在pMOS和nMOS区域上的氧化物层的器件的侧剖面图。尤其是，在图3的器件上生长了低温热氧化物层，其中低热堆积氧化物层的厚度通常为约5nm-10nm。通过化学汽相沉积(CVD)沉积了氧化物层40，其厚度42约为50nm-200nm.
图5是器件的侧剖面图，它表示出在制造过程中pMOS和nMOS区域蚀刻的氧化物层。尤其是，进行了氧化物层40的等离子体蚀刻，以从多1层28的上表面除去所有的氧化物。这样在活性区30和32上形成了侧壁氧化物44。
图6是在制造过程中表示出栅区域的器件的侧剖面图。尤其是，在图5的器件上沉积了多晶硅层46、即多2。多2层46的厚度48通常约为100nm-200nm。多2层和多1层结合以形成栅电极。然后进行光刻胶的涂覆并且蚀刻该器件以提供多晶硅栅电极50和52。然后除去光刻胶。另外的光刻胶可用于层22和24中源极和漏极区域的注入。一个实施方式中，可将层22的源极和漏极区域22a和22b分别掺杂以成为N+，而将层24的源极和漏极区域24a和24b分别掺杂以成为P+。类似的，栅电极50可以是N+并且栅电极52可以是P+。
图7是器件的侧剖面图，它表示出在制造过程中的完整制造的器件。尤其是，该工艺步骤包括沉积钝化氧化物并且然后使器件金属化。由此导致了一个nMOS结构60和一个pMOS结构62。
本发明的步骤提供的低热堆积对避免Ge扩散进入应变的Si层而言是必要的。另外，已熟知在SiGe上生长薄膜氧化物的可靠性与在硅层上生长氧化物的可靠性不一样好。本文公开的方法具有低热堆积并且不需要在SiGe层上生长栅氧化物薄膜。因此，提供了一种简单的SiGe/SOI结构及其制造方法。尤其是，本发明提供了一种高速的CMOS集成电路及其制造方法，其中该电路包括的一个弛豫硅锗(SiGe)层位于绝缘膜上硅(SOI)氧化物埋层(BOX)上，并且其中该结构具有低的缺陷密度。
如上所述，可进行第二弛豫退火步骤，以在SOI氧化物埋层(BOX)上提供弛豫的SiGe层。该方法中，目标仍是将SOI基片的顶硅层转化为弛豫的Si1-yGey，其中y至少是0.15。该工艺开始先生长Si1-xGex外延覆层，其中x大于y。接着可将该膜用光刻胶制版并且将顶部的SiGe/Si膜选择性的蚀刻深至BOX。这样留出了绝缘的SiGe/Si台面，由此可能退火消除缺陷。也可选择基片不被制版。紧接该步骤进行的是在550-1050℃的温度范围内进行约0.5-4小时的扩散退火。该温度处理使Ge扩散，以将顶硅层转化为弛豫的Si1-yGey层。接着可进行第二退火步骤。尤其是，可接着进行1050-1200℃温度范围内的峰值退火步骤，以使完成扩散并且消除或减少SOI膜中的任何缺陷。该峰值或弛豫退火步骤通常进行的时间短，如10秒或更短。由此可得到低缺陷密度的Si1-yGey晶体。然后将该Si1-yGey层以外延硅层覆盖。如果该基片之前已被制版，可选择性地需要沉积外延硅覆层。因为硅层生长在弛豫的SiGe层上，因此顶硅层为应变的硅层。因此，得到了高的电子和孔穴迁移率。埋入的氧化物界面作为SiGe弛豫的缓冲区。不需要缓变的SiGe层。结果是，该结构的缺陷密度实质上低于现有技术已知结构的缺陷密度。
图8是表示本发明制造方法的流程图。首先提供一个基片。步骤70包括使SOI基片的顶硅层薄至约10nm-30nm的厚度。步骤72包括生长一个Si1-xGex的外延层，其中0.2＜x＜0.5。该膜的厚度通常约为20nm-40nm。步骤74包括为了对nMOST和pMOST电压的阈值控制，进行硼和磷离子分别向p-阱和n一阱的注入。步骤76包括使该结构在550-1050℃的温度范围内进行0.5-4小时的扩散退火。该热处理使Ge扩散，以将顶部硅膜转化为弛豫的Si1-xGex层，其中在整个膜中x可以不是常数。该热处理也消除了SOI膜中的一些或所有的缺陷。使第二弛豫退火步骤78在1050-1200℃的温度范围内进行很短的时间，比如仅几秒。可用选自快速加温退火、激光退火和光学退火中的一种方法进行第二弛豫退火步骤78。得到的SOI基片上弛豫的SiGe中的缺陷密度低。步骤80包括生长硅覆盖层。在该方法的一个实施方式中，硅覆层25的沉积可在第二弛豫退火步骤78之前进行。因为下层的SiGe是弛豫的，因此该硅覆层是横向拉应变。步骤82包括生长栅氧化物并且接着沉积第一层多晶硅层、多1。步骤84包括涂覆光刻胶以保护活性区域。步骤86包括蚀刻多1、氧化物和SiGe，然后除去抗蚀剂。步骤88包括生长5nm-10nm的低温热氧化物并且接着沉积50nm-200nm的CVD氧化物层。步骤90包括进行氧化物的等离子体蚀刻，以从多1的表面除去所有的氧化物。这样在活性区形成了侧壁氧化物。步骤92包括沉积100nm-200nm的多晶硅、多2。多1和多2结合形成栅电极。步骤94包括涂覆光刻胶、蚀刻多晶硅栅电极和接着除去抗蚀层。源/漏注入使用了另外的光刻胶。步骤96包括沉积钝化氧化物和金属化层。由此得到了最终的器件。
在这些步骤中，需要低热堆积以避免Ge扩散进入应变的Si层。另外，已熟知在SiGe上生长薄膜氧化物的可靠性与在硅上生长氧化物的可靠性不一样好。该方法提供了低热堆积。而且，在SiGe层上没有生长栅氧化物薄膜，由此避免了现有技术工艺和器件的缺点。
因此，已公开了一种晶体管及其制造方法，该晶体管包括一个绝缘基片外延硅上的弛豫的SiGe层和应变的顶硅层。尽管已公开了优选的结构和制造该器件的方法，应理解为不背离本发明由所附的权利要求书所限定的范围，可对其进行其它的变化和修正。
Claims (18)
1.一种形成SiGe/SOI结构的方法，它包括如下步骤：
提供一个包括氧化物埋层的绝缘体外延硅基片；
在所述基片上沉积硅锗层；和
在至少1050℃的温度下使所述基片上的硅锗层退火达至少1秒的时限。
2.权利要求1的方法，其中使所述硅锗层退火的所述步骤在至少1100℃的温度下进行1-10秒。
3.权利要求1的方法，其中使所述硅锗层退火的所述步骤在至少1150℃的温度下进行1-10秒。
4.权利要求1的方法，其中在至少1050℃的温度下使所述基片上的硅锗层退火的所述步骤之前，将所述硅锗层在550-1050℃的温度范围内退火0.5-4.0小时。
5.权利要求1的方法，其中所述硅锗层含有Si1-xGex，其中x的范围为0.1-0.9。
6.权利要求1的方法，其中所述硅锗层含有Si1-xGex，其中x的范围为0.2-0.5。
7.权利要求1的方法，还包括在所述退火的硅锗层上生长拉应变硅层。
8.一种由权利要求1的方法制造的晶体管，其中所述晶体管包括弛豫的硅锗层和位于其上的拉应变硅层。
9.一种形成SiGe/SOI结构的方法，它包括如下步骤：
提供一个包括氧化物埋层的绝缘体外延硅基片；
在所述基片上沉积硅锗层；
进行第一退火步骤，包括使所述基片上的所述硅锗层在550-1050℃的温度范围内退火0.5-4.0小时；和
进行第二退火步骤，包括使所述基片上的所述硅锗层在至少1050℃的温度下退火1-10秒。
10.权利要求9的方法，其中所述硅锗层含有Si1-xGex，其中x的范围为0.1-0.9。
11.权利要求9的方法，还包括在所述硅锗层上生长拉应变硅层。
12.权利要求11的方法，其中所述方法产生了一种晶体管，该晶体管包括所述的硅锗层和位于其上的所述拉应变硅层，其中所述硅锗层是弛豫的。
13.权利要求10的方法，其中在所述第一退火步骤之后，所述硅锗层和来自所述绝缘体外延硅基片的硅结合以形成定义为Si1-yGey的硅锗层，其中y小于x。
14.权利要求9的方法，其中可通过选自快速加温退火、激光退火和光学退火比如闪光灯退火中的一种方法进行所述第二退火步骤。
15.权利要求9的方法，其中所述方法产生的晶体管包括适于用作nMOS通道的顶硅层。
16.权利要求9的方法，其中所述方法产生的晶体管包括位于硅锗层上的顶硅层，其中所述顶硅层和所述硅锗层中每一个都适于用作pMOS。
17.权利要求9的方法，其中所述硅锗层的沉积厚度最多为40nm。
18.一种晶体管，它由权利要求9的方法制造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/016,373 US20020168802A1 (en) | 2001-05-14 | 2001-10-30 | SiGe/SOI CMOS and method of making the same |
| US10/016373 | 2001-10-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1416159A true CN1416159A (zh) | 2003-05-07 |
| CN1237587C CN1237587C (zh) | 2006-01-18 |
Family
ID=21776792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021481431A Expired - Fee Related CN1237587C (zh) | 2001-10-30 | 2002-10-30 | 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2003158250A (zh) |
| KR (1) | KR100522275B1 (zh) |
| CN (1) | CN1237587C (zh) |
| TW (1) | TWI298911B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1311546C (zh) * | 2003-07-01 | 2007-04-18 | 国际商业机器公司 | 绝缘体上SiGe衬底材料的制作方法及衬底材料 |
| CN100336171C (zh) * | 2004-09-24 | 2007-09-05 | 上海新傲科技有限公司 | 基于注氧隔离技术的绝缘体上锗硅材料及其制备方法 |
| CN100350561C (zh) * | 2003-09-03 | 2007-11-21 | 国际商业机器公司 | 制作亚稳绝缘体上sige衬底材料的方法及衬底材料 |
| CN100369191C (zh) * | 2004-10-19 | 2008-02-13 | 硅绝缘体技术有限公司 | 具有应变硅层的晶片结构体的制造方法及其中间产物 |
| CN100378918C (zh) * | 2003-03-05 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 应变半导体覆绝缘层型基底及其制造方法 |
| CN100461446C (zh) * | 2004-07-01 | 2009-02-11 | 国际商业机器公司 | 在拉伸应变绝缘体上SiGe上的应变SiMOSFET |
| CN101322229B (zh) * | 2005-10-06 | 2010-12-22 | Nxp股份有限公司 | 半导体soi器件 |
| CN101142688B (zh) * | 2005-01-18 | 2012-05-23 | 英特尔公司 | 具有应变沟道区的非平面mos结构 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100536167C (zh) | 2003-08-05 | 2009-09-02 | 富士通微电子株式会社 | 半导体装置及其制造方法 |
| US6972247B2 (en) * | 2003-12-05 | 2005-12-06 | International Business Machines Corporation | Method of fabricating strained Si SOI wafers |
| JP2005197405A (ja) | 2004-01-06 | 2005-07-21 | Toshiba Corp | 半導体装置とその製造方法 |
| US7550370B2 (en) * | 2004-01-16 | 2009-06-23 | International Business Machines Corporation | Method of forming thin SGOI wafers with high relaxation and low stacking fault defect density |
| KR100776173B1 (ko) * | 2006-08-23 | 2007-11-12 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| KR100782497B1 (ko) * | 2006-11-20 | 2007-12-05 | 삼성전자주식회사 | 얇은 응력이완 버퍼패턴을 갖는 반도체소자의 제조방법 및관련된 소자 |
| KR100880106B1 (ko) * | 2006-12-29 | 2009-01-21 | 주식회사 실트론 | ＳｉＧｅ 희생층을 이용하여 표면 거칠기를 개선한 ＳＯＩ웨이퍼의 제조 방법 |
| US20110180903A1 (en) * | 2008-10-02 | 2011-07-28 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
| KR20110065446A (ko) * | 2008-10-02 | 2011-06-15 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법 |
| FR3051595B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
-
2002
- 2002-09-13 JP JP2002269227A patent/JP2003158250A/ja not_active Withdrawn
- 2002-10-21 TW TW091124221A patent/TWI298911B/zh not_active IP Right Cessation
- 2002-10-29 KR KR10-2002-0066211A patent/KR100522275B1/ko not_active IP Right Cessation
- 2002-10-30 CN CNB021481431A patent/CN1237587C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100378918C (zh) * | 2003-03-05 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 应变半导体覆绝缘层型基底及其制造方法 |
| CN1311546C (zh) * | 2003-07-01 | 2007-04-18 | 国际商业机器公司 | 绝缘体上SiGe衬底材料的制作方法及衬底材料 |
| CN100350561C (zh) * | 2003-09-03 | 2007-11-21 | 国际商业机器公司 | 制作亚稳绝缘体上sige衬底材料的方法及衬底材料 |
| CN100461446C (zh) * | 2004-07-01 | 2009-02-11 | 国际商业机器公司 | 在拉伸应变绝缘体上SiGe上的应变SiMOSFET |
| CN100336171C (zh) * | 2004-09-24 | 2007-09-05 | 上海新傲科技有限公司 | 基于注氧隔离技术的绝缘体上锗硅材料及其制备方法 |
| CN100369191C (zh) * | 2004-10-19 | 2008-02-13 | 硅绝缘体技术有限公司 | 具有应变硅层的晶片结构体的制造方法及其中间产物 |
| CN101142688B (zh) * | 2005-01-18 | 2012-05-23 | 英特尔公司 | 具有应变沟道区的非平面mos结构 |
| CN101322229B (zh) * | 2005-10-06 | 2010-12-22 | Nxp股份有限公司 | 半导体soi器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1237587C (zh) | 2006-01-18 |
| TWI298911B (en) | 2008-07-11 |
| KR20030036006A (ko) | 2003-05-09 |
| JP2003158250A (ja) | 2003-05-30 |
| KR100522275B1 (ko) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1237587C (zh) | 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法 | |
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| US8101949B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| US7071103B2 (en) | Chemical treatment to retard diffusion in a semiconductor overlayer | |
| US7018882B2 (en) | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon | |
| CN1728385A (zh) | 沟槽应变抬升源/漏结构及其制造方法 | |
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US6869897B2 (en) | Manufacturing method for semiconductor substrate, and semiconductor device having a strained Si layer | |
| EP0496639B1 (en) | Polysilicon thin film semiconductor device | |
| CN100356583C (zh) | 用于制造薄膜半导体器件的方法 | |
| US8263453B2 (en) | Method for forming semiconductor devices with active silicon height variation | |
| JPS631072A (ja) | 薄膜電界効果トランジスタ | |
| CN1182586C (zh) | 轻掺杂漏极结构的低温多晶硅薄膜晶体管及其制作方法 | |
| JPH05275702A (ja) | 薄膜トランジスタ | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100196521B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100223275B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH03257818A (ja) | 半導体装置の製造方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| KR20050103815A (ko) | 반도체 소자 형성 방법 | |
| Bonnaud et al. | Improvement of Silicon-Based Thin Film Transistor Performances by Modifying Technological Fabrication Process Steps: a Similar Approach with ULSI Technology | |
| JPH0418757A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060118 Termination date: 20111030 |