CN100369191C - 具有应变硅层的晶片结构体的制造方法及其中间产物 - Google Patents

具有应变硅层的晶片结构体的制造方法及其中间产物 Download PDF

Info

Publication number
CN100369191C
CN100369191C CNB2005101050831A CN200510105083A CN100369191C CN 100369191 C CN100369191 C CN 100369191C CN B2005101050831 A CNB2005101050831 A CN B2005101050831A CN 200510105083 A CN200510105083 A CN 200510105083A CN 100369191 C CN100369191 C CN 100369191C
Authority
CN
China
Prior art keywords
layer
strained silicon
wafer
sige
intermediate product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101050831A
Other languages
English (en)
Other versions
CN1767148A (zh
Inventor
伊夫-马蒂厄·拉瓦伊兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1767148A publication Critical patent/CN1767148A/zh
Application granted granted Critical
Publication of CN100369191C publication Critical patent/CN100369191C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)

Abstract

本发明涉及具有应变硅层的晶片结构体的制造方法和该方法的中间产物。该制造方法包括：提供包含支撑基片并且在顶部具有应变硅模型层的原型晶片；在应变硅模型层上外延生长松弛的辅助SiGe层；在松弛的辅助SiGe层上外延生长应变硅应用层；和在辅助SiGe层中形成的预定剥离区处剥离该结构体。该中间产物包括：包含支撑基片和应变硅模型层的原型晶片；位于应变硅模型层上的松弛的辅助SiGe层，其中在该松弛的辅助SiGe层中形成预定的剥离区；和位于该辅助SiGe层上的应变硅应用层。

Description

具有应变硅层的晶片结构体的制造方法及其中间产物
技术领域
本发明涉及具有应变硅层的晶片结构体的制造方法和用于制造该晶片结构体的中间产物。
背景技术
由于应变硅层具有诸如大的载流子迁移率等优异的电性能，使得采用该层的电子产品具有高的效率，因而在微电子学或光电子学领域中，具有应变硅层的结构体的制造很受关注。具有应变硅层的结构体的传统制造方法非常复杂且耗时。具体地，在硅基片上外延生长锗含量逐渐增大的SiGe缓冲层是已知的。该SiGe缓冲层通常以这样的技术进行生长，即在相对较长的时期内锗含量仅发生微小变化，从而在外延生长结束时得到这样的状态：在SiGe层的顶部具有尽可能低的位错密度。然后，在SiGe缓冲层上形成具有相当于SiGe缓冲层的最高锗浓度的恒定锗浓度的松弛SiGe层。其后，在其上形成应变硅层。
在该技术中，由于为了获得高的品质，耗时的工序是必需的，因此，一方面要得到高品质的应变硅结构体，而另一方面又要实现高效率的生产，这两种需求是相互矛盾的。
在另一种用于制造SGOI(硅-锗位于绝缘体上)的结构体的方法中，用所谓的SmartCut技术，将形成在硅支撑基片上的松弛SiGe层从基片上剥离。之后，在剥离的SiGe层上形成外延生长的应变硅。由于对于每个新晶片产品而言都必须重复进行SiGe层的形成，因此该SGOI层的形成也是耗时且复杂的。也就是说，对于每个新结构体而言，必需进行至少次外延生长。
除了必须重复进行复杂的工艺步骤之外，上述技术还存在的缺点是，原始基片的一部分被剥离后，难以回收该原始基片。必须应用化学机械抛光步骤和/或化学蚀刻步骤以使原始基片处于能够再次被使用的状态。为了回收利用，必须采用耗时的步骤来显著减小原始晶片的厚度，以减小表面粗糙度，并消除形成在晶片边缘上的台阶状剖面。此外，由于在识别组成逐渐变化的SiGe层和其下的硅基片之间的界面时，蚀刻步骤的选择性不足，因此仅使用化学蚀刻法是困难的。因而必须应用化学机械抛光法，以补充或代替化学蚀刻，所述化学机械抛光法的再生性和效率很差。
在WO 2004019404中描述了一种方法，其中，在回收过程中采用诸如终止层等保护层来保护回收层下面的层。尽管该终止层能够保护施体或支撑基片上的SiGe缓冲层，但该方法不能解决现有技术中的所有问题。
特别是，通过多个技术步骤得到的SiGe缓冲层形成了位错源，以致必须进行长期的外延生长，以形成新的可用的施体晶片和实现位错密度大大降低的状态，从而为形成高质量的应变硅层提供良好的基础。
在另一方法中，仅将松弛的SiGe层的一部分转移至另一基片上并进一步在其上生长，以提供用于应变硅层的良好基础。通过这种技术，可以不必另外形成缓冲层，从而导致加工效率的提高，并消除了由缓冲层形成位错的风险。
但是，如上所述，在经转移的SiGe层上重复SiGe的外延生长是难以控制的，从而导致这类方法效率不佳。例如，在SiGe外延沉积前，SiGe层的表面预处理通常比应变Si的沉积更为困难。
发明内容
因而本发明的目的是提供可以有效制造具有应变硅层的结构体的方法和该方法的中间产物，其中在该方法中使用的施体或支撑基片能够以高的再生性进行回收。
通过用于制造具有应变硅层的晶片结构体的方法实现了该目的，该方法包括：提供包含支撑基片并且在顶部具有应变硅模型层的原型晶片；在应变硅模型层上外延生长松弛的辅助SiGe层；在松弛的辅助SiGe层上外延生长应变硅应用层；和在产生于辅助SiGe层中的预定剥离区处剥离该结构体。
根据本发明的思想，具有应变硅层的晶片结构体的制造方法包括两个主要步骤：原型晶片的制造，所述原型晶片形成了应用结构体的模型；和应用结构体的形成，其中通过形成应变硅应用层来复制或克隆原型晶片的应变硅模型层的特性，以此来形成应用结构体。使用本发明的方法，通过使用应变硅层间的辅助SiGe层作为传导层，应变硅模型层的性质可以直接转移至应变硅应用层。通过简单地按顺序堆叠应变硅模型层、辅助SiGe层和应变硅应用层，能够在非常短的时间内高质量地形成应变硅应用层。此外，将应用结构体从该结构体的原型晶片部分上剥离并且随后使两个结构体分别进入下一工序相对比较容易。
根据本发明的优选实施方式，该方法还包括：在剥离步骤之后，从应变硅应用层中除去辅助SiGe层的残余部分。该步骤可以回收剥离的应用结构体。由于在松弛的辅助SiGe层和应变硅应用层之间具有高的蚀刻选择性，因此回收应用结构体是非常容易的。
在本发明的一个有利的实例中，进一步外延生长应变硅模型层，然后在其上生长辅助SiGe层。进一步生长的应变外延硅层能够补偿应变硅层在回收步骤中的厚度损失，所述厚度损失是由于蚀刻选择性不良所造成的。
在本发明的另一个有利的实施方式中，该方法还包括：向辅助SiGe层植入植入物以在其中产生预定的剥离区。所述植入物可以产生界限分明的预定剥离区，所述剥离区可以通过采用冲击波或其它的力非常有效地进行机械剥离或热剥离。
根据本发明的另一实例，该方法还包括：将第二晶片附着在应变硅应用层上。第二晶片可以在剥离步骤中为应变硅应用层提供良好的稳定性，并可为应变硅应用层的进一步使用形成良好的基础。
更有利的是该方法还包括：在剥离步骤前，在应变硅应用层上生长SiGe应用层。这样，SGOI(硅-锗位于绝缘体上)应用结构体可以在剥离步骤之后形成。
在本发明的另一实例中，该方法还包括：将第二晶片附着到SiGe应用层上。第二晶片能够为后面的应用结构体提供良好的基础，并能够在剥离步骤中提供良好的稳定性。
优选地，原型晶片的提供包括，提供由硅支撑基片、至少一个绝缘层和直接位于绝缘层上的应变硅模型层构成的SOI结构体。该结构体可以用如上所述的传统方式仅制造一次，并可以多次作为用于复制应变硅模型层特性的模型。
在本发明的另一种变化形式中，原型晶片的提供包括，提供由硅支撑基片、至少一个绝缘层、SiGe层和应变硅模型层构成的SGOI结构体。该结构体也可用传统方式形成，其中应变硅模型层的应变取决于SiGe层的锗浓度。该结构体可以仅制造一次，并可多次用于克隆或复制应变硅模型层的特性。
如果该方法还包括以下步骤则是更有利的：在剥离步骤之后从应变硅模型层上除去辅助SiGe层的残余部分。这使得可以在剥离步骤之后回收原型晶片。因为这些层间具有良好的蚀刻选择性，因此将辅助SiGe层从应变硅模型层上除去是非常容易的。
本发明的目的进一步通过用于制造具有应变硅层的晶片结构体的中间产物来实现，该中间产物包括：包含支撑基片和应变硅模型层的原型晶片；位于应变硅模型层上的松弛的辅助SiGe层，其中在该松弛的辅助SiGe层中形成预定的剥离区；和位于该辅助SiGe层上的应变硅应用层。SiGe辅助层的厚度应当足以包容因植入和剥离所导致的缺陷，该厚度通常为＞200nm。
在中间产物中，应变硅模型层的特性直接转移或复制到应变硅应用层上。该中间产物形成了能够很容易沿形成在松弛的辅助SiGe层中的预定剥离区进行剥离的结构体，以致在剥离之后应变硅应用层能够与原型晶片分开使用。
在本发明的另一实施方式中，中间产物还包括附着在应变硅应用层上的第二晶片。该第二晶片能够在剥离步骤中和/或剥离步骤后为应变硅应用层形成良好的支撑物。
在本发明的另一有利的实例中，中间产物还包含位于应变硅应用层上的SiGe应用层。使用该结构体，在剥离步骤之后可以形成SGOI(硅-锗位于绝缘体上)应用结构体。
优选地，中间产物还包含在应变硅模型层和辅助SiGe层之间进一步生长的应变硅层。该进一步生长的应变硅层有助于补偿在原型晶片的回收步骤中应变硅模型层的厚度变化。
根据本发明的有利的变化形式，原型晶片是由硅支撑基片、至少一个绝缘层和应变硅模型层构成的SOI晶片。这种类型的原型晶片可以用传统方式一次制造，然后能够多次使用以将其信息从其应变硅模型层转移至本发明结构体的应变硅应用层上。
在本发明的另一实例中，原型晶片是由硅支撑基片、至少一个绝缘层、SiGe层和应变硅模型层构成的SGOI晶片。该原型晶片的应变硅模型层的特性可以通过原型晶片的SiGe层的锗含量进行控制。该原型晶片仅制造一次，并可以通过形成应变硅应用层而非常频繁地用于克隆应变硅模型层的特性。
附图说明
为了更全面的理解本发明，下面参见本发明的实施方式。附图更加详细地描绘了该实施方式，并通过下列实例描述了该实施方式。在附图中：
图1是本发明的原型晶片的示意图；
图2是本发明的另一原型晶片的示意图；
图3显示了形成了应变硅模型层后的图1的原型晶片；
图4显示了形成了松弛的SiGe层后的图3的结构体；
图5显示了形成了应变硅应用层后的图4的结构体；
图6显示了植入步骤中图5的结构体；
图7显示了形成了SiGe应用层后的图6的结构体；
图8显示了附着在第二晶片上的图7的结构体；
图9显示了剥离后的图8的结构体的一部分；
图10显示了除去了前面的辅助SiGe层的残余部分后图9的结构体；
图11显示了图8的结构体的另一剥离部分；和
图12是除去了前面的辅助SiGe层的残余部分后图11的结构体的示意图。
具体实施方式
现在来看附图，图1显示了SOI原型晶片4的示意图。原型晶片4由硅基片1、形成在硅基片1上的绝缘层2和位于顶部的应变硅模型层3构成。硅基片1支撑绝缘层2和应变硅模型层3。在所示的实例中，绝缘层2由二氧化硅制成，并且在本发明的其它实例中，绝缘层2可以包含氮化硅或其它一种或多种绝缘材料。
例如通过SmartCut方法将应变硅模型层3形成在原型晶片上。可选地，在本发明的其它实例中，层3也可以通过本领域中已知的其它方法形成。
图2显示了由硅基片1、绝缘层2、SiGe层5和位于顶部的应变硅模型层3构成的另一原型晶片6的示意图。松弛的SiGe层5的锗含量决定了位于松弛的SiGe层5的顶部的应变硅模型层3的应变。原型晶片6可以通过使用所谓的SmartCut方法或本领域已知的任何其它方法形成。
图3显示形成了进一步生长的应力硅模型层7后的图1的原型晶片4的示意图。使进一步生长的应力硅模型层7的特性与应变硅模型层3的特性相适应。进一步生长的应力硅模型层7有效增大了应变硅模型层3的厚度，以补偿后面的原型晶片的回收过程中的厚度损失。
图4显示了在进一步生长的应力硅模型层7上形成了松弛的辅助SiGe层8后的图3的结构体的示意图。在所示的实例中，该松弛的辅助SiGe层8具有恒定的锗含量。
图5显示了在松弛的辅助SiGe层上形成了应变硅应用层11后的图4的结构体的示意图。该应变硅应用层11具有与应变硅模型层7的应变特性相适应的应变特性。应变硅层7和11的性质利用应变硅层7和11之间的松弛的辅助SiGe层进行复制或克隆。图5显示了由原型晶片4、形成了预定剥离区9的松弛的辅助SiGe层8和位于顶部的应变硅应用层11构成的本发明的中间产物。
图6显示了植入步骤中的图5的结构体的示意图，其中，物质10被植入松弛的辅助SiGe层8的一定深度，在其中形成预定的剥离区9。在预定的剥离区9处，SiGe层的结构被弱化，从而可以应用机械力、热效应或冲击波以在预定剥离区处将图6的结构体分层。
图7显示了在应变硅应用层11上形成了SiGe应用层12后的图6的结构体的示意图。SiGe应用层12稍后与应变硅应用层11一起形成了至少部分诸如SGOI(硅-锗位于绝缘体上)应用结构体等应用结构体。
图8显示了将第二晶片13附着在SiGe应用层上的图7的结构体的示意图。第二晶片13在图8的结构体的剥离过程中为SiGe应用层12和应变硅应用层11形成了支撑物，其后成为SiGe应用层12和应变硅应用层11的良好载体。
图8的结构体在附着步骤之后例如通过机械力、热效应、冲击波或这些效应的组合来进行剥离。图8的结构体沿预定剥离区9剥离，从而得到如图9或图11所示的结构体。
图9显示了剥离步骤后图8的结构体的一个剥离部分的示意图。第一剥离部分由第二晶片13、SiGe应用层12、应变硅应用层11和前面的松弛辅助SiGe层8的残余部分14构成。尽管如图9所示的残余部分14的表面相对平坦，但该表面可以是非常粗糙的。因而优选至少对残余部分14的表面进行平整。粗糙表面结构的除去可以通过化学机械抛光步骤或选择性的化学蚀刻或这些手段的组合来进行。
图10显示了除去了前面的松弛的辅助SiGe层8的残余部分14后图9的结构体的示意图。在所示的实例中，利用前面的松弛的辅助SiGe层8的材料与应变硅应用层11的材料之间的约为1∶30的高选择性，通过化学蚀刻步骤来除去残余部分14，例如，使用浓度分别为4/3/0.25的CH3COOH/H2O2/H2O溶液或浓度分别为1/1/5的NH4OH/H2O2/H2O溶液来除去。
图11显示了剥离后图8的结构体的第二部分的示意图。图11的结构体由支撑基片1、绝缘层2、应变硅模型层3、进一步生长的应力硅模型层7和前面的松弛的辅助SiGe层8的残余部分15构成。如上所述，参考残余部分14，残余部分15的表面也可以比较粗糙，以致回收至少该层15的表面是必要的。
图12是回收步骤后图11的结构体的示意图，其中前面的松弛的辅助SiGe层8的残余部分15被除去。优选利用前面的松弛的辅助SiGe层8的材料与进一步生长的应力硅模型层7的材料之间的约为1∶30的高蚀刻选择性，通过选择性的化学蚀刻步骤除去残余部分15。然后如图4所示，图12的结构体可以再次用于形成新的松弛的辅助SiGe层，以重复应变硅模型层3的特性的整个复制过程。
尽管如前所述，图3～12所示的本发明方法的步骤是在图1所示的原型晶片4上实施的，但是在本发明的意义上，这些步骤也适用于图2所示的原型晶片6，或适用于至少具有支撑基片和能够用作应力硅模型层的应变硅层的其它原型晶片。

Claims (16)

1.具有应变硅层的晶片结构体的制造方法，该方法包括：
提供包含支撑基片(1)、至少一个形成在支撑基片(1)上的绝缘层(2)和位于顶部的应变硅模型层(3)的原型晶片(4，6)；
在所述应变硅模型层(3)上外延生长松弛的辅助SiGe层(8)；
在所述辅助SiGe层(8)上外延生长应变硅应用层(11)以形成中间产物；和
在所述辅助SiGe层(8)中形成的预定剥离区(9)处剥离所述中间产物，
其中所述方法还包括：在所述的辅助SiGe层(8)中产生所述预定的剥离区(9)。
2.如权利要求1所述的方法，其特征在于所述方法还包括：在所述剥离步骤后，从所述应变硅应用层(11)上除去所述辅助SiGe层(8)的残余部分。
3.如权利要求1或2所述的方法，其特征在于进一步外延生长所述应变硅模型层(3)，然后在其上生长所述的辅助SiGe层(8)。
4.如权利要求1或2所述的方法，其特征在于：
向所述的辅助SiGe层(8)植入植入物，以在其中产生所述预定的剥离区(9)。
5.如权利要求3所述的方法，其特征在于所述方法还包括：
将第二晶片附着在所述应变硅应用层(11)上。
6.如权利要求3所述的方法，其特征在于所述方法还包括：
在所述的剥离步骤之前，在所述应变硅应用层(11)上生长SiGe应用层(12)。
7.如权利要求6所述的方法，其特征在于所述方法还包括将第二晶片附着在所述的SiGe应用层(12)上。
8.如权利要求3所述的方法，其特征在于提供原型晶片(6)包括，提供由硅支撑基片(1)、至少一个绝缘层(2)和直接位于所述绝缘层(2)上的所述应变硅模型层(3)构成的SOI结构体。
9.如权利要求3所述的方法，其特征在于提供原型晶片(6)包括，提供由硅支撑基片(1)、至少一个绝缘层(2)、SiGe层(5)和所述应变硅模型层(3)构成的SGOI结构体。
10.如权利要求3所述的方法，其特征在于所述方法还包括：
在所述剥离步骤后，从应变硅模型层(3)上除去所述辅助SiGe层(8)的残余部分。
11.用于制造具有应变硅层的晶片结构体的中间产物，所述中间产物包括：
包含支撑基片(1)、至少一个形成在支撑基片(1)上的绝缘层(2)和应变硅模型层(3)的原型晶片(4，6)；
位于所述应变硅模型层(3)上的松弛的辅助SiGe层(8)，其中在所述松弛的辅助SiGe层(8)中形成预定的剥离区(9)；和
位于所述的辅助SiGe层(8)上的应变硅应用层(11)。
12.如权利要求11所述的中间产物，其特征在于所述中间产物还包括位于所述应变硅应用层(11)上的SiGe应用层(12)。
13.如权利要求11或12所述的中间产物，其特征在于所述中间产物还包括附着在所述应变硅应用层(11)或所述SiGe应用层(12)上的第二晶片(13)。
14.如权利要求13所述的中间产物，其特征在于所述中间产物还包括在所述应变硅模型层(3)和所述辅助SiGe层(8)之间进一步生长的应变硅模型层(7)。
15.如权利要求13所述的中间产物，其特征在于所述的原型晶片(4)是由硅支撑基片(1)、至少一个绝缘层(2)和应变硅模型层(3)构成的SOI晶片。
16.如权利要求13所述的中间产物，其特征在于所述的原型晶片(6)是由硅支撑基片(1)、至少一个绝缘层(2)、SiGe层和应变硅模型层(3)构成的SGOI晶片。
CNB2005101050831A 2004-10-19 2005-09-26 具有应变硅层的晶片结构体的制造方法及其中间产物 Active CN100369191C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04292482.9 2004-10-19
EP04292482A EP1650794B1 (en) 2004-10-19 2004-10-19 A method for fabricating a wafer structure with a strained silicon layer and an intermediate product of this method

Publications (2)

Publication Number Publication Date
CN1767148A CN1767148A (zh) 2006-05-03
CN100369191C true CN100369191C (zh) 2008-02-13

Family

ID=34931465

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101050831A Active CN100369191C (zh) 2004-10-19 2005-09-26 具有应变硅层的晶片结构体的制造方法及其中间产物

Country Status (8)

Country Link
US (1) US7465646B2 (zh)
EP (1) EP1650794B1 (zh)
JP (1) JP5026685B2 (zh)
KR (1) KR100747710B1 (zh)
CN (1) CN100369191C (zh)
AT (1) ATE384336T1 (zh)
DE (1) DE602004011353T2 (zh)
SG (1) SG122004A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2902233B1 (fr) * 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
CN103165420B (zh) * 2011-12-14 2015-11-18 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
RU2546858C1 (ru) * 2013-11-29 2015-04-10 Юрий Георгиевич Шретер Способ изготовления полупроводниковых приборных структур, основанный на клонировании исходных подложек (варианты)
FR3051595B1 (fr) * 2016-05-17 2022-11-18 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant
CN106098608B (zh) * 2016-06-20 2018-11-16 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
CN106098611B (zh) * 2016-06-20 2019-01-08 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的晶圆级单轴应变sgoi的制作方法
CN106067441B (zh) * 2016-06-20 2019-01-29 西安电子科技大学 基于非晶化与尺度效应的晶圆级单轴应变sgoi的制作方法
CN105938814B (zh) * 2016-06-20 2018-09-11 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Si的制作方法
CN106098612B (zh) * 2016-06-20 2020-01-31 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Ge的制作方法
CN106098610B (zh) * 2016-06-20 2019-01-08 西安电子科技大学 基于氮化硅应力薄膜与尺度效应的AlN埋绝缘层上晶圆级单轴应变Ge的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416159A (zh) * 2001-10-30 2003-05-07 夏普公司 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法
WO2003063229A1 (en) * 2002-01-23 2003-07-31 International Business Machines Corporation METHOD OF CREATING HIGH-QUALITY RELAXED SiGe-ON-INSULATOR FOR STRAINED Si CMOS APPLICATIONS
US20040005740A1 (en) * 2002-06-07 2004-01-08 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
WO2004061921A2 (en) * 2002-12-19 2004-07-22 International Business Machines Corporation Strained silicon-on-insulator (ssoi) and method to form the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4804633A (en) 1988-02-18 1989-02-14 Northern Telecom Limited Silicon-on-insulator substrates annealed in polysilicon tube
JP2752799B2 (ja) 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP3927778B2 (ja) 2001-07-09 2007-06-13 住友電気工業株式会社 エピタキシャルウエハとその製造方法
EP1532677B1 (en) * 2002-08-26 2011-08-03 S.O.I.Tec Silicon on Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416159A (zh) * 2001-10-30 2003-05-07 夏普公司 硅锗/绝缘体上外延硅互补金属氧化物半导体及其制造方法
WO2003063229A1 (en) * 2002-01-23 2003-07-31 International Business Machines Corporation METHOD OF CREATING HIGH-QUALITY RELAXED SiGe-ON-INSULATOR FOR STRAINED Si CMOS APPLICATIONS
US20040005740A1 (en) * 2002-06-07 2004-01-08 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
WO2004061921A2 (en) * 2002-12-19 2004-07-22 International Business Machines Corporation Strained silicon-on-insulator (ssoi) and method to form the same

Also Published As

Publication number Publication date
DE602004011353D1 (de) 2008-03-06
EP1650794A1 (en) 2006-04-26
JP2006121055A (ja) 2006-05-11
JP5026685B2 (ja) 2012-09-12
KR20060054079A (ko) 2006-05-22
CN1767148A (zh) 2006-05-03
SG122004A1 (en) 2006-05-26
ATE384336T1 (de) 2008-02-15
DE602004011353T2 (de) 2008-05-15
KR100747710B1 (ko) 2007-08-08
EP1650794B1 (en) 2008-01-16
US20060081847A1 (en) 2006-04-20
US7465646B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN100369191C (zh) 具有应变硅层的晶片结构体的制造方法及其中间产物
EP2399286B1 (en) Formation of thin layers of semiconductor materials
US7232743B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7902038B2 (en) Detachable substrate with controlled mechanical strength and method of producing same
CN101341580B (zh) 特别是用于光学、电子或光电子领域的基片的制造方法和根据所述方法获得的基片
CN102543678B (zh) 用于使基片裂开的工艺
US8088672B2 (en) Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
US20050029224A1 (en) Detachable substrate or detachable structure and method for the production thereof
CN1959952B (zh) 再循环外延施予晶片的方法
US7998835B2 (en) Strain-direct-on-insulator (SDOI) substrate and method of forming
KR20030059280A (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
US20060030087A1 (en) Compliant substrate for a heteroepitaxial structure and method for making same
EP1519409B1 (en) A method of fabrication of a substrate for an epitaxial growth
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
KR100576684B1 (ko) 절연체 상의 변형 결정층 제조방법, 그 방법을 위한반도체 구조 및 그 방법으로 제조된 반도체 구조
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
EP1443550A1 (en) A method for fabricating a strained crystalline layer on an insulator, a semiconductor structure therefor, and a fabricated semiconductor structure
JP4649918B2 (ja) 貼り合せウェーハの製造方法
JP2005537686A (ja) 薄層除去後のバッファ層を有するウエハの再利用
TW202036657A (zh) 一種在基板上製作薄膜方法
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant