TWI605521B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI605521B
TWI605521B TW105124153A TW105124153A TWI605521B TW I605521 B TWI605521 B TW I605521B TW 105124153 A TW105124153 A TW 105124153A TW 105124153 A TW105124153 A TW 105124153A TW I605521 B TWI605521 B TW I605521B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
semiconductor film
oxygen
transistor
Prior art date
Application number
TW105124153A
Other languages
English (en)
Other versions
TW201640583A (zh
Inventor
肥塚純一
山出直人
佐藤裕平
岡崎豐
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201640583A publication Critical patent/TW201640583A/zh
Application granted granted Critical
Publication of TWI605521B publication Critical patent/TWI605521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置的製造方法
本發明係關於半導體裝置及半導體裝置的製造方法。
注意，在本說明書中，半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此電光裝置、半導體電路及電子裝置都是半導體裝置。
使用在具有絕緣表面的基板上形成的半導體薄膜構成電晶體(也稱為薄膜電晶體(TFT))的技術引起了人們的注意。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是作為其他材料，氧化物半導體引人注目。
例如，公開了作為電晶體的活性層使用其電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
但是，如果在薄膜形成製程中發生從化學計量組成的偏離或者形成電子施體的氫及水分的混入，則氧化物半導體的導電率變化。對於使用氧化物半導體的電晶體，這種現象成為電特性變動的主要原因。
鑒於這種問題，本發明的課題之一是給使用氧化物半導體的半導體裝置賦予穩定的電特性，而使該半導體裝置高可靠性化。
在包含氧化物半導體膜的電晶體的製造製程中，形成包括具有大致垂直於其表面的c軸的結晶的氧化物半導體膜(也稱為第一晶體氧化物半導體膜)，並藉由對該氧化物半導體膜引入氧來使其至少一部分非晶化，形成包含過剩的氧的非晶氧化物半導體膜。在於該非晶氧化物半導體膜上形成氧化鋁膜之後，進行加熱處理而使該非晶氧化物半導體膜的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的氧化物半導體膜(也稱為第二晶體氧化物半導體膜)。
作為對第一晶體氧化物半導體膜的氧(至少包含氧自由基、氧原子、氧離子中的任何一個)的引入方法，可以使用離子植入法、離子摻雜劑法、電漿浸沒離子植入法以及電漿處理等。
包括具有大致垂直於其表面的c軸的結晶的氧化物半導體膜(以下，也稱為晶體氧化物半導體膜)不是單晶結 構，也不是非晶結構，而是具有c軸配向的晶體氧化物半導體(C Axis Aligned Crystalline Oxide Semiconductor：也稱為CAAC-OS)。藉由採用晶體氧化物半導體膜，可以抑制由可見光或紫外光的照射所引起的電晶體的電特性的變動，而可以製造可靠性高的半導體裝置。
在本說明書所公開的發明中，在藉由氧的引入使一旦形成了的第一晶體氧化物半導體(CAAC-OS)膜的至少一部分非晶化來使結晶性降低之後，藉由加熱處理再次使該氧化物半導體膜結晶化，來形成第二晶體氧化物半導體(CAAC-OS)膜。第一晶體氧化物半導體(CAAC-OS)膜及第二晶體氧化物半導體膜(CAAC-OS)是包括具有大致垂直於其表面的c軸的結晶的氧化物半導體(CAAC-OS)膜。藉由作為第一晶體氧化物半導體(CAAC-OS)膜採用與第二晶體氧化物半導體(CAAC-OS)膜同樣的包括具有大致垂直於其表面的c軸的晶體氧化物半導體(CAAC-OS)膜，可以提高氧的引入之後由再結晶化而得到的第二晶體氧化物半導體(CAAC-OS)膜的結晶性。
藉由氧的引入製程，氧化物半導體膜(非晶氧化物半導體膜及第二晶體氧化物半導體膜)包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。在此情況下，將氧的含量設定為超過氧化物半導體的化學計量組成比的程度。或者，將氧的含量設定為超過單晶時的氧量的程度。有時在氧化物半導體的晶格之間存在氧。這樣的氧化物半導體的組成可以由InGaZnmOm+3x (x>1)表示。例如，當m=1時，氧化物半導體的組成成為InGaZnO1+3x(x>1)，在氧過剩時，1+3x為超過4的值。
在氧化物半導體膜中，在氧脫離的部分存在氧缺損。不包含過剩的氧的氧化物半導體即使產生氧缺損，也不能利用其他氧補充該缺損部分。但是，因為根據所公開的發明的一個方式的第二晶體氧化物半導體膜是包含過剩的氧的CAAC-OS膜，所以即使在第二晶體氧化物半導體膜中產生氧缺損，由於在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而也可以立刻將氧補充到缺損部分。
設置在氧化物半導體膜上的氧化鋁膜具有不透過氫、水分、羥基或氫化物(也稱為氫化合物)等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
此外，因為在由氧化鋁膜覆蓋非晶氧化物半導體膜的狀態下進行使非晶氧化物半導體膜結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜釋放出氧。從而，所獲得的第二晶體氧化物半導體膜可以維持非晶氧化物半導體膜所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過 剩的區域。
因此，由於氫、水分等雜質不混入到所形成的第二晶體氧化物半導體膜，所以該晶體氧化物半導體膜的純度高，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。因此，藉由將該結晶氧化物半導體膜用於電晶體，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
另外，較佳在形成氧化鋁膜之前對第一晶體氧化物半導體膜進行脫水化處理或脫氫化處理，該脫水化處理或脫氫化處理藉由從氧化物半導體膜意圖性地排除氫原子或水等包含氫原子的雜質等的加熱處理來進行。
藉由從氧化物半導體去除氫，以儘量不包含雜質的方式進行高純度化且補充氧缺損，可以製造I型(本質)的氧化物半導體或無限趨近於I型(本質)的氧化物半導體。就是說，藉由儘量去除氫或水等雜質且補充氧缺損，可以使氧化物半導體成為高純度化的I型(本質半導體)或趨近於高純度化的I型。因此，可以使氧化物半導體的費米能階(Ef)到達與本質費米能階(Ei)相同的程度。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣膜上形成包括具有大致垂直於其表面的c軸的結晶的第一晶體氧化物半導體膜；在第一晶體氧化物半導體膜上形成閘極絕緣膜；透過閘極絕緣膜對第一晶體氧化物半導體膜注入氧來形成 其至少一部分非晶化的氧化物半導體膜；在閘極絕緣膜上形成閘極電極層；在閘極電極層上形成氧化鋁膜；以及對其一部分非晶化了的氧化物半導體膜進行加熱處理來使其至少一部分結晶化而形成包括具有大致垂直於其表面的c軸的結晶的第二晶體氧化物半導體膜。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：在絕緣膜上形成包括具有大致垂直於其表面的c軸的結晶的第一晶體氧化物半導體膜；在第一晶體氧化物半導體膜上形成閘極絕緣膜；在閘極絕緣膜上形成閘極電極層；透過閘極絕緣膜對第一晶體氧化物半導體膜注入氧來形成其至少一部分非晶化的氧化物半導體膜；在閘極電極層上形成氧化鋁膜；以及對其一部分非晶化了的氧化物半導體膜進行加熱處理使其至少一部分結晶化而形成包括具有大致垂直於其表面的c軸的結晶的第二晶體氧化物半導體膜。
在上述結構中，包括具有大致垂直於其表面的c軸的結晶的第一晶體氧化物半導體膜可以使用如下方法：在絕緣膜上形成非晶氧化物半導體膜，對非晶氧化物半導體膜進行加熱處理來使至少一部分結晶化而形成的方法；或者在絕緣膜上進行加熱的同時形成的方法。
此外，在絕緣膜中，與氧化物半導體膜接觸而形成的區域較佳為降低表面粗糙度的表面。明確地說，絕緣膜表面的平均面粗糙度較佳為0.05nm以上且小於0.5nm(或者0.1nm以上且小於0.5nm)。藉由在表面粗糙度降低的 絕緣膜表面上形成氧化物半導體膜，可以得到具有穩定而又良好的結晶性的氧化物半導體膜。
另外，在上述結構中，也可以在閘極電極層和氧化鋁膜之間形成氧化絕緣膜。此外，可以在形成氧化鋁膜之前形成覆蓋閘極電極層的側面的側壁結構的絕緣層。
此外，在上述結構中，也可以對第一晶體氧化物半導體膜進行使氫或水分釋放的加熱處理。
這樣，被高純度化且具有包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體因為電特性的變動得到抑制所以在電性上穩定。從而，可以提供使用具有穩定的電特性的氧化物半導體的可靠性高的半導體裝置。
藉由為了防止由加熱處理釋放包含在氧化物半導體膜中的過剩的氧，在晶體氧化物半導體膜上設置氧化鋁膜，可以防止在晶體氧化物半導體膜中及在其上下與其接觸的層之間的介面處產生缺陷，或者再次增加缺陷。就是說，包含在晶體氧化物半導體膜的過剩的氧起填充氧空位缺陷的作用，所以可以提供具有穩定的電特性的可靠性高的半導體裝置。
從而，所公開的發明的一個方式可以製造具有穩定的電特性的電晶體。
此外，所公開的發明的一個方式可以製造電特性良好且可靠性高的半導體裝置。
106‧‧‧元件分離絕緣層
108‧‧‧閘極絕緣層
110‧‧‧閘極電極
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬化合物區
128‧‧‧絕緣層
130‧‧‧絕緣層
136a‧‧‧側壁絕緣層
136b‧‧‧側壁絕緣層
140‧‧‧電晶體
142a‧‧‧源極電極或汲極電極
142b‧‧‧源極電極或汲極電極
144‧‧‧晶體氧化物半導體膜
146‧‧‧閘極絕緣層
148‧‧‧閘極電極層
150‧‧‧絕緣層
152‧‧‧絕緣層
153‧‧‧電極層
156‧‧‧佈線
162‧‧‧電晶體
164‧‧‧電容元件
185‧‧‧基板
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧晶體氧化物半導體膜
404a‧‧‧雜質區
404b‧‧‧雜質區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣層
407a‧‧‧絕緣層
407b‧‧‧絕緣層
410‧‧‧電晶體
410a‧‧‧電晶體
412a‧‧‧側壁絕緣層
412b‧‧‧側壁絕緣層
413‧‧‧晶體氧化物半導體膜
415‧‧‧平坦化絕緣膜
430‧‧‧電晶體
430a‧‧‧電晶體
431‧‧‧氧
436‧‧‧絕緣層
440‧‧‧電晶體
440a‧‧‧電晶體
441‧‧‧非晶氧化物半導體膜
442‧‧‧閘極絕緣層
443‧‧‧非晶氧化物半導體膜
444‧‧‧晶體氧化物半導體膜
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體層
606b‧‧‧半導體層
606c‧‧‧半導體層
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣層
633‧‧‧層間絕緣層
634‧‧‧層間絕緣層
640‧‧‧電晶體
641‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧導電層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作鍵
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4023‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至圖1F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖2A至圖2F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖3A至圖3E是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖4A至圖4E是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖5A至圖5F是說明半導體裝置及半導體裝置的製造方法的一個方式的圖；圖6A至圖6C是說明半導體裝置的製造方法的一個方式的圖；圖7A至圖7C是說明半導體裝置的一個方式的圖；圖8A至圖8C是說明半導體裝置的一個方式的圖；圖9是示出實施例樣品B的SIMS測量結果的圖；圖10是示出比較例樣品B的SIMS測量結果的圖；圖11是示出比較例樣品C的SIMS測量結果的圖；圖12A是示出比較例A1及A2的TDS測量結果的圖，圖12B是示出實施例樣品A1及A2的TDS測量結果的圖；圖13A是示出實施例樣品D1的XRD測量結果的圖，圖13B是示出實施例樣品D2的XRD測量結果的圖，圖13C是示出實施例樣品D3的XRD測量結果的 圖；圖14A和圖14B是示出實施例樣品D1的TEM影像的圖；圖15A和圖15B是示出實施例樣品D2的TEM影像的圖；圖16A和圖16B是示出實施例樣品D3的TEM影像的圖；圖17A和圖17B是示出比較例樣品D1的TEM影像的圖；圖18A和圖18B是示出比較例樣品D2的TEM影像的圖；圖19A至圖19C是示出半導體裝置的一個方式的圖；圖20A至圖20C是示出半導體裝置的一個方式的圖；圖21A和圖21B是示出半導體裝置的一個方式的圖；圖22A和圖22B是示出半導體裝置的一個方式的圖；圖23A至圖23F是示出電子裝置的圖；圖24是示出實施例樣品D2及實施例樣品D3的SIMS測量結果的圖；圖25A至圖25C是說明根據本發明的一個方式的氧化物材料的結構的圖； 圖26A至圖26C是說明根據本發明的一個方式的氧化物材料的結構的圖；圖27A至圖27C是說明根據本發明的一個方式的氧化物材料的結構的圖；圖28A至圖28C是說明根據本發明的一個方式的氧化物材料的結構的圖。
以下，參照圖式詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，使用圖1A至圖1F說明半導體裝置及半導體裝置的製造方法的一個方式。在本實施方式中，作為半導體裝置的一個例子，示出具有氧化物半導體膜的電晶體。
電晶體的結構只要是頂閘極結構，就沒有特別的限 制，例如可以使用交錯型及平面型等。另外，電晶體可以具有形成有一個通道形成區的單閘極結構、形成有兩個通道形成區的兩閘極結構或形成有三個通道形成區的三閘極結構。此外，也可以是具有隔著閘極絕緣層配置在通道區上下的兩個閘極電極層的雙閘極型結構。
如圖1F所示那樣，電晶體440在設置有絕緣層436的具有絕緣表面的基板400上包括源極電極層405a、汲極電極層405b、晶體氧化物半導體膜403、閘極絕緣層402以及閘極電極層401。在電晶體440上形成有絕緣層407。
絕緣層407既可以是單層也可以是疊層，但是採用包含氧化鋁膜的結構。在本實施方式中，絕緣層407使用氧化鋁膜。
此外，晶體氧化物半導體膜403是具有平行於其表面的a-b面且包括大致垂直於該表面的c軸的結晶的氧化物半導體膜，且不是單晶結構，也不是非晶結構，而是具有c軸配向的晶體氧化物半導體(CAAC-OS)膜。藉由採用晶體氧化物半導體膜，可以進一步抑制由可見光或紫外光的照射所引起的電晶體的電特性的變動，可以製造可靠性高的半導體裝置。
圖1A至圖1F示出電晶體440的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成絕緣層436。
可以用於具有絕緣表面的基板400的基板沒有大的限制，但是該基板至少需要具有能夠承受後面的熱處理程度的耐熱性。例如，作為基板400可以使用硼矽酸鋇玻璃和硼矽酸鋁玻璃等的玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，也可以使用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板400。
此外，作為基板400，也可以使用撓性基板製造半導體裝置。為了製造具有撓性的半導體裝置，既可以直接在撓性基板上製造包括晶體氧化物半導體膜403的電晶體440，又可以在其他製造基板上製造包括晶體氧化物半導體膜403的電晶體440，然後將該電晶體剝離且轉置到撓性基板上。另外，當將電晶體從製造基板剝離且轉置到撓性基板上時，較佳在製造基板與包括氧化物半導體膜的電晶體之間設置剝離層。
絕緣層436可以藉由電漿CVD法或濺射法等，利用氧化矽、氧氮化矽、氧化鋁、氧氮化鋁、氧化鉿、氧化鎵、氮化矽、氮氧化矽、氮化鋁、氮氧化鋁或它們的混合材料形成。
絕緣層436既可以是單層又可以是疊層。但是作為接觸於晶體氧化物半導體膜403的膜較佳為使用氧化物絕緣層。在本實施方式中，作為絕緣層436使用藉由濺射法形成的氧化矽膜。
接著，在絕緣層436上形成晶體氧化物半導體膜444(參照圖1A)。
絕緣層436因為接觸於晶體氧化物半導體膜444，所以較佳在膜中(塊體中)存在至少超過化學計量組成比的量的氧。例如，作為絕緣層436使用氧化矽膜時，將其設定為SiO2+α(α>0)。藉由使用這樣的絕緣層436，可以將氧供應到晶體氧化物半導體膜444，使其特性良好。藉由將氧供應到晶體氧化物半導體膜444，可以補充膜中的氧缺損。
例如，藉由以接觸於晶體氧化物半導體膜444的方式形成用作氧的供應源的含多量(過剩)的氧的絕緣層436，從該絕緣層436將氧供應到晶體氧化物半導體膜444。也可以藉由在晶體氧化物半導體膜444和絕緣層436的至少一部分接觸的狀態下進行加熱處理，進行對該晶體氧化物半導體膜444的氧的供應。
此外，在絕緣層436中，與晶體氧化物半導體膜444接觸而形成的區域較佳為表面粗糙度降低的表面。明確地說，表面的平均面粗糙度較佳為0.05nm以上且小於0.5nm(或者0.1nm以上且小於0.5nm)。藉由在表面粗糙度降低的表面上形成晶體氧化物半導體膜444，可以得到具有穩定而又良好的結晶性的晶體氧化物半導體膜444。
注意，在本說明書等中，平均面粗糙度(Ra)是為了可以應用於測量面而將在JISB0601：2001(ISO4287： 1997)中定義的中心線平均粗糙度(Ra)擴大為三維來得到的值，可以將平均面粗糙度由將從基準面到指定面的偏差的絕對值平均來得到的值示出。
在此，當從粗糙度曲線向其中心線的方向抽取測量長度L的部分，將該抽出部分的中心線的方向設定為X軸，將縱倍率的方向(垂直於X軸的方向)設定為Y軸而粗糙度曲線由Y=F(X)表示時，中心線平均粗糙度(Ra)由以下算式(1)得出。
並且，當將測量資料所示的面的測量面表示為Z=F(X，Y)時，平均面粗糙度(Ra)由將從基準面到指定面的偏差的絕對值平均來得到的值表現，而由以下算式(2)得出。
在此，指定面是指成為粗糙度測量的對象的面，是由座標(X1，Y1)(X1，Y2)(X2，Y1)(X2，Y2)表示的四點所圍成的長方形區域。將假設指定面理想地平坦時的面積設定為S0。
此外，基準面是指在指定面的平均高度上平行於XY平面的面。就是說，當將指定面的高度的平均值設定為 Z0時，也將基準面的高度表示為Z0。
從而，可以對在絕緣層436中與晶體氧化物半導體膜444接觸而形成的區域進行平坦化處理。作為平坦化處理沒有特別的限制，但是可以使用拋光處理(例如，化學機械拋光(Chemical Mechanical Polishing：CMP)法)、乾蝕刻處理以及電漿處理。
作為電漿處理，例如可以進行引入氬氣來產生電漿的反濺射。反濺射是指使用RF電源在氬氣氛圍下對基板一側施加電壓，來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦、氧等代替氬氣氛圍。藉由進行反濺射，可以去除附著在絕緣層436的表面上的粉狀物質(也稱為微粒、塵屑)。
作為平坦化處理，既可以多次進行拋光處理、乾蝕刻處理以及電漿處理，又可以組合它們而進行。此外，當組合它們而進行時，對製程順序也沒有特別的限制，可以根據絕緣層436的表面的凹凸狀態適當地設定。
在晶體氧化物半導體膜444的形成製程中，為了儘量不使晶體氧化物半導體膜444包含氫或水，作為形成晶體氧化物半導體膜444的預處理，較佳在濺射裝置的預熱室內對形成有絕緣層436的基板進行預熱，來使吸附到基板及絕緣層436的氫、水分等的雜質脫離並進行排氣。另外，設置在預熱室中的排氣單元較佳為使用低溫泵。
晶體氧化物半導體膜444是具有結晶化的部分的氧化物半導體膜，在此使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)。晶體氧化物半導體膜444包括具有大致垂直於晶體氧化物半導體膜444的表面的c軸的結晶。
CAAC-OS是指一種氧化物半導體，其包括如下結晶：呈c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面(或者表面或介面)上a軸或b軸的方向不同(以c軸為中心回轉)。
從更廣義來理解，CAAC-OS是指非單晶，並是指包括如下相的材料，在該相中在從垂直於ab面的方向看時具有三角形、六角形、正三角形或正六角形的原子排列，並且從垂直於c軸的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC-OS不是單晶，但是也不只由非晶形成。另外，雖然CAAC-OS包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
構成CAAC-OS的氧的一部分也可以用氮取代。另外，構成CAAC-OS的各結晶部分的c軸也可以在固定的方向上(例如，垂直於形成CAAC-OS的基板面或者CAAC-OS的表面、膜面、介面等的方向)一致。或者，構成CAAC-OS的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於基板面、表面、膜面、介面等的方向)。
首先，參照圖25A至圖25C、圖26A、圖26B及圖26C詳細說明CAAC-OS。這裏，在沒有特別的說明時，在圖25A至圖25C、圖26A及圖26B中，以上方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖25A至25C中，使用圓圈圈上的O示出四配位O，而使用雙重圓圈圈上的O示出三配位O。
圖25A示出具有一個六配位的金屬原子M_1以及靠近金屬原子M_1的六個四配位O的結構。在此將這樣的對於一個金屬原子只示出靠近其的氧原子的結構稱為子單元。雖然圖25A所示的結構具有八面體結構，但是為了容易理解示出平面結構。另外，在圖25A的上一半及下一半中分別具有三個四配位O。
圖25B示出具有一個五配位的金屬原子M_2、靠近金屬原子M_2的三個三配位氧原子(以下稱為三配位O)以及靠近的兩個四配位O的結構。三配位O都存在於ab面上。在圖25B的上一半及下一半分別具有一個四配位O。
圖25C示出由一個四配位的金屬原子M_3以及靠近金屬原子M_3的四個四配位O構成的結構。在圖25C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖25C的上一半具有三個四配位O，並且在下一半具有一個四配位O。
具有這些配位數的金屬原子藉由四配位O接合。明確地說，當加四配位的O的數量的總和為4個時，實現接合。例如，在六配位金屬原子M_1藉由上一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子M_2的上一半的四配位O、五配位的金屬原子M_2的下一半的四配位O和四配位金屬原子M_3的上一半的四配位O中的任何一種接合。
具有這些配位數的金屬原子藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使子單元彼此接合而構成一個組。
圖26A示出構成In-Sn-Zn-O類層結構的一個組的模型圖。在此，將對於一個金屬原子只示出靠近其的氧原子的結構稱為子單元，將該子單元的幾個集合體稱為一個組，圖26B示出的由多個組構成的一週期稱為單元。另外，圖26C示出從垂直於膜表面、基板面或介面的方向上觀察圖26B的層結構時的原子排列。
在圖26A中，為了容易理解，省略三配位O，並關於四配位O只示出其個數，例如，以③表示Sn原子的上一半及下一半分別具有三個四配位O。與此同樣，在圖26A中，以①表示In原子的上一半及下一半分別具有一個四配位O。與此同樣，在圖26A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn原子；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn原子。
在圖26A中，構成In-Sn-Zn-O類層結構的一個組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn原子與上一半及下一半分別具有一個四配位O的In原子接合；該In原子與上一半具有三個四配位O的Zn原子接合；藉由該Zn原子的下一半的一個四配位O，Zn原子與上一半及下一半分別具有三個四配位O的In原子接合；該In原子與上一半具有一個四配位O的Zn原子接合；藉由該Zn原子的下一半的三個四配位的O與Zn原子接合；藉由該Zn原子的下一半的一個四配位的O，Sn原子接合。將多個該一個組接合而構成一週期的一單元。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，由Sn構成的子單元的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖26A所示的兩個Zn的子單元接合的結構。例如，因為如果有一個由Sn構成的子單元和一個由兩個Zn的子單元接合而成的結構則電荷被消除，而可以使層結構的總電荷為0。
除此之外，In可以具有五配位和六配位中的任何一個。藉由採用反復圖26B所示的一週期的結構來可以得到In-Sn-Zn-O類結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn-O類的層結構可以由組成式In2SnZn2O7(ZnO)m (m是0或自然數)表示。此外，因為當m的數大時In-Sn-Zn-O類結晶的結晶性提高，所以是較佳的。
除此之外，使用如下材料的情況也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體(也稱為IGZO)、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體；Al-Zn-O類氧化物半導體；Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體；In-Ga-O類氧化物半導體；以及單元類金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。
例如，圖27A作為構成In-Ga-Zn-O類的層結構的一個例子，示出第一組的模型圖。
在圖27A中，構成In-Ga-Zn-O類層結構的第一組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In原子與上一半具有一個四配位的O的Ga原子接合；該Ga原子藉由該Ga原子的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Zn原子接合；藉由該Zn原子的下一半的一個四配位O，該Zn原子與上一半及下一半分別具有三個四配位O的In原子接合。將多個該第一組，在此三個該第一組接合而構成一週期的一單元。
圖27B示出由多個第一組構成的一週期。此外，圖27C示出從垂直於膜表面、基板面或介面的方向觀察圖27B的層結構時的原子排列。
此外，構成In-Ga-Zn-O類的層結構的組不限於圖27A所示的第一組，也可以具有其他子單元的組合。例如，圖28A示出構成其他In-Ga-Zn-O類的層結構的第二組，圖28B示出由多個第二組構成的一週期。此外，圖28C示出從垂直於膜表面、基板面或介面的方向觀察圖28B的層結構時的原子排列。
在圖28A中，作為構成In-Ga-Zn-O類的層結構的另一個例子，示出第二組的模型圖。
在圖28A中，構成In-Ga-Zn-O類層結構的第二組具有如下結構：在從上面按順序說明時，上一半和下一半分別具有三個四配位的O的In原子與上一半和下一半分別具有一個四配位的O的Ga原子接合；該Ga原子與上一半具有三個四配位的O的Zn原子接合；藉由該Zn原子的下一半的一個四配位的O，Zn原子與上一半和下一半分別具有三個四配位的O的In原子。將多個該第二組，在此三個該第二組接合而構成一週期的一單元。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以由In、Zn及Ga構成的子單元的電荷為0。因此，只要是它們的組合，就層結構的總電荷一直為0。
此外，構成In-Ga-Zn-O類層結構的組不侷限於第一 組及第二組，而構成組的原子有可能具有各種各樣的原子的組合。例如，如圖27A至圖27C以及圖28A至圖28C所示那樣進行c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，即可。此外，一單元不限於由只三個第一組或者只三個第二組構成，也可以具有各種各樣的組合。
作為獲得具有c軸配向的晶體氧化物半導體的方法，可以舉出三個方法。第一：將成膜溫度設定為200℃以上且500℃以下而進行氧化物半導體膜的形成，而實現大致垂直於其表面的c軸配向的方法。第二：在形成薄氧化物半導體膜之後，進行200℃以上且700℃以下的加熱處理，而實現大致垂直於其表面的c軸配向的方法。第三：在形成薄的第一層之後，進行200℃以上且700℃以下的加熱處理，並形成第二層，而實現大致垂直於其表面的c軸配向的方法。
在本實施方式中，將成膜溫度設定為200℃以上且500℃以下形成氧化物半導體膜，來形成具有大致垂直於其表面的c軸配向的晶體氧化物半導體膜444。例如，將成膜時的基板溫度設定為400℃，利用濺射法形成具有大致垂直於其表面的c軸配向的晶體氧化物半導體膜444。
藉由使用CAAC-OS作為晶體氧化物半導體膜444，可以進一步抑制由可見光或紫外光的照射所引起的電晶體的電特性的變動，從而可以製造可靠性高的半導體裝置。
將晶體氧化物半導體膜444的膜厚度設定為1nm以上且200nm以下(較佳為5nm以上且30nm以下)，可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子束外延)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。此外，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置，所謂的CP濺射裝置(Columnar Plasma Sputtering system：柱狀電漿濺射裝置)形成晶體氧化物半導體膜444。即使利用任何方法，也可以向垂直於氧化物半導體膜的表面的凹凸的方向進行結晶成長，而可以獲得進行c軸配向的晶體氧化物半導體。
作為晶體氧化物半導體膜444的材料，至少包含選自In、Ga、Sn和Zn中的任何一個以上的元素。例如，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體；In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體、Hf-In-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體；In-Ga-O類氧化物半導體；以及單元金屬氧化物的In-O類氧化物半導體、Sn-O類氧化物半導體、 Zn-O類氧化物半導體等。此外，也可以使用使上述氧化物半導體含有In、Ga、Sn、Zn以外的元素如SiO2而得到的氧化物半導體。
例如，In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，並且對其組成比沒有限制。
此外，作為晶體氧化物半導體膜444可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。這裏，M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
此外，當作為氧化物半導體使用In-Sn-Zn-O類氧化物半導體的材料時，將所使用的靶材的組成比設定為使原子數比為In：Sn：Zn=1：2：2、In：Sn：Zn=2：1：3、In：Sn：Zn=1：1：1，即可。
另外，當作為氧化物半導體使用In-Zn-O類材料時，將所使用的靶材的組成比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用來形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。
此外，較佳在形成膜時包含多的氧的條件(例如，在 氧為100%的氛圍下利用濺射法進行成膜等)下形成晶體氧化物半導體膜444，以使晶體氧化物半導體膜444包含多的氧(較佳為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域)。
此外，也可以對晶體氧化物半導體膜444進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為300℃以上且700℃以下，或低於基板的應變點。加熱處理可以在減壓下或氮氣氛圍下等進行。例如，將基板放進加熱處理裝置之一種的電爐中，且在氮氣氛圍下以450℃對氧化物半導體膜進行一小時的加熱製程。
另外，加熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱製程，可以進行GRTA，其中在加熱 為650℃至700℃的高溫的惰性氣體中放進基板，加熱幾分鐘之後，從惰性氣體取出基板。
此外，用來脫水化或脫氫化的加熱處理只要在晶體氧化物半導體膜444的形成之後並在對晶體氧化物半導體膜413引入氧的製程之前，就可以在電晶體440的製造製程中的任何時序進行。
如果在將晶體氧化物半導體膜444加工為島狀的晶體氧化物半導體膜413之前進行用來脫水化或脫氫化的加熱製程，則可以防止包含在絕緣層436的氧由加熱製程釋放，所以是較佳的。
另外，在加熱處理中，較佳在氮、氦、氖、氬等稀有氣體中不含有水、氫等。或者，將引入到熱處理裝置中的氮或如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在藉由加熱處理對晶體氧化物半導體膜444進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳將引入到熱處理裝置中的氧氣體或二氮化氧氣 體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成晶體氧化物半導體的主要成分材料的氧，來可以使晶體氧化物半導體膜444高純度化並電性I型(本質)化。
此外，將晶體氧化物半導體膜444既可以加工為島狀，也可以不加工形狀而保持膜狀。另外，也可以設置將晶體氧化物半導體膜根據每個元件分離的由絕緣層構成的元件分離區域。
在本實施方式中，藉由光刻製程將晶體氧化物半導體膜444加工為島狀的晶體氧化物半導體膜413。此外，也可以用來形成島狀晶體氧化物半導體膜413的抗蝕劑掩模藉由噴墨法形成。當藉由噴墨法形成抗蝕劑掩模時不使用光掩模，所以可以減少製造成本。
此外，作為晶體氧化物半導體膜444的蝕刻，可以採用乾蝕刻和濕蝕刻中的一者或兩者。例如，作為用於對晶體氧化物半導體膜444的濕蝕刻的蝕刻液，可以使用磷酸、醋酸以及硝酸的混合溶液等。此外，也可以使用ITO-07N(日本關東化學公司製造)。
接著，形成覆蓋晶體氧化物半導體膜413的閘極絕緣層442(參照圖1B)。
此外，也可以為了提高形成在晶體氧化物半導體膜 413上的閘極絕緣層442的覆蓋性，對晶體氧化物半導體膜413的表面也進行上述平坦化處理。尤其是，較佳當作為閘極絕緣層442使用薄的絕緣膜時，晶體氧化物半導體膜413的表面具有良好的平坦性。
將閘極絕緣層442的膜厚度設定為1nm以上且100nm以下，可以適當地利用濺射法、MBE法、CVD法、脈衝雷射沉積法、ALD法等。此外，也可以使用在以大致垂直於濺射靶材表面的方式設置有多個基板表面的狀態下進行成膜的濺射裝置，所謂的CP濺射裝置來形成閘極絕緣層442。
作為閘極絕緣層442的材料，可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜。閘極絕緣層442中的接觸於晶體氧化物半導體膜413的部分較佳為包含氧。尤其是，閘極絕緣層442較佳在其膜中(塊體中)存在至少超過化學計量組成比的量的氧，例如，當作為閘極絕緣層442使用氧化矽膜時，將其設定為SiO2+α(但是，α>0)。在本實施方式中，作為閘極絕緣層442，使用SiO2+α(但是，α>0)的氧化矽膜。藉由使用該氧化矽膜作為閘極絕緣層442，可以將氧供應到晶體氧化物半導體膜413，而使其特性良好。並且，較佳為考慮所製造的電晶體的大小及閘極絕緣層442的臺階覆蓋性而形成閘極絕緣層442。
此外，藉由作為閘極絕緣層442的材料使用氧化鉿、氧化釔、矽酸給(HfSixOy(x>0，y>0))、添加有氮的 矽酸鉿HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料，可以降低閘極洩漏電流。而且，閘極絕緣層442既可以是單層結構，又可以是疊層結構。
接著，對晶體氧化物半導體膜413引入氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)，來進行對晶體氧化物半導體膜413的氧的供應。作為氧的引入方法，可以使用離子植入法、離子摻雜劑法、電漿浸沒離子植入法以及電漿處理等。
在本實施方式中的電晶體440的製造製程中，在形成晶體氧化物半導體膜444之後，且作為絕緣層407形成氧化鋁膜之前進行引入氧的製程。此外，用來脫水化或脫氫化的加熱處理在引入氧的製程之前進行。另外，作為引入氧的製程，既可以採用將氧直接引入到晶體氧化物半導體膜中的製程，又可以採用透過閘極絕緣層及絕緣層等其他膜將氧引入到晶體氧化物半導體膜中的製程。當透過其他膜將氧引入到晶體氧化物半導體膜時，可以採用離子植入法、離子摻雜劑法、電漿浸沒離子植入法等，但是當將氧直接引入到露出的晶體氧化物半導體膜(例如，形成晶體氧化物半導體膜444之後或形成晶體氧化物半導體膜413之後)時，也可以使用電漿處理等。
在本實施方式中，利用離子植入法透過閘極絕緣層442將氧431注入到晶體氧化物半導體膜413。由氧431的注入製程，晶體氧化物半導體膜413的至少一部分被非 晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443(參照圖1C)。
例如，較佳將由氧431的引入製程引入的非晶氧化物半導體膜443中的氧濃度設定為1×1018/cm3以上且3×1021/cm3以下。另外，這種氧過剩區域可以存在於氧化物半導體膜443的一部分(也包括其介面)。由此，藉由引入氧431，使絕緣層436與非晶氧化物半導體膜443的介面、非晶氧化物半導體膜443中和非晶氧化物半導體膜443與閘極絕緣層442的介面中的至少一處包含氧。
非晶氧化物半導體膜443包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。在此情況下，將氧的含量設定為超過氧化物半導體的化學計量組成比的程度。或者，將氧的含量設定為超過單晶時的氧量的程度。有時在氧化物半導體的晶格之間存在氧。這樣的氧化物半導體的組成可以由InGaZnmOm+3x(x>1)表示。例如，當m=1時，氧化物半導體的組成成為InGaZnO1+3x(x>1)，在氧過剩時，1+3x為超過4的值。
由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
此外，在氧化物半導體中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等的方法正確估計氧化物半導體膜中的氧濃度。也就是說，難以判斷是否 意圖性地對氧化物半導體膜添加氧。
另外，已知的是，氧有17O和18O等同位素，並且在自然界的17O和18O的存在比率分別是氧原子整體的0.037%和0.204%左右。也就是說，在氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以進一步準確地估計氧化物半導體膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否意圖性地對氧化物半導體膜添加氧。
此外，由將氧431引入到晶體氧化物半導體膜413中，具有大致垂直於晶體氧化物半導體膜413的表面的c軸的結晶的至少一部分成為非晶而降低結晶性，因此在本說明書中，將被引入氧431的氧化物半導體膜稱為非晶氧化物半導體膜443。
如本實施方式那樣，當將氧431直接引入到晶體氧化物半導體膜413中時，並不需要作為接觸於晶體氧化物半導體膜413的絕緣層使用包含多量氧的膜，但是也可以作為接觸於晶體氧化物半導體膜413的絕緣層使用包含多量氧的膜，並且將氧431直接引入到晶體氧化物半導體膜413，而進行多種氧供應方法。
然後，在閘極絕緣層442上形成閘極電極層401。閘極電極層401的材料可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧等金屬材料或以它們為主要成分的合金材料形成。此外，作為閘極電極層401，可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化 物膜。閘極電極層401既可以是單層結構，又可以是疊層結構。
另外，閘極電極層401的材料也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物以及添加有氧化矽的銦錫氧化物等導電材料。此外，也可以採用上述導電材料與上述金屬材料的疊層結構。
此外，作為與閘極絕緣層442接觸的閘極電極層401中的一層，可以使用包含氮的金屬氧化物，明確地說，包含氮的In-Ga-Zn-O膜、包含氮的In-Sn-O膜、包含氮的In-Ga-O膜、包含氮的In-Zn-O膜、包含氮的Sn-O膜、包含氮的In-O膜以及金屬氮化膜(InN、SnN等)。當這些膜具有5電子伏特，較佳為具有5.5電子伏特以上的功函數且將它們用作閘極電極層時，可以使電晶體的電特性的臨界電壓成為正值，而可以實現所謂的常關閉型(normally off)的切換元件。
在閘極電極層401的側面形成側壁絕緣層412a、412b以及閘極絕緣層402。在形成覆蓋閘極電極層401的絕緣層之後，利用RIE(Reactive ion etching：反應離子蝕刻)法由各向異性蝕刻加工絕緣層，而在閘極電極層401的側壁自對準地形成側壁結構的側壁絕緣層412a、412b。在此，對絕緣層沒有特別的限制，但是例如可以使用使TEOS(Tetraethyl-Ortho-Silicate：四乙氧基矽烷) 或矽烷等與氧或一氧化二氮等起反應來形成的臺階覆蓋性好的氧化矽。絕緣層可以藉由熱CVD、電漿CVD、常壓CVD、偏壓ECRCVD、濺射方法等形成。此外，也可以使用藉由低溫氧化(LTO：Low Temperature Oxidation)法形成的氧化矽。
閘極絕緣層402可以將閘極電極層401及側壁絕緣層412a、412b用作掩模而對閘極絕緣層442進行蝕刻來形成。
此外，雖然在本實施方式中，當對絕緣層進行蝕刻時去除閘極電極層401上的絕緣層而使閘極電極層401露出，但是也可以將側壁絕緣層412a、412b加工為絕緣層殘留在閘極電極層401上的形狀。此外，可以在後面的製程中，在閘極電極層401上形成保護膜。如此藉由保護閘極電極層401，當進行蝕刻加工時可以防止閘極電極層的膜減少。另外，蝕刻方法既可以是乾蝕刻法，又可以是濕蝕刻法，可以使用各種各樣的蝕刻方法。
接著，在側壁絕緣層412a、412b的一部分及非晶氧化物半導體膜443上，形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。該導電膜使用能夠耐受後面的加熱處理的材料。作為用作源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側 或上側的一者或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。此外，用作源極電極層及汲極電極層的導電膜可以由導電金屬氧化物而形成。作為導電金屬氧化物，可以使用：氧化銦(In2O3)；氧化錫(SnO2)；氧化鋅(ZnO)；氧化銦氧化錫(In2O3-SnO2)；氧化銦氧化鋅(In2O3-ZnO)；或者使這些金屬氧化物材料包含氧化矽的材料。
利用光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖1D)。
接著，在閘極電極層401、側壁絕緣層412a、412b、源極電極層405a、汲極電極層405b上形成絕緣層407(參照圖1E)。絕緣層407既可以是單層，也可以是疊層，但是採用包含氧化鋁膜的結構。
將包含在絕緣層407的氧化鋁膜的厚度設定為30nm以上且500nm以下，較佳為50nm以上且200nm以下。絕緣層407可以適當地利用濺射法等的不使水、氫等雜質混入到絕緣層407中的方法形成。當絕緣層407包含氫時，有如下憂慮：因該氫侵入到氧化物半導體膜或由氫導致氧化物半導體膜中的氧抽出而發生氧化物半導體膜的低電阻化(N型化)，而形成寄生通道。因此，為了使絕緣層407成為儘量不包含氫的膜，在成膜方法中不使用氫是十分重要的。
氧化鋁膜也較佳為包括與該氧化鋁處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。此時，將氧的含量設定為超過氧化鋁的化學計量組成比左右。或者，將氧的含量設定為超過單晶時的氧量左右。有時在氧化鋁的晶格之間存在氧。當組成由AlOx(x>0)表示時，較佳為使用具有x超過3/2的氧過剩區域的氧化鋁膜。這樣的氧過剩區域可以存在於氧化鋁膜的一部分(也包括介面)。
在本實施方式中，作為絕緣層407利用濺射法形成厚度為100nm的氧化鋁膜。藉由濺射法而形成的氧化鋁膜的形成可以在稀有氣體(典型為氬)氛圍下、氧氣氛圍下或者稀有氣體和氧的混合氛圍下進行。
與形成氧化物半導體膜時同樣，為了去除絕緣層407的沉積室中的殘留水分，較佳為使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣層407所包含的雜質的濃度。此外，作為用來去除絕緣層407的沉積室中的殘留水分的排氣裝置，也可以採用配備有冷阱的渦輪分子泵。
作為當形成絕緣層407時使用的濺射氣體，較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
當層疊絕緣層407時，除了氧化鋁膜以外，可以典型地使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜、或氧化鎵等無機絕緣膜。在圖7A中示出在電晶體440中絕緣層407具有絕緣層407a、絕緣層407b的疊層結構的一個例子。
如圖7A所示那樣，在閘極電極層401、側壁絕緣層 412a、412b、源極電極層405a以及汲極電極層405b上形成絕緣層407a，並在絕緣層407a上形成絕緣層407b。例如，在本實施方式中，作為絕緣層407a使用包括與氧化矽處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的氧化矽膜，作為絕緣層407b使用氧化鋁膜。
接著，對非晶氧化物半導體膜443進行加熱處理，使該非晶氧化物半導體膜443的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜403。
作為絕緣層407設置在非晶氧化物半導體膜443上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)釋放。
因為在由作為絕緣層407設置的氧化鋁膜覆蓋非晶氧化物半導體膜443的狀態下進行使非晶氧化物半導體膜443結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜443釋放出氧。從而，所獲得的晶體氧化物半導體膜403可以維持非晶氧化物半導體膜443所包含的氧量，且包括與氧化物半導體處於結晶狀 態時的化學計量組成比相比氧含量過剩的區域。
因此，由於氫、水分等雜質不混入到所形成的晶體氧化物半導體膜403，所以該晶體氧化物半導體膜403的純度高，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
在晶體氧化物半導體膜403中，在氧脫離的部分存在氧缺損。在不包含過剩的氧的氧化物半導體中即使產生氧缺損，也不能利用其他氧補充該缺損部分。但是，根據所公開的發明的一個方式的晶體氧化物半導體膜403是包含過剩的氧的CAAC-OS膜，所以即使在晶體氧化物半導體膜403中產生氧缺損，由於在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而可以立刻將氧補充到缺損部分。
因此，藉由將該晶體氧化物半導體膜403用於電晶體440，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
將使非晶氧化物半導體膜443的至少一部分結晶化的加熱處理的溫度設定為300℃以上且700℃以下，較佳為450℃以上且650℃以下，更佳為500℃，進一步佳為550℃以上。
例如，將基板引入到加熱處理之一的電爐中，在氧氣氛圍下以450℃的溫度對氧化物半導體膜進行一個小時的加熱處理。
另外，熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱處理，可以進行GRTA：其中在加熱為650℃至700℃的高溫的惰性氣體中放進基板，加熱幾分鐘之後，從惰性氣體取出基板。
加熱處理可以在氮氣氛圍下、氧氣氛圍下、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空氣)氛圍下或稀有氣體(氬、氦等)氛圍下進行，但是較佳上述氮氣氛圍、氧氣氛圍、超乾燥空氣氛圍或稀有氣體氛圍等不包含水、氫等。此外，較佳將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
被高純度化且其氧缺損被補充的晶體氧化物半導體膜 403中的氫、水等雜質充分被去除，晶體氧化物半導體膜403中的氫濃度為5×1019/cm3以下，較佳為5×1018/cm3以下。晶體氧化物半導體膜403中的氫濃度是藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測量的。
這樣的晶體氧化物半導體膜403中的載子極少(近於零)，載子濃度低於1×1014/cm3，較佳低於1×1012/cm3，更佳低於1×1011/cm3。
藉由上述製程形成電晶體440(參照圖1F)。電晶體440是一種包括被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。從而，電晶體440的電特性變動被抑制，電晶體440在電性上穩定。
在使用本實施方式製造的被高純度化且使用包含補充氧缺損的過剩的氧的晶體氧化物半導體膜403的電晶體440中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，可以提供一種使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供一種可靠性高的半導體裝置。
實施方式2
在本實施方式中，使用圖2A至圖2F說明半導體裝置及半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中，示出在根據所公開的發明的半導體裝置的製造方法中，對非晶氧化物半導體膜進行加熱處理，而至少使其一部分結晶化來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜的例子。
圖2A至圖2F示出本實施方式中的電晶體440的製造方法的一個例子。
首先，在基板400上形成絕緣層436。然後在絕緣層436上形成非晶氧化物半導體膜441(參照圖2A)。非晶氧化物半導體膜441可以使用與實施方式1所示的晶體氧化物半導體膜444同樣的材料及製造方法，但是將基板溫度設定為成膜時不進行晶化的溫度(較佳為200℃以下)。
此外，也可以對非晶氧化物半導體膜441進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。將加熱處理的溫度設定為不使非晶氧化物半導體膜441結晶化的溫度，代表為250℃以上且400。℃以下，較佳為300℃以下。
如果在將非晶氧化物半導體膜441加工為島狀之前進行用來脫水化或脫氫化的加熱處理，則可以防止包含在絕 緣層436的氧由加熱處理釋放，所以是較佳的。
另外，在加熱處理中，較佳在氮、氦、氖、氬等稀有氣體中不含有水、氫等。或者，將引入到熱處理裝置中的氮或如氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)以上，更佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
另外，可以在利用加熱處理對非晶氧化物半導體膜441進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算為-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。較佳不使氧氣體或二氮化氧氣體包含水、氫等。或者，較佳將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，較佳為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成非晶氧化物半導體的主要成分材料的氧，來可以使非晶氧化物半導體膜441高純度化並電性I型(本質)化。
接著對非晶氧化物半導體膜441進行加熱處理，使該非晶氧化物半導體膜441的至少一部分結晶化，來形成包 括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜。
將使非晶氧化物半導體膜441的至少一部分結晶化的加熱處理的溫度設定為300℃以上且700℃以下，較佳為450℃以上且650℃以下，更佳為500℃以上，進一步佳為550℃以上。
例如，將基板放進加熱處理裝置之一種的電爐中，且在氮氣氛圍下以650℃對非晶氧化物半導體膜441進行一小時的加熱處理。
另外，加熱處理裝置不侷限於電爐，還可以使用利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用如GRTA(Gas Rapid Thermal Anneal，氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal，燈快速熱退火)裝置等RTA(Rapid Thermal Anneal，快速熱退火)裝置。LRTA裝置是一種利用鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈、或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是一種利用高溫氣體進行加熱處理的裝置。作為高溫的氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體，如氬等的稀有氣體或氮等。
例如，作為加熱處理，可以進行GRTA：其中，在加熱為650℃至700℃的高溫的惰性氣體中放進基板，加熱幾分鐘之後，從惰性氣體取出基板。
加熱處理可以在氮氣氛圍下、氧氣氛圍下、超乾燥空氣(水的含量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空氣)氛圍下或稀有氣體(氬、氦等)氛圍下進行，但是較佳上述氮氣氛圍、氧氣氛圍、超乾燥空氣氛圍或稀有氣體氛圍等不包含水、氫等。此外，較佳引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳為設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳為設定為0.1ppm以下)。
將晶體氧化物半導體膜加工為島狀，來形成晶體氧化物半導體膜413。以覆蓋晶體氧化物半導體膜413的方式形成閘極絕緣層442(參照圖2B)。
此外，在本實施方式中，用來脫水化或脫氫化的加熱處理只要在非晶氧化物半導體膜443的形成之後並在對晶體氧化物半導體膜413引入氧的製程之前，就可以在電晶體440的製造製程中的任何時序進行。
如果在將晶體氧化物半導體膜加工為島狀的晶體氧化物半導體膜413之前進行用來脫水化或脫氫化的加熱製程，則可以防止包含在絕緣層436的氧由加熱製程釋放，所以是較佳的。
接著，對晶體氧化物半導體膜413引入氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)，來進行對晶體氧化物半導體膜413的氧的供應。
在本實施方式中，利用離子植入法透過閘極絕緣層 442將氧431注入到晶體氧化物半導體膜413。由氧431的注入製程，晶體氧化物半導體膜413的至少一部分發生非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443(參照圖2C)。
由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
然後，在閘極絕緣層442上形成閘極電極層401。
在閘極電極層401的側面形成具有側壁結構的側壁絕緣層412a、412b以及閘極絕緣層402。
閘極絕緣層402可以將閘極電極層401及側壁絕緣層412a、412b用作掩模而對閘極絕緣層442進行蝕刻來形成。
接著，在側壁絕緣層412a、412b的一部分及非晶氧化物半導體膜443上，形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。
利用光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖2D)。
接著，在閘極電極層401、側壁絕緣層412a、412b、源極電極層405a、汲極電極層405b上形成絕緣層407(參照圖2E)。絕緣層407既可以是單層，也可以是疊層，但是採用包含氧化鋁膜的結構。
在本實施方式中，作為絕緣層407利用濺射法形成厚 度為100nm的氧化鋁膜。
接著，對非晶氧化物半導體膜443進行加熱處理，使該非晶氧化物半導體膜443的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜403。
作為絕緣層407設置在非晶氧化物半導體膜443上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)釋放。
因為在由作為絕緣層407設置的氧化鋁膜覆蓋非晶氧化物半導體膜443的狀態下進行使非晶氧化物半導體膜443結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜443釋放出氧。從而，所獲得的晶體氧化物半導體膜403可以維持非晶氧化物半導體膜443所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
因此，由於氫、水分等雜質不混入到所形成的晶體氧化物半導體膜403，所以該晶體氧化物半導體膜403的純度高，並且因為氧的釋放被防止所以包括與氧化物半導體 處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
在晶體氧化物半導體膜403中，在氧脫離的部分存在氧缺損。在不包含過剩的氧的氧化物半導體中即使產生氧缺損，也不能利用其他氧補充該缺損部分。但是，根據所公開的發明的一個方式的晶體氧化物半導體膜403是包含過剩的氧的CAAC-OS膜，所以即使在晶體氧化物半導體膜403中產生氧缺損，由於在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而立刻將氧補充到缺損部分。
因此，藉由將該晶體氧化物半導體膜403用於電晶體440，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
藉由上述製程形成電晶體440(參照圖2F)。電晶體440是一種包括被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。從而，電晶體440的電特性變動被抑制，電晶體440在電性上穩定。
在使用本實施方式製造的被高純度化且使用包含補充氧缺損的過剩的氧的晶體氧化物半導體膜403的電晶體440中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，可以提供一種使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供一種可靠性高的半導體裝置。
實施方式3
在本實施方式中，使用圖3A至圖3E說明半導體裝置及半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中，示出在根據所公開的發明的半導體裝置的製造方法中，在形成閘極電極層之後，透過閘極絕緣層進行對晶體氧化物半導體膜引入氧的製程的例子。
圖3A至圖3E示出本實施方式中的電晶體440的製造方法的一個例子。
首先，在基板400上形成絕緣層436。然後在絕緣層436上形成晶體氧化物半導體膜413。晶體氧化物半導體膜413可以使用與實施方式1或實施方式2所示的晶體氧化物半導體膜413同樣的材料及製造方法。以覆蓋晶體氧化物半導體膜413的方式形成閘極絕緣層442。
然後，在閘極絕緣層442上形成閘極電極層401(參照圖3A)。
此外，也可以對晶體氧化物半導體膜413進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱 處理。
接著，對晶體氧化物半導體膜413引入氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)，來進行對晶體氧化物半導體膜413的氧的供應。
在本實施方式中，在形成閘極電極層401之後，利用離子植入法透過閘極絕緣層442將氧431注入到晶體氧化物半導體膜413。由氧431的注入製程，晶體氧化物半導體膜413的至少一部分被非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443(參照圖3B)。
當引入氧時，閘極電極層401起掩模的作用，而有時對晶體氧化物半導體膜413中的與閘極電極層401重疊的區域不直接引入氧431，但是因為閘極電極層401的寬度很夾(例如是亞微米水準)，所以由用來使非晶氧化物半導體膜443結晶化的加熱處理，將引入到非晶氧化物半導體膜443中的氧擴散到晶體氧化物半導體膜443中的與閘極電極層401重疊的區域。
由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
在閘極電極層401的側面形成具有側壁結構的側壁絕緣層412a、412b以及閘極絕緣層402。
閘極絕緣層402可以將閘極電極層401及側壁絕緣層412a、412b用作掩模而對閘極絕緣層442進行蝕刻來形 成。
接著，在側壁絕緣層412a、412b的一部分及非晶氧化物半導體膜443上，形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。
利用光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖3C)。
接著，在閘極電極層401、側壁絕緣層412a、412b、源極電極層405a、汲極電極層405b上形成絕緣層407(參照圖3D)。絕緣層407既可以是單層，也可以是疊層，但是採用包含氧化鋁膜的結構。
在本實施方式中，作為絕緣層407利用濺射法形成厚度為100nm的氧化鋁膜。
接著，對非晶氧化物半導體膜443進行加熱處理，使該非晶氧化物半導體膜443的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜403。並且由於該加熱處理，氧擴散到非晶氧化物半導體膜443整體，而氧供應到膜整體。
作為絕緣層407設置在非晶氧化物半導體膜443上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜(非晶氧化物半導體膜 443及晶體氧化物半導體膜403)中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)釋放。
因為在由作為絕緣層407設置的氧化鋁膜覆蓋非晶氧化物半導體膜443的狀態下進行使非晶氧化物半導體膜443結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜443釋放出氧。從而，所獲得的晶體氧化物半導體膜403可以維持非晶氧化物半導體膜443所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
從而，因此，由於氫、水分等雜質不混入到所形成的晶體氧化物半導體膜403，所以該晶體氧化物半導體膜403的純度高，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
在晶體氧化物半導體膜403中，在氧脫離的部分存在氧缺損。在不包含過剩的氧的氧化物半導體中即使產生氧缺損，也不能利用其他氧補充該缺損部分。但是，根據所公開的發明的一個方式的晶體氧化物半導體膜403是包含過剩的氧的CAAC-OS膜，所以即使在晶體氧化物半導體膜403中產生氧缺損，由於在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而立刻將氧補充到缺損部分。
因此，藉由將該晶體氧化物半導體膜體膜403用於電 晶體440，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
藉由上述製程形成電晶體440(參照圖3E)。電晶體440是一種包括被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。從而，電晶體440的電特性變動被抑制，電晶體440在電性上穩定。
在使用本實施方式製造的被高純度化且使用包含補充氧缺損的過剩的氧的晶體氧化物半導體膜403的電晶體440中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，可以提供一種使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供一種可靠性高的半導體裝置。
實施方式4
在本實施方式中，使用圖4A至圖4E說明半導體裝置及半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中，示出在根據所公開的發明的半導體 裝置的製造方法中，進行透過設置在電晶體上的絕緣層對晶體氧化物半導體膜引入氧的製程的例子。
圖4A至圖4E示出本實施方式中的電晶體410的製造方法的一個例子。
首先，在基板400上形成絕緣層436。然後在絕緣層436上形成晶體氧化物半導體膜413。晶體氧化物半導體膜413可以使用與實施方式1或實施方式2所示的晶體氧化物半導體膜413同樣的材料及製造方法。以覆蓋晶體氧化物半導體膜413的方式形成閘極絕緣層442。
然後，在閘極絕緣層442上形成閘極電極層401(參照圖4A)。
此外，在本實施方式中示出不形成側壁結構的側壁絕緣層，也不將閘極絕緣層加工為島狀，而使用作為連續膜設置的閘極絕緣層442的例子。
此外，也可以對晶體氧化物半導體膜413進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。
接著，在閘極絕緣層442及閘極電極層401上形成絕緣層407(參照圖4B)。絕緣層407既可以是單層，也可以是疊層，但是採用包含氧化鋁膜的結構。
在本實施方式中，作為絕緣層407利用濺射法形成厚度為100nm的氧化鋁膜。
接著，對晶體氧化物半導體膜413引入氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)，來進行 對晶體氧化物半導體膜413的氧的供應。
在本實施方式中，在形成絕緣層407之後，利用離子植入法透過閘極絕緣層442及絕緣層407將氧431注入到晶體氧化物半導體膜413。由氧431的注入製程，晶體氧化物半導體膜413的至少一部分被非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443(參照圖4C)。
當引入氧時，閘極電極層401起掩模的作用，而有時對晶體氧化物半導體膜413中的與閘極電極層401重疊的區域不直接引入氧431，但是因為閘極電極層401的寬度很夾(例如是0.35μm)，所以由用來使非晶氧化物半導體膜443結晶化的加熱處理，將引入到非晶氧化物半導體膜443中的氧擴散到晶體氧化物半導體膜443中的與閘極電極層401重疊的區域。
由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
接著，對非晶氧化物半導體膜443進行加熱處理，使該非晶氧化物半導體膜443的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體膜403(參照圖4D)。並且由於該加熱處理，氧擴散到非晶氧化物半導體膜443整體，而氧供應到膜整體。
作為絕緣層407設置在非晶氧化物半導體膜443上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮 斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)釋放。
因為在由作為絕緣層407設置的氧化鋁膜覆蓋非晶氧化物半導體膜443的狀態下進行使非晶氧化物半導體膜443結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜443釋放出氧。從而，所獲得的晶體氧化物半導體膜403可以維持非晶氧化物半導體膜443所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的。
因此，由於氫、水分等雜質不混入到所形成的晶體氧化物半導體膜403，所以該晶體氧化物半導體膜403的純度高，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
在晶體氧化物半導體膜403中，在氧脫離的部分存在氧缺損。在不包含過剩的氧的氧化物半導體中即使產生氧缺損，也不能利用其他氧補充該缺損部分。但是，根據所公開的發明的一個方式的晶體氧化物半導體膜403是包含過剩的氧的CAAC-OS膜，所以即使在晶體氧化物半導體 膜403中產生氧缺損，由於在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而立刻將氧補充到缺損部分。
因此，藉由將該晶體氧化物半導體膜403用於電晶體410，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
此外，為了降低起因於電晶體的表面凹凸，可以形成平坦化絕緣膜。作為平坦化絕緣膜，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂等有機材料。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。也可以藉由層疊多個由這些材料形成的絕緣膜形成平坦化絕緣膜。
在本實施方式中，在絕緣層407上形成平坦化絕緣膜415。此外，在閘極絕緣層442、絕緣層407及平坦化絕緣膜415中形成達到晶體氧化物半導體膜403的開口，並在開口中形成與晶體氧化物半導體膜403電連接的源極電極層405a、汲極電極層405b。
藉由上述製程形成電晶體410(參照圖4E)。電晶體410是一種包括被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。從而，電晶體410的電特性變動被抑制，電晶體410在電性上穩定。
此外，當層疊絕緣層407時，除了氧化鋁膜以外，還可以典型地使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。圖7B示出在電晶體410中的絕緣 層407具有絕緣層407a、絕緣層407b的疊層結構的例子。
如圖7B所示那樣，在閘極絕緣層442及閘極電極層401上形成絕緣層407a，在絕緣層407a上形成絕緣層407b。例如，在本實施方式中，作為絕緣層407a使用包括與氧化矽處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的氧化矽膜，作為絕緣層407b使用氧化鋁膜。
在絕緣層407具有絕緣層407a、407b的疊層結構時，對晶體氧化物半導體膜413引入氧的製程可以透過層疊的絕緣層407a、407b而進行。
在使用本實施方式製造的被高純度化且使用包含補充氧缺損的過剩的氧的晶體氧化物半導體膜403的電晶體410中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，可以提供一種使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供一種可靠性高的半導體裝置。
實施方式5
在本實施方式中，使用圖5A至圖5F說明半導體裝 置及半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
在本實施方式中，示出在源極電極層及汲極電極層和晶體氧化物半導體膜的連接結構的方面與上述實施方式1不同的電晶體的製造方法的例子。
圖5A至圖5F示出本實施方式中的電晶體430的製造方法的一個例子。
首先，在基板400上形成絕緣層436。
接著，在絕緣層436上形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。
利用光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖5A)。
然後在絕緣層436、源極電極層405a及汲極電極層405b上形成晶體氧化物半導體膜413(參照圖5B)。晶體氧化物半導體膜413可以使用與實施方式1或實施方式2所示的晶體氧化物半導體膜413同樣的材料及製造方法。以覆蓋晶體氧化物半導體膜413的方式形成閘極絕緣層402(參照圖5C)。
此外，也可以對晶體氧化物半導體膜413進行用來去除過剩的氫(包括水及羥基)(脫水化或脫氫化)的加熱處理。
接著，對晶體氧化物半導體膜413引入氧431(至少包含氧自由基、氧原子、氧離子中的任何一個)，來進行對晶體氧化物半導體膜413的氧的供應。
在本實施方式中，利用離子植入法透過閘極絕緣層402將氧431注入到晶體氧化物半導體膜413。由氧431的注入製程，晶體氧化物半導體膜413的至少一部分發生非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443(參照圖5D)。
由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
然後，在閘極絕緣層402上形成閘極電極層401。
在本實施方式中，示出在閘極電極層401的側面不形成側壁結構的側壁絕緣層的例子，但是也可以如實施方式1所示那樣設置側壁結構的側壁絕緣層，而將閘極絕緣層402加工為島狀。
接著，在閘極絕緣層402及閘極電極層401上形成絕緣層407(參照圖5E)。絕緣層407既可以是單層，也可以是疊層，但是採用包含氧化鋁膜的結構。
在本實施方式中，作為絕緣層407利用濺射法形成厚度為100nm的氧化鋁膜。
接著，對非晶氧化物半導體膜443進行加熱處理，使該非晶氧化物半導體膜443的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半 導體膜403。
作為絕緣層407設置在非晶氧化物半導體膜443上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜(非晶氧化物半導體膜443及晶體氧化物半導體膜403)釋放。
因為在由作為絕緣層407設置的氧化鋁膜覆蓋非晶氧化物半導體膜443的狀態下進行使非晶氧化物半導體膜443結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜443釋放出氧。從而，所獲得的晶體氧化物半導體膜403可以維持非晶氧化物半導體膜443所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
因此，由於氫、水分等雜質不混入到所形成的晶體氧化物半導體膜403，所以該晶體氧化物半導體膜403的純度高，並且因為氧的釋放被防止所以包含相對於在氧化物半導體是結晶的狀態下的化學計量組成比，氧的含量過剩的區域。
在晶體氧化物半導體膜403中，在氧脫離的部分存在氧缺損。在不包含過剩的氧的氧化物半導體中即使產生氧 缺損，也不能利用其他氧補充該缺損部分。但是，根據所公開的發明的一個方式的晶體氧化物半導體膜403是包含過剩的氧的CAAC-OS膜，所以即使在晶體氧化物半導體膜403中產生氧缺損，也藉由在膜中含有過剩的氧(較佳為比化學計量組成比過剩的氧)，該過剩的氧作用到缺損部分，從而立刻將氧補充到缺損部分。
因此，藉由將該晶體氧化物半導體膜403用於電晶體430，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
此外，當層疊絕緣層407時，除了氧化鋁膜以外，還可以典型地使用氧化矽膜、氧氮化矽膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。圖7C示出在電晶體430中的絕緣層407具有絕緣層407a、絕緣層407b的疊層結構的例子。
如圖7C所示那樣，在閘極絕緣層402及閘極電極層401上形成絕緣層407a，在絕緣層407a上形成絕緣層407b。例如，在本實施方式中，作為絕緣層407a使用包括與氧化物矽處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的氧化矽膜，作為絕緣層407b使用氧化鋁膜。
藉由上述製程形成電晶體430(參照圖5F)。電晶體430是一種包括被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。從而，電晶體430的電特性變動被抑制，電晶體430在電性上穩定。
在使用本實施方式製造的被高純度化且使用包含補充氧缺損的過剩的氧的晶體氧化物半導體膜403的電晶體430中，可以使截止狀態下的室溫下的每通道寬度1μm的電流值(截止電流值)降低到100zA/μm(1zA(仄普托安培)為1×10-21A)以下，較佳為降低到10zA/μm以下，更佳為降低到1zA/μm以下，進一步佳為降低到100yA/μm以下的水準。
如上所述，可以提供一種使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供一種可靠性高的半導體裝置。
實施方式6
在本實施方式中，說明半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
此外，在本實施方式中示出氧引入製程的例子，該氧引入製程可以應用於實施方式5所示的電晶體430的製造製程中。
圖6A是在圖5B的製程之後對晶體氧化物半導體膜413直接引入氧431的例子。由引入氧431的製程，晶體氧化物半導體膜413的至少一部分被非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時 的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443。由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。此外，如圖6A所示那樣，當對被露出的晶體氧化物半導體膜413直接引入氧431時，可以使用電漿處理。
圖6B是在閘極絕緣層402上形成閘極電極層401之後，透過閘極絕緣層402對晶體氧化物半導體膜413引入氧431的例子。由引入氧431的製程，晶體氧化物半導體膜413的至少一部分被非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443。由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
圖6C是在閘極絕緣層402及閘極電極層401上形成絕緣層407之後，透過閘極絕緣層402及絕緣層407對晶體氧化物半導體膜413引入氧431的例子。由引入氧431的製程，晶體氧化物半導體膜413的至少一部分被非晶化，而晶體氧化物半導體膜413成為包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的非晶氧化物半導體膜443。由被供應的氧431，可以補充存在於非晶氧化物半導體膜443中的氧缺損。
這樣，對晶體氧化物半導體膜的引入氧的製程可以在進行脫水化或脫氫化處理之後進行，沒有特別的限制。此外，可以多次進行對已進行上述脫水化或脫氫化處理的氧 化物半導體膜的氧的引入。
由以上製程製造的電晶體是具有被高純度化且包括過剩的補充氧缺損的氧的晶體氧化物半導體膜的電晶體。從而，電晶體的電特性變動被抑制，且電晶體在電性上穩定。
可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。從而，可以提供可靠性高的半導體裝置。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式7
在本實施方式中，使用圖8A至圖8C說明半導體裝置及半導體裝置的製造方法的另一個方式。與上述實施方式相同的部分或者具有與上述實施方式相同的功能的部分以及製程可以與上述實施方式同樣進行，省略其反復說明。此外，省略相同部分的詳細說明。
本實施方式是在根據所公開的發明的半導體裝置的製造方法中，在晶體氧化物半導體膜中形成用作源極區及汲極區的雜質區的一個例子。用作源極區及汲極區的雜質區可以藉由對晶體氧化物半導體膜引入改變導電率的雜質(也稱為摻雜劑)來形成。
用作源極區及汲極區的雜質區中的摻雜劑濃度較佳為5×1018/cm3以上且1×1022/cm3以下。
引入的摻雜劑採用15族元素及\或硼，明確地說選自 磷、砷、銻以及硼中的任何一個以上的元素。此外，作為將摻雜劑引入到晶體氧化物半導體膜中的方法可以使用離子摻雜法或離子植入法。
也可以當利用離子摻雜法或離子植入法引入摻雜劑時，同時加熱基板。
此外，既可以多次進行將摻雜劑引入到晶體氧化物半導體膜的處理，又可以使用多種摻雜劑。
引入摻雜劑的雜質區有時由於摻雜劑的引入其一部分被非晶化。在此情況下，藉由引入摻雜劑之後進行加熱處理，可以恢復結晶性。
圖8A示出在實施方式1至3所示的電晶體440中，在晶體氧化物半導體膜403中設置用作源極區或汲極區的雜質區404a、404b的電晶體440b的例子。雜質區404a、404b可以藉由在形成源極電極層405a、汲極電極層405b之前將閘極電極層401、側壁絕緣層412a、412b用作掩模而對晶體氧化物半導體膜403引入摻雜劑來形成。
圖8B示出在實施方式4所示的電晶體410中，在晶體氧化物半導體膜403中設置用作源極區及汲極區的雜質區404a、404b的電晶體410b的例子。雜質區404a、404b可以藉由將閘極電極層401用作掩模而對晶體氧化物半導體膜403引入摻雜劑來形成。
圖8C示出在實施方式5所示的電晶體430中，在晶體氧化物半導體膜403中設置用作源極區及汲極區的雜質區404a、404b的電晶體430b的例子。雜質區404a、404b 可以藉由將閘極電極層401用作掩模而對晶體氧化物半導體膜403引入摻雜劑來形成。
藉由設置用作源極區或汲極區的雜質區，可以緩和施加到形成在雜質區之間的通道形成區的電場。此外，藉由在雜質區使晶體氧化物半導體膜和電極層電連接，可以降低晶體氧化物半導體膜和電極層的接觸電阻。從而，可以提高電晶體的電特性。
本實施方式可以與其他實施方式適當地組合而實施。
實施方式8
藉由使用在實施方式1至7的任何一中示出一個例子的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖20A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖20A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004、信號線驅動電路4003。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit)4018a、4018b供給。
在圖20B和圖20C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖20B和圖20C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖20B和圖20C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，雖然在圖20B和圖20C中示出另行形成信號線驅動電路4003，並將其安裝在第一基板4001上的例子，但是不限於該結構。既可以另行形成掃描線驅動電路並將其安裝在基板上，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並將其安裝在基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖20A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖20B是藉由COG方法安裝信號線驅動電路4003 的例子，而圖20C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1至7的任何一中示出一個例子的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖圖21A和圖21B說明半導體裝置的一種方式。圖21A和圖21B相當於沿著圖20B的M-N的剖面圖。
如圖21A和圖21B所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015 及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖21A和圖21B中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖21A中，在電晶體4010和電晶體4011上設置有絕緣層4020，在圖21B中，再加上設置有絕緣層4021。此外，絕緣膜4023是具有基底膜的功能的絕緣膜。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1至7中的任一個示出的電晶體。
電晶體4010及電晶體4011是被高純度化且具有包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體。因此電晶體4010及電晶體4011的電特性變動被抑制，所以在電性上穩定。
因此，作為圖21A和圖21B所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖21A示出作為顯示元件使用液晶元件的液晶顯示裝 置的例子。在圖21A中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，元件符號4035是藉由對絕緣膜選擇性地進行蝕刻而形成的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短且其具有光學各向同性，所以不需要配向處理，且視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從 而，可以提高液晶顯示裝置的生產率。使用氧化物半導體膜的電晶體有由於靜電的影響而該電晶體的電特性明顯波動而偏離設計範圍的擔憂。由此，將藍相的液晶材料用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更為高效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。注意，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容的大小。考慮到電晶體的截止電流等而設定儲存電容的大小即可。藉由使用具有高純度的晶體氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳為五分之一以下的電容量的儲存電容，就足夠了。
在本實施方式中使用的具有被高純度化的晶體氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長影像信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻率，所以可以得到抑制耗電量的效果。
此外，在本實施方式中使用的具有高純度化的晶體氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。例如，藉由將這樣的能夠進行高速 驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體和用於驅動電路的驅動電晶體。就是說，因為不需要作為驅動電路另行使用由矽晶片等形成的半導體裝置，所以可以消減半導體裝置的零部件數。此外，藉由在像素部中也使用能夠進行高速驅動的電晶體，可以提供高影像品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(AntiFerroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned vertical Alignment：垂直配向構型)模式、ASV模式等。另外，也可以應用於VA型液晶顯示裝置。VA型液晶顯示裝置是指控制液晶顯示面板的液晶分子的排列的方式的一種。VA型液晶顯示裝置是指當沒有施加電壓時液晶分子配向垂直於面板表面的方向的方式。此外，也可以使用 將像素(pixel)分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重 新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件；作為發光元件，有從與基板相反一側的表面取出發光的頂部發射結構的發光元件；從基板一側的表面取出發光的底部發射結構的發光元件；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件。在此，可以應用上述任一種發射結構的發光元件。
圖21B示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於所示的結構。根 據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且較佳將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相 位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材 料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
注意，在圖20A至圖20C及圖21A和圖21B中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
在本實施方式中，作為絕緣層4020使用氧化鋁膜。絕緣層4020可以利用濺射法或電漿CVD法形成。
作為絕緣層4020設置在氧化物半導體膜上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
電晶體4010及電晶體4011具有由氧的引入一旦使晶體氧化物半導體膜成為非晶氧化物半導體膜並使它重新結晶化的晶體氧化物半導體膜。因為在使用氧化鋁膜覆蓋非晶氧化物半導體膜的狀態下進行使非晶氧化物半導體膜結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜釋放出氧。從而，所獲得的晶體氧化物半導體膜可以維持非晶氧化物半導體膜所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
從而，所形成的晶體氧化物半導體膜因為不混入氫、水分等雜質，所以具有高純度，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。因此，藉由將該結晶氧化物半導體膜用於電晶體4010及電晶體4011，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
此外，具有平坦化絕緣膜的功能的絕緣層4021可以使用丙烯酸、聚醯亞胺、苯並環丁烯類、聚醯胺、環氧等具有耐熱性的有機材料。此外，除了上述有機材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根 據其材料而利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法)、絲網印刷、膠版印刷、刮刀、輥塗、簾塗、刮刀塗佈等形成。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導電膜等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的銦氧化物、包括氧化鎢的銦鋅氧化物、包括氧化鈦的銦氧化物、包括氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其金屬氮化物中的一種或多種來形成。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成第一電極層4030、第二電極層4031。作為導電高分子，可以使用所謂π電子共軛類導電 高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易受到靜電等的破壞，所以較佳為設置驅動電路保護用的保護電路。保護電路較佳為使用非線性元件構成。
如上所述藉由應用實施方式1至7的任何一所示的電晶體，可以提供具有各種功能的半導體裝置。
實施方式9
藉由使用由實施方式1至7中的任何一個示出的作為一例的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖22A示出具有影像感測器功能的半導體裝置的一例。圖22A示出光電感測器的等效電路，而圖22B示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖22A中，電晶體640和電晶體656是使用如實施方式1的電晶體440所示那樣的晶體氧化物半導體膜的電晶體。
圖22B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣層631、層間絕緣層633以及層間絕緣層634。光電二極體602設置在層間絕緣層633上，並且光電二極體602具有如下結構：在形成在層間絕緣層633上的電極層641和設置在層間絕緣層634上的電極層642之間從層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
電極層641與形成在層間絕緣層634中的導電層643電連接，電極層642隔著電極層641與導電層645電連接。導電層645與電晶體640的閘極電極層電連接，光電二極體602與電晶體640電連接。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體層606a的具有p型的導電型的半導體層、用作第二半導體層606b的高電阻的半導體層(I型半導體 層)、用作第三半導體層606c的具有n型的導電型的半導體層。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法形成第一半導體層606a。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相沉積法或濺射法等。較佳將第一半導體層606a的厚度設定為10nm以上且50nm以下。
第二半導體層606b是I型半導體層(本質半導體層)，而可以由非晶矽膜形成。為了形成第二半導體層606b，藉由電漿CVD法，使用半導體材料氣體形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層606b。較佳將第二半導體層606b的厚度設定為200nm以上且1000nm以下。
第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期 表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體層606c。作為半導體材料氣體，可以使用矽烷(SiH4)。或者，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。此外，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相沉積法或濺射法等。較佳將第三半導體層606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體層606a、第二半導體層606b以及第三半導體層606c可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。也就是說，微晶半導體是具有自由能上穩定的第三狀態的半導體並具有短程有序和晶格畸變。柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵(dangling bond)。還有，藉由包 含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可利用用氫稀釋的SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等包含矽的化合物形成該微晶半導體膜。此外，除了包含矽的化合物(例如，氫化矽)和氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為包含矽的化合物(例如，氫化矽)的5倍以上且200倍以下，較佳為設定為50倍以上且150倍以下，更佳為設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體層一側上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型的光電二極體的基板601的面接收的光轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體層一側相反的半導體層一側的光是干擾光，因此，電極層較佳由具有遮光性的導電膜形成。另外，可以使用n型半導體層一側的表面作為光接收面。
層間絕緣層633、層間絕緣層634可以使用絕緣材料，而根據其材料而利用濺射法、電漿CVD法、SOG 法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法)、絲網印刷、膠版印刷、刮刀、輥塗、簾塗、刮刀塗佈等形成。
在本實施方式中，作為絕緣層631使用氧化鋁膜。絕緣層631可以利用濺射法並電漿CVD法形成。
作為絕緣層631設置在氧化物半導體膜上的氧化鋁膜具有不透過氫、水分等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
在本實施方式中，電晶體640具有由氧的引入一旦使晶體氧化物半導體膜成為非晶氧化物半導體膜並使它重新結晶化的晶體氧化物半導體膜。因為在使用氧化鋁膜覆蓋非晶氧化物半導體膜的狀態下進行使非晶氧化物半導體膜結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜釋放出氧。從而，所獲得的晶體氧化物半導體膜可以維持非晶氧化物半導體膜所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
從而，所形成的晶體氧化物半導體膜因為不混入氫、水分等雜質，所以具有高純度，並且因為氧的釋放被防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。因此，藉由將該結晶氧化物半 導體膜用於電晶體640，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
作為層間絕緣層633、層間絕緣層634，為了減少表面凹凸較佳為採用用作平坦化絕緣膜的絕緣層。作為層間絕緣層633、層間絕緣層634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂、聚醯胺或環氧樹脂等具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述，在具有被高純度化且包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體中，電晶體的電特性的變動被抑制，且在電性上穩定。因此，藉由使用該電晶體可以提供可靠性高的半導體裝置。
本實施方式可以與其他實施方式所記載的結構是當地組合而實施。
實施方式10
將在實施方式1至7的任一中例示出的電晶體可以適用於具有多個電晶體層疊的積體電路的半導體裝置。在本實施方式中作為半導體裝置的一個例子示出儲存介質(儲 存元件)的例子。
在實施方式中製造一種半導體裝置，該半導體裝置包括：在單晶半導體基板上製造的第一電晶體的電晶體140；以及隔著絕緣層在電晶體140的上方使用半導體膜製造的第二電晶體的電晶體162。可以將在實施方式1至7的任一中例示出的電晶體適用於電晶體162。在本實施方式中示出作為電晶體162使用具有與實施方式1所示的電晶體440同樣的結構的電晶體的例子。
層疊的電晶體140、電晶體162的半導體材料及結構既可以是相同的，又可以是不同的。在本實施方式中示出分別使用適合於儲存介質(儲存元件)的電路的材料及結構的電晶體的例子。
圖19A至圖19C是半導體裝置的結構的一個例子。圖19A示出半導體裝置的剖面，而圖19B示出半導體裝置的平面。這裏，圖19A相當於圖19B的C1-C2及D1-D2的剖面。另外，圖19C示出將上述半導體裝置作為儲存元件而使用時的電路圖的一個例子。在圖19A及圖19B所示的半導體裝置中，其下部具有使用第一半導體材料的電晶體140，其上部具有使用第二半導體材料的電晶體162。在本實施方式中，作為第一半導體材料使用氧化物半導體材料以外的半導體材料，作為第二半導體材料使用氧化物半導體。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或鎵砷等，並且，較佳為使用單晶半導體。另外，還可以使用有機半導體材料。 使用這樣的半導體材料的電晶體可以容易地進行高速工作。另一方面，使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。
使用圖19A至圖19C說明圖19A至圖19C中的半導體裝置的製造方法。
電晶體140包括：設置在含有半導體材料(例如矽等)的基板185中的通道形成區116；以夾著通道形成區116的方式設置的雜質區120；接觸於雜質區120的金屬化合物區124；設置在通道形成區116上的閘極絕緣層108；以及設置在閘極絕緣層108上的閘極電極110。
作為含有半導體材料的基板185，可以採用以矽或碳化矽等為材料的單晶半導體基板、多晶半導體基板、矽鍺等化合物半導體基板或SOI基板等。注意，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體層的基板，但是在本說明書等中，還包括在絕緣表面上設置有由矽以外的材料構成的半導體層的基板。也就是說，“SOI基板”所具有的半導體層不侷限於矽半導體層。此外，SOI基板還包括在玻璃基板等絕緣基板上隔著絕緣層設置有半導體層的基板。
作為SOI基板的製造方法，可以使用如下方法：在將氧離子植入到鏡面拋光薄片中之後，藉由進行高溫加熱在離表面有一定深度的區域中形成氧化層，同時使在表面層中產生的缺損消滅的方法；藉由利用熱處理進行的由氫離子照射形成的微孔洞生而長劈開半導體基板的方法；以及 在絕緣表面上利用結晶生長形成單晶半導體層的方法等。
例如，從單晶半導體基板的一個面添加離子，在從單晶半導體基板的一個面離一定的深度處形成脆化層，並在單晶半導體基板的一個面和元件基板中的一方之上形成絕緣層。在隔著絕緣層將單晶半導體基板和元件基板重疊的狀態下，進行使脆化層產生裂縫而在脆化層中分離單晶半導體基板的熱處理，以利用單晶半導體基板在元件基板上形成單晶半導體層作為半導體層。也可以適用利用上述方法而製造的SOI基板。
另外，在基板185上，以圍繞電晶體140的方式設置有元件分離絕緣層106。這裏，為了實現高集體化，如圖19A至圖19C所示，電晶體140較佳為採用不設置側壁絕緣層的結構。另一方面，當重視電晶體140的特性時，可以在閘極電極110的側面設置側壁絕緣層，以在雜質區120中形成另一個雜質區，該雜質區的雜質濃度與雜質區120的雜質濃度不同。
使用單晶半導體基板的電晶體140可以進行高速工作。因此，藉由將該電晶體用作讀出用的電晶體，可以高速地進行資訊的讀出。以覆蓋電晶體140的方式形成兩個絕緣層。作為形成電晶體162及電容元件164之前的處理，對該兩個絕緣層進行CMP處理，而形成被平坦化的絕緣層128、絕緣層130，同時使閘極電極110的上面露出。
作為絕緣層128、絕緣層130，可以典型地使用氧化 矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣層128、絕緣層130可以利用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯類樹脂等的有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。當使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成絕緣層128、絕緣層130。
此外，在絕緣層130中，作為與半導體層接觸的膜使用氧化矽膜。
在本實施方式中，作為絕緣層128藉由濺射法形成50nm厚的氧氮化矽膜，並且作為絕緣層130藉由濺射法形成550nm厚的氧化矽膜。
在藉由CMP處理充分平坦化了的絕緣層130上形成半導體膜。在本實施方式中，作為半導體膜使用In-Ga-Zn-O類氧化物靶材藉由濺射法形成包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域的晶體氧化物半導體膜。
接著對晶體氧化物半導體膜選擇性地進行蝕刻，而形成島狀晶體氧化物半導體膜。對晶體氧化物半導體膜進行引入氧的製程，而使晶體氧化物半導體膜成為非晶氧化物半導體膜。在非晶氧化物半導體膜上形成閘極絕緣層146、閘極電極層148、側壁絕緣層136a、136b。
作為閘極絕緣層146可以藉由電漿CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鎵膜。
閘極電極層148可以藉由在閘極絕緣層146上形成導電層之後選擇性地蝕刻該導電層來形成。
接著，在閘極電極110、絕緣層128、絕緣層130等上形成導電層，對該導電層進行選擇性的蝕刻來形成源極電極或汲極電極142a、源極電極或汲極電極142b。
可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法來形成導電層。另外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或組合它們的材料。
導電層既可以採用單層結構，又可以採用兩層以上的疊層結構。例如可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊有鈦膜的雙層結構；在氮化鈦膜上層疊有鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，具有易於將源極電極或汲極電極142a、源極電極或汲極電極142b加工為錐形形狀的優點。
接著，在非晶氧化物半導體膜、閘極絕緣層146、閘極電極層148、側壁絕緣層136a、136b上形成包括氧化 鋁膜的絕緣層150。當絕緣層150採用疊層結構時，可以利用電漿CVD法或濺射法等且將氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鎵膜與氧化鋁膜層疊而形成。
接著，對非晶氧化物半導體膜進行加熱處理，而使該非晶氧化物半導體膜的至少一部分結晶化，來形成包括具有大致垂直於其表面的c軸的結晶的氧化物半導體膜144。
作為絕緣層150設置在氧化物半導體膜上的氧化鋁膜具有不透過氫等雜質以及氧的兩者的高遮斷效果(阻擋效果)。
從而，氧化鋁膜在製造製程中及製造製程之後，具有作為保護膜的功能，該保護膜防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜中，並且防止構成氧化物半導體的主要成分材料的氧從氧化物半導體膜釋放。
因為在被覆蓋作為絕緣層150設置的氧化鋁膜的狀態下進行使非晶氧化物半導體膜結晶化的加熱處理，所以可以防止由用來結晶化的加熱處理從非晶氧化物半導體膜釋放出氧。從而，所獲得的晶體氧化物半導體膜144可以維持非晶氧化物半導體膜所包含的氧量，且包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
從而，所形成的晶體氧化物半導體膜144因為不混入氫、水分等雜質，所以具有高純度，並且因為氧的釋放被 防止所以包括與氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。因此，藉由將該結晶氧化物半導體膜144用於電晶體162，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻以及臨界電壓的移位△Vth。
將使非晶氧化物半導體膜的至少一部分結晶化的加熱處理的溫度設定為250℃以上且700℃以下，較佳為400℃以上，更佳為500℃，進一步佳為550℃以上。
在絕緣層150上，在與源極電極或汲極電極142a重疊的區域形成電極層153。
接著，在電晶體162及絕緣層150上形成絕緣層152。絕緣層152可以利用濺射法或CVD法等形成。另外，還可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等無機絕緣材料的材料形成。
接著，在閘極絕緣層146、絕緣層150及絕緣層152中形成到達源極電極或汲極電極142b的開口。該開口藉由使用掩模等的選擇性的蝕刻而形成。
然後，在上述開口中形成接觸於源極電極或汲極電極142b的佈線156。此外，在圖19A中未圖示源極電極或汲極電極142b和佈線156的連接部分。
佈線156是藉由利用如濺射法等的PVD法或如電漿CVD法等CVD法形成導電層之後對該導電層進行蝕刻加工而形成的。另外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為 成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或多種的材料。詳細內容與源極電極或汲極電極142a等相同。
藉由上述製程，完成電晶體162及電容元件164。電晶體162是一種被高純度化且具有包含補充氧缺損的過剩的氧的晶體氧化物半導體膜144的電晶體。從而，電晶體162的電特性變動被抑制，電晶體162在電性上穩定。電容元件164由源極電極或汲極電極142a、晶體氧化物半導體膜144、閘極絕緣層146及電極層153構成。
另外，在圖19A所示的電容元件164中，藉由層疊晶體氧化物半導體膜144和閘極絕緣層146，可以充分確保源極電極或汲極電極142a與電極層153之間的絕緣性。當然，為了確保足夠的電容，也可以採用不具有晶體氧化物半導體膜144的結構的電容元件164。另外，也可以採用具有絕緣層的電容元件164。再者，當不需要電容時，也可以採用不設置電容元件164的結構。
圖19C示出將上述半導體裝置用作儲存元件時的電路圖的一個例子。在圖19C中，電晶體162的源極電極和汲極電極中的一方與電容元件164的電極的一方及電晶體140的閘極電極電連接。另外，第一佈線(1st Line：也稱為源極線)與電晶體140的源極電極電連接，第二佈線(2nd Line：也稱為位元線)與電晶體140的汲極電極電連接，第三佈線(3rd Line：也稱為第一信號線)與電晶體162的源極電極和汲極電極中的另一方電連接，第四佈 線(4th Line：也稱為第二信號線)與電晶體162的閘極電極電連接，並且，第五佈線(5th Line：也稱為字線)與電容元件164的電極中的另一方電連接。
由於使用氧化物半導體的電晶體162的截止電流極小，因此藉由使電晶體162處於截止狀態，可以極長時間地保持與電晶體162的源極電極和汲極電極中的一方、電容元件164的電極的一方以及電晶體140的閘極電極電連接的節點(以下，節點FG)的電位。此外，藉由具有電容元件164，可以容易地保持施加到節點FG的電荷，並且，可以容易地讀出所保持的資訊。
在對半導體裝置儲存資訊時(寫入)，首先，將第四佈線的電位設定為使電晶體162處於導通狀態的電位，而使電晶體162處於導通狀態。由此，第三佈線的電位被供給到節點FG，由此節點FG積蓄預定量的電荷。這裏，施加賦予兩種不同電位電平的電荷(以下，稱為低(Low)電平電荷、高(High)電平電荷)中的任一種。然後，藉由使第四佈線的電位成為使電晶體162處於截止狀態的電位來使電晶體162處於截止狀態，由於節點FG變為浮動狀態，節點FG處於保持預定的電荷的狀態。如上所述，藉由使節點FG積蓄並保持預定量的電荷，可以使儲存單元儲存資訊。
因為電晶體162的截止電流極小，所以供給到節點FG的電荷被保持很長時間。因此，不需要刷新工作或者可以使刷新工作的頻率變為極低，從而可以充分降低耗電 量。此外，即使沒有電力供給，也可以在較長期間內保持儲存內容。
在讀出儲存於儲存單元的資訊的情況(讀出)下，當在對第一佈線供給預定電位(恆定電位)的情況下，對第五佈線供給適當的電位(讀出電位)時，對應於保持於節點FG的電荷量電晶體140處於不同的狀態。這是因為如下原因：通常，當電晶體140是n通道型時，節點FG保持High電平電荷的情況下的電晶體140的表觀閾值Vth_H低於節點FG保持Low電平電荷的情況下的電晶體140的表觀閾值Vth_L。在此，表觀閾值是指為使電晶體140處於“導通狀態”而需要的第五佈線的電位。所以，藉由將第五佈線的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別節點FG所保持的電荷。例如，在寫入中，在被施加High電平電荷的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體140處於“導通狀態”。在被施加Low電平電荷的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體140也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體140的導通狀態或截止狀態(讀出第二佈線的電位)，可以讀出所儲存資訊。
此外，當重寫儲存於儲存單元的資訊時，藉由對利用上述寫入而保持有預定量的電荷的節點FG供給新電位，使節點FG保持新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體162處於導通狀態的電位，來使電晶體162處於導通狀態。由此，第三佈線的電位(新資訊的 電位)供給到節點FG，節點FG被積蓄預定量的電荷。然後，藉由將第四佈線的電位成為使電晶體162處於截止狀態的電位，來使電晶體162處於截止狀態，由此節點FG成為保持新資訊的電荷的狀態。也就是說，藉由在利用第一寫入使節點FG保持預定量的電荷的狀態下，進行與第一寫入相同的工作(第二寫入)，可以對儲存的資訊進行重寫。
在本實施方式所示的電晶體162中，藉由將用於被高純度化且包含過剩的氧的氧化物半導體膜用作晶體氧化物半導體膜144，可以充分地降低電晶體162的截止電流。並且，藉由使用這種電晶體，可以得到可以極長時間地保持儲存內容的半導體裝置。
如上所述，被高純度化且具有包含補充氧缺損的過剩的氧的晶體氧化物半導體膜的電晶體的電特性變動被抑制，所以在電性上穩定。從而，藉由使用該電晶體可以提供一種可靠性高的半導體裝置。
本實施方式所示的結構或方法等可以與其他實施方式所示的結構或方法等適當地組合而使用。
實施方式11
可將本說明書中公開的半導體裝置應用於多種電子裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電 話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。對具備在上述實施方式中說明的半導體裝置的電子裝置的例子進行說明。
圖23A示出筆記本型個人電腦，由主體3001、外殼3002、顯示部3003以及鍵盤3004等構成。藉由將實施方式1至10中的任何一個所示的半導體裝置應用於顯示部3003，可以提供高可靠性膝上型個人電腦。
圖23B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸控筆3022。 藉由將實施方式1至10中的任何一個所示的半導體裝置應用於顯示部3023，可以提供高可靠性可攜式資訊終端(PDA)。
圖23C示出電子書閱讀器的一例。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，可以進行如紙張書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右側的顯示部(圖23C中的顯示部2705)中顯示文章，而在左 側的顯示部(圖23C中的顯示部2707)中顯示影像。藉由將實施方式1至10中的任何實施方式所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供可靠性高的電子書閱讀器2700。當作為顯示部2705使用半透過型或反射型液晶顯示裝置時，由於可以預料到在較明亮的狀態下也被使用，因此可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖23C中示出外殼2701具備操作部等的例子。例如，在外殼2701中，具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與外殼的顯示部同一個面上具備鍵盤、指向裝置等的結構。此外，也可以採用在外殼的背面或側面具備外部連接用端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖23D示出行動電話，該行動電話由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、 外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將實施方式1至10中的任何一個所示的半導體裝置應用於顯示面板2802，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏。圖23D使用虛線示出被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置有影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，外殼2800和外殼2801滑動而可以處於如圖23D那樣的展開狀態和重疊狀態，可以實現適於攜帶的小型化。
外部連接端子2808可以與AC整流器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應更大量資料的保存及移動。
另外，除了上述功能之外，還可以具有紅外線通信功能、電視接收功能等。
圖23E示出數位攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將實施方式1至10中的任何一個所示的半導體裝置應用於顯示部A 3057及顯示部B 3055，可以提供高可靠性數位攝像機。
圖23F示出電視機的一例。在電視機9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出使用支架9605支撐外殼9601的結構。藉由將實施方式1至10中的任何一個所示的半導體裝置應用於顯示部9603，可以提供高可靠性電視機9600。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機9600的操作。此外，也可以採用在遙控器中設置顯示從該遙控器輸出的資訊的顯示部的結構。
另外，電視機9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到利用有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施例1
在本實施例中，對在根據所公開的發明的半導體裝置中使用的鋁膜的作為障壁膜的特性進行了評價。作為評價方法，使用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)和TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)。
首先，示出利用SIMS分析進行氧化鋁膜(實施例樣品B)的氧的擴散評價的結果。另外，作為比較例，也進行氧化矽膜(比較例樣品B)、In-Ga-Zn-O膜(比較例樣品C)的氧的擴散評價。
在實施例樣品B、比較例樣品B、比較例樣品C中，在矽基板上藉由濺射法使用氧(18O)形成300nm厚的氧化矽膜(18O)。在本實施例中，為了辨別在形成樣品膜之後從外部擴散到樣品膜中的氧與構成樣品膜的氧(16O)，作為氧(18O)的擴散源以接觸於各樣品膜的方式形成使用構成樣品膜的氧(16O)的同位素的氧(18O)的氧化矽膜(18O)。
氧化矽膜(18O)的成膜條件為如下：作為靶材使用氧化矽(SiO2)靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；電源為1.5kW；在氬氣及氧氣(18O)(氬流量25sccm：氧(18O)流量25sccm)氛圍下；基板溫度為100℃。此外，因為使用氧(18O)形成該氧化矽膜，所以將該氧化矽膜記為氧化矽膜(18O)。
在實施例樣品B中，在氧化矽膜(18O)上利用濺射法形成500nm厚的氧化鋁膜。氧化鋁膜的成膜條件為如下：作為靶材使用氧化鋁(Al2O3)靶材；矽基板和靶材之間的距離為60mm；壓力為0.4Pa；電源為1.5kW；在氬氣及氧氣(氬流量25sccm：氧流量25sccm)氛圍下；基板溫度為250℃。
作為比較例樣品B，在氧化矽膜(18O)上藉由濺射法利用氧(16O)形成100nm厚的氧化矽膜(16O)。氧化矽膜(16O)的成膜條件為如下：作為靶材使用氧化矽(SiO2)靶材；矽基板和靶材之間的距離為60mm；壓力為0.4Pa；電源為1.5kW；在氬氣及氧氣(16O)(氬流量25sccm：氧(16O)流量25sccm)氛圍下；基板溫度為100℃。此外，因為該氧化矽膜使用氧(16O)形成，所以將該氧化矽膜記為氧化矽膜(16O)。
作為比較例樣品C，在氧化矽膜(18O)上利用濺射法形成100nm厚的In-Ga-Zn-O膜。In-Ga-Zn-O膜的成膜條件為如下：使用具有In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的組成比的氧化物靶材；矽基板和靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；在氬氣及氧氣(氬流量30sccm：氧流量15sccm)氛圍下；基板溫度為200℃。用於氧化物半導體膜的成膜的氬及氧較佳為不包含水、氫等。例如，較佳氬的純度為9N且露點為-121℃以下(水為0.1ppb以下，氫為0.5ppb以下)，氧的純度為8N且露點為-112℃以下(水為1ppb以下，氫為1ppb以下)。
對實施例樣品B、比較例樣品B及比較例樣品C的每一個，在150℃至800℃之間的各溫度下進行熱處理。該熱處理在氮氣氛圍下、大氣壓下以各溫度進行了一小時。
利用SIMS分析，分別測量沒有熱處理的實施例樣品B、比較例樣品B以及比較例樣品C以及各熱處理之後的 實施例樣品B、比較例樣品B以及比較例樣品C的氧(18O)濃度。
圖9示出實施例樣品B的氧(18O)濃度分佈，其條件分別為：沒有熱處理、以熱處理溫度為600℃進行熱處理、以熱處理溫度為750℃進行熱處理、以熱處理溫度為850℃進行熱處理。
圖11示出比較例樣品B的氧(18O)濃度分佈，其條件分為為：沒有熱處理、以熱處理溫度為150℃進行熱處理、以熱處理溫度為250℃進行熱處理、以熱處理溫度為350℃進行熱處理、以熱處理溫度為550℃進行熱處理。
圖10示出比較例樣品C的氧(18O)濃度分佈，其條件分別為：沒有熱處理、以熱處理溫度為450℃進行熱處理、以熱處理溫度為550℃進行熱處理、以熱處理溫度為650℃進行熱處理。注意，圖9至圖11所示的濃度分佈示出膜中的氧(18O)的擴散狀態，所以可以稱為擴散分佈。
如圖9所示那樣，可知：在氧化鋁膜中，即使在以850℃進行一小時的熱處理的樣品中也氧(18O)的擴散距離為幾十nm，因此可知擴散被抑制得極慢。另一方面，如圖11所示那樣，在氧化矽膜(16O)中，也在進行250℃的熱處理時膜中的氧(18O)濃度增大，並在膜中觀察到較寬的氧(18O)的擴散。與此同樣，在圖10所示的In-Ga-Zn-O膜中，氧(18O)當進行450℃的熱處理時，膜中的氧(18O)濃度增大，並在膜中觀察到較寬的氧 (18O)的擴散。在圖10及圖11的比較樣品B的氧化矽膜(16O)及比較例樣品C的In-Ga-Zn-O膜中，從氧化矽膜(18O)的氧(18O)的擴散量的增加及區域的擴大隨著熱處理溫度的增高更明顯。
從以上結果，可確認到氧化鋁膜即使進行850℃的高溫熱處理也可以抑制(阻擋)氧擴散到膜中，且具有對氧的高阻擋性。
接著，示出利用TDS分析進行評價的氧化鋁膜的對氧的阻擋性的結果。
作為樣品的實施例，以如下方式製造實施例樣品A：在玻璃基板上利用濺射法形成300nm厚的氧化矽膜；在氧化矽膜上利用濺射法形成100nm厚的In-Ga-Zn-O膜；在In-Ga-Zn-O膜上利用濺射法形成100nm厚的氧化鋁膜。
此外，作為比較例，以如下方式製造比較例樣品A：在玻璃基板上利用濺射法形成300nm厚的氧化矽膜；在氧化矽膜上利用濺射法形成100nm後的In-Ga-Zn-O膜。
另外，在實施例樣品A及比較例樣品A中，以不暴露於大氣的方式連續形成氧化矽膜及In-Ga-Zn-O膜，然後在減壓氛圍下，以400℃進行加熱處理30分鐘。
在實施例樣品A和比較例樣品A中，氧化矽膜的成膜條件為如下：作為靶材使用氧化矽(SiO2)靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；RF電源1.5kW；氬氣及氧氣(氬流量25sccm：氧流量25sccm) 氛圍下；基板溫度為100℃。
在實施例樣品A和比較例樣品A中，In-Ga-Zn-O膜的成膜條件為如下：使用組成比為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的氧化物靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源0.5kW；氬氣及氧氣(氬流量30sccm：氧流量15sccm)氛圍下；基板溫度為250℃。
在實施例樣品A中，氧化鋁膜的成膜條件為如下：作為靶材使用氧化鋁(Al2O3)靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；RF電源2.5kW；氬氣及氧氣(氬流量25sccm：氧流量25sccm)氛圍下；基板溫度為250℃。
接著，在實施例樣品A及比較例樣品A中，對In-Ga-Zn-O膜注入氧，來製造實施例樣品A2及比較例樣品A2。此外，將不對In-Ga-Zn-O膜注入氧的實施例樣品A及比較例樣品A稱為實施例樣品A1及比較例樣品A1。
在實施例樣品A2中，利用離子植入法對In-Ga-Zn-O膜透過氧化鋁膜注入氧(18O)離子。氧(18O)離子的注入條件為：加速電壓為80kV、劑量為5.0×1016ions/cm2。
在比較例樣品A2中，利用離子植入法對In-Ga-Zn-O膜直接注入氧(18O)離子。氧(18O)離子的注入條件為：加速電壓為40kV、劑量為5.0×1016ions/cm2。
在本實施例中，為了辨別在形成樣品膜之後從外部注入到樣品膜中的氧與構成樣品膜的氧(16O)，使用構成 樣品膜的氧(16O)的同位素的氧(18O)，將其注入到樣品膜中。
對實施例樣品A1、實施例樣品A2、比較例樣品A1及比較例樣品A2的每一個進行TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)分析。圖12A示出比較例樣品A1(粗線)及比較例樣品A2(細線)的被測量的M/z=36(18O2)的TDS光譜，圖12B示出實施例樣品A1(粗線)及實施例樣品A2(細線)的被測量的M/z=36(18O2)的TDS光譜。
如圖12A和圖12B所示那樣，在沒有注入氧(18O)的比較例樣品A1及實施例樣品A1中沒有觀察到TDS光譜的特別峰值。但是，在圖12A所示的注入氧(18O)的比較例樣品A2中，100℃到200℃的範圍內檢測出起因於氧(18O)的釋放的峰值。另一方面，如圖12B所示那樣，在注入氧(18O)的實施例樣品A2中沒有觀察到起因於氧(18O)的釋放的峰值。
從而可知，由TDS測量中的加熱在In-Ga-Zn-O膜被露出的比較例樣品A2中，所注入的氧(18O)從In-Ga-Zn-O膜釋放到膜的外部，但是在In-Ga-Zn-O膜上設置有氧化鋁膜的實施例樣品A2中，氧化鋁膜防止(阻擋)氧(18O)從In-Ga-Zn-O膜釋放。從而可確認到氧化鋁膜的對氧的阻擋性高，且該高阻擋性即使透過氧化鋁膜注入氧也繼續維持。
由此，在氧化物半導體膜上層疊有氧化鋁膜的結構 中，透過氧化鋁膜對氧化物半導體膜注入氧，而可以使氧化物半導體膜處於氧過剩的狀態，並且由於氧化鋁膜成為對氧的障壁膜，所以即使進行加熱處理，也可以將氧過剩的狀態的氧化物半導體膜保持為氧過剩的狀態。
因此，藉由將該氧過剩的半導體膜用於電晶體，可以降低起因於氧缺損的電晶體的臨界電壓Vth的不均勻且可以減小臨界電壓的移位△Vth。
實施例2
在本實施例中，對氧化物半導體膜的結晶狀態進行觀察。此外，利用SIMS分析進行氧化物半導體膜中的氧的擴散評價。
作為樣品，以如下方式製造實施例樣品D1：在玻璃基板上利用濺射法形成300nm厚的氧化矽膜；在氧化矽上利用濺射法形成100nm厚的In-Ga-Zn-O膜；在In-Ga-Zn-O膜上利用濺射法形成100nm厚的氧化鋁膜。
另外，在實施例樣品D1中，以不暴露於大氣的方式連續形成氧化矽膜及In-Ga-Zn-O膜，然後在減壓氛圍下，以400℃進行加熱處理30分鐘。
在實施例樣品D1的結構中，透過氧化鋁膜將氧注入到In-Ga-Zn-O膜中，來製造實施例樣品D2。在實施例樣品D2中，利用離子植入法對In-Ga-Zn-O膜透過氧化鋁膜注入氧(18O)離子。氧(18O)離子的注入條件為如下：加速電壓為80kV；劑量為1.0×1016ions/cm2。
在實施例樣品D2的結構中，在氮氣氛圍下以650℃進行一小時的加熱處理來製造實施例樣品D3。
作為比較例，在實施例樣品D1的結構中，不進行氧離子植入的製程，在氮氣氛圍下以650℃進行一小時的加熱處理而製造比較例樣品D1。
作為比較例，在玻璃基板上利用濺射法形成300nm厚的氧化矽膜，在氧化矽膜上利用濺射法形成100nm厚的In-Ga-Zn-O膜，並利用離子植入法對In-Ga-Zn-O膜直接注入氧(18O)離子。氧(18O)離子的注入條件為如下：加速電壓為40kV；劑量為1.0×1016ions/cm2。然後，在氮氣氛圍下以650℃進行一個小時的加熱處理，來製造比較例樣品D2。
在實施例樣品D1至D3以及比較例樣品D1和D2中，氧化矽膜的成膜條件為如下：作為靶材使用氧化矽(SiO2)靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；RF電源1.5kW；氬氣及氧氣(氬流量25sccm：氧流量25sccm)氛圍下；基板溫度為100℃。
在實施例樣品D1至D3以及比較例樣品D1和D2中，In-Ga-Zn-O膜的成膜條件為如下：使用組成比為In2O3：Ga2O3：ZnO=1：1：2[莫耳比]的氧化物靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；直流(DC)電源為0.5kW；氬氣及氧氣(氬流量30sccm：氧流量15sccm)氛圍下；基板溫度為250℃。
在實施例樣品D1至D3中，氧化鋁膜的成膜條件為 如下：作為靶材使用氧化鋁(Al2O3)靶材；玻璃基板和靶材之間的距離為60mm；壓力為0.4Pa；RF電源2.5kW；氬氣及氧氣(氬流量25sccm：氧流量25sccm)氛圍下；基板溫度為250℃。
在藉由以上製程獲得的實施例樣品D1至D3以及比較例樣品D1和D2中，切出端面，利用高解析度透射電子顯微鏡(日立有限公司製造的“H9000-NAR”：TEM)以300kV的加速電壓進行In-Ga-Zn-O膜的剖面觀察。圖14A至圖18B示出實施例樣品D1至D3以及比較例樣品D1和D2的TEM影像。
此外，對實施例樣品D1至D3進行In-Ga-Zn-O膜的X線繞射(XRD：X-ray Diffraction)測量。圖13A至圖13C示出利用平面外(out-of-plane)法來測量實施例樣品D1至D3的XRD光譜的結果。在圖13A至圖13C中，縱軸表示x線繞射強度(任意單位)，橫軸表示旋轉角度2θ(deg.)。此外，在XRD光譜的測量中，使用Bruker AXS公司製造的X線繞射裝置D8 ADVANCE。
圖14A示出實施例樣品D1的In-Ga-Zn-O膜和氧化鋁膜的介面處的倍率為800萬倍的TEM影像，圖14B示出氧化矽膜和In-Ga-Zn-O膜的介面處的倍率為800萬倍的TEM影像。
此外，圖13A示出實施例樣品D1的In-Ga-Zn-O膜的XRD光譜。
在實施例樣品D1中，如圖13A所示那樣，當利用 XRD光譜時，難以確認表示結晶的明確的峰值，但是如圖14A及圖14B所示那樣，可以確認到包括具有大致垂直於其表面的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS)。
圖15A示出實施例樣品D2的In-Ga-Zn-O膜和氧化鋁膜的介面處的倍率為800萬倍的TEM影像，圖15B示出氧化矽膜和In-Ga-Zn-O膜的介面處的倍率為800萬倍的TEM影像。
此外，圖13B示出實施例樣品D2的In-Ga-Zn-O膜的XRD光譜。
在實施例樣品D2中，如圖13B所示那樣，當利用XRD光譜時，沒有觀察到表示結晶的峰值，如圖15A及圖15B所示那樣，當利用TEM影像時，也幾乎沒有觀察到In-Ga-Zn-O膜中的具有大致垂直於其表面的c軸的結晶。由此，可以確認到在實施例樣品D2中的In-Ga-Zn-O膜由氧離子的注入而非晶化。
圖16A示出實施例樣品D3的In-Ga-Zn-O膜和氧化鋁膜的介面處的倍率為800萬倍的TEM影像，圖16B示出氧化矽膜和In-Ga-Zn-O膜的介面處的倍率為800萬倍的TEM影像。
此外，圖13C示出實施例樣品D3的In-Ga-Zn-O膜的XRD光譜。
在實施例樣品D3中，如圖13C所示在XRD光譜中，在2θ=31°附近觀察到起因於InGaZnO4結晶的(009) 面中的繞射的峰值。並且，如圖16A及圖16B所示那樣，確認到包括具有大致垂直於其表面的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS)。實施例樣品D3與實施例樣品D1相比顯著具有大致垂直於其表面的c軸的結晶，並且在與氧化鋁膜的介面附近以及與氧化矽的介面附近都確認到重疊為幾層的層狀In-Ga-Zn-O的結晶狀態，從而可以知道在In-Ga-Zn-O膜的寬區域中形成有CAAC-OS。
從而，可知即使如實施例樣品D2那樣的由氧離子的注入被非晶化的In-Ga-Zn-O膜，也藉由利用加熱處理再次進行結晶化，可以獲得其結晶性進一步提高的結晶狀態的In-Ga-Zn-O膜。
圖17A示出不進行氧離子植入製程的比較例樣品D1的In-Ga-Zn-O膜和氧化鋁膜的介面處的倍率為800萬倍的TEM影像，圖17B示出氧化矽膜和In-Ga-Zn-O膜的介面的處倍率為800萬倍的TEM影像。在比較例樣品D1中如圖17A及圖17B所示那樣，可以確認包括具有大致垂直於其表面的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS)，但是與實施例樣品D3相比，CAAC-OS的形成區域夾，不容易確認明確的結晶，由此可知其結晶性低。
圖18A示出不設置氧化鋁膜的比較例樣品D2的In-Ga-Zn-O膜的表面出的倍率為800萬倍的TEM影像，圖18B示出氧化矽膜和In-Ga-Zn-O膜的介面處的倍率為800萬倍的TEM影像。在比較例樣品D2中，如圖18A所示那樣，在其表面附近可以確認包括具有大致垂直於其表面 的c軸的結晶的In-Ga-Zn-O膜(CAAC-OS)，但是如圖18B所示那樣在與氧化矽膜的介面沒有確認結晶，因此CAAC-OS的形成區域夾。從而，可知作為In-Ga-Zn-O膜的結晶性低。
由此確認到如下事實：如實施例樣品D3所示那樣，在氧化鋁膜覆蓋由氧離子的注入被非晶化的氧化物半導體膜的狀態下進行加熱處理而被再結晶化的氧化物半導體膜是包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體(CAAC-OS)膜，並且該結晶性高且良好。
此外，對實施例樣品D2及實施例樣品D3進行SIMS分析，而進行實施例樣品D2及實施例樣品D3中的氧的擴散評價。
圖24示出實施例樣品D2(細線)及實施例樣品D3(粗線)的氧(18O)的濃度分佈。如圖24所示那樣，在加熱處理後的實施例樣品D3中，與加熱處理之前的實施例樣品D2相比，包含在In-Ga-Zn-O膜中的氧濃度也幾乎沒有變化，沒有確認到由加熱處理氧釋放到In-Ga-Zn-O膜外。此外，在加熱處理後的實施例樣品D3中，氧擴散到In-Ga-Zn-O膜的整體，向深度方向均勻地分散。由此，確認到即使進行加熱處理，也可以抑制夾在從氧化鋁膜和氧化矽膜之間的In-Ga-Zn-O膜的氧的釋放，且在進行了加熱處理的In-Ga-Zn-O膜中，氧擴散到膜的整體，而實現向膜厚度方向的氧濃度均勻化。
從圖24的結果可知，由於氧化鋁膜具有高氧阻擋 性，所以即使進行用來結晶化的加熱處理，也可以將注入到氧化物半導體膜的氧保持在氧化物半導體膜中，來獲得穩定的晶體氧化物半導體膜。
如上所述那樣的設置有包括具有大致垂直於其表面的c軸的結晶的晶體氧化物半導體(CAAC-OS)膜的電晶體可以進一步抑制由可見光及紫外光的照射而導致的電晶體的電特性變化及短通道效果。從而，可以提供一種可靠性高且被微細化的半導體裝置。
431‧‧‧氧
443‧‧‧非晶氧化物半導體膜

Claims (9)

  1. 一種半導體裝置的製造方法，包括如下步驟：形成第一氧化物半導體膜；在該第一氧化物半導體膜上形成絕緣膜；透過該絕緣膜對該第一氧化物半導體膜添加氧，以形成第二氧化物半導體膜；加熱該第二氧化物半導體膜以形成第三氧化物半導體膜，其中該第一氧化物半導體膜的結晶性和該第三氧化物半導體膜的結晶性各者是高於該第二氧化物半導體膜的結晶性。
  2. 一種半導體裝置的製造方法，包括如下步驟：形成第一氧化物半導體膜；在該第一氧化物半導體膜上形成絕緣膜；透過該絕緣膜對該第一氧化物半導體膜添加氧，以形成第二氧化物半導體膜；加熱該第二氧化物半導體膜以形成第三氧化物半導體膜，其中該第一氧化物半導體膜的結晶性和該第三氧化物半導體膜的結晶性各者是高於該第二氧化物半導體膜的結晶性，且其中該第三氧化物半導體膜包括含有大致垂直於該第三氧化物半導體膜的頂面的c軸的結晶。
  3. 根據申請專利範圍第1或2項之半導體裝置的製 造方法，其中該第一氧化物半導體膜是在絕緣表面上，且其中該絕緣表面的頂面的平均面粗糙度為0.05nm以上且小於0.5nm。
  4. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中在形成該絕緣膜之前對該第一氧化物半導體膜進行用來使氫或水分釋放的加熱處理。
  5. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該第三氧化物半導體膜包括與該第三氧化物半導體膜的氧化物半導體處於結晶狀態時的化學計量組成比相比氧含量過剩的區域。
  6. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中利用離子植入法對該第一氧化物半導體膜注入該氧。
  7. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中利用電漿浸沒離子植入法對該第一氧化物半導體膜注入該氧。
  8. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中利用電漿處理對該第一氧化物半導體膜注入該氧。
  9. 根據申請專利範圍第1或2項之半導體裝置的製造方法，其中該絕緣膜為氧化鋁膜。
TW105124153A 2011-04-27 2012-04-26 半導體裝置的製造方法 TWI605521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100040 2011-04-27

Publications (2)

Publication Number Publication Date
TW201640583A TW201640583A (zh) 2016-11-16
TWI605521B true TWI605521B (zh) 2017-11-11

Family

ID=46049200

Family Applications (5)

Application Number Title Priority Date Filing Date
TW108129499A TWI727400B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW101114918A TWI555087B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW105124153A TWI605521B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW106128890A TWI645472B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW107135155A TWI677030B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW108129499A TWI727400B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW101114918A TWI555087B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106128890A TWI645472B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法
TW107135155A TWI677030B (zh) 2011-04-27 2012-04-26 半導體裝置的製造方法

Country Status (6)

Country Link
US (5) US8969182B2 (zh)
EP (1) EP2518773B1 (zh)
JP (4) JP5951341B2 (zh)
KR (1) KR102050215B1 (zh)
CN (2) CN102760697B (zh)
TW (5) TWI727400B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190018049A (ko) * 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
TWI602249B (zh) 2011-03-11 2017-10-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US10307167B2 (en) 2012-12-14 2019-06-04 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US10314594B2 (en) 2012-12-14 2019-06-11 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US10813630B2 (en) 2011-08-09 2020-10-27 Corquest Medical, Inc. Closure system for atrial wall
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI649794B (zh) 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US20140142689A1 (en) 2012-11-21 2014-05-22 Didier De Canniere Device and method of treating heart valve malfunction
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6142331B2 (ja) * 2013-04-19 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9566443B2 (en) 2013-11-26 2017-02-14 Corquest Medical, Inc. System for treating heart valve malfunction including mitral regurgitation
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
WO2015083303A1 (ja) * 2013-12-02 2015-06-11 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR102254311B1 (ko) * 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
CN104022129B (zh) * 2014-06-18 2018-01-26 上海和辉光电有限公司 显示器件的阵列基板及其制备方法
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US10842626B2 (en) 2014-12-09 2020-11-24 Didier De Canniere Intracardiac device to correct mitral regurgitation
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105405769A (zh) * 2015-12-28 2016-03-16 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN115172467A (zh) * 2016-02-18 2022-10-11 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP6539873B2 (ja) * 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2017208253A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
US9916986B2 (en) * 2016-06-27 2018-03-13 International Business Machines Corporation Single or mutli block mask management for spacer height and defect reduction for BEOL
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US9773665B1 (en) * 2016-12-06 2017-09-26 Applied Materials, Inc. Particle reduction in a physical vapor deposition chamber
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110875009B (zh) * 2018-08-30 2021-01-22 京东方科技集团股份有限公司 显示面板及其驱动方法
CN109283298B (zh) * 2018-11-13 2019-07-30 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳残留浓度的测定方法及其应用
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法
WO2020202286A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示デバイス、表示デバイスの製造方法
CN111312826B (zh) * 2020-03-04 2024-01-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN113809085A (zh) * 2020-06-17 2021-12-17 和舰芯片制造(苏州)股份有限公司 一种flash存储器的制备方法及flash存储器
US11908936B2 (en) * 2021-04-27 2024-02-20 Taiwan Semiconductor Manufacturing Company Limited Double gate ferroelectric field effect transistor devices and methods for forming the same
CN117690943B (zh) * 2024-01-31 2024-06-04 合肥晶合集成电路股份有限公司 一种图像传感器的制作方法

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789263A (en) * 1972-02-04 1974-01-29 Amp Inc Rf filters with glass on a substrate
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS641273A (en) * 1987-06-23 1989-01-05 Nec Corp Manufacture of polycrystalline silicon thin film transistor
DE69115209T2 (de) * 1990-09-28 1996-08-08 Sumitomo Electric Industries Verfahren zur Herstellung eines Supraleitungsbauelements mit reduzierter Dicke der supraleitenden Oxidschicht und dadurch hergestelltes Supraleitungsbauelement.
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3318439B2 (ja) * 1994-05-26 2002-08-26 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100487426B1 (ko) 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003197638A (ja) * 2001-12-28 2003-07-11 Sharp Corp 薄膜トランジスタ及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005059990A1 (en) 2003-12-02 2005-06-30 Semiconductor Energy Laboratory Co., Ltd. Electronic device and semiconductor device and method for manufacturing the same
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006041465A (ja) * 2004-06-23 2006-02-09 Sharp Corp 薄膜結晶化方法、多結晶膜および薄膜半導体装置
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR100829616B1 (ko) 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
CN102646698B (zh) 2007-09-14 2015-09-16 株式会社半导体能源研究所 半导体装置及电子设备
US8319214B2 (en) 2007-11-15 2012-11-27 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5371272B2 (ja) * 2008-03-21 2013-12-18 キヤノン株式会社 非晶質酸化物膜及び半導体素子
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
CN102037556B (zh) * 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101496150B1 (ko) 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5499529B2 (ja) * 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768786B1 (ko) * 2009-07-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
KR20120071398A (ko) 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2011043176A1 (en) * 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
JP5557509B2 (ja) 2009-11-09 2014-07-23 株式会社日立製作所 コンテンツ連動表示制御システム及び方法
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20210043743A (ko) * 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101838130B1 (ko) 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR20180001562A (ko) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN106449649B (zh) 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR20190018049A (ko) 2010-03-08 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
KR101823853B1 (ko) 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI565001B (zh) 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8987728B2 (en) * 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9130044B2 (en) * 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Also Published As

Publication number Publication date
TWI727400B (zh) 2021-05-11
JP6185115B2 (ja) 2017-08-23
US20150171196A1 (en) 2015-06-18
EP2518773A1 (en) 2012-10-31
US20160163544A1 (en) 2016-06-09
US9543145B2 (en) 2017-01-10
CN105931967B (zh) 2019-05-03
CN105931967A (zh) 2016-09-07
TW201812916A (zh) 2018-04-01
CN102760697B (zh) 2016-08-03
KR102050215B1 (ko) 2019-11-29
JP2012238851A (ja) 2012-12-06
TWI677030B (zh) 2019-11-11
TW201304007A (zh) 2013-01-16
TWI645472B (zh) 2018-12-21
TW201944491A (zh) 2019-11-16
JP2018186304A (ja) 2018-11-22
EP2518773B1 (en) 2014-09-10
TW201640583A (zh) 2016-11-16
KR20120121846A (ko) 2012-11-06
JP2017220674A (ja) 2017-12-14
TW201907483A (zh) 2019-02-16
JP6393378B2 (ja) 2018-09-19
US9911767B2 (en) 2018-03-06
US20170117305A1 (en) 2017-04-27
US20120276694A1 (en) 2012-11-01
US10249651B2 (en) 2019-04-02
JP2016187039A (ja) 2016-10-27
CN102760697A (zh) 2012-10-31
TWI555087B (zh) 2016-10-21
JP5951341B2 (ja) 2016-07-13
US8969182B2 (en) 2015-03-03
US20180261633A1 (en) 2018-09-13
US9269797B2 (en) 2016-02-23
JP6648221B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
TWI605521B (zh) 半導體裝置的製造方法
KR102096217B1 (ko) 반도체 장치의 제작 방법
TWI521612B (zh) 半導體裝置的製造方法
KR102112302B1 (ko) 반도체 장치의 제작 방법
KR101980515B1 (ko) 반도체 장치의 제작 방법
KR102219398B1 (ko) 반도체 장치
TWI632684B (zh) 半導體裝置的製造方法
JP5770130B2 (ja) 半導体装置の作製方法
TW201628095A (zh) 半導體裝置的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees