JP5951341B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5951341B2
JP5951341B2 JP2012098409A JP2012098409A JP5951341B2 JP 5951341 B2 JP5951341 B2 JP 5951341B2 JP 2012098409 A JP2012098409 A JP 2012098409A JP 2012098409 A JP2012098409 A JP 2012098409A JP 5951341 B2 JP5951341 B2 JP 5951341B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
oxygen
semiconductor film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012098409A
Other languages
English (en)
Other versions
JP2012238851A (ja
JP2012238851A5 (ja
Inventor
純一 肥塚
純一 肥塚
直人 山出
直人 山出
裕平 佐藤
裕平 佐藤
岡崎　豊
豊 岡崎
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012098409A priority Critical patent/JP5951341B2/ja
Publication of JP2012238851A publication Critical patent/JP2012238851A/ja
Publication of JP2012238851A5 publication Critical patent/JP2012238851A5/ja
Application granted granted Critical
Publication of JP5951341B2 publication Critical patent/JP5951341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体は薄膜形成工程において、化学量論的組成比からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。
酸化物半導体膜を含むトランジスタの作製工程において、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第１の結晶性酸化物半導体膜ともいう）を形成し、該酸化物半導体膜に酸素を導入して少なくとも一部を非晶質化し酸素を過剰に含む非晶質酸化物半導体膜を形成する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（第２の結晶性酸化物半導体膜ともいう）を形成する。
第１の結晶性酸化物半導体膜への酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体膜（以下、結晶性酸化物半導体膜ともいう）は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ―ＯＳともいう）である。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
本明細書に開示する発明においては、一度成膜した第１の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜を酸素の導入によって少なくとも一部を非晶質化し結晶性を低下させた後、再度加熱処理により結晶化させ、第２の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜を形成する。第１の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜及び第２の結晶性酸化物半導体膜（ＣＡＡＣ−ＯＳ）は、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体（ＣＡＡＣ−ＯＳ）膜である。第１の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜を、第２の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜と同じ、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜とすることで、酸素導入後再結晶化により得られる第２の結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜の結晶性を向上させることができる。
酸素の導入工程により、酸化物半導体膜（非晶質酸化物半導体膜及び第２の結晶性酸化物半導体膜）は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
酸化物半導体膜中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る第２の結晶性酸化物半導体膜は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、第２の結晶性酸化物半導体膜は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
酸化物半導体膜上に設けられた酸化アルミニウム膜は、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、非晶質酸化物半導体膜を結晶化させる加熱処理を、非晶質酸化物半導体膜を酸化アルミニウム膜によって覆った状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる第２の結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される第２の結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
また、酸化アルミニウム膜の形成前に第１の結晶性酸化物半導体膜に水素原子または水などの水素原子を含む不純物を酸化物半導体膜より意図的に排除する加熱処理による脱水化または脱水素化処理を行うことが好ましい。
水素を酸化物半導体から除去し、不純物が極力含まれないように高純度化し、酸素欠損を補填することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体とすることができる。すなわち、水素や水等の不純物を極力除去し、酸素欠損を補填したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることができる。そうすることにより、酸化物半導体のフェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
本明細書で開示する発明の構成の一形態は、絶縁膜上に表面に概略垂直なｃ軸を有している結晶を含む第１の結晶性酸化物半導体膜を形成し、第１の結晶性酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜を通過して第１の結晶性酸化物半導体膜に酸素を注入して少なくとも一部が非晶質化した酸化物半導体膜を形成し、ゲート絶縁膜上にゲート電極層を形成し、ゲート電極層上に酸化アルミニウム膜を形成し、一部が非晶質化した酸化物半導体膜に加熱処理を行い少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む第２の結晶性酸化物半導体膜を形成する半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、絶縁膜上に表面に概略垂直なｃ軸を有している結晶を含む第１の結晶性酸化物半導体膜を形成し、第１の結晶性酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極層を形成し、ゲート絶縁膜を通過して第１の結晶性酸化物半導体膜に酸素を注入して少なくとも一部が非晶質化した酸化物半導体膜を形成し、ゲート電極層上に酸化アルミニウム膜を形成し、一部が非晶質化した酸化物半導体膜に加熱処理を行い少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む第２の結晶性酸化物半導体膜を形成する半導体装置の作製方法である。
上記構成において、表面に概略垂直なｃ軸を有している結晶を含む第１の結晶性酸化物半導体膜は、絶縁膜上に非晶質酸化物半導体膜を形成し、非晶質酸化物半導体膜に加熱処理を行い少なくとも一部を結晶化させて形成する方法、又は絶縁膜上に加熱しながら形成する方法を用いることができる。
また、絶縁膜において、酸化物半導体膜が接して形成される領域は、表面粗さの低減された表面であることが好ましい。具体的には、絶縁膜表面の平均面粗さは０．０５ｎｍ以上０．５ｎｍ未満（又は０．１ｎｍ以上０．５ｎｍ未満）であると好ましい。表面粗さの低減された絶縁膜表面に酸化物半導体膜を形成することで、安定及び良好な結晶性を有する酸化物半導体膜を得ることができる。
また、上記構成において、ゲート電極層と、酸化アルミニウム膜との間に酸化絶縁膜を形成してもよい。また、酸化アルミニウム膜の形成前に、ゲート電極層の側面を覆うサイドウォール構造の絶縁層を形成してもよい。
また、上記構成において、第１の結晶性酸化物半導体膜に水素若しくは水分を放出させる加熱処理を行ってもよい。
このように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、電気的特性変動が抑制されており、電気的に安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高い半導体装置を提供することができる。
酸化物半導体膜に含まれる過剰な酸素が加熱処理で放出されないように酸化アルミニウム膜を結晶性酸化物半導体膜上に設けることにより、結晶性酸化物半導体中及びその上下で接する層との界面で欠陥が生成され、また欠陥が増加することを防ぐことができる。すなわち、結晶性酸化物半導体膜に含ませた過剰な酸素が、酸素空孔欠陥を埋めるように作用するので、安定した電気特性を有する信頼性の高い半導体装置を提供することができる。
よって、開示する発明の一形態は、安定した電気特性を有するトランジスタを作製することができる。
また、開示する発明の一形態は、電気特性が良好で信頼性の高い半導体装置を作製することができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 実施例試料ＢのＳＩＭＳ測定結果を示す図。 比較例試料ＢのＳＩＭＳ測定結果を示す図。 比較例試料ＣのＳＩＭＳ測定結果を示す図。 （Ａ）比較例試料Ａ１及びＡ２、（Ｂ）実施例試料Ａ１及びＡ２のＴＤＳ測定結果を示す図。 （Ａ）実施例試料Ｄ１、（Ｂ）実施例試料Ｄ２、（Ｃ）実施例試料Ｄ３のＸＲＤ測定結果を示す図。 実施例試料Ｄ１のＴＥＭ像を示す図。 実施例試料Ｄ２のＴＥＭ像を示す図。 実施例試料Ｄ３のＴＥＭ像を示す図。 比較例試料Ｄ１のＴＥＭ像を示す図。 比較例試料Ｄ２のＴＥＭ像を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例試料Ｄ２及び実施例試料Ｄ３のＳＩＭＳ測定結果を示す図。 本発明の一形態に係る酸化物材料の構造を説明する図。 本発明の一形態に係る酸化物材料の構造を説明する図。 本発明の一形態に係る酸化物材料の構造を説明する図。 本発明の一形態に係る酸化物材料の構造を説明する図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタを示す。
トランジスタの構造はトップゲート構造であれば特に限定されず、例えばスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
図１（Ｆ）に示すように、トランジスタ４４０は、絶縁層４３６が設けられた絶縁表面を有する基板４００上に、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、結晶性酸化物半導体膜４０３、ゲート絶縁層４０２、ゲート電極層４０１を含む。トランジスタ４４０上には、絶縁層４０７が形成されている。
絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。本実施の形態では、絶縁層４０７は酸化アルミニウム膜を用いる。
また、結晶性酸化物半導体膜４０３は、表面に平行なａ−ｂ面を有し、該表面に対して概略垂直なｃ軸を有している結晶を含む酸化物半導体膜であって、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜である。結晶性酸化物半導体膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
図１（Ａ）乃至（Ｆ）にトランジスタ４４０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁層４３６を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に結晶性酸化物半導体膜４０３を含むトランジスタ４４０を直接作製してもよいし、他の作製基板に結晶性酸化物半導体膜４０３を含むトランジスタ４４０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体膜を含むトランジスタとの間に剥離層を設けるとよい。
絶縁層４３６としては、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウム、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、又はこれらの混合材料を用いて形成することができる。
絶縁層４３６は、単層でも積層でもよいが、結晶性酸化物半導体膜４０３に接する膜には酸化物絶縁層を用いることが好ましい。本実施の形態では絶縁層４３６としてスパッタリング法を用いて形成する酸化シリコン膜を用いる。
次に、絶縁層４３６上に結晶性酸化物半導体膜４４４を形成する（図１（Ａ）参照）。
絶縁層４３６は、結晶性酸化物半導体膜４４４と接するため、膜中（バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましい。例えば、絶縁層４３６として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。このような絶縁層４３６を用いることで、結晶性酸化物半導体膜４４４に酸素を供給することができ、特性を良好にすることができる。結晶性酸化物半導体膜４４４へ酸素を供給することにより、膜中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む絶縁層４３６を結晶性酸化物半導体膜４４４と接して設けることによって、該絶縁層４３６から結晶性酸化物半導体膜４４４へ酸素を供給することができる。結晶性酸化物半導体膜４４４及び絶縁層４３６を少なくとも一部が接した状態で加熱工程を行うことによって結晶性酸化物半導体膜４４４への酸素の供給を行ってもよい。
また、絶縁層４３６において、結晶性酸化物半導体膜４４４が接して形成される領域は、表面粗さの低減された表面であることが好ましい。具体的には、表面の平均面粗さは０．０５ｎｍ以上０．５ｎｍ未満（又は０．１ｎｍ以上０．５ｎｍ未満）であると好ましい。表面粗さの低減された表面に結晶性酸化物半導体膜４４４を形成することで、安定及び良好な結晶性を有する結晶性酸化物半導体膜４４４を得ることができる。
なお、本明細書等において、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さ（Ｒａ）を、測定面に対して適用できるよう三次元に拡張したものであり、基準面から指定面までの偏差の絶対値を平均した値で表現される。
ここで、中心線平均粗さ（Ｒａ）は、粗さ曲線からその中心線の方向に測定長さＬの部分を抜き取り、この抜き取り部の中心線の方向をＸ軸、縦倍率の方向（Ｘ軸に垂直な方向）をＹ軸とし、粗さ曲線をＹ＝Ｆ（Ｘ）で表すとき、次の式（１）で与えられる。
そして、平均面粗さ（Ｒａ）は、測定データの示す面である測定面をＺ＝Ｆ（Ｘ，Ｙ）で表すとき、基準面から指定面までの偏差の絶対値を平均した値で表現され、次の式（２）で与えられる。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。
よって、絶縁層４３６において結晶性酸化物半導体膜４４４が接して形成される領域に、平坦化処理を行ってもよい。平坦化処理としては、特に限定されないが、研磨処理（例えば、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法）、ドライエッチング処理、プラズマ処理を用いることができる。
プラズマ処理としては、例えば、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行うことができる。逆スパッタリングとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。逆スパッタリングを行うと、絶縁層４３６の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
平坦化処理として、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、絶縁層４３６表面の凹凸状態に合わせて適宜設定すればよい。
結晶性酸化物半導体膜４４４の形成工程において、結晶性酸化物半導体膜４４４に水素、又は水がなるべく含まれないようにするために、結晶性酸化物半導体膜４４４の成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層４３６が形成された基板を予備加熱し、基板及び絶縁層４３６に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
結晶性酸化物半導体膜４４４は、結晶化した部分を有する酸化物半導体膜であり、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いる。結晶性酸化物半導体膜４４４は、結晶性酸化物半導体膜４４４の表面に概略垂直なｃ軸を有している結晶を含む。
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである。
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む材料をいう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
ＣＡＡＣ−ＯＳを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面やＣＡＡＣ−ＯＳの表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ−ＯＳを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、膜面、界面等に垂直な方向）を向いていてもよい。
まず、ＣＡＡＣ−ＯＳについて図２５、図２６（Ａ）、図２６（Ｂ）、及び図２６（Ｃ）を用いて詳細に説明する。なお、特に断りがない限り、図２５、図２６（Ａ）及び図２６（Ｂ）は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図２５において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
図２５（Ａ）に、１個の６配位の金属原子Ｍ＿１と、金属原子Ｍ＿１に近接の６個の４配位のＯと、を有する構造を示す。このような金属原子１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼ぶ。図２５（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図２５（Ａ）の上側半分および下半分にはそれぞれ３個ずつ４配位のＯがある。
図２５（Ｂ）は、１個の５配位の金属原子Ｍ＿２と、金属原子Ｍ＿２に近接の３個の３配位の酸素原子（以下３配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図２５（Ｂ）の上側半分および下半分にはそれぞれ１個ずつ４配位のＯがある。
図２５（Ｃ）は、１個の４配位の金属原子Ｍ＿３と、金属原子Ｍ＿３に近接の４個の４配位のＯと、による構造を示す。図２５（Ｃ）の上側半分には１個の４配位のＯがあり、下側半分には３個の４配位のＯがある。または、図２５（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。
これらの配位数を有する金属原子は、４配位のＯを介して結合する。具体的には、４配位のＯが足して４個のときに結合する。例えば、６配位の金属原子Ｍ＿１が上側半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子Ｍ＿２の上側半分の４配位のＯ、５配位の金属原子Ｍ＿２の下側半分の４配位のＯまたは４配位の金属原子Ｍ＿３の上側半分の４配位のＯのいずれかと結合することになる。
これらの配位数を有する金属原子は、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるようにサブユニット同士が結合して１グループを構成する。
図２６（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループのモデル図を示す。金属原子１個に対して、近接の酸素原子のみ示した構造を、ここではサブユニットと呼び、そのサブユニットのいくつかの集合体を１グループと呼び、図２６（Ｂ）に複数のグループからなる１周期分をユニットと呼ぶ。なお、図２６（Ｃ）は、図２６（Ｂ）の層構造を膜表面、基板面、または界面に垂直な方向から観察した場合の原子配列を示している。
図２６（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎ原子の上側半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図２６（Ａ）において、Ｉｎ原子の上側半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２６（Ａ）において、下側半分には１個の４配位のＯがあり、上側半分には３個の４配位のＯがあるＺｎ原子と、上側半分には１個の４配位のＯがあり、下側半分には３個の４配位のＯがあるＺｎ原子とを示している。
図２６（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する１グループは、上から順に４配位のＯが３個ずつ上側半分および下半分にあるＳｎ原子が、４配位のＯが１個ずつ上側半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上側半分に３個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下側半分の１個の４配位のＯを介してＺｎ原子が、４配位のＯが３個ずつ上側半分および下半分にあるＩｎ原子と結合し、そのＩｎ原子が、上側半分に１個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下側半分の３個の４配位のＯを介してＺｎ原子と結合し、そのＺｎ原子の下側半分の１個の４配位のＯを介してＳｎ原子が結合している構成である。この１グループを複数結合して１周期分である１ユニットを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎからなるサブユニットは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図２６（Ａ）に示すように、Ｚｎのサブユニットが二つ結合した構造が挙げられる。例えば、Ｓｎからなるサブユニットが１個に対し、Ｚｎのサブユニットが二つ結合した構造が１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
また、Ｉｎは５配位および６配位のいずれもとることができるものとする。図２６（Ｂ）に示した１周期分を繰り返す構造とすることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。なお、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶は、ｍの数が大きいと結晶性が向上するため、好ましい。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いた場合も同様である。
例えば、図２７（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する一例として、第１グループのモデル図を示す。
図２７（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する第１グループは、上から順に４配位のＯが３個ずつ上側半分および下半分にあるＩｎ原子が、４配位のＯが１個上側半分にあるＧａ原子と結合し、そのＧａ原子が、そのＧａ原子の下側半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上側半分および下半分にあるＺｎ原子と結合し、そのＺｎ原子の下側半分の１個の４配位のＯを介してＺｎ原子が、４配位のＯが３個ずつ上側半分および下半分にあるＩｎ原子と結合している構成である。この第１グループを複数、ここでは３つ結合して１周期分である１ユニットを構成する。
図２７（Ｂ）に複数の第１グループからなる１周期分を示す。なお、図２７（Ｃ）は、図２７（Ｂ）の層構造を膜表面、基板面、または界面に垂直な方向から観察した場合の原子配列を示している。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、図２７（Ａ）に示した第１グループに限定されず、他のサブユニットの組み合わせを取りうる。例えば、他のＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する第２グループを図２８（Ａ）に示し、図２８（Ｂ）に複数の第２グループからなる１周期分を示す。なお、図２８（Ｃ）は、図２８（Ｂ）の層構造を膜表面、基板面、または界面に垂直な方向から観察した場合の原子配列を示している。
図２８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する他の一例として、第２グループのモデル図を示す。
図２８（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する第２グループは、上から順に４配位のＯが３個ずつ上側半分および下半分にあるＩｎ原子が、４配位のＯが１個ずつ上側半分および下半分にあるＧａ原子と結合し、そのＧａ原子が、上側半分に３個の４配位のＯがあるＺｎ原子と結合し、そのＺｎ原子の下側半分の１個の４配位のＯを介しＺｎ原子が、４配位のＯが３個ずつ上側半分および下半分にあるＩｎ原子と結合している構成である。この第２グループを複数、ここでは３つ結合して１周期分である１ユニットを構成する。
Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａからなるサブユニットは、電荷が０となる。そのため、これらの組み合わせであれば層構造の合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成するグループは、第１のグループ及び第２のグループに限定されず、グループを構成する原子は、さまざまな原子の組み合わせを取りうる。例えば、図２７及び図２８に示したようにｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸素原子とが層状に配列していればよい。また、１ユニットは３つの第１グループのみ、或いは３つの第２グループのみで構成されることに限定されず、さまざまな組み合わせを取りうる。
ｃ軸配向を有した結晶性酸化物半導体を得る方法としては、三つ挙げられる。一つ目は、成膜温度を２００℃以上５００℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目の膜厚を薄く成膜した後、２００℃以上７００℃以下の加熱処理を行い、２層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
本実施の形態では、成膜温度を２００℃以上５００℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直なｃ軸配向を有した結晶性酸化物半導体膜４４４を形成する。例えば、成膜時の基板温度を４００℃として、スパッタリング法により表面に概略垂直なｃ軸配向を有した結晶性酸化物半導体膜４４４を形成する。
結晶性酸化物半導体膜４４４をＣＡＡＣ−ＯＳとすることで、可視光や紫外光の照射によるトランジスタの電気的特性変化をより抑制し、信頼性の高い半導体装置とすることができる。
結晶性酸化物半導体膜４４４の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、結晶性酸化物半導体膜４４４は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置（Ｃｏｌｕｍｎａｒ Ｐｌａｓｍａ Ｓｐｕｔｔｅｒｉｎｇ ｓｙｓｔｅｍ）を用いて成膜してもよい。いずれの方法であっても、酸化物半導体膜の表面の凹凸に対して垂直な方向に結晶成長が行われ、ｃ軸配向した結晶性酸化物半導体を得ることができる。
結晶性酸化物半導体膜４４４の材料としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
また、結晶性酸化物半導体膜４４４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１などとすればよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
なお、結晶性酸化物半導体膜４４４は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
また、結晶性酸化物半導体膜４４４に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱工程を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱工程として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
なお、脱水化又は脱水素化のための加熱処理は、結晶性酸化物半導体膜４４４の形成後、結晶性酸化物半導体膜４１３へ酸素の導入工程前であれば、トランジスタ４４０の作製工程においてどのタイミングで行ってもよい。
脱水化又は脱水素化のための加熱工程を、結晶性酸化物半導体膜４４４が結晶性酸化物半導体膜４１３へ島状に加工される前に行うと、絶縁層４３６に含まれる酸素が加熱工程によって放出されるのを防止することができるため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で結晶性酸化物半導体膜４４４を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった結晶性酸化物半導体を構成する主成分材料である酸素を供給することによって、結晶性酸化物半導体膜４４４を高純度化及び電気的にＩ型（真性）化することができる。
なお、結晶性酸化物半導体膜４４４は、島状に加工してもよいし、形状を加工せず、膜状のままでもよい。また、結晶性酸化物半導体膜を素子ごとに分離する絶縁層からなる素子分離領域を設けてもよい。
本実施の形態では、結晶性酸化物半導体膜４４４をフォトリソグラフィ工程により島状の結晶性酸化物半導体膜４１３に加工する。また、島状の結晶性酸化物半導体膜４１３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、結晶性酸化物半導体膜４４４のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、結晶性酸化物半導体膜４４４のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、結晶性酸化物半導体膜４１３を覆うゲート絶縁層４４２を形成する（図１（Ｂ）参照）。
なお、結晶性酸化物半導体膜４１３上に形成するゲート絶縁層４４２の被覆性を向上させるために、結晶性酸化物半導体膜４１３表面にも上記平坦化処理を行ってもよい。特にゲート絶縁層４４２として膜厚の薄い絶縁膜を用いる場合、結晶性酸化物半導体膜４１３表面の平坦性が良好であることが好ましい。
ゲート絶縁層４４２の膜厚は、１ｎｍ以上１００ｎｍ以下とし、スパッタリング法、ＭＢＥ法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、ゲート絶縁層４４２は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置、所謂ＣＰスパッタ装置を用いて成膜してもよい。
ゲート絶縁層４４２の材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。ゲート絶縁層４４２は、結晶性酸化物半導体膜４１３と接する部分において酸素を含むことが好ましい。特に、ゲート絶縁層４４２は、膜中（バルク中）に少なくとも化学量論的組成比を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４４２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする。本実施の形態では、ゲート絶縁層４４２として、ＳｉＯ２＋α（ただし、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４４２として用いることで、結晶性酸化物半導体膜４１３に酸素を供給することができ、特性を良好にすることができる。さらに、ゲート絶縁層４４２は、作製するトランジスタのサイズやゲート絶縁層４４２の段差被覆性を考慮して形成することが好ましい。
また、ゲート絶縁層４４２の材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに、ゲート絶縁層４４２は、単層構造としても良いし、積層構造としても良い。
次に、結晶性酸化物半導体膜４１３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、結晶性酸化物半導体膜４１３に酸素の供給を行う。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
本実施の形態におけるトランジスタ４４０の作製工程において、酸素の導入工程は、結晶性酸化物半導体膜４４４の形成後、絶縁層４０７として酸化アルミニウム膜が形成される前までに行う。なお、脱水化または脱水素化するための加熱処理は、酸素の導入工程の前に行う。また、酸素の導入工程は、結晶性酸化物半導体膜に直接導入してもよいし、ゲート絶縁層や絶縁層などの他の膜を通過して結晶性酸化物半導体膜へ導入してもよい。酸素を結晶性酸化物半導体膜に他の膜を通過して導入する場合は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いればよいが、酸素を露出された結晶性酸化物半導体膜（例えば、結晶性酸化物半導体膜４４４形成後、結晶性酸化物半導体膜４１３形成後）へ直接導入する場合は、プラズマ処理なども用いることができる。
本実施の形態では、イオン注入法によりゲート絶縁層４４２を通過して、結晶性酸化物半導体膜４１３に酸素４３１を注入する。酸素４３１の注入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図１（Ｃ）参照）。
例えば、酸素４３１の導入工程によって導入された非晶質酸化物半導体膜４４３における酸素濃度を１×１０１８／ｃｍ３以上３×１０２１／ｃｍ３以下とするのが好ましい。なお、酸素過剰領域は、非晶質酸化物半導体膜４４３の一部（界面も含む）に存在していればよい。よって、酸素４３１を導入することにより、絶縁層４３６と非晶質酸化物半導体膜４４３との界面、非晶質酸化物半導体膜４４３中、又は非晶質酸化物半導体膜４４３とゲート絶縁層４４２との界面の少なくとも一に酸素を含有させる。
非晶質酸化物半導体膜４４３は、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化物半導体の格子間に酸素が存在する場合もある。このような酸化物半導体の組成はＩｎＧａＺｎｍＯｍ＋３ｘ（ｘ＞１）で表すことができる。例えば、ｍ＝１であるとき、酸化物半導体の組成はＩｎＧａＺｎＯ１＋３ｘ（ｘ＞１）となり、酸素過剰である場合には、１＋３ｘが４を越える値を示す。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
なお、酸化物半導体において、酸素は主たる成分材料の一つである。このため、酸化物半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られている。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別しても良い。
なお、本明細書においては、結晶性酸化物半導体膜４１３に酸素４３１を導入することにより、含まれていた表面に概略垂直なｃ軸を有している結晶の少なくとも一部が非晶質化し、結晶性が低下したとして、酸素４３１を導入された酸化物半導体膜を非晶質酸化物半導体膜４４３と呼ぶものとする。
本実施の形態のように、酸素４３１を直接結晶性酸化物半導体膜４１３へ導入する場合は、結晶性酸化物半導体膜４１３と接する絶縁層を、必ずしも酸素を多く含む膜とする必要はないが、結晶性酸化物半導体膜４１３と接する絶縁層を、酸素を多く含む膜とし、さらに酸素４３１を直接結晶性酸化物半導体膜４１３に導入し、複数の酸素供給方法を行ってもよい。
そして、ゲート電極層４０１をゲート絶縁層４４２上に形成する。ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート絶縁層４４２と接するゲート電極層４０１の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂ、及びゲート絶縁層４０２を形成する。ゲート電極層４０１を覆う絶縁層を形成した後、ＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法による異方性のエッチングによって絶縁層を加工し、ゲート電極層４０１の側壁に自己整合的にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂを形成すればよい。ここで、絶縁層について特に限定はないが、例えば、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコンを用いることができる。絶縁層は熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ、スパッタリング等の方法によって形成することができる。また、低温酸化（ＬＴＯ：Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）法により形成する酸化シリコンを用いてもよい。
ゲート絶縁層４０２はゲート電極層４０１、及び側壁絶縁層４１２ａ、４１２ｂをマスクとしてゲート絶縁層４４２をエッチングして形成することができる。
また、本実施の形態では、絶縁層をエッチングする際、ゲート電極層４０１上の絶縁層を除去し、ゲート電極層４０１を露出させるが、絶縁層をゲート電極層４０１上に残すような形状に側壁絶縁層４１２ａ、４１２ｂを形成してもよい。また、後工程でゲート電極層４０１上に保護膜を形成してもよい。このようにゲート電極層４０１を保護することによって、エッチング加工する際、ゲート電極層の膜減りを防ぐことができる。なお、エッチング方法は、ドライエッチング法でもウェットエッチング法でもよく、種々のエッチング方法を用いることができる。
次いで、側壁絶縁層４１２ａ、４１２ｂの一部、及び非晶質酸化物半導体膜４４３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。該導電膜は後の加熱処理に耐えられる材料を用いる。ソース電極層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３―ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する（図１（Ｄ）参照）。
次いで、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、絶縁層４０７を形成する（図１（Ｅ）参照）。絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
絶縁層４０７に含まれる酸化アルミニウム膜の膜厚は、３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下とする。絶縁層４０７は、スパッタリング法など、絶縁層４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層４０７に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素による酸化物半導体膜中の酸素の引き抜きが生じ酸化物半導体膜が低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層４０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
酸化アルミニウム膜も、該酸化アルミニウムが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることが好ましい。この場合、酸素の含有量は、酸化アルミニウムの化学量論的組成比を超える程度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸化アルミニウムの格子間に酸素が存在する場合もある。組成がＡｌＯｘ（ｘ＞０）で表現される場合、ｘは３／２を超える酸素過剰領域を有する酸化アルミニウム膜を用いることが好ましい。このような酸素過剰領域は、酸化アルミニウム膜の一部（界面も含む）に存在していればよい。
本実施の形態では、絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。酸化アルミニウム膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。
酸化物半導体膜の成膜時と同様に、絶縁層４０７の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減できる。また、絶縁層４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層４０７を、成膜する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
絶縁層４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図７（Ａ）にトランジスタ４４０において、絶縁層４０７を絶縁層４０７ａ、絶縁層４０７ｂの積層構造とする例を示す。
図７（Ａ）に示すように、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に絶縁層４０７ａを形成し、絶縁層４０７ａ上に絶縁層４０７ｂを形成する。例えば、本実施の形態では、絶縁層４０７ａとして、酸化シリコンとして結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁層４０７ｂとして酸化アルミニウム膜を用いる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁層４０７として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁層４０７として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４０３は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させる加熱処理の温度は、３００℃以上７００℃以下、好ましくは４５０℃以上６５０℃以下、より好ましくは５００℃、さらに好ましくは５５０℃以上とする。
例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して酸素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
高純度化され、酸素欠損が補填された結晶性酸化物半導体膜４０３は、水素、水などの不純物が十分に除去されており、結晶性酸化物半導体膜４０３中の水素濃度は５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下である。なお、結晶性酸化物半導体膜４０３中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このような結晶性酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程でトランジスタ４４０が形成される（図１（Ｆ）参照）。トランジスタ４４０は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されており、電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図２を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、非晶質酸化物半導体膜に加熱処理を行い、少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜を形成する例を示す。
図２（Ａ）乃至（Ｆ）に本実施の形態におけるトランジスタ４４０の作製方法の一例を示す。
まず、基板４００上に絶縁層４３６を形成する。そして絶縁層４３６上に非晶質酸化物半導体膜４４１を形成する（図２（Ａ）参照）。非晶質酸化物半導体膜４４１は実施の形態１で示した結晶性酸化物半導体膜４４４と同様の材料及び作製方法を用いることができるが、基板温度は成膜時に結晶化が生じない温度（好ましくは２００℃以下）とする。
また、非晶質酸化物半導体膜４４１に過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、非晶質酸化物半導体膜４４１が結晶化しない温度とし、代表的には２５０℃以上４００℃以下、好ましくは３００℃以下とする。
脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４４１が島状に加工される前に行うと、絶縁層４３６に含まれる酸素が加熱処理によって放出されるのを防止することができるため好ましい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で非晶質酸化物半導体膜４４１を加熱した後、同じ炉に高純度の酸素ガス、高純度の二窒化酸素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは二窒化酸素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは二窒化酸素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは二窒化酸素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は二窒化酸素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった非晶質酸化物半導体を構成する主成分材料である酸素を供給することによって、非晶質酸化物半導体膜４４１を高純度化及び電気的にＩ型（真性）化することができる。
次に非晶質酸化物半導体膜４４１に加熱処理を行い、該非晶質酸化物半導体膜４４１の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜を形成する。
非晶質酸化物半導体膜４４１の少なくとも一部を結晶化させる加熱処理の温度は、３００℃以上７００℃以下、好ましくは４５０℃以上６５０℃以下、より好ましくは５００℃以上、さらに好ましくは５５０℃以上とする。
例えば、加熱処理装置の一つである電気炉に基板を導入し、非晶質酸化物半導体膜４４１に対して窒素雰囲気下６５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
結晶性酸化物半導体膜を島状に加工し、結晶性酸化物半導体膜４１３を形成する。結晶性酸化物半導体膜４１３を覆うようにゲート絶縁層４４２を形成する（図２（Ｂ）参照）。
なお、本実施の形態において、脱水化又は脱水素化のための加熱処理は、非晶質酸化物半導体膜４４３の形成後、結晶性酸化物半導体膜４１３へ酸素の導入工程前であれば、トランジスタ４４０の作製工程においてどのタイミングで行ってもよい。
脱水化又は脱水素化のための加熱工程を、結晶性酸化物半導体膜が結晶性酸化物半導体膜４１３へ島状に加工される前に行うと、絶縁層４３６に含まれる酸素が加熱工程によって放出されるのを防止することができるため好ましい。
次に、結晶性酸化物半導体膜４１３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、結晶性酸化物半導体膜４１３に酸素の供給を行う。
本実施の形態では、イオン注入法によりゲート絶縁層４４２を通過して、結晶性酸化物半導体膜４１３に酸素４３１を注入する。酸素４３１の注入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図２（Ｃ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
そして、ゲート電極層４０１をゲート絶縁層４４２上に形成する。
ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂ、ゲート絶縁層４０２を形成する。
ゲート絶縁層４０２はゲート電極層４０１、及び側壁絶縁層４１２ａ、４１２ｂをマスクとしてゲート絶縁層４４２をエッチングして形成することができる。
次いで、側壁絶縁層４１２ａ、４１２ｂの一部、及び非晶質酸化物半導体膜４４３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する（図２（Ｄ）参照）。
次いで、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、絶縁層４０７を形成する（図２（Ｅ）参照）。絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁層４０７として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁層４０７として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４０３は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
以上の工程でトランジスタ４４０が形成される（図２（Ｆ）参照）。トランジスタ４４０は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されており、電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態３）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図３を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、結晶性酸化物半導体膜への酸素導入工程を、ゲート電極層を形成後にゲート絶縁層を通過して行う例を示す。
図３（Ａ）乃至（Ｅ）に本実施の形態におけるトランジスタ４４０の作製方法の一例を示す。
まず、基板４００上に絶縁層４３６を形成する。そして絶縁層４３６上に結晶性酸化物半導体膜４１３を形成する。結晶性酸化物半導体膜４１３は実施の形態１又は実施の形態２で示した結晶性酸化物半導体膜４１３と同様の材料及び作製方法を用いることができる。結晶性酸化物半導体膜４１３を覆うようにゲート絶縁層４４２を形成する。
そして、ゲート電極層４０１をゲート絶縁層４４２上に形成する（図３（Ａ）参照）。
また、結晶性酸化物半導体膜４１３に過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。
次に、結晶性酸化物半導体膜４１３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、結晶性酸化物半導体膜４１３に酸素の供給を行う。
本実施の形態では、ゲート電極層４０１の形成後に、イオン注入法によりゲート絶縁層４４２を通過して、結晶性酸化物半導体膜４１３に酸素４３１を注入する。酸素４３１の注入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図３（Ｂ）参照）。
酸素導入の際、ゲート電極層４０１がマスクとなり、ゲート電極層４０１が重畳する結晶性酸化物半導体膜４１３の領域には酸素４３１が直接導入されない場合があるが、ゲート電極層４０１の幅は狭い（例えばサブミクロンレベル）ため、非晶質酸化物半導体膜４４３の結晶化のための加熱処理によって、非晶質酸化物半導体膜４４３中に導入された酸素を、ゲート電極層４０１が重畳する非晶質酸化物半導体膜４４３の領域にも拡散させることができる。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層４１２ａ、４１２ｂ、ゲート絶縁層４０２を形成する。
ゲート絶縁層４０２はゲート電極層４０１、及び側壁絶縁層４１２ａ、４１２ｂをマスクとしてゲート絶縁層４４２をエッチングして形成することができる。
次いで、側壁絶縁層４１２ａ、４１２ｂの一部、及び非晶質酸化物半導体膜４４３上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する（図３（Ｃ）参照）。
次いで、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂ、ソース電極層４０５ａ、ドレイン電極層４０５ｂ上に、絶縁層４０７を形成する（図３（Ｄ）参照）。絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜４０３を形成する。さらにこの加熱処理によって、非晶質酸化物半導体膜４４３全体に酸素が拡散し、膜全体にわたって酸素が供給される。
非晶質酸化物半導体膜４４３上に絶縁層４０７として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁層４０７として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４０３は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
以上の工程でトランジスタ４４０が形成される（図３（Ｅ）参照）。トランジスタ４４０は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４４０は、電気的特性変動が抑制されており、電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜４０３を用いたトランジスタ４４０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態４）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図４を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、結晶性酸化物半導体膜への酸素導入工程を、トランジスタ上に設けられた絶縁層を通過して行う例を示す。
図４（Ａ）乃至（Ｅ）に本実施の形態におけるトランジスタ４１０の作製方法の一例を示す。
まず、基板４００上に絶縁層４３６を形成する。そして絶縁層４３６上に結晶性酸化物半導体膜４１３を形成する。結晶性酸化物半導体膜４１３は実施の形態１又は実施の形態２で示した結晶性酸化物半導体膜４１３と同様の材料及び作製方法を用いることができる。結晶性酸化物半導体膜４１３を覆うようにゲート絶縁層４４２を形成する。
そして、ゲート電極層４０１をゲート絶縁層４４２上に形成する（図４（Ａ）参照）。
なお、本実施の形態では、サイドウォール構造の側壁絶縁層を形成せず、ゲート絶縁層も島状に加工せず、連続膜として設けられるゲート絶縁層４４２を用いる例を示す。
また、結晶性酸化物半導体膜４４２に過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。
次いで、ゲート絶縁層４０２及びゲート電極層４０１上に、絶縁層４０７を形成する（図４（Ｂ）参照）。絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
次に、結晶性酸化物半導体膜４１３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、結晶性酸化物半導体膜４１３に酸素の供給を行う。
本実施の形態では、絶縁層４０７の形成後に、イオン注入法によりゲート絶縁層４４２及び絶縁層４０７を通過して、結晶性酸化物半導体膜４１３に酸素４３１を注入する。酸素４３１の注入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図４（Ｃ）参照）。
酸素導入の際、ゲート電極層４０１がマスクとなり、ゲート電極層４０１が重畳する結晶性酸化物半導体膜４１３の領域には酸素４３１が直接導入されない場合があるが、ゲート電極層４０１の幅は狭い（例えば０．３５μｍ）ため、非晶質酸化物半導体膜４４３の結晶化のための加熱処理によって、非晶質酸化物半導体膜４４３中に導入された酸素を、ゲート電極層４０１が重畳する非晶質酸化物半導体膜４４３の領域にも拡散させることができる。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜４０３を形成する（図４（Ｄ）参照）。さらにこの加熱処理によって、非晶質酸化物半導体膜４４３全体に酸素が拡散し、膜全体にわたって酸素が供給される。
非晶質酸化物半導体膜４４３上に絶縁層４０７として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁層４０７として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４０３は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４１０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
また、トランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
本実施の形態では、絶縁層４０７上に平坦化絶縁膜４１５を形成する。また、ゲート絶縁層４４２、絶縁層４０７、及び平坦化絶縁膜４１５に結晶性酸化物半導体膜４０３に達する開口を形成し、開口に結晶性酸化物半導体膜４０３と電気的に接続するソース電極層４０５ａ、ドレイン電極層４０５ｂを形成する。
以上の工程でトランジスタ４１０が形成される（図４（Ｅ）参照）。トランジスタ４１０は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４１０は、電気的特性変動が抑制されており、電気的に安定である。
また、絶縁層４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図７（Ｂ）にトランジスタ４１０において、絶縁層４０７を絶縁層４０７ａ、絶縁層４０７ｂの積層構造とする例を示す。
図７（Ｂ）に示すように、ゲート絶縁層４４２及びゲート電極層４０１上に絶縁層４０７ａを形成し、絶縁層４０７ａ上に絶縁層４０７ｂを形成する。例えば、本実施の形態では、絶縁層４０７ａとして、酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁層４０７ｂとして酸化アルミニウム膜を用いる。
絶縁層４０７が絶縁層４０７ａ、４０７ｂの積層構造の場合、結晶性酸化物半導体膜４１３への酸素導入工程は、積層する絶縁層４０７ａ、４０７ｂを通過して行うことができる。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜４０３を用いたトランジスタ４１０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態５）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図５を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、上記実施の形態１とソース電極層及びドレイン電極層と結晶性酸化物半導体膜との接続構造が異なるトランジスタの作製方法の例を示す。
図５（Ａ）乃至（Ｆ）に本実施の形態におけるトランジスタ４３０の作製方法の一例を示す。
まず、基板４００上に絶縁層４３６を形成する。
次いで、絶縁層４３６上に、ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。
フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジストマスクを除去する（図５（Ａ）参照）。
そして絶縁層４３６、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ上に結晶性酸化物半導体膜４１３を形成する（図５（Ｂ）参照）。結晶性酸化物半導体膜４１３は実施の形態１又は実施の形態２で示した結晶性酸化物半導体膜４１３と同様の材料及び作製方法を用いることができる。結晶性酸化物半導体膜４１３を覆うようにゲート絶縁層４０２を形成する（図５（Ｃ）参照）。
また、結晶性酸化物半導体膜４１３に過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。
次に、結晶性酸化物半導体膜４１３に酸素４３１（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して、結晶性酸化物半導体膜４１３に酸素の供給を行う。
本実施の形態では、イオン注入法によりゲート絶縁層４０２を通過して、結晶性酸化物半導体膜４１３に酸素４３１を注入する。酸素４３１の注入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる（図５（Ｄ）参照）。
供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
そして、ゲート電極層４０１をゲート絶縁層４０２上に形成する。
本実施の形態では、ゲート電極層４０１の側面にサイドウォール構造の側壁絶縁層を設けない例を示すが、実施の形態１で示すようにサイドウォール構造の側壁絶縁層を設け、ゲート絶縁層４０２を島状に加工してもよい。
次いで、ゲート絶縁層４０２、及びゲート電極層４０１上に、絶縁層４０７を形成する（図５（Ｅ）参照）。絶縁層４０７は単層でも積層でもよいが、酸化アルミニウム膜を含む構造とする。
本実施の形態では、絶縁層４０７として膜厚１００ｎｍの酸化アルミニウム膜を、スパッタリング法を用いて成膜する。
次に非晶質酸化物半導体膜４４３に加熱処理を行い、該非晶質酸化物半導体膜４４３の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜４０３を形成する。
非晶質酸化物半導体膜４４３上に絶縁層４０７として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜（非晶質酸化物半導体膜４４３及び結晶性酸化物半導体膜４０３）からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜４４３を結晶化させる加熱処理を、絶縁層４０７として設けられた酸化アルミニウム膜によって非晶質酸化物半導体膜４４３が覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜４４３から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜４０３は、非晶質酸化物半導体膜４４３の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜４０３は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。
結晶性酸化物半導体膜４０３中において、酸素が脱離した箇所では酸素欠損が存在する。酸素を過剰に含まない酸化物半導体は、酸素欠損が生じてもその欠損部分を他の酸素で補うことができない。しかしながら、開示する発明の一形態に係る結晶性酸化物半導体膜４０３は、酸素を過剰に含むＣＡＡＣ−ＯＳ膜であり、結晶性酸化物半導体膜４０３は、酸素欠損が生じたとしても、膜中に過剰の酸素（好ましくは化学量論的組成比より過剰の酸素）を含有することで、この過剰酸素が欠損部分に作用して、直ちに酸素を欠損部分に補填することができる。
よって、該結晶性酸化物半導体膜４０３をトランジスタ４３０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
また、絶縁層４０７を積層する場合、酸化アルミニウム膜の他に、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、又は酸化ガリウム膜などの無機絶縁膜を用いることができる。図７（Ｃ）にトランジスタ４３０において、絶縁層４０７を絶縁層４０７ａ、絶縁層４０７ｂの積層構造とする例を示す。
図７（Ｃ）に示すように、ゲート絶縁層４０２及びゲート電極層４０１上に絶縁層４０７ａを形成し、絶縁層４０７ａ上に絶縁層４０７ｂを形成する。例えば、本実施の形態では、絶縁層４０７ａとして、酸化シリコンが結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている酸化シリコン膜を用い、絶縁層４０７ｂとして酸化アルミニウム膜を用いる。
以上の工程でトランジスタ４３０が形成される（図５（Ｆ）参照）。トランジスタ４３０は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４３０は、電気的特性変動が抑制されており、電気的に安定である。
本実施の形態を用いて作製した、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜４０３を用いたトランジスタ４３０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温にて１００ｚＡ／μｍ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、好ましくは１０ｚＡ／μｍ以下、より好ましくは１ｚＡ／μｍ以下、さらに好ましくは１００ｙＡ／μｍ以下レベルにまで低くすることができる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態６）
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
なお、本実施の形態では、実施の形態５で示したトランジスタ４３０の作製工程において、適用可能な酸素導入工程の例を示す。
図６（Ａ）は、図５（Ｂ）の工程後、結晶性酸化物半導体膜４１３に直接酸素４３１を導入する例である。酸素４３１の導入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる。供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。なお、図６（Ａ）のように、露出された結晶性酸化物半導体膜４１３に直接酸素４３１を導入する場合、プラズマ処理を用いることができる。
図６（Ｂ）は、ゲート絶縁層４０２上にゲート電極層４０１を形成後、結晶性酸化物半導体膜４１３にゲート絶縁層４０２を通過して酸素４３１を導入する例である。酸素４３１の導入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる。供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
図６（Ｃ）は、ゲート絶縁層４０２及びゲート電極層４０１上に絶縁層４０７を形成後、結晶性酸化物半導体膜４１３にゲート絶縁層４０２及び絶縁層４０７を通過して酸素４３１を導入する例である。酸素４３１の導入工程により、結晶性酸化物半導体膜４１３は、少なくとも一部が非晶質化し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体膜４４３となる。供給された酸素４３１によって、非晶質酸化物半導体膜４４３中に存在する酸素欠損を補填することができる。
このように、結晶性酸化物半導体膜への酸素の導入工程は、脱水化又は脱水素化処理を行った後であればよく、特に限定されない。また、上記脱水化又は脱水素化処理を行った酸化物半導体膜への酸素の導入は複数回行ってもよい。
以上の工程で作製されるトランジスタは、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタは、電気的特性変動が抑制されており、電気的に安定である。
安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、半導体装置及び半導体装置の作製方法の他の一形態を、図８を用いて説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
本実施の形態では、開示する発明に係る半導体装置の作製方法において、結晶性酸化物半導体膜にソース領域及びドレイン領域として機能する不純物領域を形成する例である。ソース領域及びドレイン領域として機能する不純物領域は、結晶性酸化物半導体膜へ導電率を変化させる不純物（ドーパントともいう）を導入して形成することができる。
ソース領域及びドレイン領域として機能する不純物領域におけるドーパントの濃度は、５×１０１８／ｃｍ３以上１×１０２２／ｃｍ３以下であることが好ましい。
導入するドーパントは、１５族元素及び＼又はホウ素とし、具体的にはリン、砒素、およびアンチモンならびにホウ素のいずれかから選択される一以上とする。また、結晶性酸化物半導体膜にドーパントを導入する方法として、イオンドーピング法またはイオン注入法を用いることができる。
イオンドーピング法またはイオン注入法によりドーパントを導入する際に、基板を加熱しながら行ってもよい。
なお、結晶性酸化物半導体膜にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。
ドーパントを導入した不純物領域は、ドーパントの導入により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、結晶性を回復することができる。
図８（Ａ）に実施の形態１乃至３で示したトランジスタ４４０において、結晶性酸化物半導体膜４０３にソース領域又はドレイン領域として機能する不純物領域４０４ａ、４０４ｂを設けたトランジスタ４４０ｂの例を示す。不純物領域４０４ａ、４０４ｂは、ゲート電極層４０１、側壁絶縁層４１２ａ、４１２ｂをマスクとしてソース電極層４０５ａ、ドレイン電極層４０５ｂの形成前に結晶性酸化物半導体膜４０３にドーパントを導入することで形成することができる。
図８（Ｂ）に実施の形態４で示したトランジスタ４１０において、結晶性酸化物半導体膜４０３にソース領域又はドレイン領域として機能する不純物領域４０４ａ、４０４ｂを設けたトランジスタ４１０ｂの例を示す。不純物領域４０４ａ、４０４ｂは、ゲート電極層４０１をマスクとして結晶性酸化物半導体膜４０３にドーパントを導入することで形成することができる。
図８（Ｃ）に実施の形態５で示したトランジスタ４３０において、結晶性酸化物半導体膜４０３にソース領域又はドレイン領域として機能する不純物領域４０４ａ、４０４ｂを設けたトランジスタ４３０ｂの例を示す。不純物領域４０４ａ、４０４ｂは、ゲート電極層４０１をマスクとして結晶性酸化物半導体膜４０３にドーパントを導入することで形成することができる。
ソース領域又はドレイン領域として機能する不純物領域を設けることによって、不純物領域の間に形成されるチャネル形成領域に加わる電界を緩和させることができる。また、不純物領域において結晶性酸化物半導体膜と電極層とを電気的に接続させることによって、結晶性酸化物半導体膜と電極層との接触抵抗を低減することができる。従って、トランジスタの電気特性を向上させることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態８）
実施の形態１乃至７のいずれかで一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図２０（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図２０（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図２０（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図２０（Ｂ）（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図２０（Ｂ）（Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図２０（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２０（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図２０（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１乃至７のいずれかで一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図２１（Ａ）及び図２１（Ｂ）を用いて説明する。図２１は、図２０（Ｂ）のＭ−Ｎにおける断面図に相当する。
図２１（Ａ）及び図２１（Ｂ）で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図２１（Ａ）及び図２１（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図２１（Ａ）では、トランジスタ４０１０、４０１１上には絶縁層４０２０が設けられ、図２１（Ｂ）ではさらに、絶縁層４０２１が設けられている。なお、絶縁膜４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１乃至７のいずれかで示したトランジスタを適用することができる。
トランジスタ４０１０及びトランジスタ４０１１は高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタである。よって、トランジスタ４０１０及びトランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。
よって、図２１（Ａ）及び図２１（Ｂ）で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図２１（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図２１（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の結晶性酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化された結晶性酸化物半導体膜を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図２１（Ｂ）に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
なお、図２０及び図２１において、第１の基板４００１、第２の基板４００６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、絶縁層４０２０として酸化アルミニウム膜を用いる。絶縁層４０２０はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁層４０２０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
トランジスタ４０１０及びトランジスタ４０１１は、結晶性酸化物半導体膜を酸素の導入により一度非晶質酸化物半導体膜とし、再度結晶化した結晶性酸化物半導体膜を有する。非晶質酸化物半導体膜を結晶化させる加熱処理を、酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜をトランジスタ４０１０及びトランジスタ４０１１に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
また、平坦化絶縁膜として機能する絶縁層４０２１は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至７のいずれかで示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
（実施の形態９）
実施の形態１乃至７のいずれかで一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図２２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図２２（Ａ）はフォトセンサの等価回路であり、図２２（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載している。図２２（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１のトランジスタ４４０に示すような結晶性酸化物半導体膜を用いるトランジスタである。
図２２（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁層６３１、層間絶縁層６３３、層間絶縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に設けられ、層間絶縁層６３３上に形成した電極層６４１と、層間絶縁層６３４上に設けられた電極層６４２との間に、層間絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１を介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層６０６ｂとして高抵抗な半導体層（Ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体層６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、Ｉ型半導体層（真性半導体層）であり、アモルファスシリコン膜により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行っても良い。第２半導体層６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体層６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導体（セミアモルファス半導体（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの珪素を含む化合物を水素で希釈して形成することができる。また、珪素を含む化合物（例えば水素化珪素）及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの珪素を含む化合物（例えば水素化珪素）に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
層間絶縁層６３３、層間絶縁層６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成することができる。
本実施の形態では、絶縁層６３１として酸化アルミニウム膜を用いる。絶縁層６３１はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
酸化物半導体膜上に絶縁層６３１として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
本実施の形態において、トランジスタ６４０は、結晶性酸化物半導体膜を酸素の導入により一度非晶質酸化物半導体膜とし、再度結晶化した結晶性酸化物半導体膜を有する。非晶質酸化物半導体膜を結晶化させる加熱処理を、酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜をトランジスタ６４０に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
実施の形態１乃至７のいずれかで一例を示したトランジスタは、複数のトランジスタを積層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジスタ１４０と絶縁層を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２のトランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃至７のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いることができる。本実施の形態では、トランジスタ１６２として実施の形態１で示したトランジスタ４４０と同様な構造を有するトランジスタを用いる例を示す。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でもよいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な材料及び構造のトランジスタをそれぞれ用いる例である。
図１９は、半導体装置の構成の一例である。図１９（Ａ）には、半導体装置の断面を、図１９（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１９（Ａ）は、図１９（Ｂ）のＣ１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図１９（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１９（Ａ）および図１９（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
図１９における半導体装置の作製方法を図１９（Ａ）乃至（Ｃ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体層を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上のどちらか一方に絶縁層を形成する。単結晶半導体基板と素子基板を、絶縁層を挟んで重ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する熱処理を行い、単結晶半導体基板より半導体層として単結晶半導体層を素子基板上に形成する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられている。なお、高集積化を実現するためには、図１９に示すようにトランジスタ１４０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１４０を覆うように絶縁層を２層形成する。トランジスタ１６２および容量素子１６４の形成前の処理として、該絶縁層２層にＣＭＰ処理を施して、平坦化した絶縁層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁層１２８、絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層１２８、絶縁層１３０を形成してもよい。
なお、絶縁層１３０において、半導体層と接する膜は酸化シリコン膜を用いる。
本実施の形態では、絶縁層１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化シリコン膜を形成し、絶縁層１３０としてスパッタリング法により膜厚５５０ｎｍの酸化シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁層１３０上に半導体膜を形成する。本実施の形態では、半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む結晶性酸化物半導体膜を形成する。
次に結晶性酸化物半導体膜を選択的にエッチングして島状の結晶性酸化物半導体膜を形成する。結晶性酸化物半導体膜に酸素導入工程を行い、非晶質酸化物半導体膜とする。
非晶質酸化物半導体膜上にゲート絶縁層１４６、ゲート電極層１４８、側壁絶縁層１３６ａ、１３６ｂを形成する。
ゲート絶縁層１４６として、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を形成することができる。
ゲート電極層１４８は、ゲート絶縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂを形成する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２ｂへの加工が容易であるというメリットがある。
次に、非晶質酸化物半導体膜、ゲート絶縁層１４６、ゲート電極層１４８、側壁絶縁層１３６ａ、１３６ｂ上に、酸化アルミニウム膜を含む絶縁層１５０を形成する。絶縁層１５０を積層構造とする場合、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜、又は酸化ガリウム膜を酸化アルミニウム膜と積層して形成してもよい。
次に非晶質酸化物半導体膜に加熱処理を行い、該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体膜１４４を形成する。
酸化物半導体膜上に絶縁層１５０として設けられた酸化アルミニウム膜は、水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
非晶質酸化物半導体膜を結晶化させる加熱処理を、絶縁層１５０として設けられた酸化アルミニウム膜に覆われた状態で行うため、結晶化のための加熱処理によって非晶質酸化物半導体膜から酸素が放出されるのを防止することができる。従って、得られる結晶性酸化物半導体膜１４４は、非晶質酸化物半導体膜の含む酸素量を維持し、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む膜とすることができる。
従って、形成される結晶性酸化物半導体膜１４４は、水素、水分などの不純物が混入しないため高純度であり、酸素放出が防止されるため酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域を含む。よって、該結晶性酸化物半導体膜１４４をトランジスタ１６２に用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
非晶質酸化物半導体膜の少なくとも一部を結晶化させる加熱処理の温度は、２５０℃以上７００℃以下、好ましくは４００℃以上、より好ましくは５００℃、さらに好ましくは５５０℃以上とする。
絶縁層１５０上において、ソース電極またはドレイン電極１４２ａと重畳する領域に電極層１５３を形成する。
次にトランジスタ１６２、及び絶縁層１５０上に、絶縁層１５２を形成する。絶縁層１５２は、スパッタリング法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレイン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成する。なお、図１９（Ａ）にはソース電極またはドレイン電極１４２ｂと配線１５６との接続箇所は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上の工程でトランジスタ１６２及び容量素子１６４が完成する。トランジスタ１６２は、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜１４４を有するトランジスタである。よって、トランジスタ１６２は、電気的特性変動が抑制されており、電気的に安定である。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、結晶性酸化物半導体膜１４４、ゲート絶縁層１４６、および電極層１５３、で構成される。
なお、図１９（Ａ）の容量素子１６４では、結晶性酸化物半導体膜１４４とゲート絶縁層１４６を積層させることにより、ソース電極またはドレイン電極１４２ａと、電極層１５３との間の絶縁性を十分に確保することができる。もちろん、十分な容量を確保するために、結晶性酸化物半導体膜１４４を有しない構成の容量素子１６４を採用しても良い。また、絶縁層を有する構成の容量素子１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６４を設けない構成とすることも可能である。
図１９（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１９（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、酸素を過剰に含む酸化物半導体膜を結晶性酸化物半導体膜１４４に用いることで、トランジスタ１６２のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上のように、高純度化し、酸素欠損を補填する酸素を過剰に含む結晶性酸化物半導体膜を有するトランジスタは、トランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、該トランジスタを用いることで信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。
図２３（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃至１０のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図２３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。実施の形態１乃至１０のいずれかで示した半導体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図２３（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図２３（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１乃至１０のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼性の高い電子書籍２７００とすることができる。表示部２７０５として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図２３（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図２３（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。実施の形態１乃至１０のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図２３（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図２３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図２３（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。実施の形態１乃至１０のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図２３（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１乃至１０のいずれかで示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、開示する発明に係る半導体装置において用いるアルミニウム膜のバリア膜としての特性について評価を行った。評価方法としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）と、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析法を用いた。
まず、ＳＩＭＳ分析を用いて酸化アルミニウム膜（実施例試料Ｂ）の酸素の拡散評価を行った結果を示す。なお、比較例として、酸化シリコン膜（比較例試料Ｂ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜（比較例試料Ｃ）の酸素の拡散評価も行った。
実施例試料Ｂ、比較例試料Ｂ、比較例試料Ｃにおいて、シリコン基板上にスパッタリング法により酸素（１８Ｏ）を用いて酸化シリコン膜（１８Ｏ）を膜厚３００ｎｍ形成した。本実施例では、試料膜成膜後に外部から試料膜中に拡散した酸素を、試料膜を構成する酸素（１６Ｏ）と判別するため、試料膜を構成する酸素（１６Ｏ）の同位体である酸素（１８Ｏ）を用いた酸化シリコン膜（１８Ｏ）を酸素（１８Ｏ）の拡散源として各試料膜に接して設ける。
酸化シリコン膜（１８Ｏ）の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源１．５ｋＷ、アルゴン及び酸素（１８Ｏ）（アルゴン流量２５ｓｃｃｍ：酸素（１８Ｏ）流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。なお、該酸化シリコン膜は酸素（１８Ｏ）を用いて形成しているため、酸化シリコン膜（１８Ｏ）と示す。
実施例試料Ｂにおいて、酸化シリコン膜（１８Ｏ）上にスパッタリング法により酸化アルミニウム膜を膜厚５００ｎｍ形成した。酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
比較例試料Ｂとして、酸化シリコン膜（１８Ｏ）上にスパッタリング法により酸素（１６Ｏ）を用いて酸化シリコン膜（１６Ｏ）を膜厚１００ｎｍ形成した。酸化シリコン膜（１６Ｏ）の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、シリコン基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、電源１．５ｋＷ、アルゴン及び酸素（１６Ｏ）（アルゴン流量２５ｓｃｃｍ：酸素（１６Ｏ）流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。なお、該酸化シリコン膜は酸素（１６Ｏ）を用いて形成しているため、酸化シリコン膜（１６Ｏ）と示す。
比較例試料Ｃとして、酸化シリコン膜（１８Ｏ）上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚１００ｎｍ形成した。Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。酸化物半導体膜の成膜に用いるアルゴン及び酸素は、水、水素などが含まれないことが好ましい。例えば、アルゴンの純度を９Ｎかつ露点−１２１℃以下（水０．１ｐｐｂ以下、水素０．５ｐｐｂ以下）、酸素の純度を８Ｎかつ露点−１１２℃以下（水１ｐｐｂ以下、水素１ｐｐｂ以下）が好ましい。
実施例試料Ｂ、比較例試料Ｂ、及び比較例試料Ｃにおいて、それぞれ１５０℃〜８００℃の間の各温度で熱処理を行った。熱処理は、各温度において、窒素雰囲気下、大気圧下で１時間行った。
ＳＩＭＳ分析を用いて、熱処理なし、及び各熱処理後の実施例試料Ｂ、比較例試料Ｂ、及び比較例試料Ｃに対して、各試料の酸素（１８Ｏ）の濃度を測定した。
図９に、熱処理なし、熱処理温度６００℃、７５０℃、８５０℃で熱処理を行った実施例試料Ｂの酸素（１８Ｏ）の濃度プロファイルを示す。
図１１に、熱処理なし、熱処理温度１５０℃、２５０℃、３５０℃、５５０℃で熱処理を行った比較例試料Ｂの各試料の酸素（１８Ｏ）の濃度プロファイルを示す。
図１０に、熱処理なし、熱処理温度４５０℃、５５０℃、６５０℃で熱処理を行った比較例試料Ｃの酸素（１８Ｏ）の濃度プロファイルを示す。なお、図９乃至図１１に示す濃度プロファイルは膜中における酸素（１８Ｏ）の拡散状態を示すことから、拡散プロファイルとも言える。
図９に示すように、酸化アルミニウム膜中には、８５０℃の温度で１時間熱処理した試料においても酸素（１８Ｏ）の拡散距離は数１０ｎｍであり非常に拡散が遅く抑制されていることがわかる。一方、図１１に示すように、酸化シリコン膜（１６Ｏ）は、２５０℃の温度での熱処理によっても膜中の酸素（１８Ｏ）濃度が増大しており、膜中に広く酸素（１８Ｏ）の拡散が見られた。同様に、図１０に示すＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、４５０℃の温度での熱処理によって膜中の酸素（１８Ｏ）濃度が増大しており、膜中に広く酸素（１８Ｏ）の拡散が見られた。図１０及び図１１の比較例試料Ｂの酸化シリコン膜（１６Ｏ）、及び比較例試料ＣのＩｎ−Ｇａ−Ｚｎ−Ｏ膜において、酸化シリコン膜（１８Ｏ）からの酸素（１８Ｏ）の拡散量の増加及び領域の拡大は熱処理の温度が高くなるにつれてより顕著である。
以上の結果から、酸化アルミニウム膜は、８５０℃の高温処理を行っても膜中への酸素の拡散を抑える（ブロック）ことができ、酸素に対する高いバリア性を有することが確認できた。
次に、ＴＤＳ分析によって酸化アルミニウム膜の酸素に対するバリア性を評価した結果を示す。
試料は、実施例として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚１００ｎｍ形成し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上にスパッタリング法により酸化アルミニウム膜を膜厚１００ｎｍ形成した実施例試料Ａを作製した。
また、比較例として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚１００ｎｍ形成した比較例試料Ａを作製した。
なお、実施例試料Ａ及び比較例試料Ａにおいて、酸化シリコン膜及びＩｎ−Ｇａ−Ｚｎ−Ｏ膜は大気曝露せずに連続成膜し、その後減圧雰囲気下、４００℃で３０分間加熱処理を行った。
実施例試料Ａ及び比較例試料Ａにおいて、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
実施例試料Ａ及び比較例試料Ａにおいて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、ガラス基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
実施例試料Ａにおいて、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源２．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
次に、実施例試料Ａ及び比較例試料Ａにおいて、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に酸素を注入した実施例試料Ａ２及び比較例試料Ａ２を作製した。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に酸素を注入していない実施例試料Ａ及び比較例試料Ａを、実施例試料Ａ１及び比較例試料Ａ１とする。
実施例試料Ａ２においては、イオン注入法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜に、酸化アルミニウム膜を通過して、酸素（１８Ｏ）イオンを注入した。酸素（１８Ｏ）イオンの注入条件は加速電圧８０ｋＶ、ドーズ量を５．０×１０１６ｉｏｎｓ／ｃｍ２とした。
比較例試料Ａ２においては、イオン注入法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜に、直接酸素（１８Ｏ）イオンを注入した。酸素（１８Ｏ）イオンの注入条件は加速電圧４０ｋＶ、ドーズ量を５．０×１０１６ｉｏｎｓ／ｃｍ２とした。
本実施例では、試料膜成膜後に外部から試料膜中に注入した酸素を、試料膜を構成する酸素（１６Ｏ）と判別するため、試料膜を構成する酸素（１６Ｏ）の同位体である酸素（１８Ｏ）を用いて試料膜に注入する。
実施例試料Ａ１、実施例試料Ａ２、比較例試料Ａ１、及び比較例試料Ａ２において、それぞれＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析を行った。図１２（Ａ）に比較例試料Ａ１（太線）及び比較例試料Ａ２（細線）、図１２（Ｂ）に実施例試料Ａ１（太線）及び実施例試料Ａ２（細線）の測定されたＭ／ｚ＝３６（１８Ｏ２）のＴＤＳスペクトルを示す。
図１２（Ａ）（Ｂ）に示すように、酸素（１８Ｏ）注入なしの比較例試料Ａ１及び実施例試料Ａ１においてはＴＤＳスペクトルに特にピークが見られなかった。しかし、図１２（Ａ）に示す酸素（１８Ｏ）注入した比較例試料Ａ２においては、１００℃から２００℃にかけて酸素（１８Ｏ）の放出に起因するピークが検出された。一方、図１２（Ｂ）に示すように、酸素（１８Ｏ）注入ありの実施例試料Ａ２においては、酸素（１８Ｏ）の放出に起因するピークが見られなかった。
従って、ＴＤＳ測定における加熱によって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜が露出された比較例試料Ａ２においては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜から注入した酸素（１８Ｏ）が膜外に放出されてしまうが、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上に酸化アルミニウム膜が設けられている実施例試料Ａ２においては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜からの酸素（１８Ｏ）の放出を酸化アルミニウム膜が防止（ブロック）することがわかる。従って酸化アルミニウム膜は酸素に対するバリア性が高く、その高いバリア性は酸化アルミニウム膜を通過して酸素を注入されても維持されることが確認できた。
よって、酸化物半導体膜上に酸化アルミニウム膜が積層された構成において、酸化アルミニウム膜を通過して酸化物半導体膜に酸素を注入し、酸化物半導体膜を酸素過剰な状態にすることができ、さらに酸化アルミニウム膜が酸素に対するバリア膜となるため酸素過剰な状態の酸化物半導体膜を、たとえ加熱処理を行っても、酸素過剰な状態のまま保持できることができる。
よって、該酸素過剰な酸化物半導体膜をトランジスタに用いることで、酸素欠損に起因するトランジスタのしきい値電圧Ｖｔｈのばらつき、しきい値電圧のシフトΔＶｔｈを低減することができる。
本実施例では、酸化物半導体膜の結晶状態について観察を行った。また、ＳＩＭＳ分析により酸化物半導体膜中における酸素の拡散評価を行った。
試料として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚１００ｎｍ形成し、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜上にスパッタリング法により酸化アルミニウム膜を膜厚１００ｎｍ形成した実施例試料Ｄ１を作製した。
なお、実施例試料Ｄ１において、酸化シリコン膜及びＩｎ−Ｇａ−Ｚｎ−Ｏ膜は大気曝露せずに連続成膜し、その後減圧雰囲気下、４００℃で３０分間加熱処理を行った。
実施例試料Ｄ１の構成において、酸化アルミニウム膜を通過して、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜に酸素を注入し、実施例試料Ｄ２を作製した。実施例試料Ｄ２においては、イオン注入法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜に、酸化アルミニウム膜を通過して、酸素（１８Ｏ）イオンを注入した。酸素（１８Ｏ）イオンの注入条件は加速電圧８０ｋＶ、ドーズ量を１．０×１０１６ｉｏｎｓ／ｃｍ２とした。
実施例試料Ｄ２の構成において、窒素雰囲気下、６５０℃で１時間加熱処理を行い、実施例試料Ｄ３を作製した。
比較例として、実施例試料Ｄ１の構成において、酸素イオン注入工程を行わず、窒素雰囲気下、６５０℃で１時間加熱処理を行い、比較例試料Ｄ１を作製した。
比較例として、ガラス基板上にスパッタリング法により酸化シリコン膜を膜厚３００ｎｍ形成し、酸化シリコン膜上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚１００ｎｍ形成し、イオン注入法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜に、直接酸素（１８Ｏ）イオンを注入した。なお、酸素（１８Ｏ）イオンの注入条件は加速電圧４０ｋＶ、ドーズ量を１．０×１０１６ｉｏｎｓ／ｃｍ２とした。その後、窒素雰囲気下、６５０℃で１時間加熱処理を行い、比較例試料Ｄ２を作製した。
実施例試料Ｄ１乃至Ｄ３、及び比較例試料Ｄ１、Ｄ２において、酸化シリコン膜の成膜条件は、ターゲットとして酸化シリコン（ＳｉＯ２）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源１．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度１００℃とした。
実施例試料Ｄ１乃至Ｄ３、及び比較例試料Ｄ１、Ｄ２において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の酸化物ターゲットを用い、ガラス基板とターゲットとの間の距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
実施例試料Ｄ１乃至Ｄ３において、酸化アルミニウム膜の成膜条件は、ターゲットとして酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、ガラス基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、ＲＦ電源２．５ｋＷ、アルゴン及び酸素（アルゴン流量２５ｓｃｃｍ：酸素流量２５ｓｃｃｍ）雰囲気下、基板温度２５０℃とした。
以上の工程で得られた実施例試料Ｄ１乃至Ｄ３、及び比較例試料Ｄ１、Ｄ２において、端面を切り出し、高分解能透過電子顕微鏡（日立ハイテクノロジー製「Ｈ９０００−ＮＡＲ」：ＴＥＭ）で加速電圧を３００ｋＶとし、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の断面観察を行った。図１４乃至図１８に実施例試料Ｄ１乃至Ｄ３、及び比較例試料Ｄ１、Ｄ２のＴＥＭ像を示す。
また、実施例試料Ｄ１乃至Ｄ３において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜のＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定を行った。実施例試料Ｄ１乃至Ｄ３についてｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を図１３に示す。図１３において、縦軸はｘ線回折強度（任意単位）であり、横軸は回転角２θ（ｄｅｇ．）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用いた。
図１４（Ａ）に実施例試料Ｄ１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜と酸化アルミニウム膜との界面における倍率８００万倍のＴＥＭ像、図１４（Ｂ）に、酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面における倍率８００万倍のＴＥＭ像をそれぞれ示す。
また、図１３（Ａ）に実施例試料Ｄ１におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＸＲＤスペクトルを示す。
実施例試料Ｄ１においては、図１３（Ａ）に示すようにＸＲＤスペクトルでは結晶を示す明確なピークの確認は難しかったが、図１４（Ａ）及び図１４（Ｂ）に示すように、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ）が確認できる。
図１５（Ａ）に実施例試料Ｄ２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜と酸化アルミニウム膜との界面における倍率８００万倍のＴＥＭ像、図１５（Ｂ）に、酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面における倍率８００万倍のＴＥＭ像をそれぞれ示す。
また、図１３（Ｂ）に実施例試料Ｄ２におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＸＲＤスペクトルを示す。
実施例試料Ｄ２においては、図１３（Ｂ）に示すようにＸＲＤスペクトルでは結晶を示すピークが見られず、図１５（Ａ）及び図１５（Ｂ）に示すように、ＴＥＭ像でもＩｎ−Ｇａ−Ｚｎ−Ｏ膜に表面に概略垂直なｃ軸を有している結晶はほとんど見られなかった。このことから、実施例試料Ｄ２は酸素イオンの注入によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜が非晶質化したことが確認できる。
図１６（Ａ）に実施例試料Ｄ３のＩｎ−Ｇａ−Ｚｎ−Ｏ膜と酸化アルミニウム膜との界面における倍率８００万倍のＴＥＭ像、図１６（Ｂ）に、酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面における倍率８００万倍のＴＥＭ像をそれぞれ示す。
また、図１３（Ｃ）に実施例試料Ｄ３におけるＩｎ−Ｇａ−Ｚｎ−Ｏ膜のＸＲＤスペクトルを示す。
実施例試料Ｄ３においては、図１３（Ｃ）に示すようにＸＲＤスペクトルにおいて、２θ＝３１°近傍に、ＩｎＧａＺｎＯ４結晶の（００９）面における回折に起因するピークが見られた。さらに、図１６（Ａ）及び図１６（Ｂ）に示すように、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ）が確認できる。実施例試料Ｄ３は実施例試料Ｄ１より、表面に概略垂直なｃ軸を有している結晶が顕著であり、酸化アルミニウム膜との界面付近においても、酸化シリコン膜との界面付近においても幾層に重なる層状のＩｎ−Ｇａ−Ｚｎ−Ｏの結晶状態が確認でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜において広い領域にＣＡＡＣ−ＯＳが形成されたことがわかる。
よって、実施例試料Ｄ２のように酸素イオンの注入により非晶質化したＩｎ−Ｇａ−Ｚｎ−Ｏ膜であっても、加熱処理により再結晶化させることによって、より結晶性が向上した結晶状態のＩｎ−Ｇａ−Ｚｎ−Ｏ膜を得られることがわかった。
図１７（Ａ）に酸素イオンの注入工程を行わなかった比較例試料Ｄ１のＩｎ−Ｇａ−Ｚｎ−Ｏ膜と酸化アルミニウム膜との界面における倍率８００万倍のＴＥＭ像、図１７（Ｂ）に、酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面における倍率８００万倍のＴＥＭ像をそれぞれ示す。比較例試料Ｄ１は、図１７（Ａ）及び図１７（Ｂ）に示すように、表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ）が確認できるが、実施例試料Ｄ３よりはＣＡＡＣ−ＯＳの形成領域が狭く、明瞭な結晶が確認しにくいことから、結晶性が低いことがわかる。
図１８（Ａ）に酸化アルミニウム膜を設けなかった比較例試料Ｄ２のＩｎ−Ｇａ−Ｚｎ−Ｏ膜の表面における倍率８００万倍のＴＥＭ像、図１８（Ｂ）に、酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ−Ｏ膜との界面における倍率８００万倍のＴＥＭ像をそれぞれ示す。比較例試料Ｄ２は、図１８（Ａ）に示すように、表面近傍に表面に概略垂直なｃ軸を有している結晶を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＣＡＡＣ−ＯＳ）が確認できるが、図１８（Ｂ）に示すように酸化シリコン膜との界面においては結晶が見られず、ＣＡＡＣ−ＯＳの形成領域が狭い。よって、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜として結晶性が低いことがわかる。
このことから、実施例試料Ｄ３に示すように、酸素イオンの注入により非晶質化した酸化物半導体膜を酸化アルミニウム膜が覆った状態で加熱処理して再結晶化した酸化物半導体膜は、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜であり、その結晶性は高く良好なことが確認できた。
また、実施例試料Ｄ２及び実施例試料Ｄ３にＳＩＭＳ分析を行い、実施例試料Ｄ２及び実施例試料Ｄ３における酸素の拡散評価を行った。
図２４に、実施例試料Ｄ２（細線）及び実施例試料Ｄ３（太線）の酸素（１８Ｏ）の濃度プロファイルを示す。図２４に示すように、加熱処理後の実施例試料Ｄ３においても加熱処理前の実施例試料Ｄ２とＩｎ−Ｇａ−Ｚｎ−Ｏ膜中に含まれる酸素濃度はほぼ変化せず、加熱処理によるＩｎ−Ｇａ−Ｚｎ−Ｏ膜外への酸素の放出は見られなかった。また、加熱処理後の実施例試料Ｄ３においては、酸素はＩｎ−Ｇａ−Ｚｎ−Ｏ膜全体へ拡散し、深さ方向へ均一に分散している。以上のことから、酸化アルミニウム膜と酸化シリコン膜とによって挟まれたＩｎ−Ｇａ−Ｚｎ−Ｏ膜からは、加熱処理を行ってもＩｎ−Ｇａ−Ｚｎ−Ｏ膜からの酸素の放出は抑制でき、かつ加熱処理を行ったＩｎ−Ｇａ−Ｚｎ−Ｏ膜中においては、酸素は膜全体に拡散し、膜厚方向に酸素濃度が均一化することが確認できた。
図２４の結果からも、酸化アルミニウム膜の高い酸素バリア性により、結晶化のための加熱処理を行っても、酸化物半導体膜へ注入された酸素は酸化物半導体膜中に保持され、安定した結晶性酸化物半導体膜を得ることがわかった。
以上のような、表面に概略垂直なｃ軸を有している結晶を含む結晶性酸化物半導体（ＣＡＡＣ−ＯＳ）膜を設けたトランジスタは、可視光や紫外光の照射によるトランジスタの電気的特性変化、及び短チャネル効果がより抑制できる。従って、信頼性の高い微細化された半導体装置を提供することができる。

Claims (10)

  1. 絶縁膜上に、表面に垂直になるようにｃ軸配向した結晶を含む第１の結晶性酸化物半導体膜を形成し、
    前記第１の結晶性酸化物半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜を介して前記第１の結晶性酸化物半導体膜に酸素を注入して、少なくとも一部が非晶質化した酸化物半導体膜を形成し、
    前記ゲート絶縁膜上にゲート電極層を形成し、
    前記ゲート電極層上に酸化アルミニウム膜を形成し、
    前記一部が非晶質化した酸化物半導体膜に加熱処理を行って少なくとも一部を結晶化させて、表面に垂直になるようにｃ軸配向した結晶を含む第２の結晶性酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
  2. 絶縁膜上に、表面に垂直になるようにｃ軸配向した結晶を含む第１の結晶性酸化物半導体膜を形成し、
    前記第１の結晶性酸化物半導体膜上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極層を形成し、
    前記ゲート絶縁膜及び前記ゲート電極層を介して前記第１の結晶性酸化物半導体膜に酸素を注入して、少なくとも一部が非晶質化した酸化物半導体膜を形成し、
    前記ゲート電極層上に酸化アルミニウム膜を形成し、
    前記一部が非晶質化した酸化物半導体膜に加熱処理を行って少なくとも一部を結晶化させて、表面に垂直になるようにｃ軸配向した結晶を含む第２の結晶性酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記絶縁膜上に非晶質酸化物半導体膜を形成し、
    前記非晶質酸化物半導体膜に加熱処理を行って少なくとも一部を結晶化させて、前記第１の結晶性酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１又は請求項２において、
    前記絶縁膜上に、加熱しながら前記第１の結晶性酸化物半導体膜を形成することを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一項において、
    前記絶縁膜として、表面の平均面粗さが０．０５ｎｍ以上０．５ｎｍ未満である絶縁膜を用いることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項において、
    前記ゲート電極層と、前記酸化アルミニウム膜との間に酸化絶縁膜を形成することを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項において、
    前記酸化アルミニウム膜の形成前に、ゲート電極層の側面を覆う領域を有するサイドウォール構造の絶縁層を形成することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一項において、
    前記ゲート絶縁膜を形成する前に、前記第１の結晶性酸化物半導体膜に対して、水素又は水分を放出させる加熱処理を行うことを特徴とする半導体装置の作製方法。
  9. 請求項１乃至８のいずれか一項において、
    イオン注入法を用いて前記第１の結晶性酸化物半導体膜に酸素を注入することを特徴とする半導体装置の作製方法。
  10. 請求項１乃至９のいずれか一項において、
    前記第２の結晶性酸化物半導体膜には、該酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれていることを特徴とする半導体装置の作製方法。
JP2012098409A 2011-04-27 2012-04-24 半導体装置の作製方法 Expired - Fee Related JP5951341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098409A JP5951341B2 (ja) 2011-04-27 2012-04-24 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011100040 2011-04-27
JP2011100040 2011-04-27
JP2012098409A JP5951341B2 (ja) 2011-04-27 2012-04-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016114245A Division JP6185115B2 (ja) 2011-04-27 2016-06-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012238851A JP2012238851A (ja) 2012-12-06
JP2012238851A5 JP2012238851A5 (ja) 2015-05-21
JP5951341B2 true JP5951341B2 (ja) 2016-07-13

Family

ID=46049200

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2012098409A Expired - Fee Related JP5951341B2 (ja) 2011-04-27 2012-04-24 半導体装置の作製方法
JP2016114245A Expired - Fee Related JP6185115B2 (ja) 2011-04-27 2016-06-08 半導体装置の作製方法
JP2017144314A Active JP6393378B2 (ja) 2011-04-27 2017-07-26 半導体装置の作製方法
JP2018157229A Active JP6648221B2 (ja) 2011-04-27 2018-08-24 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2016114245A Expired - Fee Related JP6185115B2 (ja) 2011-04-27 2016-06-08 半導体装置の作製方法
JP2017144314A Active JP6393378B2 (ja) 2011-04-27 2017-07-26 半導体装置の作製方法
JP2018157229A Active JP6648221B2 (ja) 2011-04-27 2018-08-24 半導体装置

Country Status (6)

Country Link
US (5) US8969182B2 (ja)
EP (1) EP2518773B1 (ja)
JP (4) JP5951341B2 (ja)
KR (1) KR102050215B1 (ja)
CN (2) CN102760697B (ja)
TW (5) TWI645472B (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220018B1 (ko) * 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10314594B2 (en) 2012-12-14 2019-06-11 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US10813630B2 (en) 2011-08-09 2020-10-27 Corquest Medical, Inc. Closure system for atrial wall
US10307167B2 (en) 2012-12-14 2019-06-04 Corquest Medical, Inc. Assembly and method for left atrial appendage occlusion
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101728289B1 (ko) 2012-11-08 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막
US20140142689A1 (en) 2012-11-21 2014-05-22 Didier De Canniere Device and method of treating heart valve malfunction
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
WO2014171056A1 (ja) * 2013-04-19 2014-10-23 パナソニック株式会社 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
TWI644434B (zh) * 2013-04-29 2018-12-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9566443B2 (en) 2013-11-26 2017-02-14 Corquest Medical, Inc. System for treating heart valve malfunction including mitral regurgitation
JP6172573B2 (ja) * 2013-11-29 2017-08-02 日立金属株式会社 はんだ接合材料とその製造方法、及びはんだ接合用部材、並びに太陽電池モジュール
WO2015083303A1 (ja) * 2013-12-02 2015-06-11 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法
KR102254311B1 (ko) 2013-12-05 2021-05-24 삼성디스플레이 주식회사 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
CN104022129B (zh) * 2014-06-18 2018-01-26 上海和辉光电有限公司 显示器件的阵列基板及其制备方法
WO2016016761A1 (en) * 2014-07-31 2016-02-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US10842626B2 (en) 2014-12-09 2020-11-24 Didier De Canniere Intracardiac device to correct mitral regurgitation
CN104538457A (zh) * 2015-01-15 2015-04-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6725357B2 (ja) * 2015-08-03 2020-07-15 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
KR102389622B1 (ko) * 2015-09-17 2022-04-25 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105405769A (zh) * 2015-12-28 2016-03-16 武汉华星光电技术有限公司 薄膜晶体管元件及其制造方法
JP2017123427A (ja) * 2016-01-08 2017-07-13 株式会社ジャパンディスプレイ 薄膜トランジスタ
CN115172467A (zh) * 2016-02-18 2022-10-11 株式会社半导体能源研究所 半导体装置、其制造方法、显示装置以及电子设备
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
JP6539873B2 (ja) * 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
JP2017208253A (ja) * 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
US9916986B2 (en) * 2016-06-27 2018-03-13 International Business Machines Corporation Single or mutli block mask management for spacer height and defect reduction for BEOL
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR20180048327A (ko) 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US9773665B1 (en) * 2016-12-06 2017-09-26 Applied Materials, Inc. Particle reduction in a physical vapor deposition chamber
KR102755727B1 (ko) 2016-12-30 2025-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
JP6640759B2 (ja) * 2017-01-11 2020-02-05 株式会社アルバック 真空処理装置
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN110875009B (zh) * 2018-08-30 2021-01-22 京东方科技集团股份有限公司 显示面板及其驱动方法
CN109283298B (zh) * 2018-11-13 2019-07-30 中国科学院微电子研究所 SiC氧化中SiC-SiO2界面碳残留浓度的测定方法及其应用
JP7169872B2 (ja) * 2018-12-26 2022-11-11 住重アテックス株式会社 半導体装置および半導体装置の製造方法
WO2020202286A1 (ja) * 2019-03-29 2020-10-08 シャープ株式会社 表示デバイス、表示デバイスの製造方法
CN111312826B (zh) * 2020-03-04 2024-01-19 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示模组及电子装置
DE102021108615A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhter source/drain-oxidhalbleiterdünnfilmtransistor und verfahren zur herstellung davon
CN113809085A (zh) * 2020-06-17 2021-12-17 和舰芯片制造(苏州)股份有限公司 一种flash存储器的制备方法及flash存储器
US11908936B2 (en) * 2021-04-27 2024-02-20 Taiwan Semiconductor Manufacturing Company Limited Double gate ferroelectric field effect transistor devices and methods for forming the same
US20220352379A1 (en) * 2021-04-29 2022-11-03 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric memory devices having improved ferroelectric properties and methods of making the same
JPWO2024190116A1 (ja) * 2023-03-16 2024-09-19
TWI855815B (zh) * 2023-08-09 2024-09-11 力晶積成電子製造股份有限公司 影像感測器
CN117690943B (zh) * 2024-01-31 2024-06-04 合肥晶合集成电路股份有限公司 一种图像传感器的制作方法

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789263A (en) * 1972-02-04 1974-01-29 Amp Inc Rf filters with glass on a substrate
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0478465B1 (en) * 1990-09-28 1995-12-06 Sumitomo Electric Industries, Ltd. Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
JPH0823101A (ja) * 1992-01-17 1996-01-23 Seiko Instr Inc 薄膜トランジスタ素子およびその製造方法
TW215967B (en) 1992-01-17 1993-11-11 Seiko Electron Co Ltd MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3318439B2 (ja) * 1994-05-26 2002-08-26 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法、並びに半導体装置およびその作製方法
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09283751A (ja) 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
KR100219519B1 (ko) 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003197638A (ja) * 2001-12-28 2003-07-11 Sharp Corp 薄膜トランジスタ及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) * 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006041465A (ja) * 2004-06-23 2006-02-09 Sharp Corp 薄膜結晶化方法、多結晶膜および薄膜半導体装置
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015470B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7491575B2 (en) 2006-08-02 2009-02-17 Xerox Corporation Fabricating zinc oxide semiconductor using hydrolysis
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7511343B2 (en) 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor
JP2008112909A (ja) * 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR100829616B1 (ko) 2006-12-27 2008-05-14 삼성전자주식회사 채널 실리콘막 형성 방법 및 이를 이용한 스택형 반도체소자 제조 방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
WO2009035063A1 (en) 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP5489446B2 (ja) 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5371272B2 (ja) * 2008-03-21 2013-12-18 キヤノン株式会社 非晶質酸化物膜及び半導体素子
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101549530B1 (ko) * 2008-05-23 2015-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101629193B1 (ko) * 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) * 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101496150B1 (ko) 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
US8401007B2 (en) 2009-04-06 2013-03-19 Avaya Inc. Network synchronization over IP networks
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5499529B2 (ja) * 2009-06-25 2014-05-21 大日本印刷株式会社 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR101460868B1 (ko) * 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102473733B (zh) * 2009-07-18 2015-09-30 株式会社半导体能源研究所 半导体装置以及制造半导体装置的方法
JP5642447B2 (ja) 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011033911A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101623619B1 (ko) * 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
JP5557509B2 (ja) 2009-11-09 2014-07-23 株式会社日立製作所 コンテンツ連動表示制御システム及び方法
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101838130B1 (ko) 2010-02-12 2018-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
KR20180001562A (ko) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR102220018B1 (ko) 2010-03-08 2021-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102782822B (zh) 2010-03-08 2016-06-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011111507A1 (en) 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN111326435B (zh) 2010-04-23 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112011101395B4 (de) 2010-04-23 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011145738A1 (en) 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI565001B (zh) 2010-07-28 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8603841B2 (en) 2010-08-27 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor device and light-emitting display device
US8592879B2 (en) 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6009226B2 (ja) * 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9130044B2 (en) * 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JP6648221B2 (ja) 2020-02-14
KR20120121846A (ko) 2012-11-06
US10249651B2 (en) 2019-04-02
US9911767B2 (en) 2018-03-06
KR102050215B1 (ko) 2019-11-29
US20170117305A1 (en) 2017-04-27
US20120276694A1 (en) 2012-11-01
TWI605521B (zh) 2017-11-11
TW201640583A (zh) 2016-11-16
TW201304007A (zh) 2013-01-16
CN105931967B (zh) 2019-05-03
US20160163544A1 (en) 2016-06-09
TW201907483A (zh) 2019-02-16
EP2518773B1 (en) 2014-09-10
TW201812916A (zh) 2018-04-01
JP2017220674A (ja) 2017-12-14
US9543145B2 (en) 2017-01-10
US20150171196A1 (en) 2015-06-18
JP2012238851A (ja) 2012-12-06
TWI677030B (zh) 2019-11-11
US9269797B2 (en) 2016-02-23
CN102760697B (zh) 2016-08-03
CN102760697A (zh) 2012-10-31
TWI645472B (zh) 2018-12-21
TWI555087B (zh) 2016-10-21
TWI727400B (zh) 2021-05-11
JP2016187039A (ja) 2016-10-27
EP2518773A1 (en) 2012-10-31
JP2018186304A (ja) 2018-11-22
JP6185115B2 (ja) 2017-08-23
US8969182B2 (en) 2015-03-03
TW201944491A (zh) 2019-11-16
JP6393378B2 (ja) 2018-09-19
CN105931967A (zh) 2016-09-07
US20180261633A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
JP5951341B2 (ja) 半導体装置の作製方法
JP6006975B2 (ja) 半導体装置の作製方法
JP6027320B2 (ja) 半導体装置の作製方法
JP6009226B2 (ja) 半導体装置の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP5981753B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160608

R150 Certificate of patent or registration of utility model

Ref document number: 5951341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees