TWI292171B - Crystallization apparatus, crystallization method, and phase shifter - Google Patents

Crystallization apparatus, crystallization method, and phase shifter Download PDF

Info

Publication number
TWI292171B
TWI292171B TW092124516A TW92124516A TWI292171B TW I292171 B TWI292171 B TW I292171B TW 092124516 A TW092124516 A TW 092124516A TW 92124516 A TW92124516 A TW 92124516A TW I292171 B TWI292171 B TW I292171B
Authority
TW
Taiwan
Prior art keywords
phase
phase shifter
illumination light
boundary
crystallization
Prior art date
Application number
TW092124516A
Other languages
English (en)
Other versions
TW200406815A (en
Inventor
Yukio Taniguchi
Matsumura Masakiyo
Yamaguchi Hirotaka
Nishitani Mikihiko
Susumu Tsujikawa
Kimura Yoshinobu
Jyumonji Masayuki
Original Assignee
Adv Lcd Tech Dev Ct Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adv Lcd Tech Dev Ct Co Ltd filed Critical Adv Lcd Tech Dev Ct Co Ltd
Publication of TW200406815A publication Critical patent/TW200406815A/zh
Application granted granted Critical
Publication of TWI292171B publication Critical patent/TWI292171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/073—Shaping the laser spot
    • B23K26/0734—Shaping the laser spot into an annular shape
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/02—Diffusing elements; Afocal elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/34—Phase-edge PSM, e.g. chromeless PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/28—Phase shift masks [PSM]; PSM blanks; Preparation thereof with three or more diverse phases on the same PSM; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus

Description

1292171 五、發明說明（1) 發明背景 本發明關 半導體薄膜 置’結晶化 膜之雷射光 供切換裝 壓之薄膜電 石夕。 多晶矽之 成薄膜電晶 應更快。因 此外，有一 邊電路如驅 電路可以高 雖然，多 當多晶矽用 界之數目在 矽粒之結晶 區中晶粒邊 對此型結 (ELA)f,已為 (相移掩膜） 膜。相位調 5號，頁278 於結晶化裝置，結晶化方法，及應用在非單晶_ 如多晶或非晶半導體薄膜，特別關於結晶化裝 方法及在結晶化中調變一應用在非單晶導體薄 之相位之相移器。 置控制加在像素上，如液晶顯示器（LCD)之電 晶體（TFT)之材料，大致分為非晶矽及多晶 移動性較非晶矽為高。因此，當多晶矽用來形 體與使用非晶石夕比較，切換速度增加及顯示反 為薄膜電晶體亦可用為週邊LSI電路之組件。 優點，即其他組件之設計邊際可以降低。當週 動器電路及DAC統合於顯示器上時，此等週邊 速操作。 晶咬包括許多晶粒，其移動性較單晶碎為低。 來形成小型電晶體時，有一問題，即，晶粒邊 一溝道區變化。最近幾年，產生大直徑之單晶 化方法已被提出，以便改進移動性及降低溝道 界數目之波動。 晶化方法而言，π相位調變激勵器雷射退火 人周知，該方法應用激勵器雷射光經一相移器 至非單晶半導體薄膜，以產生結晶化半導體薄 變ELA之細節揭示於”應用表面科學，卷2 1，第 -2 8 7，2 0 0 0·，°
第12頁 1292171 五、發明說明（2) 在相位調 分布，由一 反向峰值圖 離之增加而 狀態之半導 分建立一晶 後，在橫向 大直徑之單 傳統上， 形區’該區 排在同一方 部分，因此 以具有 軸上之 加0 在傳 分對應 軸成垂 該軸上 方向自 立，但 藝中， 一反 一位 統技 之一 直方 建立 晶核 ，晶 無法 變ELA中，加在非單晶半導體薄膜上之光強度 對應相移器之相移部分之一區控制，以具有二 案（即，一圖案其中光強度根據自該區1 大幅增加）。結果，在根據光強度分布之熔化 體薄膜中產生溫度梯度，及在半導體薄膜之部 核，其根據實值上為0之光強度首先凝固。隨 方向自晶核向外晶生長（橫向生長），因此形成 晶粒。 通用之相移器稱為線性相移器，其包括一對矩 具有一相位延遲7Γ (1 8 0度）於其間，及重複安 向。此情況下，在二區間之一直邊界作為相移 ，在非單晶半導體薄膜上之光強度得以控制， 向峰值圖案，其中光強度在對應相移部分之一 置實際為0，及自該位置之距離增加成一維增 藝中，其中，使用上述線性相移器，與相移部 軸之溫度分布為最低，在與相移部分對應之該 向產生溫度梯度。即，晶核在對應相移部分之 ，及晶化繼續在與相移部分對應之該軸之垂直 進行。結果，晶核在對應相移部分之該軸JI：建 核建立之軸之位置不確定。換言之，在傳統技 特定晶核之建立點，亦不可能二雄控制-晶粒形 成之一區。
第13頁 1292171 五、發明說明（3) 本發明概述 本發明之目 移器，其可二 根據本發明 明系統，其施 相移裔’包括 傳輸第一相位 以提供具有反 的為提供 維控制單 之第· 加結 第一 延遲 向峰 對應 移器 區之 相位 根 結晶 變該 界， 案之 半導 區域 相位 根 第二 光， 與至 邊界之一軸之 進一步包括一 延遲 據本 化之 照明 及以 光強 體薄 在相 延遲 據本 區以 及一 及自 ，傳 發明 照明 光， 第一 照明 輸照 第二 光至 該相 相位 布， 度分 膜中之 移器 延伸 發明之第 形成 中形 進入 小區 第一 一直 意邊 及第 一方 晶4匕 及第 於其 值圖 非單 小區 系統 明光 方面 非單 移器 延遲 該光 區降 成， 至少 三方 邊界 界延 區 一結晶化裝置，結晶化方法，及相" 晶粒形成之一區。 面，備有一結晶化裝置包含：一照 照明光至一非單晶半導體薄膜；一 二區以形成一直邊界及自照明系統 間之照明光，及相位調變該照明光 案之光強度分布，該光強度在包含 晶半導體薄膜之一區中降低；該相 ，自邊界延伸進入至少第一及第二 以至少一第一及第二區相對之第二 ，備有一結 晶半導體薄 包括第一及 傳輸 強度 低；傳輸照 照明光 在含對 以與 一第 面， 及以 伸進 相關 至少一 一及第 備有一 晶化方法，包含：施加 膜：利用相移器相位調 第二區以形成一直邊 以提供具有反向峰值圖 應邊界之一軸之非單晶 明光經過一小區域，該 第一區及第二區成第二 二區 。 相移器，包含：第一及 第一相位延遲傳輸照明 其間之 入至少一第一及第二區，及以 之第二相位延遲傳輸照明光。
第14頁 1292171 五、發明說明（4) . 在此等結晶化裝置，結晶化方法及相移器中，一晶核在‘ 相移器之該小區所限定之位置建立，結晶化自晶核在一維' 限制之生長方向繼續進行。因此，晶粒邊界之位置實質上 可以控制。即，以特定晶核之位置及晶粒邊界，可二維控 制單晶粒形成之一區。 本發明之其他目的及優點揭示於以下說明中，部分可自 說明甚為明顯或可自本發明之實施例而認識。本發明之目 的及優點可經由以下所述之媒介及組合而實現及獲得。 本發明詳細說明 本發明第一實施例之一 說明。該結晶化裝置包括 該照明系統2包括KrF激勵 248nm之雷射光。應注意. 一 XeCl激勵器雷射源取代 擴大器2b放大，隨後入射 第一飛眼透鏡2 c有一聚 源。自此等光源之光通量 式照明第二飛眼透鏡2e之 焦點表面備於其後側，作 中更多之光源。在第二飛 光通量，經第二凝結器光 結晶化裝置將參考伴隨圖式予以 一照明系統2用以照明相移器1。 器雷射源2 a，其供應一波長為 ’光源2 a可以其它適當光源，如 。自雷射源2 a之雷射光經一光束 第一飛眼透鏡2 c。 焦表面備於其後側作為複數個光 經第一凝結器光系統2d以重疊方 入射表面。第二飛眼透鏡2e有一 為較第一飛眼透鏡2 c之焦點表面 眼透鏡2 e之焦點表面中之光源之 學系統2 f以重疊方式照明相移器 第一飛眼透鏡2c及第一凝結器光學系統2d構成第一均質
第15頁 1292171 五、發明說明（5) -------- 器，入射在相移器1之入射角由第一均質器均質化。 .. 飛眼透鏡2e及第二凝結器光學系統以構成第二均 ，一 相移器1上之同平面位置由第二均質器均質化。因、此*°，呈-有實質上均質光強度分布之光自照明系統2加在相移器〃 上。 时
相移器1與一抽樣基板3平行及鄰近配置以供結晶化， 將自照明系統2供應至抽樣基板3之雷射光加以相位調變。 該抽樣基板3之獲得，係經由化學氣相生長方法，在蓋住 液晶顯示器之玻璃板之下面薄膜上形成—非晶矽薄臈。 移器1與非晶半導體薄膜成面對配置。該抽樣基板3放置於 基本台4之一預定位置，並由一真空或靜電夾盤固定。 圖2 A及2 B為透視平面圖’顯示用於第一實施例中之相移 器1基本部分構型。參考圖2 A及2B，相移器i之基本部分i 〇 包括第一及第二矩形區11及12，在一直邊界1〇&之二側形 成’形成之圓形形狀之小區1 3延伸進入第一及第二區丨丨及 1 2。小區1 3包括第一小扇段1 3 a，其係形成在第一區丨丨中 之半圓形區，及第二小扇段13b，在第二區12中形成之一 半圓區。
第一區1 1及第二區1 2之構型可傳輸1 8〇度第一相位延遲 之光。第一及第二小扇段1 3 a及1 3 b之構型可傳輸與第一及 苐二區11及12成60度之第二相位延遲之光。此外，度 相位延遲存在於經第一及第二小扇段1 3 a及1 3 b間傳輸之 光0 具體言之，當相移器1由石英玻璃製成，而其與具有波
第16頁 1292171 五、發明說明（6) '-— 成248nm之光成反射率15，在第一及第二n&12間提供 2 48nm之步進。第一小扇段;^ 3a形成一凹面以提供一約 82· 7nm之步進於第一區〗丨及第一小扇段Ua之間。該第二 小扇段13b形成一凹面以提供一約82· 7nm之步進於第二區 12與第二小扇段13b之間。一步進2 48nm提供於第一小扇°段 13a及第二小扇段i3b之間。此外，小區13亦作為相移^ ^ 稍後再述。此外，相移器1包括複數個基板扇段丨〇成二 陣列。 一革
在第一實施例中，相移器i有一相移圖案，該圖案以上 述之線性及圓形相移器之組合在面對抽樣基板3之表面中 形成。線性及圓形相移器之功能將在第一實施例中之 器1功能說明前加以說明。 夕 圖3A及3D為圖形用以說明線性相移器之功能。如線性相 移器應用在第一實施例中，由圖3A所示，該相移器包括具 有180度相位延遲於其間之二區31&及31b。二區31&及 間之直邊界3 1 c作為松移部分。其提供光強度分布於抽樣 基板3,如圖3B所示。該光強度分布有一反向峰值圖案， 其中光強度實質上在對應相移部分（直邊界）之一軸32上為 0，及在與軸32垂直之方向向外一維增加。 ’、
此情況下，如圖3C所示，沿對應相移部分之軸32之溫 分布為最低，一溫度梯度（圖中箭頭所示）與對應相移部 之軸32成垂直之方向產生。 立 即，如圖3D所示，晶核33在對應相 ’結晶化自晶核3 3在與對應相移部 移部分之軸3 2上建 分之軸32成垂直方向
1292171 五、發明說明（7) 繼績生長。 . 圖3 D中’曲線3 4代表晶粒邊界。晶粒在由晶粒邊界3 4所' 限定之區域中形成。晶核33在對應相移部分之軸32上建 立’但’在轴32上之—位置之晶核建立並不確定。換言 =，如5亥線性相移器應用在第一實施例中，無法特定晶核 立之位置。因此，亦無法二維控制晶粒形成之區域。特 別是法控制晶粒所佔據之區域，包括為形成一 tft溝 迢所保留之區域3 5。 梦3 ΐ圖形用以說明圓形相移器之功能。如圓形相 移器應用在第一實祐“丄 ^ 、 例中，如圖4 Α所示，該圓形相移器包 括一一矩 區 4 1 9« --- IMl Try 回形小區41b，該小區41b具有一相位 ，遲60度（或180度），該相位前導矩形區^之相位。該圓 4= Λ為相移部分。因&，在-抽樣基板3上，如圖 不’ ^峰值圖索之光強度分布得以獲得，其中，對 應相移部分之小部分4? μώ ^ Τ 對 tL 刀42上之光強度實質上為ο，光強度自 小部分4 2徑向向外則增加。 此情況下，如圖4 C私- F . , . ^ L所不，溫度分布在對應相移部分之小 £ 4 2中為农低，；TJ2L度槐^; f ^ τ ^ ^ 榫度（如圖中前頭所示）自與對應相移 部分之小部分向外徑合立1 ^ 核43(圖4"僅繪出一：：円：圖4D所示’複數個晶 分42中產生，結晶化自曰曰福核^或圍堯對應相移部分之小部 目複數個晶核43徑向向外繼續。 當一圓形相移器以此古々虛m X^ 、 晶核43在堆應相移用於第-實施射，複數個 控制晶核43建立之位薏之：：分42中或週圍建立，可 夏。因為晶粒自晶核4 3徑向及同時生
1292171 五、發明說明（8) ^ 長，晶粒邊界4 4形成之位置不確定，亦無法二維控制晶粒^ 形成之區域。具體言之，無法控制晶粒所佔據之區域，包' 括為形成TFT溝道所保留之區域。 第一實施例利用一去焦方法，其中相移器實際上與抽樣 基板平行及鄰近配置。如去焦方法亦用於圓形相移器中， 在對應相移部分之小部分4 2中如提供一 6 0度相位延遲於矩 形區4 1 a與4 1 b之間之光強度將為最小。另一方面，稍後說 明之第二實施例利用投影N A方法。如投影N A方法應用於圓 形相移器，對應相移部分之小部分42如提供1 80度之相位 延遲於矩形區4 1 a與圓形小區41 b之間，則小部分4 2之光強 度可為最小。 應注意，進一步有關線性及圓形相移器之構型或功能， 可參考應用表面科學1 54- 1 5 5 ( 2 00 0 )，105-1 1 1Π供在Si薄 膜中生長高壓縮大晶粒之相位調變激勵器退火方法之最佳 化丨、 圖5 A至5 C為簡略說明第一實施例之相移器1之功能之圖 形。圖6為進一步說明相移器1之功能之圖形。如上所述， 第一實施例之相移器1有一相移圖案，該圖案係組合線性 相移圖案與圓形相移圖案所得。因此，在圖5 A所示之抽樣 基板3上，在對應圓形小區1 3之圓形部分5 1中之光強度實 際上為0及最小，該小區作為相移器1中之相移部分。 此外，對應相移器1之邊界1 0 a之直部分5 2較圓形部分5 1 之光強度為次一最小。另一方面，在週邊部分53而非圓形 部分5 1及直部分5 2中，如等高線5 4所指為等光強度，光強
第19頁 1292171 五、發明說明（9) ， 度在與直部分5 2成垂直之方向向外增加。參考圖6，將詳^ 細解釋一特性，即，在圓形部分5 1中之光強度較直部分5 Z 中之光強度為低，及光強度在與直部分52成垂直之方向向 外增加。 參考圖6，在與直部分52成垂直之方向中跨圓形部分51 之線A-A，及跨與直部分52成垂直方向之直部分52之線 B-B。當入射在相移器1之照明光為平行光通量（即，數值 孔徑NA1之光強度等於0)，沿線A-A之光強度分布之獲得係 由圓形部分51中之光強度實際上為0，及週邊部分53a中之 光強度為常數，及在沿線B-B之光強度分布之獲得係由在 直部分52中之光其度實際上為0，及在週邊部分53光強度 實際上增加至到達一常數值為止。 另一方面，當入射相移器1之照明光之數值孔徑N A1為一 預設定值實際上大於0時，沿線A-A及B-B之光強度分布受 到糢糊量d · t an 6»所影響，其中d為抽樣基板與相移器1間 之距離，0為照明光至相移器1之最大入射角。結果，沿 線A-A之光強度分布有一反向峰值圖案，其中光強度在圓 形部分5 1中實際上為0，及向週邊部分5 3實際上增加直到 一常數值。 此外，沿線B-B之光強度分布有一 U型圖案，其光強度指 出實際上為一常數值，並在自直部分52延伸之一較寬部分 中大於0之一糢糊量d· tan0 ，並指出在週邊部分53較較 寬部分之外部，另一實際上為常數大於較寬部分之常數 值。通常，當照明光之數值孔徑N A 1被放大（即，照明光之
第20頁 1292171 五、發明說明（10) ^ 最大入射角（9被放大），影響光強度分布之糢糊量d· tan 0增加。因此，在直部分5 2中之光強度增加。 \ 但，糢糊量d · tan 0在設定範圍内，即，當照明光之數 值孔徑N A1在預設定範圍内時，圓形部分5丨中之光強度保 持一值實際上為〇。鑑於以上，預設定值之數值孔徑ΝΑ 1係 提供給加在第一實施例中之相移器1之光照明。因此，在 抽樣基板3上獲得之光強度分布有一反向峰值圖案，其光 強度在圓形部分51中實際上為〇，在直部分52之強度較圓 形部分51為高，及自圓形部分51在與直部分5 2垂直之方向 向外增加。 反向峰值圖案之寬度與相移器1及抽樣基板3間之距離成 1/2平方之比例（即，散焦量）。此情況下，在圓形部分51 :^最低，溫度梯度如圖5Β之箭頭 成垂直之方向產生。因此，如圖5(：所 f二直二二 相移部分之圓形部分51之内或附近 一 B曰核55在對應 建立，結晶化自晶核55在與直部分52 社要，曰分c c ^ 叫垩直之方向繼續0 、、口果日日核55之建立點被限於圓部 外，自晶枋ς ς々曰如r丄e 阅1刀5 1或其附近。此 目日日核5 5之日日粒生長方向一維限 直之方向。因此，曰抑、喜κ c； e 於14直部分5 2成垂 J 囚此 日日粒邊界5 6之位置徐缺t 即，可二維控制單晶粒57形成之區域？：：：控制。 晶粒邊界56之位置而獲得控制。特別P指疋晶核55及 所佔據之區域，③括予員定為TFT溝道…、法控制晶粒57 夫始 力乂之區域58〇 在弟一實施例中，沿線A-A橫跨對應如必μ、 分“之光強度分布，係經由模擬以下\相：上分之血圓形部 卜之特定數值舉例而獲
第21頁 1292171 五、發明說明（12) 相=ί 1 述並非條件方程式（1)之右側，代表在照明光入射 此^;非平行光通量時產生之糢糊量。因此，當产· 件方程式（1)滿足時，可確保抽樣曰^ ^ g | ^ 1 )獲得滿足，在抽樣基板3之部分5 1之光強产 =琅低值實際上大於〇,故反向峰值圖案之理想光強V八度 布無法獲得。 。兀5$度刀 f 8為一略圖，顯示本發明第二實施例之結晶化裝置之 聖。圖g為一平面圖，顯示第二實施例中之相移器1美 扇形段1 0之構型。莖-廢你y I访哲 每 土 你结 ^ 生第一貝施例與弟一實施例構型相似，但 =苐一貝施例不同之處為，抽樣基板3與相移器丨之位置在 、上/、光〜像系統5共軛。第二實施例將予以說明以厘清 =相異處。圖8中，照明系統2之内部結構已省略以求簡 在第二實施例中，光影像系統5配置在相移器1與抽樣基 板^之間，以將相移器1及抽樣基板3置於光共軛之位置’。土 =言，，抽樣基板3設置於與相移器1光共軛之平面中（光 =像系統5之影像平面）。一孔隙隔臈單元5 a配置在光影像 糸統5之膜孔平面中。孔隙隔膜單元5a包括複數個彼此不 同與孔隙（光傳輸部分）尺寸相同之孔隙隔膜，此等孔隙鬥 膜可與光路徑改變。 1外，孔隙隔臈單元5 a亦可由膜孔隔臈構成，其可繼續 改變孔隙之尺寸。任何情形下， 孔隙隔臈單元5 a (光影像統5之影像側之數值孔徑n a )之孔
第23頁 1292171 五、發明說明（13)
隙之尺寸設定後’可獲得可在抽樣基板3之半導體薄膜 之反向峰值圖案之光強度分布。此外，光影像系統5可為 一衍射光學系統，或衍射及反射光學系統。 … 參考圖9。第二實施例之相移器1基本上包括與第一實 例之相移器相同之構型。即，相移器包括.第一區Γ1，$施 區12，及小區13，及提供180度之相位延遲作為第一相 — 延遲於第一區11及第二區12傳輸光間之相位延遲。在第一 實施例中與第一實施例不同，1 8 0度之相位延遲作為第一一 區11與第一小區1 3a間傳輸光之相位延遲，及作為第二I 1 2與第二小區1 3b間輸出光之相位延遲。 _ 具體言之，當相移器1由具有對波長248nm之光之衍射 1.5之石英玻璃製成時，一 248 nm之步進配置於第一區與= 二區11及12之間。該步進248 nm亦配置在第一區丨丨與第 小扇段1 3 a之間，及第二區1 2與第二小扇段} 3 b之間。該步 進2 4 8nm亦配置在第一小扇段1 3 a與第二小扇段} 3b之間。7 此外，第二實施例與第一實施例相似，因為小區丨3作為相 移部分’及該相移器1包括複數個基本扇段丨〇以二維陣^ § 安排。 在第二實施例中，抽樣基板3上之半導體薄膜上由相移 器1所得之反向峰值圖案之寬度，與光影像系統5之解析户 R為相同程度。假定所用之光波長為λ ，及光影像系統5 ^ 數值孔徑為ΝΑ ’光影像系統5之解析度r限定為κ又/να，其 中之常數Κ代表接近〇之一值，視照明相移器1之照明系統2 之規格為何’自光源2 a供應之光通量相關性及解析度之定
第24頁 1292171
其中ΝΑ代 之波長’ 方向中之 如上所 解析度。 第二小扇 強度實際 形狀於對 之，當條 有一環狀 值圖案之 表光學〃影像系統5在影像側之數值孔徑，λ為光. ^代表第一小扇段13a之尺寸或與邊界i〇a成垂直' 弟二小扇段1 3 b。
述，條件方程式（2)之右側代表光學影像系統5之 ，此，當件方程式（2)滿足後，第一小扇段Ua或 #又1 3 b之尺文不致大於解析度。在抽樣基板3上光 上為0之區域並無一空心環狀形狀，而有一圓形 應圓形小區1 3部分5 1之中，作為相移部分。換^ 件方程式（2)未獲滿足，光強度實際上為〇之區& 形狀於抽樣基板3之部分5丨中，具有一理想之峰 光強度分布無法獲得。 ，具體言之，影像側之光學影像系統5之數值孔徑NA為特 別大時’二反向峰值圖案以平行提供作為光強度分布。因 此’具有理想峰值圖案之光強度分布無法獲得。另一方 ¥光各衫像系統5之影像側數值孔控N A太小時，理邦 反向峰值圖案之強度分布無法獲得，因為，光強度自一實 際上為〇值處增加。
在上述實施例中，1 8 0度之相位延遲作為第一相位延遲 棱供於相移器中第一區1 i及第二區1 2之傳輸光之間。此情 況下，不僅可獲得最低光強度於對應相移器1之邊界丨之 直部分5 2中，並且光強度分布亦可直部分5 2成對稱。但， 例如，當欲使結晶化向直部分52之一側進行時，不同於 18〇度之相位延遲亦可提供於第一區11與第二區12之傳輸 光之間。
第26頁 1292171 五 、發明說明（16) 成二1 Ϊ上述每一實施例中，在相移器1中之該小區13形5 ^设^有一圓形形狀，延伸進入第一區丨丨及第二區12之. #。&與邊界1 〇 &對稱。但，該小區1 3之形狀可為任意形 此模擬可甚為明顯，其中一規則八角形應用在該小 °1 。例如，當欲使結晶化繼續向直部分52之一側進行 時」二形狀向對應邊界i 〇a之一側突出。即，通常作為相 移部$之該小區可以形成並自邊界1 〇a延伸進入至少一第 一及第二區1 1及1 2。 此外’如上所述，第一區丨丨及第一小區丨3a間之第二相 位延遲較佳為苐一實施例之散焦方法中約6 〇度，及第二實 施例中之突出NA方法之1 80度。當第二相位延遲以此方式 ό又疋時’抽樣基板3上對應小區1 3作為相移部分之部分5 1 之光強度分布可控制實際上為〇。 圖10Α及10Β為一略圖，其顯示每一實施例中溝道之形成 與相關技藝之比較，參考圖1 〇 Β ，相關技藝中利用線性相移器，當自任意建立之晶核生長 時，晶粒會彼此碰撞。因此，僅有薄及長晶粒在對應線性 相移器之相移部分（邊界）之軸32成垂直之方向形成。因 此，在相關技藝中，利用複數個晶粒以構成薄膜電晶體之 一溝道6 1。 另一方面，每一實施例中，因為晶核係分別建立於對應 圓形小區1 3在相移器1中作為相移部分之圓形部分5 1中或 附近，晶粒在自晶核生長時不會彼此碰撞。因此，利用每 一實施例之結晶化裝置及方法獲得之晶粒5 7，如圖1 0 Α所
第27頁 1292171 五、發明說明（17) 示’晶粒5 7在對廉知必. « 之尺寸[與直部;52移/垂广之直部分52平行方向· 大許多。 刀52成垂直方向中之晶粒57之尺寸[比較' -：ί例” ^晶體之溝道61可在單晶（晶粒)57中利用每 只施例之、，Ό晶化裝置及方法形成。此情形下，供每一實 =$二結晶化裝置及方法使用之相移器j中，相移圖案包、 括第一區11，第二區12及第三區13需要在為薄膜電晶體之 溝道61保留之區域中形成。 此外’源極6 2及汲極6 3在對應相移器1之邊界1 〇 &之直部 分5 2之垂直方向中之溝道6 1之一側上形成。此外，晶粒5 7 之尺寸W較佳為尺寸l之1 / 3或更多，晶粒5 7之尺寸w較佳為 1 um ’或更多。以此構型，可能在單晶5 7中構成溝道6 i。 圖11A及11B為一略圖，顯示與相關技藝比較，自每一實 施例中形成之晶粒之晶生長之開始點評估之生長角度。參 考圖1 1 β，相關技藝利用線性相移器，如等高線3 6所示有 一相等之光強度，光強度分布之梯度（即，溫度分布梯度） 為直的。因此，晶粒37僅在一方向生長，自晶生長之開始 點評估之晶粒3 5之角度Φ 2甚小。 另一方面，在一實施例中，所示之等高線5 4有一相等之 光強度分布，光強度分布之梯度（即溫度分布梯度）有一曲 線形狀於圓形部分5 1之四週。因此晶粒5 7二維生長，晶粒 5 7之角度Φ 1自晶生長之開始點評估，與相關技藝比較為 相當大。因此，溝道61(未示於圖11Α及11Β)容易在單晶 (晶粒）5 7中形成。此外，晶生長開始點與溝道6 1間之距離
第28頁 !292171
、、發明說明（18) ^ =小，逑你化亦可實現。為此目的，晶粒5 7自晶生場開. °點砰估之角度φ 1較佳為6 〇度或更大。 · 計^上述每一實施例中，光強度分布即使在設計階段亦可 此了’但較佳為在抽樣表面（曝露表面）上觀察及證實。為 ’插樣表面之一影像可由光系統放大，並經如CCJ)影像 制。裝置輸入。當使用之光為紫外光線，光系統受到限 因此’螢光板可置於抽樣表面中以改變光為可見光。 圖1 2 A至1 2 E為剖面圖，顯示利用每一實施例之結晶化裝 以生產電子裝置之各步驟。如圖1 2 A所示，在絕緣基板 ^ ^ (即鹼玻璃，石英玻璃，塑料，聚亞琉氨等），利用化 學氣相或潑錢法形成一下方薄膜（即Si N之疊層薄膜，具有 5 0^111之溥膜厚度，及厚度為1〇〇nm之Si〇2薄膜）及非晶半導 體薄膜82(厚度5 0-2 0 〇nm之Si，Ge，SiGe)，以形成抽樣基 板3 〇 ^後二使用每實施例之結晶化裝置以雷射光（及KrF激勵器 雷射光及XeCL激勵器雷射光等）以輻照所有非晶半導體薄 膜8 3。
以此方式，如圖1 2B所示，包括具有大直徑晶粒之一多 晶或單晶半導體薄膜84得以產生。其次，如圖所示， 利用光刻技術處理多晶或單晶半導體薄膜8 4為島形半導體 薄膜8 5 ’及利用化學氣相法或潑濺法，形成具有薄膜厚度 20nm至lOOnm之Si〇2薄臈以作為閘極絕緣薄臈86。此外，如 圖1 2 D所示，閘電極8 7 (即矽化物，M〇W及其他）形成。閘極 8 7用作一掩膜以執入雜質離子8 8 ( N溝道電晶體之磷，p溝
第29頁 1292171 五、發明說明（19) 道電晶體之硼）。此後，在氮大氣中實施退火步驟（45〇度c· 下1小時）以激勵雜質。 ·
其次’如圖12E所示，形成層間絕源薄膜89，製成接觸 洞及形成連接至源91及汲92之一源電極93與汲電極94形 成。該源經一溝道9 〇連接至汲極。同時，溝道9 〇位於大直 徑晶粒之内，其係由圖12人及12B所示之步騾在多晶或單晶 半，體，膜84中形成。以上述之步驟，如圖13所示位置之 ^日日或單日日半導體電晶體可以獲得。多晶或單晶半導體電 曰曰體了應用於液晶顯示器之電路中，或電子照明（Ε^)，積 體電路如記憶體（SRAM，DRAM)及CPU等。 、 押一例中應用一上述獲得之電晶體於一主動陣列液晶顯示 Is ’將說明如下。 圖1 4之圖形，圖解顯示液晶顯示器之電路構型。圖1 5為 略圖’顯示液晶顯示器之剖面結構。 押該液晶顯示器包括液晶顯示器面板丨〇 〇，及一液晶控制 叩1 0 2以控制液晶顯不器面板丨〇 〇。液晶顯示器面板1⑽有 -其中有一液晶層Lq固定於陣列基板心與對面基板 CT之間。液晶控制器102配置在一驅動電路基 晶顯示器面板1〇〇分開配置。 mi /、 該陣列基板AR包括複數個像 上之顯示區D S内之矩陣型陣列 像素電極PE之各行形成，複數 極P E之各列形成，像素切換元 至Xn與掃描線Y1至Ym之交叉處 素電極PE ’安排在玻璃基板 ’複數個掃描線Y(Yl-Ym)沿 個信號線X(Xl-Xn)沿像素電 件11配置在接近信號線X1 ’每一線捕捉一視頻信號
第30頁 1292171 五、發明說明（20)
Vp 1 x自對應之信號線X，以響應自對應掃線Y之掃描信號，， 以供應信號至對應之像素電極P E，一掃線驅動電路1 〇 3用. 以驅動掃線Y 1至Ym及一信號驅動電路1 0 4供驅動信號線X j 至Xn °每一信號切換元件111以N -溝道薄膜電晶體形成， 如上所述。掃描驅動電路103及信號線驅動電路1〇4由薄膜 電晶體統合在陣列基板AR上，該電晶體與像素切換元件、 1 1 1之薄膜電晶體以上述每一實施例所述之相同方式形 成。對面之基板CT包括單一反向電極CE，配置在像素電極
Pj之表面，及以共同電位Vcom，彩色濾波器（未示出'）等設 定。 該液晶控制器1 02接收一外部提供之視頻信號 =，以產生視…_供像素之用，垂直二上 =一及水平掃描控制#號XCT。垂直掃描控制信號YCT =立他垂直開始脈波，垂直時脈信號，輸出啟動信號ΕΝΑβ XCT包括，亚>达至掃描線驅動電路103。水平掃描控制信號 Λ平J綱波，水平時脈信號，極性反㈣ =、應至^線驅動電路104與像素視頻信號vpix一起供 产：驅上電？3包括-移位寄存器，由垂直掃描 ；it m Λ V# ^ ^ ^ # 存器將每-垂直掃描期間之=線Y1至Ym。移位寄 垂直時脈信號同步以選二二$，直開始脈波移位，以與 輸出啟動信號ENAB輸出掃之-線’ J提供 ^號至遥擇之掃描線。輸出啟 1292171 五、發明說明（21) 動信號ENAB保 掃描期間輸出 沒期間禁止輸 描期間。 信號線驅動 及由水平掃描 在每一水平掃 Vpi X輸入，在 應由抽樣所得 在此液晶顯 及信號線驅動 成。 其他優點及 本發明在廣泛 限制之意。準 利範圍之精神 高位準，以使太 掃描信號。該，:期間“貞）中有效之 出掃描信f虎，；準’俾在垂直遮. 自金直知描期間排除有效掃 電路104包括移位卑左@ κ 1 控制信號XCT控制° 由樣輪出電路， ί:;;(1Η),:以串並聯轉換或抽樣視頻信號 =像；；描線γ被掃描信號驅動，及供 一，比像素顯示信號至信號線Χ1_χη。 =态中，掃描線驅動電路i 0 3之薄膜電晶體 電路104可與像素切換元件U1之相同方法形 f改對精於此技藝人士將可輕易發生。因此 W義上，對上述之特殊細節及代表實施例無 此，各種修改如不悖離本發明附錄之申請專 與範圍，當屬可行。
第32頁 1292171 4 圖式簡單說明 元件符號說明： 1照明相移器 2b光束擴大器 2 d第一凝結器光系統 2 f第二凝結光學系統 5光影像系統 1 0相移器基本部分 1 2第二矩形區 13a第一小扇段 31a、31b 區 33、 43、 55晶核 35、45、5 8TFT溝道所保留區域 4 1 b圓形小區 TFT溝道所保留區域 5 3週邊部分 6 1、9 0溝道 W、L尺寸 8 2非晶半導體薄膜 42小部分 5 1圓形部分 5 4等高線 6 2源極 8 0絕緣基板 8 3非晶半導體薄膜 2照明系統 2 c第一飛眼透鏡 2 e第二飛眼透鏡 3抽樣基板 5a孔隙隔膜單元 10a直邊界 1 3小區 13b第二小扇段 31c直邊界 3 4曲線 雷射源 4基本台 1 1第一矩形區 32軸 4 1 a矩形區 44、56晶粒邊界 5 2直部分 5 7晶粒 6 3汲極 81薄膜 84多晶或單晶半導體薄膜 8 5島形半導體薄膜 8 6閘極絕緣薄膜 8 7閘電極 9 1源 9 7 >及電極 111像素切換元件 8 8雜質電子 8 9層間絕緣薄膜 9 2 >及 9 3源電極 1 0 0液晶顯示器面板 •X信號線 Y對應掃線
第34頁 1292171 圖式簡單說明 AR陣列基板 XCT水平掃瞄控制信號 YCT垂直掃瞄控制信號 P E像素電極 LQ液晶層 DS顯示區 ENAB輸出啟動信號 C E反向電極 C T對面基板
第35頁

Claims (1)

1292171 案號 92124516 修正 、六、申請專利範圍 1 種結晶化裝置， 一照明系統供應結 膜； 一相移器包括第一 該照明系統以其間之 變該照明光以提供具 強度在含對應該邊界 降低；該相移器進一 少一第一區及第二區 第二區成第二相位延 2 .如申請專利範圍第 第一小扇段在該第一 位延遲傳輸照明光， 成，以與該第二區成 3 .如申請專利範圍第 延遲約為1 8 0度。 4 .如申請專利範圍第 與該邊界對稱之形狀 5 .如申請專利範圍第 與該非單晶半導體薄 6 .如申請專利範圍第 延遲約為6 0度。 7 .如申請專利範圍第 該邊界垂直橫向方向 包含： 晶化之照明光至一非單晶半導體薄 及第二區配置以形成一直邊界，及自 第一相位延遲傳輸照明光，及相位調 有反向峰值圖案之光強度分布，該光 之一軸之非單晶半導體薄膜之一區中 步包括一小區，自該邊界延伸進入至 ，及自照明系統以與該至少一第一及 遲傳輸照明光。 1項之結晶化裝置，其中該小區有一 區内形成，及以與該第一區成第二相 及有一第二小扇段在該第二區内形 第二相位延遲傳輸照明光。 1項之結晶化裝置，其中該第一相位 1項之結晶化裝置，其中該小區有一 〇 1項之結晶化裝置，其中該相移器係 膜成平行及在其附近配置。 5項之結晶化裝置，其中該第二相位 6項之結晶化裝置，其中該小區在與 有一尺寸a於該至少一第一及第二區
第36頁 1292171 案號 92124516 修正 六、'申請專利範圍 内，.該尺寸a能滿足一條件a g d · t an0 ，其與照明光入 射在該相移器上之最大入射角0 ，及該非單晶半導體薄膜 與該相移器間之距離d有關。 8 .如申請專利範圍第1項結晶化裝置，進一步包含一光學 影像系統配置在該非單晶半導體薄膜與該相移器之間，以 設置該非單晶半導體薄膜與相移器於彼此共軛之位置，及 在影像側之光學影像系統之數值孔徑設定在一預設定值， 供具有該反向峰值圖案之光強度分布之所需。 9.如申請專利範圍第8項之結晶化裝置，其中該第二相位
延遲約為1 8 0度。 1 0.如申請專利範圍第8項之結晶化裝置，其中該橫向尺寸 a滿足一條件a S 又/ N A，其與該光學影像系統之影像側 數值孔徑N A及照明光之波長λ有關。 1 1. 一種結晶化方法，包含： 施加供結晶化之照明光至非單晶半導體薄膜； 利用相移器相位調變該照明光，該相移器包括第一及第 二區配置構成一直邊界，及以其間之第一相位延遲傳輸照 明光，以提供具有反向峰值圖案之光強度分布，該光強度 在含對應邊界之一軸之非單晶半導體薄膜之一區中降低；
及 經一小區以與至少一第一及第二區成第二相位延遲傳輸 照明光，該小區在相移器内形成並自該邊界延伸進入至少 一第一及第二區。 1 2 .如申請專利範圍第1 1項之結晶化方法，其中該小區有
第37頁 1292171 案號 92124516 修正 六、申請專利範圍 一在第一區形成之第一小扇段，並以與第一區成第二相位 延遲傳輸照明光，及有一在第二區形成之第二小扇段並以 與第二區成第二相位延遲傳輸照明光。 1 3.如申請專利範圍第1 1項之結晶化方法，進一步包含； 與該非單晶半導體薄膜平行及相鄰配置該相移器。 14.如申請專利範圍第11項之結晶化方法，進一步包含： 配置該光學影像系統於非單晶半導體薄膜與相移器之 間，以在彼此共軛之位置設置非單晶半導體薄膜及相移 器；及 設定影像侧之光學影像系統之數值孔徑為一預設定值， 供具有反向峰值圖案之光強度分布之所需。 1 5 .如申請專利範圍第1 1項之結晶化方法，其中該非單晶 半導體薄膜被結晶化，俾晶粒被設置以包括為薄膜電晶體 溝道保留之區域。 1 6 .如申請專利範圍第1 5項之結晶化方法，其中該晶粒在 與該邊界平行之方向有一第一尺寸，及在與邊界垂直方向 有一第二尺寸，該第一尺寸係為第二尺寸之1/3或更多。 1 7.如申請專利範圍第1 6項之結晶化方法，其中該晶粒之 第一尺寸W為1# m或更大。 1 8.如申請專利範圍第1 5項之結晶化方法，其中該晶粒自 晶核開始點以6 0度角或更大角度生長。 1 9 . 一種相移器，包含： 第一及第二區配置以構成一直邊界，並以其間之第一相 位延遲傳輸照明光；
第38頁 1292171 案號 92124516 修正 六、申請專利範圍 '小區自邊界延伸進入至少一第一及第二區，及以與至 少一第一及第二區成第二相位延遲 傳輸照明光。 2 0 .如申請專利範圍第1 9項之相移器，其中該小區有一在 第一區形成之第一小扇段，及以與該第一區成第二相位延 遲傳輸照明光，及有一第二小扇段，在第二區形成並以與 第二區成第二相位延遲傳輸照明光。 2 1.如申請專利範圍第2 0項之相移器，其中該第一相位延 遲約為1 8 0度。
2 2 .如申請專利範圍第2 1項之相移器，其中該第二相位延 遲為約6 0度及約1 8 0度之一。 2 3 .如申請專利範圍第1 9項之相移器，其中該邊界之位置 係參考一薄膜電晶體之溝道之位置而決定。 2 4 .如申請專利範圍第5項之結晶化裝置，其中該小區在至 少一第一及第二區内，與邊界垂直之橫向有一尺寸a，該 尺寸a可滿足一條件 a g d · tan(9 ，其與照明光入射在 相移器之最大入射角0 ，及該非單晶半導體薄膜與相移器 間距離d有關。
2 5 .如申請專利範圍第1 9項之相移器，其中該第一相移延 遲約為1 8 0度。 2 6 .如申請專利範圍第2 5項之相移器，其中該第二相位延 遲約為6 0度及1 8 0度之一。
第39頁
TW092124516A 2002-09-09 2003-09-04 Crystallization apparatus, crystallization method, and phase shifter TWI292171B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002262249A JP4278940B2 (ja) 2002-09-09 2002-09-09 結晶化装置および結晶化方法

Publications (2)

Publication Number Publication Date
TW200406815A TW200406815A (en) 2004-05-01
TWI292171B true TWI292171B (en) 2008-01-01

Family

ID=31986401

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124516A TWI292171B (en) 2002-09-09 2003-09-04 Crystallization apparatus, crystallization method, and phase shifter

Country Status (6)

Country Link
US (3) US7001461B2 (zh)
JP (1) JP4278940B2 (zh)
KR (1) KR20040023541A (zh)
CN (1) CN100343947C (zh)
DE (1) DE10341467A1 (zh)
TW (1) TWI292171B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6353842B1 (en) * 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6684358B1 (en) * 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6557129B1 (en) * 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US8533547B2 (en) * 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
EP1242885B1 (en) * 1999-11-23 2009-10-07 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
US6874109B1 (en) * 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) * 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method
TW200519503A (en) * 2003-09-30 2005-06-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, device and phase modulation element
JP5117000B2 (ja) * 2005-09-08 2013-01-09 株式会社 液晶先端技術開発センター 薄膜トランジスタ及び半導体装置
GB0623769D0 (en) * 2006-11-28 2007-01-10 Seos Ltd Method and apparatus for reducing motion blur in a displayed image
JP2008227445A (ja) * 2007-02-16 2008-09-25 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ及び表示装置
JP2008270726A (ja) * 2007-03-23 2008-11-06 Advanced Lcd Technologies Development Center Co Ltd 結晶化装置、結晶化方法、デバイス、および光変調素子
JP2009130231A (ja) * 2007-11-27 2009-06-11 Advanced Lcd Technologies Development Center Co Ltd 結晶シリコンアレイ、および薄膜トランジスタの製造方法
JP2009272509A (ja) * 2008-05-09 2009-11-19 Advanced Lcd Technologies Development Center Co Ltd 光照射装置、結晶化装置、結晶化方法、およびデバイス
US8946594B2 (en) * 2011-11-04 2015-02-03 Applied Materials, Inc. Optical design for line generation using microlens array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1270934C (en) * 1985-03-20 1990-06-26 SPATIAL PHASE MODULATED MASKS AND METHODS FOR MAKING THESE MASKS AND PHASE DIFFRACTION GRATINGS
JPH04218046A (ja) * 1990-06-21 1992-08-07 Matsushita Electron Corp ホトマスク及びその製造方法
JP3452053B2 (ja) * 1990-07-27 2003-09-29 株式会社日立製作所 パターン形成方法
DE69116485T2 (de) * 1990-09-14 1996-06-05 Canon Kk Phasenverschiebungsvorrichtung und Lasergerät unter Verwendung desselben
KR930020374A (ko) * 1992-03-31 1993-10-19 정용문 광픽업
JPH06289431A (ja) 1993-03-31 1994-10-18 A G Technol Kk 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JPH08202016A (ja) * 1995-01-20 1996-08-09 Sony Corp ハーフトーン型位相シフトマスク及びレジスト露光方法
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP4056577B2 (ja) 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
DE69739045D1 (de) * 1997-08-27 2008-11-27 St Microelectronics Srl Herstellungsverfahren für elektronische Speicherbauelemente mit virtueller Masse
US6180444B1 (en) * 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
TW512248B (en) * 1998-07-15 2002-12-01 Toshiba Corp Manufacturing method and apparatus of semiconductor device
JP2000082669A (ja) * 1998-09-07 2000-03-21 Japan Science & Technology Corp 太陽電池用多結晶半導体膜の製造方法
JP3562389B2 (ja) 1999-06-25 2004-09-08 三菱電機株式会社 レーザ熱処理装置
JP3751772B2 (ja) * 1999-08-16 2006-03-01 日本電気株式会社 半導体薄膜製造装置
GB9922576D0 (en) 1999-09-24 1999-11-24 Koninkl Philips Electronics Nv Laser system
TW490802B (en) 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP3955959B2 (ja) * 2000-01-26 2007-08-08 日本電気株式会社 レーザ照射装置およびレーザ照射方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100662493B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6664009B2 (en) * 2001-07-27 2003-12-16 Numerical Technologies, Inc. Method and apparatus for allowing phase conflicts in phase shifting mask and chromeless phase edges
JP4278940B2 (ja) * 2002-09-09 2009-06-17 株式会社 液晶先端技術開発センター 結晶化装置および結晶化方法
TW200500512A (en) 2002-12-04 2005-01-01 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus and crystallization method

Also Published As

Publication number Publication date
US20060065185A1 (en) 2006-03-30
JP2004101779A (ja) 2004-04-02
US7001461B2 (en) 2006-02-21
TW200406815A (en) 2004-05-01
CN100343947C (zh) 2007-10-17
US7505204B2 (en) 2009-03-17
JP4278940B2 (ja) 2009-06-17
US7413608B2 (en) 2008-08-19
DE10341467A1 (de) 2006-02-09
KR20040023541A (ko) 2004-03-18
US20040058484A1 (en) 2004-03-25
US20080019002A1 (en) 2008-01-24
CN1492477A (zh) 2004-04-28

Similar Documents

Publication Publication Date Title
TWI292171B (en) Crystallization apparatus, crystallization method, and phase shifter
US8052791B2 (en) Crystallization apparatus, crystallization method, phase modulation element, device and display apparatus
US20060027809A1 (en) Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US8259375B2 (en) Crystallization apparatus, crystallization method, device and phase modulation element
JP2004031840A (ja) 結晶化装置および結晶化方法
US7776151B2 (en) Method and apparatus for forming crystalline portions of semiconductor film
TWI278664B (en) Crystallization apparatus, crystallization method, and phase shift mask and filter for use in these apparatus and method
TWI389316B (zh) 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
TWI280552B (en) Method for forming polycrystalline silicon film
TWI276179B (en) Semiconductor device having semiconductor films of different crystallinity, substrate unit, and liquid crystal display, and their manufacturing method
TW200401333A (en) Apparatus and method for crystallizing material
JP2006049480A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP4567474B2 (ja) 光照射装置、結晶化装置、および結晶化方法
JP2004343073A (ja) 結晶化装置、結晶化方法、位相変調素子、デバイスおよび表示装置
CN100395866C (zh) 结晶装置、结晶方法
JP2004193229A (ja) 結晶化装置および結晶化方法
JP2008103692A (ja) 光照射装置、結晶化装置、結晶化方法、およびデバイス
JP2006049481A (ja) 結晶化装置、結晶化方法、および位相変調素子
JP2004186449A (ja) 結晶化装置および結晶化方法
JP2005129915A (ja) 結晶化装置、結晶化方法、デバイス、および位相変調素子
JP2004319989A (ja) 結晶化装置および結晶化方法
JP2009060128A (ja) 位相シフトマスク
JP2009206528A (ja) 結晶化方法
JP2008244117A (ja) 結晶化装置、結晶化方法、デバイス、および光変調素子