CN113823595A - 半导体封装结构的制造方法 - Google Patents

半导体封装结构的制造方法 Download PDF

Info

Publication number
CN113823595A
CN113823595A CN202111085844.7A CN202111085844A CN113823595A CN 113823595 A CN113823595 A CN 113823595A CN 202111085844 A CN202111085844 A CN 202111085844A CN 113823595 A CN113823595 A CN 113823595A
Authority
CN
China
Prior art keywords
cutting
double
wafer
glass carrier
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111085844.7A
Other languages
English (en)
Inventor
陈嘉豪
张佩谊
褚福堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111085844.7A priority Critical patent/CN113823595A/zh
Publication of CN113823595A publication Critical patent/CN113823595A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

本公开提供的半导体封装结构的制造方法，通过设置足够厚的粘合层，并且配合控制切割机的精度，可以避免切割时损坏玻璃载板，进而可以实现玻璃载板的重复利用。并且可以利用粘合层的软质特性，可以当作切割制程时的缓冲，降低晶圆表面崩裂的发生。或者，将单体化切割制程安排在去除玻璃载板和粘合层制程之后，这样就不会存在切割导致玻璃载体损坏的风险。

Description

半导体封装结构的制造方法
技术领域
本公开涉及半导体技术领域，具体涉及半导体封装结构的制造方法。
背景技术
具有双面结构的晶圆，由于其上、下表面各设置有导电柱与凸块，若以切割胶膜(dicing tape)贴附于导电柱上以进行单体化切割时，由于切割胶膜的厚度仅有5-10um左右，无法有效覆盖晶圆上导电柱的凹凸不平表面，以至于容易在两者之间产生气泡(约50％-70％面积)与附着不佳等问题，若是增加贴合之外力，其效果仍旧有限，且因为贴合度不佳，晶圆背面也容易发生严重崩裂(约10um-15um)，并有渗水污染的问题。
或者，在切割作业时会以玻璃作为载板，并将晶圆设置于玻璃载板上进行切割单体化后再移除玻璃载板，然而，现行的单体化切割作业会直接切割到玻璃载板，因此，玻璃载板会成为废料，导致玻璃载板无法重复使用而造成浪费。
发明内容
本公开提出了半导体封装结构的制造方法。
第一方面，本公开提供了一种半导体封装结构的制造方法，包括：
使用粘合层将双面结构晶圆粘合于玻璃载板上；
沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，停止切割的位置位于所述粘合层中；
去除所述玻璃载板和所述粘合层。
在一些可选的实施方式中，所述双面结构晶圆包括：
晶圆，具有相对的第一表面和第二表面；
导电柱，设于所述第一表面；
凸块，设于所述第二表面。
在一些可选的实施方式中，所述粘合层设于所述第二表面且包覆所述凸块。
在一些可选的实施方式中，所述粘合层的厚度在30微米到120微米之间。
在一些可选的实施方式中，在所述切割所述双面结构晶圆之前，所述方法还包括：
将第一切割胶膜粘合于所述玻璃载板远离所述粘合层的表面。
在一些可选的实施方式中，在所述切割所述双面结构晶圆之后，所述方法还包括：
将第二切割胶膜粘合于所述导电柱上；
使用真空贴合方式将所述第二切割胶贴合于所述第一表面且包覆所述导电柱。
在一些可选的实施方式中，在所述使用真空贴合方式将所述第二切割胶贴合于所述第一表面且包覆所述导电柱之前，所述方法还包括：
在所述玻璃载板上设置保护膜。
在一些可选的实施方式中，所述沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，包括：
使用切割机的切割刀具沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，所述切割机的Z轴精度为±3微米。
第二方面，本公开提供了另一种半导体封装结构的制造方法，包括：使用粘合层将双面结构晶圆粘合于玻璃载板上；
将切割胶膜粘合于所述玻璃载板远离所述粘合层的表面；
去除所述玻璃载板和所述粘合层；
沿所述双面结构晶圆朝向所述切割胶膜的方向切割所述双面结构晶圆。
在一些可选的实施方式中，所述双面结构晶圆包括：
晶圆，具有相对的第一表面和第二表面；
导电柱，设于所述第一表面；
凸块，设于所述第二表面。
在一些可选的实施方式中，所述将切割胶膜粘合于所述玻璃载板远离所述粘合层的表面，包括
将所述切割胶膜粘合于所述导电柱上；
使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱。
在一些可选的实施方式中，在所述使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱之前，所述方法还包括：
在所述玻璃载板上设置保护膜。
在一些可选的实施方式中，在所述使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱之后，所述方法还包括：
去除所述保护膜。
本公开提供的半导体封装结构的制造方法，通过设置足够厚的粘合层，并且配合控制切割机的精度，可以避免切割时损坏玻璃载板，进而可以实现玻璃载板的重复利用。并且可以利用粘合层的软质特性，可以当作切割制程时的缓冲，降低晶圆表面崩裂的发生。或者，将单体化切割制程安排在去除玻璃载板和粘合层制程之后，这样就不会存在切割导致玻璃载体损坏的风险。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1至图9是根据本公开的半导体封装结构的第一制造过程中的结构示意图；
图10至图16是根据本公开的半导体封装结构的第二制造过程中的结构示意图。
符号说明：
1-双面结构晶圆，11-晶圆，12-导电柱，13-凸块，2-粘合层，3-玻璃载板，4-第一切割胶膜，5-第二切割胶膜，6-保护膜，7-切割刀具，8-真空贴合机。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1至图9是根据本公开的半导体封装结构的第一制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。
如图1所示，提供双面结构晶圆1。双面结构晶圆1可以包括晶圆11、导电柱12以及凸块13。导电柱12和凸块13分别设于晶圆11的两端面。
这里，晶圆11可以是用于制作电子芯片(EIC，electronic integrated circuit)。导电柱12可以是铜柱，凸块13可以是锡凸块13。
如图2所示，使用粘合层2将双面结构晶圆1粘合于玻璃载板3上。
这里，粘合层2的厚度可以在30微米到120微米之间。粘合层2需要有足够的厚度，不仅可以包覆凸块13，并且在进行单体化切割时，可以防止切割到玻璃载板3而导致玻璃载板3的损坏。粘合层2的厚度在小于30微米会有损坏玻璃载板3的风险。
这里，玻璃载板3可以具有良好支撑性而有效防止晶圆11背面严重崩裂的问题。
如图3所示，将第一切割胶膜4粘合于玻璃载板3远离粘合层2的表面。
如图4所示，使用切割机的切割刀具7沿双面结构晶圆1朝向粘合层2的方向切割双面结构晶圆1，停止切割的位置位于粘合层2中。
这里，切割机的Z轴精度为±3微米，切割机的Z轴误差为±12um。这里，配合粘合层2有足够的厚度，再结合控制切割机的Z轴精度，使切割刀具7切割到粘合层2后就停止而不损坏玻璃载板3，避免切割时损坏玻璃载板3的风险。进而玻璃载板3可以在卸除后可以重复使用，减少成本。另外，利用粘合层2的软质特性，可以当作切割制程时的缓冲，降低晶圆11表面崩裂的发生。
如图5所示，移除第一切割胶膜4后，将第二切割胶膜5粘合于导电柱12上。
如图6所示，在玻璃载板3上设置保护膜6。
如图7所示，使用真空贴合机8将第二切割胶贴合于晶圆11上且包覆导电柱12。这里，保护膜6可以防止第二切割胶膜5粘合到真空贴合机8的腔体内。
这里，使用真空压缩(Vacuum Mount)方式将第二切割胶膜5包覆导电柱12并将中间的气泡去除，具体地，使用真空方式将气泡去除后，再施加压力将第二切割胶膜5包覆导电柱12并粘合于晶圆11上。这样可以防止去除玻璃载板3和粘合层2时污染物渗入的污染问题。
这里，真空贴合机8抽真空时间为60秒，上膜压力/时间为0.6MPa/120秒，温度为50度。
另外，第二切割胶膜5需要有足够的厚度(大于导电柱12)，以使第二切割胶膜5有效覆盖导电柱12的凹凸不平面。
如图8所示，去除保护膜6。
如图9所示，去除玻璃载板3和粘合层2。
这里，第二切割胶膜5可以作为后续黏晶(die attach)的作业需求。
图10至图16是根据本公开的半导体封装结构的第二制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。
采用图1至图9所示的第一制造过程，可以防止或减少晶圆11背面的崩裂程度(例如小于10um)，并且晶圆11背面无气泡孔洞(void)以及晶圆11背面无污染。
如图10所示，提供双面结构晶圆1。双面结构晶圆1可以包括晶圆11、导电柱12以及凸块13。导电柱12和凸块13分别设于晶圆11的两端面。
如图11所示，使用粘合层2将双面结构晶圆1粘合于玻璃载板3上。将第二切割胶膜5粘合于导电柱12上。
如图12所示，在玻璃载板3上设置保护膜6。
如图13所示，使用真空贴合机8将第二切割胶贴合于晶圆11上且包覆导电柱12。
如图14所示，去除保护膜6。
如图15所示，去除玻璃载板3和粘合层2。
如图16所示，沿双面结构晶圆1朝向切割胶膜的方向切割双面结构晶圆1。
相对于图1至图9所示的第一制造过程，图10至图16所示的第二制造过程的区别在于，将单体化切割制程安排在去除玻璃载板3和粘合层2制程之后，这样就不会存在切割导致玻璃载体损坏的风险。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图式视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (13)

1.一种制造半导体封装结构的方法，包括：
使用粘合层将双面结构晶圆粘合于玻璃载板上；
沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，停止切割的位置位于所述粘合层中；
去除所述玻璃载板和所述粘合层。
2.根据权利要求1所述的方法，其中，所述双面结构晶圆包括：
晶圆，具有相对的第一表面和第二表面；
导电柱，设于所述第一表面；
凸块，设于所述第二表面。
3.根据权利要求2所述的方法，其中，所述粘合层设于所述第二表面且包覆所述凸块。
4.根据权利要求1所述的方法，其中，所述粘合层的厚度在30微米到120微米之间。
5.根据权利要求1所述的方法，其中，在所述切割所述双面结构晶圆之前，所述方法还包括：
将第一切割胶膜粘合于所述玻璃载板远离所述粘合层的表面。
6.根据权利要求2所述的方法，其中，在所述切割所述双面结构晶圆之后，所述方法还包括：
将第二切割胶膜粘合于所述导电柱上；
使用真空贴合方式将所述第二切割胶贴合于所述第一表面且包覆所述导电柱。
7.根据权利要求6所述的方法，其中，在所述使用真空贴合方式将所述第二切割胶贴合于所述第一表面且包覆所述导电柱之前，所述方法还包括：
在所述玻璃载板上设置保护膜。
8.根据权利要求1所述的方法，其中，所述沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，包括：
使用切割机的切割刀具沿所述双面结构晶圆朝向所述粘合层的方向切割所述双面结构晶圆，所述切割机的Z轴精度为±3微米。
9.一种制造半导体封装结构的方法，包括：
使用粘合层将双面结构晶圆粘合于玻璃载板上；
将切割胶膜粘合于所述玻璃载板远离所述粘合层的表面；
去除所述玻璃载板和所述粘合层；
沿所述双面结构晶圆朝向所述切割胶膜的方向切割所述双面结构晶圆。
10.根据权利要求9所述的方法，其中，所述双面结构晶圆包括：
晶圆，具有相对的第一表面和第二表面；
导电柱，设于所述第一表面；
凸块，设于所述第二表面。
11.根据权利要求10所述的方法，其中，所述将切割胶膜粘合于所述玻璃载板远离所述粘合层的表面，包括
将所述切割胶膜粘合于所述导电柱上；
使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱。
12.根据权利要求11所述的方法，其中，在所述使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱之前，所述方法还包括：
在所述玻璃载板上设置保护膜。
13.根据权利要求12所述的方法，其中，在所述使用真空贴合方式将所述切割胶贴合于所述第一表面且包覆所述导电柱之后，所述方法还包括：
去除所述保护膜。
CN202111085844.7A 2021-09-16 2021-09-16 半导体封装结构的制造方法 Pending CN113823595A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111085844.7A CN113823595A (zh) 2021-09-16 2021-09-16 半导体封装结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111085844.7A CN113823595A (zh) 2021-09-16 2021-09-16 半导体封装结构的制造方法

Publications (1)

Publication Number Publication Date
CN113823595A true CN113823595A (zh) 2021-12-21

Family

ID=78914665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111085844.7A Pending CN113823595A (zh) 2021-09-16 2021-09-16 半导体封装结构的制造方法

Country Status (1)

Country Link
CN (1) CN113823595A (zh)

Similar Documents

Publication Publication Date Title
KR100693664B1 (ko) Ｗｌ-ｃｓｐ용 충전 페이스트 구조물 및 프로세스
KR100609806B1 (ko) 반도체 장치의 제조 방법
JP4719042B2 (ja) 半導体装置の製造方法
US10515837B2 (en) Method of wafer bonding of dissimilar thickness die
US20080318396A1 (en) Grooving Bumped Wafer Pre-Underfill System
CN101752273B (zh) 半导体器件的制造方法
JP2007123362A (ja) デバイスの製造方法
US20130037966A1 (en) Semiconductor device die bonding
CN101807531A (zh) 一种超薄芯片的封装方法以及封装体
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
KR20140088680A (ko) 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US9281182B2 (en) Pre-cut wafer applied underfill film
US20070057410A1 (en) Method of fabricating wafer chips
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
CN113823595A (zh) 半导体封装结构的制造方法
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
US20140290843A1 (en) Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
US7897000B2 (en) Adhesive film bonding method
JP4107896B2 (ja) 半導体装置およびその製造方法
EP4345873A1 (en) Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit
US11335572B2 (en) Transition device for flexible device and production method therefor, and method for fabricating flexible device
TWI409886B (zh) 防止晶粒破裂之晶粒拾取方法與裝置
TW202230672A (zh) 半導體裝置之製造方法
JP5223231B2 (ja) 半導体装置
CN108962769A (zh) 器件贴装方法、器件封装方法及器件处理设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination