CN103456724A - 半导体器件的封装结构 - Google Patents

半导体器件的封装结构 Download PDF

Info

Publication number
CN103456724A
CN103456724A CN2013103367395A CN201310336739A CN103456724A CN 103456724 A CN103456724 A CN 103456724A CN 2013103367395 A CN2013103367395 A CN 2013103367395A CN 201310336739 A CN201310336739 A CN 201310336739A CN 103456724 A CN103456724 A CN 103456724A
Authority
CN
China
Prior art keywords
tube core
packaging
base plate
electrically connected
die bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103367395A
Other languages
English (en)
Inventor
张�浩
庞慰
逯遥
张代化
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN2013103367395A priority Critical patent/CN103456724A/zh
Publication of CN103456724A publication Critical patent/CN103456724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件的封装结构，其中，该封装结构包括：封装基板，封装基板具有基板键合区；多个管芯，多个管芯中的至少两个管芯以层叠的方式设置，并且多个管芯装载于封装基板上，每个管芯具有管芯键合区，其中，一个管芯的管芯键合区可以与另一个管芯的管芯键合区进行电连接，或者与所述封装基板的基板键合区进行电连接。本发明通过将多个管芯以层叠的方式装载到封装基板上，避免了将管芯以平面布局方式排列而占用基板大量面积的情况，从而在保证半导体器件工作性能正常的基础上，有效地缩小了整体封装尺寸，满足了半导体器件的日益小型化的需求。

Description

半导体器件的封装结构
技术领域
本发明涉及半导体领域，并且特别地，涉及一种半导体器件的封装结构。
背景技术
随着无线通讯系统的不断发展，便携式终端设备得到了广泛应用，其中起到滤波作用的重要组件之一是双工器。双工器是一个双向三端滤波器，其等效电路如图1所示，包括一个发送端口、一个接收端口和一个天线端。双工器的作用是将微弱的接收信号耦合进来，同时将较大的发射功率馈送到天线上去，并要求两者相互隔离而互不影响。
射频双工器通常由两个管芯和一个承载管芯的封装基板组成。两个管芯分别为发送通道滤波器和接收通道滤波器。
常见的封装结构是将两个管芯以平面布局方式装载在封装基板上，并以相同的电学连接方式与封装基板上的键合区连接。
图2示出了相关技术中以键合线方式连接的射频双工器封装结构。参照图2，射频双工器包括两个管芯和一个封装基板，两个管芯分别通过键合线与封装基板电连接。封装基板上需要留出用于键合线连接的基板键合区。
无线通讯技术的迅速发展对双工器尺寸提出了更高要求，希望在保持原有性能的基础上日益小型化。通常采用的方式是通过缩小管芯尺寸来减小整体封装尺寸。但是，封装基板尺寸本身存在一定要求，它需要足够的空间来容纳两个管芯，并为用于键合线连接的基板键合区留出余量。所以，尽管这种方式可以在一定程度上缩小射频双工器尺寸，但是，由于封装基板的尺寸受制于管芯尺寸，而管芯尺寸是有限制的，只能缩小到一定程度。因此，采用这种封装结构不能极大程度的缩小双工器尺寸，满足小型化需求。另外，基于图2所示的射频双工器，还可以通过减小多个基板键合区之间的距离来缩小封装基板的整体尺寸，从而减小双工器尺寸。但是，如果过于缩小键合区的空间距离，会使得键合区过于密集，增强键合线之间的电磁干扰，从而影响双工器的工作性能。
目前，实现管芯与封装基板电学连接的另一种方式是倒装焊接。图3示出了相关技术中以倒装焊接方式连接的射频双工器封装结构。如图3所示，射频双工器中的两个管芯均通过倒装焊接方式与封装基板电连接。由于不需要留出用于键合线连接的基板键合区，所以图3所示的方案比图2所示方案节省空间。但是，由于封装基板上有特定要求的基板走线，导致封装基板的尺寸不能无限制缩小，另外，管芯的尺寸也是有一定限制的，仅能缩小到一定程度，所以，采用这种方式缩小封装基板的整体尺寸并不有效。
通过图2和图3可以看出，在同一平面并排放置的两个滤波器管芯占用了射频双工器的大部分面积，而随着通讯技术的不断进步，微波器件朝着日益小型化的趋势发展，以上两种封装结构已经不能满足通讯终端对双工器尺寸小型化的需求。
针对相关技术中封装基板上的器件布局结构难以满足射频双工器小型化需求的问题，目前尚未提出有效的解决方案。
发明内容
针对相关技术中封装基板上的器件布局结构难以满足射频双工器小型化需求的问题，本发明提出一种半导体器件的封装结构，能够以层叠方式将多个管芯装载到封装基板上，从而极大程度地缩小封装基板的整体尺寸，满足射频双工器日益小型化的市场需求。
本发明的技术方案是这样实现的：
根据本发明的一个方面，提供了一种半导体器件的封装结构。
该半导体器件的封装结构包括：
封装基板，封装基板具有基板键合区；
多个管芯，多个管芯中的至少两个管芯以层叠方式装载于封装基板上，每个管芯具有管芯键合区。其中，一个管芯的管芯键合区可以与另一个管芯的管芯键合区进行电连接，或者与封装基板的基板键合区进行电连接。
可选地，管芯与管芯之间，以及管芯与封装基板之间进行电连接的方式包括以下至少之一：键合线连接、倒装连接、过孔连接。
其中，以层叠的方式设置的至少两个管芯包括直接装载于封装基板的至少一个底层管芯、以及位于底层管芯上方的至少一个上层管芯。
并且，底层管芯以倒装连接方式装载于封装基板上并与封装基板电连接，上层管芯通过粘合剂装载于底层管芯顶部，并通过键合线与封装基板电连接。
而且，底层管芯以倒装连接方式装载于封装基板上并与封装基板电连接，上层管芯通过粘合剂装载于底层管芯顶部，并通过键合线与底层管芯的第一管芯键合区电连接，底层管芯上与第一管芯键合区电连接的第二管芯键合区通过键合线与封装基板电连接。
进一步地，底层管芯以倒装连接方式装载于封装基板上并与封装基板电连接，上层管芯以倒装连接方式装载于底层管芯顶部，并与底层管芯的第一管芯键合区电连接，底层管芯上与第一管芯键合区电连接的第二管芯键合区通过键合线与封装基板电连接。
可选地，底层管芯以倒装连接方式装载于封装基板上，并通过底层管芯的第三管芯键合区与封装基板电连接，上层管芯以倒装连接方式装载于底层管芯顶部，并与底层管芯的第一管芯键合区电连接，底层管芯的第三管芯键合区通过导电粘合材料层与封装基板电连接，第一管芯键合区与第三管芯键合区通过底层管芯中的过孔电连接。
此外，第一管芯键合区和第二管芯键合区均为底层管芯倒装后顶部的管芯键合区，其中，第一管芯键合区与第二管芯键合区导通，第三管芯键合区为底层管芯倒装后底部的管芯键合区。
而且，半导体器件为射频双工器或射频多工器，包括至少一个发射通道滤波器管芯和至少一个接收通道滤波器管芯。
本发明通过将多个管芯以层叠的方式装载到封装基板上，避免了将管芯以平面布局方式排列而占用基板大量面积的情况，从而在保证半导体器件工作性能正常的基础上，有效地缩小了整体封装尺寸，满足了半导体器件日益小型化的需求。
附图说明
图1是现有技术中射频双工器的等效电路图；
图2是现有技术中以键合线方式连接的射频双工器的封装结构的示意图；
图3是现有技术中以倒装焊接方式连接的射频双工器的封装结构的示意图；
图4A是根据本发明实施例的射频双工器的层叠式封装结构的示意图；
图4B是图4A所示射频双工器的层叠式封装结构的截面图；
图5是根据本发明另一实施例的射频双工器的层叠式封装结构的示意图；
图6是根据本发明再一实施例的射频双工器的层叠式封装结构的示意图；
图7是根据本发明另一实施例的射频双工器的层叠式封装结构的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明的实施例，提供了一种半导体器件的封装结构。
根据本发明实施例的半导体器件的封装结构可以包括：
封装基板，封装基板具有基板键合区；
多个管芯，多个管芯中的至少两个管芯以层叠方式装载于封装基板上，每个管芯具有管芯键合区。其中，一个管芯的管芯键合区可以与另一个管芯的管芯键合区进行电连接，或者与封装基板的基板键合区进行电连接（在连接时，每个管芯可以直接通过其管芯键合区与封装基板电连接，也可以借助于其他管芯的管芯键合区与封装基板电连接，不论采用哪种连接方式，每个管芯与封装基板之间都具有彼此独立的电连接路径）。
可选地，管芯与管芯之间，以及管芯与封装基板之间进行电连接的方式包括以下至少之一：键合线连接、倒装连接、过孔连接，其中，键合线连接是指两个键合区之间通过金属线电连接的连接方式；倒装连接通常指管芯倒装放置于基板或另一个管芯上，并与基板或另一个管芯进行电连接的连接方式；过孔连接是指两个键合区或金属层之间通过金属过孔进行电连接的连接方式。
并且，以层叠的方式设置的至少两个管芯可以包括直接装载于封装基板的至少一个底层管芯、以及位于底层管芯上方的至少一个上层管芯。
进一步地，底层管芯以倒装连接方式（在本文所述的实施例中，倒装连接方式可以是倒装焊接）装载于封装基板上并与封装基板电连接，上层管芯通过粘合剂装载于底层管芯顶部，并通过键合线与封装基板电连接。
在实际应用中，根据本发明实施例的半导体器件的封装结构可以是一种射频双工器封装结构，图4A和4B为根据本发明实施例的一种射频双工器封装结构，图4B是图4A所示封装结构的截面图。根据本发明实施例的射频双工器封装结构包括封装基板420、管芯410、金属键合线401和402、以及绝缘粘合层材料431、管芯411、导电粘合层材料432组成。封装基板420包括基板键合区433、基板键合区445、基板键合区446、金属层421和424、位于金属层421和金属层424之间的介电层422、以及穿过介电层422连接金属层421和424的过孔423。图4A和4B中示出了由两层金属层和一层介电层组成的封装基板，实际应用中可以根据不同的应用增加或减少金属层和介电层的数量，也可以引入新的层（如阻焊层）。管芯410由晶圆衬底413（可以是硅、玻璃、Ⅲ-Ⅳ化合物等材料构成）、管芯键合区441和442、以及位于晶圆表面的电路（图4中未示出）组成。管芯411由晶圆衬底443、朝向封装基板420的管芯键合区434以及位于晶圆衬底443下表面的电路（图4中未示出）组成。键合线401连接管芯410上的管芯键合区441以及封装基板420上的基板键合区445，键合线402连接管芯410上的管芯键合区442以及封装基板420上的基板键合区446，导电粘合材料432连接管芯411的管芯键合区434和封装基板420上的基板键合区433，粘合层材料432为导电材料，可以包括但不限于导电银胶、焊锡等。通过上述结构，管芯410与管芯411均分别与封装基板420实现电连接。
在实际应用中，上述管芯410和411可以分别是发射通道滤波器管芯和接收通道滤波器管芯，两者以空间层叠方式装载于封装基板420上。管芯411作为底层管芯以倒装焊接的方式固定在封装基板420上，使得底层管芯411的管芯键合区434通过基板走线（图4中未示出）与封装基板420上相应的基板键合区433连接；另一个管芯410作为上层管芯以绝缘粘合剂粘连的方式固定在底层管芯411上，上层管芯410的管芯键合区441、442通过键合线401、402分别与封装基板420上相应的基板键合区445、446连接。可选地，上层管芯410可以采用晶圆键合的方式固定在底层管芯411上。
另外，在文中以两个管芯作为例子的实施例中，为了利于区分，均以空间位置在上方的管芯作为上层管芯，位于下方的管芯称为底层管芯。例如，图5中，管芯510为底层管芯，管芯540为上层管芯，图6、图7均类似，不再一一列出。
根据本发明的另一实施例，底层管芯以倒装连接方式装载于封装基板上并与封装基板电连接，上层管芯通过粘合剂装载于底层管芯顶部，并通过键合线与底层管芯的第一管芯键合区（即图5中底层管芯510的管芯键合区512、551）电连接，底层管芯上与第一管芯键合区电连接的第二管芯键合区（即图5中底层管芯510的管芯键合区511、552）通过键合线与封装基板电连接。此外，上层管芯与底层管芯之间通过绝缘粘合剂连接。
图5是根据本实施例的射频双工器封装结构的基本结构简图。如图5所示，射频双工器封装结构由封装基板520、底层管芯510、金属键合线501和504、导电粘合层材料532、上层管芯540、金属键合线502和503、绝缘粘合层材料533组成。封装基板520包括基板键合区525和526、金属层521和524、位于金属层521和金属层524之间的介电层522、以及穿过介电层522连接金属层521和524的过孔523。上层管芯540通过绝缘粘合层材料533与底层管芯510连接。图5中示出了由两层金属层和一层介电层组成的封装基板，实际上根据不同的应用可以增加或减少金属层和介电层的数量，也可以引入新的层（如阻焊层）。底层管芯510包括晶圆衬底513、管芯键合区511、管芯键合区512、管芯键合区551、管芯键合区552、以及位于晶圆衬底513表面的电路（图5中未示出）组成。上层管芯540由晶圆衬底543、管芯键合区541、542、以及位于晶圆衬底543表面的电路（图5中未示出）组成。键合线501连接底层管芯510上的管芯键合区511以及封装基板520上的基板键合区525，键合线504连接底层管芯510上的管芯键合区552以及封装基板520上的基板键合区526，键合线502连接上层管芯540的管芯键合区541以及底层管芯510上的管芯键合区512，键合线503连接上层管芯540的管芯键合区542以及底层管芯510上的管芯键合区551。管芯键合区511与管芯键合区512电连接、管芯键合区551与管芯键合区552电连接（例如，可以通过底层管芯510表层的金属层走线电连接，或者通过一个集总元件或谐振器间接电连接）。粘合层材料532是导电材料，可以包括但不限于导电银胶、焊锡等。通过上述结构，上层管芯540与底层管芯510均分别与封装基板520实现电连接。
在实际应用中，上述管芯540、510可以分别是发射通道滤波器管芯和接收通道滤波器管芯，两者以空间层叠方式装载在封装基板上。底层管芯510以倒装焊接方式固定在封装基板520上，使得底层管芯510的管芯键合区535通过基板走线与封装基板520上相应的基板键合区534电连接；上层管芯540以粘合剂粘连的方式固定在底层管芯510上，上层管芯540的管芯键合区541、542通过键合线502、503分别与底层管芯510上的管芯键合区512、551电连接，与管芯键合区512、551有电连接的管芯键合区511、552再通过键合线501、504分别与封装基板520上相应的基板键合区525、526电连接。此外，上层管芯540可以用晶圆键合的方式固定在底层管芯510上。
根据本发明的再一实施例，底层管芯以倒装连接方式装载于封装基板上并与封装基板电连接，上层管芯以倒装连接方式装载于底层管芯顶部，并与底层管芯的第一管芯键合区（即图6中底层管芯610的管芯键合区642）电连接，底层管芯上与第一管芯键合区电连接的第二管芯键合区（即图6中底层管芯610的管芯键合区611）通过键合线与封装基板电连接。下面将结合图6进行描述。
图6是根据本发明实施例的射频双工器封装结构的基本结构简图。如图6所示，射频双工器封装结构由封装基板620、管芯610、金属键合线601和603、导电粘合层材料631、管芯640、导电粘合层材料632组成。封装基板620包括基板键合区625和626、金属层621和624、位于金属层621和624之间的介电层622、以及穿过介电层622连接金属层621和624的过孔623组成。图6中示出了由两层金属层和一层介电层组成的封装基板，实际上根据不同的应用可以增加或减少金属层和介电层的数量，也可以引入新的层（如阻焊层）。上层管芯640由晶圆衬底643和管芯键合区641组成。底层管芯610由晶圆衬底613、管芯键合区（包括611、614、642和651）以及位于晶圆衬底613上下表面的电路（图6中未示出）组成。上述晶圆衬底可以由硅、玻璃、Ⅲ-Ⅳ化合物材料构成。键合线601连接底层管芯610的管芯键合区611和封装基板620的基板键合区625，键合线603连接底层管芯610的管芯键合区614和封装基板620的基板键合区626。粘合层材料631、632是导电材料，可以包括但不限于导电银胶、焊锡等。通过上述结构，上层管芯640和底层管芯610均分别与封装基板620实现电连接。
在实际应用中，上述管芯640、610可以分别是发射通道滤波器管芯和接收通道滤波器管芯，两者以空间层叠方式装载在封装基板620上。底层管芯610以倒装焊接的方式固定在封装基板620上，使得底层管芯610的管芯键合区651通过基板走线（图6中未示出）与封装基板620上相应的基板键合区652电连接；上层管芯640以倒装焊接的方式固定在底层管芯610上，使得上层管芯640的管芯键合区641与底层管芯610的管芯键合区642电连接，底层管芯610上与管芯键合区642电连接的管芯键合区611再通过键合线与封装基板620上相应的基板键合区625电连接。
在另一个实施例中，底层管芯以倒装连接方式装载于封装基板上，并通过底层管芯的第三管芯键合区（即图7中底层管芯710的管芯键合区703）与封装基板电连接，上层管芯以倒装连接方式装载于底层管芯顶部，并与底层管芯的第一管芯键合区（即图7中底层管芯710的管芯键合区704）电连接，底层管芯的第三管芯键合区通过导电粘合材料层与封装基板电连接，第一管芯键合区与第三管芯键合区通过底层管芯中的过孔（即图7中底层管芯710中的过孔701）电连接。下面将结合图7进行详细描述。
图7是根据本发明的另一实施例的射频双工器封装结构的基本结构简图。如图7所示，射频双工器封装结构由封装基板720、底层管芯710、粘合层材料731、上层管芯740以及粘合层材料732组成。封装基板720包括基板键合区705、金属层721和724、位于金属层721和724之间的介电层722、以及穿过介电层722连接金属层721和724的过孔723。图7示出具有两层金属层和一层介电层组成的封装基板，实际上根据不同的应用可以增加或减少金属层和介电层的数量，也可以引入新的层（如阻焊层）。底层管芯710由晶圆衬底713、管芯键合区703、位于晶圆衬底713表面的电路（图7中未示出）以及位于晶圆内连接不同金属层的过孔701组成。上层管芯740由晶圆衬底743，管芯键合区702，以及位于晶圆衬底743表面的电路（图7中未示出）组成。上述晶圆衬底可以由硅、玻璃、Ⅲ-Ⅳ化合物等材料构成。粘合层材料731、732是导电材料，包括但不限于导电银胶、焊锡等。通过上述结构，上层管芯740与底层管芯710均分别与封装基板720实现电连接。
在实际应用中，上述管芯710、740可以分别是发射通道滤波器管芯和接收通道滤波器管芯，两者以空间层叠方式装载在封装基板720上。底层管芯710以倒装焊接的方式固定在封装基板720上，使得底层管芯710的管芯键合区703通过基板走线（图7中未示出）与封装基板720上相应的基板键合区705电连接；上层管芯740也以倒装焊接的方式固定在底层管芯710上，使得上层管芯740的管芯键合区702与底层管芯710的管芯键合区704电连接，管芯键合区704再通过过孔701与底层管芯710的管芯键合区703电连接，管芯键合区703再通过基板走线（图7中未示出）与封装基板720上相应的基板键合区705电连接。
以上仅仅是示例性的方案，在实际应用中，根据本发明实施例的半导体器件的封装结构，以两个管芯和一个封装基板为例，当多个管芯与封装基板电连接时，位于上层的管芯可以通过多种方式与封装基板电连接，例如：
方式（一），位于上层的管芯可以通过键合线直接与封装基板电连接，例如，图4B中所示的上层管芯410通过键合线401和402与封装基板420电连接的方式；
方式（二），位于上层的管芯可以通过键合线连接到位于其下层的管芯（该管芯可以与位于其上层的管芯相邻、或间隔至少一个管芯）的管芯键合区上，然后再通过键合线将该下层管芯上的其它管芯键合区电连接到位于再下层的管芯上，其中，位于同一下层管芯上的两个管芯键合区通过晶圆衬底上的金属走线、集总元件或谐振器电连接，例如，图5中上层管芯540与封装基板520电连接的方式；
方式（三），位于上层的管芯可以通过倒装连接的方式与位于其下层管芯的管芯键合区电连接，然后再通过该下层管芯晶圆表面的金属层走线与其他键合区电连接，进而通过键合线电连接至再下层的管芯或封装基板，例如图6中管芯640与封装基板620的连接方式。
方式（四），位于上层的管芯可以通过倒装连接的方式与位于其下层管芯的管芯键合区电连接，该下层管芯中具有过孔，通过过孔将上层管芯的管芯键合区连接至位于该底层管芯另一侧的管芯键合区，进而电连接至位于再下一层的管芯或封装基板，例如图7中管芯740与封装基板720的连接方式。
另外，对于同一管芯，其不仅可以通过金属键合线连接、倒装连接、过孔连接方式与位于其下层的管芯或封装基板连接，还可以采用组合方式，例如，图5中的管芯键合区512与511之间存在电连接关系，而管芯键合区551可以通过位于底层管芯510中的过孔连接至位于底层管芯510下表面的键合区，进而与封装基板或底层管芯510下方的管芯键合区电连接。文中不再一一列举各个管芯分别电连接到封装基板的各种组合方式。
以上所描述的实施例中，仅仅对封装基板上具有两个管芯的情况作了一些详细描述，在实际应用中，超过两个管芯的情况也包括在本发明的范围之内，各个管芯通过多种方式和封装基板电连接，并且各个管芯与封装基板电连接的路径之间电隔离。其中，电连接方式可以包括键合线连接、倒装连接、过孔连接、晶圆键合以及本领域技术人员公知的技术。
此外，根据本发明实施例的半导体器件的封装结构，还可以实施为，在一个封装基板上设置一个较大的底层管芯，并且在底层管芯上设置多个面积较小的上层管芯等方式；或者在一个封装基板上设置多个较大的底层管芯，并且在每个底层管芯上设置多个面积较小的上层管芯等方式来减小半导体器件的尺寸。
可选地，以上的晶圆衬底的材料选择由硅、玻璃、Ⅲ-Ⅳ化合物等材料组成。此外，文中所描写的第一管芯键合区和第二管芯键合区可以均为底层管芯倒装后顶部的管芯键合区，其中，第一管芯键合区与第二管芯键合区导通，第三管芯键合区可以为底层管芯倒装后底部的管芯键合区。此外，文中所描述的通过基板走线，或者通过一个集总元件或谐振器间接进行电连接等方式，均未在图中示出。
上文中所描写的半导体器件可以为射频双工器或射频多工器，包括至少一个发射通道滤波器管芯和至少一个接收通道滤波器管芯。
综上所述，借助于本发明的上述技术方案，本发明通过将多个管芯以层叠的方式装载到封装基板上，避免了将管芯以平面布局方式排列而占用基板大量面积的情况，从而在保证半导体器件工作性能正常的基础上，有效地缩小了整体封装尺寸，满足了半导体器件日益小型化的需求。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体器件的封装结构，其特征在于，包括：
封装基板，所述封装基板具有基板键合区；
多个管芯，所述多个管芯中的至少两个管芯以层叠方式装载于所述封装基板上，每个管芯具有管芯键合区。其中，一个管芯的管芯键合区可以与另一个管芯的管芯键合区进行电连接，或者与所述封装基板的基板键合区进行电连接。
2.根据权利要求1所述的封装结构，其特征在于，管芯与管芯之间，以及管芯与所述封装基板之间进行电连接的方式包括以下至少之一：键合线连接、倒装连接、过孔连接。
3.根据权利要求2所述的封装结构，其特征在于，以层叠的方式设置的至少两个管芯包括直接装载于所述封装基板的至少一个底层管芯、以及位于所述底层管芯上方的至少一个上层管芯。
4.根据权利要求3所述的封装结构，其特征在于，所述底层管芯以倒装连接方式装载于所述封装基板上并与所述封装基板电连接，所述上层管芯通过粘合剂装载于所述底层管芯顶部，并通过键合线与所述封装基板电连接。
5.根据权利要求3所述的封装结构，其特征在于，所述底层管芯以倒装连接方式装载于所述封装基板上并与所述封装基板电连接，所述上层管芯通过粘合剂装载于所述底层管芯顶部，并通过键合线与所述底层管芯的第一管芯键合区电连接，所述底层管芯上与所述第一管芯键合区电连接的第二管芯键合区通过键合线与所述封装基板电连接。
6.根据权利要求3所述的封装结构，其特征在于，所述底层管芯以倒装连接方式装载于所述封装基板上并与所述封装基板电连接，所述上层管芯以倒装连接方式装载于所述底层管芯顶部，并与所述底层管芯的第一管芯键合区电连接，所述底层管芯上与所述第一管芯键合区电连接的第二管芯键合区通过键合线与所述封装基板电连接。
7.根据权利要求3所述的封装结构，其特征在于，所述底层管芯以倒装连接方式装载于所述封装基板上，并通过所述底层管芯的第三管芯键合区与所述封装基板电连接，所述上层管芯以倒装连接方式装载于所述底层管芯顶部，并与所述底层管芯的第一管芯键合区电连接，所述底层管芯的第三管芯键合区通过导电粘合材料层与所述封装基板电连接，所述第一管芯键合区与所述第三管芯键合区通过所述底层管芯中的过孔电连接。
8.根据权利要求5-7中任一项所述的封装结构，其特征在于，所述第一管芯键合区和所述第二管芯键合区均为所述底层管芯倒装后顶部的管芯键合区，其中，所述第一管芯键合区与所述第二管芯键合区导通，所述第三管芯键合区为所述底层管芯倒装后底部的管芯键合区。
9.根据权利要求1-7中任一项所述的封装结构，其特征在于，所述半导体器件为射频双工器或射频多工器，包括至少一个发射通道滤波器管芯和至少一个接收通道滤波器管芯。
CN2013103367395A 2013-08-05 2013-08-05 半导体器件的封装结构 Pending CN103456724A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103367395A CN103456724A (zh) 2013-08-05 2013-08-05 半导体器件的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103367395A CN103456724A (zh) 2013-08-05 2013-08-05 半导体器件的封装结构

Publications (1)

Publication Number Publication Date
CN103456724A true CN103456724A (zh) 2013-12-18

Family

ID=49738929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103367395A Pending CN103456724A (zh) 2013-08-05 2013-08-05 半导体器件的封装结构

Country Status (1)

Country Link
CN (1) CN103456724A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861665A (zh) * 2018-12-14 2019-06-07 天津大学 一种压电声波滤波器
CN111865280A (zh) * 2020-07-22 2020-10-30 中科芯(苏州)微电子科技有限公司 堆叠式射频开关电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303232A (ja) * 1997-04-30 1998-11-13 Fujitsu Ltd 電気回路モジュールとその製造方法
CN1449031A (zh) * 2002-03-28 2003-10-15 株式会社东芝 半导体器件
CN101150120A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 堆叠的半导体封装及其制造方法和引线键合监控方法
CN102136434A (zh) * 2010-01-27 2011-07-27 马维尔国际贸易有限公司 在引线键合的芯片上叠置倒装芯片的方法
CN203054227U (zh) * 2012-11-20 2013-07-10 北京天中磊智能科技有限公司 一种射频、基带一体化的卫星导航接收芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303232A (ja) * 1997-04-30 1998-11-13 Fujitsu Ltd 電気回路モジュールとその製造方法
CN1449031A (zh) * 2002-03-28 2003-10-15 株式会社东芝 半导体器件
CN101150120A (zh) * 2006-09-20 2008-03-26 三星电子株式会社 堆叠的半导体封装及其制造方法和引线键合监控方法
CN102136434A (zh) * 2010-01-27 2011-07-27 马维尔国际贸易有限公司 在引线键合的芯片上叠置倒装芯片的方法
CN203054227U (zh) * 2012-11-20 2013-07-10 北京天中磊智能科技有限公司 一种射频、基带一体化的卫星导航接收芯片

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861665A (zh) * 2018-12-14 2019-06-07 天津大学 一种压电声波滤波器
WO2020119780A1 (zh) * 2018-12-14 2020-06-18 天津大学 一种压电声波滤波器
CN109861665B (zh) * 2018-12-14 2021-06-11 天津大学 一种压电声波滤波器
CN111865280A (zh) * 2020-07-22 2020-10-30 中科芯(苏州)微电子科技有限公司 堆叠式射频开关电路

Similar Documents

Publication Publication Date Title
EP2370981B1 (en) An integrated planar variable transformer with embedded magnetic core
JP5342704B1 (ja) 高周波回路モジュール
CN103579096B (zh) 半导体器件及其制造方法
US7884458B2 (en) Decoupling capacitor, wafer stack package including the decoupling capacitor, and method of fabricating the wafer stack package
US9343393B2 (en) Semiconductor substrate assembly with embedded resistance element
CN100437986C (zh) 复合电子部件
CN110213880B (zh) 柔性电路板、电路板组件、光收发组件及光模块
CN104103627A (zh) 半导体器件以及互连基板
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
CN103138709A (zh) 射频滤波器和射频多工器
US10916938B2 (en) ESD-protective surface-mount composite component
KR20140116678A (ko) 박막형 공통모드필터 및 그 제조방법
US6528871B1 (en) Structure and method for mounting semiconductor devices
CN203588709U (zh) 扁平电缆及电子设备
CN101847627B (zh) 集成无源器件的半导体芯片及功率放大器器件
US9538644B2 (en) Multilayer wiring substrate and module including same
CN101835343A (zh) 印刷布线板、包含其的印刷集成电路板及其制造方法
CN103456724A (zh) 半导体器件的封装结构
CN114267661A (zh) 电子设备、芯片封装结构及其制作方法
KR101394964B1 (ko) 반도체 패키지 및 그 제조 방법
JP6864113B2 (ja) 感電保護素子、その製造方法及びこれを具備した携帯用電子装置
CN208317096U (zh) 射频电路板、射频单元以及通信设备
TWI517494B (zh) 電子封裝件
CN100378967C (zh) 陶瓷封装及其制造方法
CN209170059U (zh) 无线装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131218

RJ01 Rejection of invention patent application after publication