JPH10303232A - 電気回路モジュールとその製造方法 - Google Patents

電気回路モジュールとその製造方法

Info

Publication number
JPH10303232A
JPH10303232A JP9112150A JP11215097A JPH10303232A JP H10303232 A JPH10303232 A JP H10303232A JP 9112150 A JP9112150 A JP 9112150A JP 11215097 A JP11215097 A JP 11215097A JP H10303232 A JPH10303232 A JP H10303232A
Authority
JP
Japan
Prior art keywords
dam frame
semiconductor element
wire
electric circuit
mounting base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9112150A
Other languages
English (en)
Inventor
Takashi Ozawa
隆史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9112150A priority Critical patent/JPH10303232A/ja
Publication of JPH10303232A publication Critical patent/JPH10303232A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】一枚の実装基体に多くの機能を持たせた高密度
実装の電気回路モジュールを高信頼化させ、安価に提供
する。又、製造工程での不良発生に係わるコストを低減
させる。 【構成】セラミックの実装基体２０にセラミックのダム
枠２３を設け、ダム枠内にベアチップ状の半導体素子２
１を固定し、ワイヤー２２をワイヤーボンディングす
る。実装基体２０に設けた凹部への半導体素子２１の搭
載やダム枠２３の内壁面の形状の適切な設計等により、
ダム枠２３形成後のワイヤーボンディングを容易にさせ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を高密度
に実装した電気回路モジュールに関し、特に製造性に優
れ、且つ高信頼、小型を実現したモジュールを提供する
ものである。
【０００２】
【従来の技術】実装基体に半導体素子（ベアチップ）を
ダイボンディングし、Au、Al等のワイヤーボンディング
により実装基体と半導体素子のパッド間を電気接続し、
少なくとも半導体素子とワイヤーを樹脂で被覆、封止し
た混成集積回路、半導体装置、マルチチップモジュール
等（以下、電気回路モジュールと総称する）が多方面で
利用されている。この電気回路モジュールは、例えば個
別の半導体パッケージが用いられてない等の理由で、低
価格化や小型化を可能にするものである。
【０００３】前記の電気回路モジュールには、実装基体
の所定領域外に樹脂が流れるのを防止するために、所定
領域をダム枠で囲み、ダム枠内へ樹脂を注入する方法を
採用したものがある。図５、６には、このような電気回
路モジュールについて、従来例を示した。
【０００４】図５Ａ）の従来例の断面図について、１）
〜４）の工程に従って説明する。先ず１）で、セラミッ
ク又はエポキシ樹脂系の実装基体１へ半導体素子２をダ
イボンディングし、ワイヤー３のワイヤーボンディング
により半導体素子２と実装基体１を電気接続する。２）
に示すダム枠４の部品は、接着剤５がラミネートされた
紙ベーク板のような板材を型抜きしたものである。３）
では、半導体素子２とワイヤー３を囲むようにダム枠４
を実装基体１へ熱圧着し、更に４）でダム枠４の内に樹
脂６を充填し、完成させる。ダム枠４の実装基体１への
実装の合理化を目的にしている（特開昭５６−３７６３
８）。
【０００５】図５Ｂ）はリード端子８を備えたＤＩＰ型
の混成集積回路の従来例を斜視図で示したものである。
配線部７をパターニングした実装基体１の周囲に沿って
額縁状のダム枠４を形成する。ダム枠４はポリイミド等
の樹脂を成形硬化させたものである。ダム枠４の形成後
に搭載部品９を実装基体１に実装し、図示しない樹脂を
ダム枠４内へ流し込み、自然硬化させて、樹脂コートを
形成する。リード端子８への樹脂付着を防止しながら、
樹脂コートを容易で確実に行うことを目的にしたもので
ある（特開昭６１−１９９６４２）。
【０００６】図６Ａ）は、配線密度の高い電気回路モジ
ュールでの、改良手段を加えた従来例を斜視図で示し
た。実装基体１に配線部７が形成されており、実装基体
１にダイボンディングされた半導体素子２と配線部７と
はワイヤー３により電気接続さされている。半導体素子
２とワイヤー３を囲むように樹脂製のダム枠４が実装基
体１に接着されている。ダム枠４にも配線部１１が形成
されている。実装基体１に形成されている特定の配線部
７−１の端部にはパッド１０が設けられており、配線部
１１の端部とパッド１０とは半田により電気接続してい
る。ダム枠４内には図示しない樹脂が充填されている。
半導体素子を搭載する近辺での実装基体の配線密度が高
くなり、又多層配線基体では配線層数が増大するのを、
軽減する目的で、ダム枠の面上にも配線部を形成したも
のである（特開平４−３２１２６０）。
【０００７】図６Ｂ）には、ダム枠４を半導体素子２の
放熱に利用した半導体装置の従来例の断面図を示した。
ガラスエポキシ製の実装基体１には配線部７が形成さ
れ、リード端子８と電気接続されている。実装基体１に
半導体素子２を接合材料１２により固着し、ワイヤー３
で半導体素子２と配線部７とを電気接続する。半導体素
子２とワイヤー３を囲むようにダム枠４を実装基体１に
接合材料１２で固着するが、ダム枠４はリード端子８の
上端上に接合材料１２を介して配置されている。ダム枠
４は熱伝導性を考慮してアルミナセラミック又はアルミ
ニュウムの材料が使用されている。ダム枠４内にはシリ
コーンゲルの樹脂６が充填され、封止している。ダム枠
４の上面には、アルミナセラミック又はアルミニュウム
の蓋１３が接合材料１２で固着されている。本従来例で
は、半導体素子が高速型バイポーラＩＣのような発熱量
が大きい場合に、シリコーンゲルの封止材やガラスエポ
キシ製の基体の熱伝導性が低いことに起因する半導体素
子の温度上昇の問題を、ダム枠、蓋の熱伝導とそこから
の放熱を利用して解決するものである（特公平６−５８
９３９）。
【０００８】
【発明が解決しようとする課題】携帯機器を筆頭に各種
電子機器は小型化、特に薄型化、軽量化が求められ、し
かも高機能、高速化が指向されている。これには、実装
基板の枚数を極力減じ、一枚の実装基体内で出来る限り
の機能を盛り込むようにする必要がある。高密度、大容
量で、配線と半導体素子等の実装を可能にするには、所
定の大きさのセラミックの実装基体を利用した電気回路
モジュールが重要となる。しかも、高密度実装と電気回
路の高速処理と重畳して温度上昇も著しく、この観点か
らの高信頼の確保は一つの重要な課題である。
【０００９】具体的には、前述したセラミックの実装基
体には、機能や大きさの異なる多数の半導体素子の搭載
と、それらの電気接続のための多数のワイヤーがボンデ
ィングがなされる。半導体素子とそのワイヤーを樹脂封
止するダム枠を個々の半導体素子に対して設けるのは、
価格等で不合理であり、高密度実装の阻害要因ともな
る。このため、多数の半導体素子とそのワイヤーを纏め
て樹脂封止するように、実装基体の相当な範囲に渡る大
きさのダム枠を、しかもこのダム枠を半導体素子やヤイ
ヤーと出来る限り接近させ、設けることも高密度実装に
重要である。更に、前記の温度上昇にも耐えるダム枠と
実装が不可欠である。前述の従来の技術では、この課題
を解決するものは開示されていない。
【００１０】他の課題は、このような電気回路モジュー
ルを、より製造性に優れた方法で製造する問題である。
一枚の実装基体内で出来る限りの機能を盛り込み、様々
な機能の半導体素子を実装した電気回路モジュールは相
応に高価値なものである。この種の電気回路モジュール
の製造では、不良品の発生する工程が付加価値の高くな
る完成工程に近い程、不良の損害が大きくなる。高価値
の半導体素子の搭載やワイヤーボンディングの工程以降
での不良発生は損害を著しく大きくするので、このよう
な不良は極力低減する必要がある。この観点からの、合
理的な製造工程とこの工程に対応できる電気回路モジュ
ールの構造、特にワイヤーボンディング工程に配慮した
ダム枠の構造、を実現することも本発明の目的の一つで
ある。このような課題に着眼し、解決手段を開示した従
来例はない。
【００１１】
【課題を解決するための手段】本発明の電気回路モジュ
ールは、セラミック材の実装基体にセラミック材のダム
枠が設けられ、ダム枠内の実装基体上の領域に実装され
た半導体素子と実装基体の配線部とがワイヤーにより電
気接続されている。更に、ダム枠内には樹脂が充填さ
れ、半導体素子やワイヤーは封止されている。
【００１２】実装基体とダム枠はセラミック材を成分に
するので、熱膨張係数は同等であり、小さい。従って、
ダム枠の周囲が長く、温度が高い条件においても、ダム
枠と実装基体との膨張差に起因する歪み、変形、又ダム
枠の破損等は発生しない。この結果は、加熱処理がなさ
れる製造工程での高歩留まり及び電気回路モジュールの
発熱を伴う稼働時での高信頼性等の効果に反映される。
高速演算の半導体素子を含んだマルチチップ搭載、シン
グルボード実装等の高機能化された電気回路モジュール
になる程、この効用は大きい。
【００１３】高機能の電気回路モジュールでは、実装基
体の配線は高密度化が要求され、又稼働時の発熱を考慮
して、実装基体の材質はセラミックが望ましい。電気回
路モジールの高機能化が進み、更に高い配線密度が要求
される実装基体には多層配線されたセラミック実装基体
を用いる。
【００１４】本発明の電気回路モジュールの製造方法
は、セラミック材の実装基体にセラミック材の該ダム枠
を設ける工程は、少なくとも、セラミック材の実装基体
とそこに搭載された半導体素子とを電気接続するワイヤ
ーボンディングの工程の以前に行う方法である。
【００１５】この電気回路モジュールの価値の構成、即
ちコストの配分は、一般には半導体素子の価格が最も大
きい。従って、電気回路モジュールの製造過程で半導体
素子を不良化させる確率を低減する製造工程が重要とな
る。実装基体へ半導体素子を搭載し、ワイヤーボンディ
ングした後は、早期に樹脂封止し、保護するのが望まし
く、特にボンディングされた裸のワイヤーは小さな外力
で損傷し、半導体素子の再利用も困難である。本発明で
は、ダム枠を設け、後にワイヤーボンディングすること
で、この問題を回避している。半導体素子の搭載の工程
は、ダム枠を設ける工程の前後に限定されないが、ダム
枠を設ける方法によって、半導体素子の表面汚染や耐熱
性を考慮してこの順序を決めることが望ましい。
【００１６】より高密度化した実装では、ワイヤーとダ
ム枠とを近接させた配置となり、ワイヤーボンディング
工程でボンディング装置のキャピラリ等（キャピラリ、
ウェッジ、ワイヤーフィードノズル等、以下同様）の動
きが、ダム枠で阻害されないような電気回路モジュール
の構成が必要である。
【００１７】これに対する一つの構成は、半導体素子を
搭載する実装基体の領域に凹部が設けられたものであ
る。半導体素子のワイヤーボンディングする配線部が相
対的に低くなるので、ダム枠の高さも低くでき、キャピ
ラリ等の必要な動作が確保される。
【００１８】多層配線の実装基体では、半導体素子の搭
載領域の周辺に、各配線層の配線端部を階段状に露出さ
せ、各配線端部へワイヤーボンディングする構成にし、
階段の底面へ半導体素子を搭載する実装基体の凹部であ
っても構わない。例えば、半導体素子は多層配線の最下
層と同一面へ搭載し、半導体素子の最近接位置にその層
の配線端部が露出している。下位二番目の層の配線端部
は、半導体素子より少し離れた位置で露出している。上
位の層になるに従って、半導体素子から離れた高い位置
にその層の配線端部が露出され、ボンディングされたワ
イヤーの湾曲の高さは低くなる。この結果、高さの低い
ダム枠を用いて、樹脂封止が可能となり、ワイヤーボン
ディングでのキャピラリ等の操作にも都合がよい。
【００１９】他の構成は、キャピラリ等の操作を阻害す
るダム枠の部分を、ワイヤーボンディングに適合した形
状にしながら、ダム枠の機能を発揮させるものである。
前記阻害部分を除くように、内壁面の上端部は下端部よ
りもダム枠の外周方向に位置するように形成させたダム
枠を用いた電気回路モジュールである。
【００２０】ダム枠の幅を単に薄くするのでは、ダム枠
の形成工程や電気回路モジュールとしての使用時での機
械強度の問題が発生する。キャピラリの先端形状やその
動作及びダム枠の強度を考慮して、ダム枠の内壁面の形
状を適合させる。従来例のような垂直な内壁面ではな
く、例えば内壁面を傾斜させたり、蒲鉾型断面のダム枠
等により、ダム枠に近接した位置でのワイヤーボンディ
ングを可能にする。
【００２１】又本発明の電気回路モジュールでは、ダム
枠に囲まれた領域を覆う蓋をダム枠に設ける構成は、使
用時の利便性を高めるものである。例えば、電子装置の
需要者の一般化で、需要者自身による電気回路モジュー
ルの増設、交換での不慮の損傷を防止する。
【００２２】
【発明の実施の形態】図１は本発明の電気回路モジュー
ルの一例で、Ａ）には同モジュールの構成の一部切欠斜
視図を、Ｂ）にはａ−ａ線断面図を示した。以下にこの
構成を説明するが、図１では、実装基体２０、半導体素
子２１等の配線部の図示は省略してある。
【００２３】セラミックの実装基体２０には半導体素子
２１がダイボンディングされており、セラミックの実装
基体２０と半導体素子２１とはワイヤー２２により電気
接続されている。ワイヤー２２は、Au、Al等の細線を通
常のワイヤーボンディングにより実装基体２０と半導体
素子２１のそれぞれの配線部に接続したものである。
【００２４】半導体素子２１とワイヤー２２の周囲に
は、セラミックのダム枠２３が設けられている。ダム枠
２３は実装基体２０へ接着材等で固定されているが、特
に限定されることはなく、例えば実装基体２０と一体的
に製造しても構わない。ダム枠２３内にシリコーン系、
エポキシ系等の樹脂２４を充填し、半導体素子２１とワ
イヤー２２を樹脂封止する。この樹脂封止により、ベア
チップ状態の半導体素子２１とワイヤー２２は湿度等の
外気環境から保護される。本例では、更に蓋２５をダム
枠２３上へ固定した例を示した。電気回路モジュールを
装置へ取り付ける際等で、大きな外力が樹脂２４上へ直
接作用し、ワイヤー２２等が損傷されるのを防止する為
の蓋２５である。ダム枠２３内が広い面積の場合には、
このような事故の発生確率が高くなるので、蓋２５を設
けることが望ましい。
【００２５】更に、他の電子部品２６やコネクタ２７が
実装基体２０へ半田等により固定され、電気接続されて
いる。又、実装基体２０の図示されてない露出した配線
部には樹脂印刷等により保護被覆してもよい。
【００２６】本発明の電気回路モジュールは、多くの機
能を高密度に盛り込み、低価格化、高信頼化を実現させ
るものである。電子機器の薄型化に対応する電気回路モ
ジュールの一枚化等では、実装基体の面積とそこに搭載
する半導体素子数とが相応に拡大され、半導体素子、ワ
イヤーを囲むダム枠の周囲長も長くなるので、熱膨張係
数に配慮した本発明の電気回路モジュールが更に効果的
である。
【００２７】図２には、ワイヤーボンディングする半導
体素子２１と実装基体２０のそれぞれの面の高さとワイ
ヤー２２の形状との関係を、計算機によりシミュレーシ
ョンした結果を示した。図２Ａ）は、実装基体２０の半
導体素子２１の搭載面とワイヤー２２の２ｎｄボンディ
ング面とが同一平面の場合であり、図２Ｂ）は２ｎｄボ
ンディング面を１ｓｔボンディング面、即ち半導体素子
２１のボンディング面、の高さに近づけた場合である。
【００２８】２ｎｄボンディング面が１ｓｔボンディン
グ面の高さに近づくに従って、ワイヤー２２の上方への
湾曲度が小さくなる。これに従って、半導体素子２１の
表面から湾曲したワイヤー２２の頂点までの高さＨも低
くなる。ワイヤー２２を封止する樹脂の高さも低くなる
ので、ダム枠の高さも低くできる（図示せず）。
【００２９】ダム枠の高さを低くできる効用は、後述で
もするように、ダム枠が既に形成された実装基体２０へ
ワイヤーボンディングする際に、ダム枠の近くの実装基
体への２ｎｄボンディングを可能にし、実装の高密度化
を促進できることである。例えば、破線で示した、ウェ
ッジボンディング法でのワイヤーフィードノズル３４や
２ｎｄボンディング後の切断前のワイヤー３３がダム枠
に突き当たらないように、２ｎｄボンディングの位置か
ら離してダム枠を設けておく必要がある。ダム枠の高さ
が低ければ、２ｎｄボンディングとダム枠との間隔を狭
くできるので、実装密度を高めることができる。
【００３０】図３のＡ）、Ｂ）には、セラミックの実装
基体２０に設けた凹部３２へ半導体素子２１を搭載した
例を示した。図３Ａ）はその断面図、図３Ｂ）の１）は
部分の平面図と２）はａ−ａ線断面図（一部は対応を示
す図）である。
【００３１】図３Ａ）について、製造工程をも含めて以
下に説明する。実装基体２０には凹部３２が設けられ、
配線部３０が形成されている。実装基体２０へ接着層２
８によりセラミックのダム枠２３を固定する。凹部３２
には、半導体素子２１をダイボンディングし、接着層２
９により固定される。半導体素子２１の配線部３１と実
装基体２０の配線部３０とを、ワイヤー２２のワイヤー
ボンディングにより電気接続する。ダム枠２３内に樹脂
２４を充填して、半導体素子２１とワイヤー２２とを封
止する。
【００３２】本実施例では、ダム枠２３の固定後に半導
体素子２１とワイヤー２２とを実装するので、ダム枠形
成工程での半導体素子２１やワイヤー２２に係わる事
故、特にワイヤーを損傷させる事故は発生しない。電気
回路モジュールの合理的な製造工程が実現でき、製造歩
留まりも向上する。又、実装基体２０の凹部３２へ半導
体素子２１を搭載するので、図２でも記述したように、
ダム枠２３の高さを低くできるので、ダム枠２３のワイ
ヤーボンディングへの制約も緩和され、実装密度を高く
できる。
【００３３】図３Ｂ）は多層配線したセラミックの実装
基体２０の凹部３２へ半導体素子２１を搭載した例であ
る。実装基体２０はセラミック層２０ａ〜２０ｄと配線
部３０ａ〜３０ｃとが交互に積層されている。ワイヤー
ボンディングのために、配線部３０ａ〜３０ｃの端部が
露出するように、セラミック層２０ａ〜２０ｄの一部は
階段状に除去され、凹部３２が形成される。セラミック
のダム枠２３は接着材等でセラミック層２０ｄへ接着す
るか、又はセラミック層２０ｄと一体的に形成しても構
わない。
【００３４】半導体素子２１を凹部３２へ接着層２９で
ダイボンディングする。半導体素子２１の配線部３１ａ
〜３１ｃと実装基体２０の配線部３０ａ〜ｃとをワイヤ
ー２２ａ〜２２ｃのワイヤーボンディングにより電気接
続する。ダム枠２３内へ樹脂２４を充填し、硬化させ、
半導体素子２１、ワイヤー２２ａ〜２２ｃ等を封止す
る。
【００３５】本実施例でも、階段状の凹部３２へ半導体
素子２１を搭載しているので、湾曲したワイヤー２２ａ
〜２２ｃの頂点が低くなり、ダム枠２３の高さを低くで
きる。この結果、ワイヤーボンディングの２ｎｄボンデ
ィングの位置とダム枠２３の位置とを近接させることが
でき、実装基体２０での実装密度が高まる。多層配線の
ような高密度実装を狙いとしたものでは、ダム枠２３を
２ｎｄボンディングの位置に近接させる意義は殊更重要
になる。
【００３６】図４は、ワイヤーボンディングに適合した
ダム枠２３の形状に関する実施例で、Ａ）には断面図
で、Ｂ）、Ｃ）には斜視図で示した。図４Ａ）は、ワイ
ヤー３６を備えたキャピラリ３５を用いてワイヤー２２
をワイヤーボンディングした場合について、キャピラリ
３５とダム枠２３との位置関係を示した。実装基体２０
にはダム枠２３と配線部３０が設けられている。実装基
体２０に半導体素子２１をダイボンディングする。ワイ
ヤー２２の一端を半導体素子２１の配線部３１へ１ｓｔ
ボンディング、他端を配線部３０へ２ｎｄボンディング
して、配線部３０、３１を電気接続する。ダム枠２３を
配線部３０、即ち２ｎｄボンディング、へ近づけると、
キャピラリ３５がダム枠２３へ突き当たる。本実施例
は、ダム枠２３の内壁面を斜めに切削することで、この
衝突を回避させた。ワイヤーボンディング後に、図示し
ない樹脂をダム枠２３内へ充填し、前述同様に封止す
る。
【００３７】図４Ｂ）は、ワイヤー２２が２ｎｄボンデ
ィングされる位置に近いダム枠２３にダム枠切削部分３
７を設けた実施例を示した。ダム枠２３が設けられた実
装基体２０へ半導体素子２１をダイボンディングする。
ワイヤー２２は、半導体素子２１と実装基体２０の図示
しないそれぞれの配線部へ、１ｓｔと２ｎｄのワイヤー
ボンディングがなされる。２ｎｄボンディング位置に接
近するダム枠２３にはダム枠切削部分３７が設けられて
おり、ダム枠２３のワイヤーボンディングへの妨害が回
避される。
【００３８】図４Ｃ）は、ダム枠２３に断面が蒲鉾型を
なす実施例を示した。図４Ｂ）と同様に、実装基体２０
へ半導体素子２１がダイボンディングされ、ワイヤー２
２がワイヤーボンディングされ、ダム枠２３内には図示
しない樹脂が充填される。この例も、ダム枠２３の内壁
面が実装基体２０の面に垂直でなく、外周方向へ湾曲し
ているので、２ｎｄボンディングでのキャピラリ等がダ
ム枠２３へ衝突するのを回避する効果がある。
【００３９】前記図４は、ダム枠２３の内壁面の上端部
を下端部よりもダム枠２３の外周方向に位置させること
で、ワイヤーボンディングを容易化するものである。こ
の結果、ワイヤー２２の２ｎｄボンディング位置に近づ
けてダム枠２３を設けることができるので、実装基体２
０上の実装密度を高くできる。又、ダム枠２３を設けて
から、ワイヤーボンディングを行うので、本発明の電気
回路モジュールの歩留まりは高まり、更に高価な半導体
素子２１を不良化させる事故が低減するので、製造コス
トが大幅に削減できる。
【００４０】以上の説明では、四角形のダム枠２３を示
したが、これに限らず円形や複数の半導体素子２１の配
置に合わせた複雑な形状でも構わないし、実装基体２０
への複数の半導体素子２１を最適配置させるように複数
のダム枠２３を設けてもよいことも容易に理解される。
近接した複数の半導体素子２１の搭載配置に沿って、半
導体素子２１とワイヤー２２を囲む任意の形状にダム枠
を設ければ、実装密度がより一層高まることは言うまで
もない。このような任意の形状、堰堤長のダム枠を設
け、昇温時でも安定に作用させるには、熱膨張係数に配
慮してセラミックのダム枠２３とセラミックの実装基体
２０とを組み合わせることが効果的である。
【００４１】更に、本発明は複数枚の実装基体２０で構
成した電気回路モジュールにも適用できることは言うま
でもない。
【００４２】
【発明の効果】請求項１は任意の形状、大きさのダム枠
を設けることができ、実装密度、信頼度等の高い、高機
能化した電気回路モジュールを安価に提供できる。
【００４３】請求項２乃至４の更なる効果は、電気回路
モジュールの製造を容易化させるもので、実装密度を高
めながら、歩留まり等に係わる製造コストを低減させ
る。請求項５は、電気回路モジュールの使用時等での利
便性を高めるものである。
【００４４】請求項６は、電気回路モジュールの製造を
容易化させ、歩留まり等に係わる製造コストを低減させ
る。
【図面の簡単な説明】
【図１】電気回路モジュールの全体構成の実施例を示す
斜視図と断面図。
【図２】コンピュータによりシミュレーションしたボン
ディングワイヤーの形状を示す図。
【図３】実装基体に凹部を設けた実施例を示す平面図と
断面図。
【図４】ダム枠の形状に係わる実施例を示す斜視図と断
面図。
【図５】電気回路モジュールの従来例（１）を示す斜視
図と断面図。
【図６】電気回路モジュールの従来例（２）を示す斜視
図と断面図。
【符号の説明】
１ 実装基体 ２ 半導体素子 ３
ワイヤー ４ ダム枠 ５ 接着剤 ６
樹脂 ７ 配線部 ８ リード端子 ９
搭載部品 １０ パッド １１ 配線部 １
２ 接合材料 １３ 蓋 ２０ 実装基体 ２１ 半導体素子 ２
２ ワイヤー ２０ａ〜ｄ セラミック層 ２２ａ〜ｃ ワイヤー ２３ ダム枠 ２４ 樹脂 ２
５ 蓋 ２６ 電子部品 ２７ コネクタ ２
８ 接着層 ２９ 接着層 ３０ 配線部 ３
１ 配線部 ３０ａ〜ｃ 配線部 ３１ａ〜ｃ 配線部 ３２ 凹部 ３３ ワイヤー ３４ ワ
イヤーフィードノズル ３５ キャピラリ ３６ ワイヤー ３
７ ダム枠切削部分

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】セラミックの実装基体と、 該実装基体に実装された半導体素子と、 該実装基体と該半導体素子とを電気接続したワイヤー
    と、 該半導体素子と該ワイヤとを囲むように、該実装基体に
    設けられたセラミックのダム枠と、 該ダム枠内に充填された樹脂とを備えたことを特徴とす
    る電気回路モジュール。
  2. 【請求項２】該実装基体は該半導体素子の実装される位
    置に凹部が設けられていることを特徴とする請求項１記
    載の電気回路モジュール。
  3. 【請求項３】該実装基体は多層配線されたものであるこ
    とを特徴とする請求項１又は２のいずれかに記載の電気
    回路モジュール。
  4. 【請求項４】該ダム枠の内壁面の少なくとも一部分で
    は、上端部が下端部より拡開していることを特徴とする
    請求項１乃至３のいずれかに記載の電気回路モジュー
    ル。
  5. 【請求項５】該ダム枠に囲まれた領域を覆う蓋が設けら
    れていることを特徴とする請求項１乃至４のいずれかに
    記載の電気回路モジュール。
  6. 【請求項６】該実装基体に該ダム枠を設ける第一の工程
    と、 該ワイヤーにより該実装基体と該半導体素子とを電気接
    続する第二の工程とを含み、 該第一の工程が該第二の工程の以前に行われることを特
    徴とする請求項１乃至５のいずれかに記載の電気回路モ
    ジュールの製造方法。
JP9112150A 1997-04-30 1997-04-30 電気回路モジュールとその製造方法 Pending JPH10303232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9112150A JPH10303232A (ja) 1997-04-30 1997-04-30 電気回路モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9112150A JPH10303232A (ja) 1997-04-30 1997-04-30 電気回路モジュールとその製造方法

Publications (1)

Publication Number Publication Date
JPH10303232A true JPH10303232A (ja) 1998-11-13

Family

ID=14579495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9112150A Pending JPH10303232A (ja) 1997-04-30 1997-04-30 電気回路モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JPH10303232A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149637A (ja) * 2012-01-17 2013-08-01 Asahi Glass Co Ltd 発光装置および発光装置の製造方法
CN103456724A (zh) * 2013-08-05 2013-12-18 天津大学 半导体器件的封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149637A (ja) * 2012-01-17 2013-08-01 Asahi Glass Co Ltd 発光装置および発光装置の製造方法
CN103456724A (zh) * 2013-08-05 2013-12-18 天津大学 半导体器件的封装结构

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
US6501183B2 (en) Semiconductor device and a method of manufacturing the same and an electronic device
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
JP2002118207A (ja) 半導体パッケージ及びその製造方法
JP2005519471A (ja) 積層ダイ半導体装置
JPH05326735A (ja) 半導体装置及びその製造方法
US6825064B2 (en) Multi-chip semiconductor package and fabrication method thereof
JP2959480B2 (ja) 半導体装置及びその製造方法
JP2000031343A (ja) 半導体装置
KR100600690B1 (ko) 반도체장치및그제조방법
JP2586835B2 (ja) 半導体集積回路
US7226813B2 (en) Semiconductor package
US6339253B1 (en) Semiconductor package
JP3226244B2 (ja) 樹脂封止型半導体装置
JPH10303232A (ja) 電気回路モジュールとその製造方法
JPH10335366A (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100455698B1 (ko) 칩 싸이즈 패키지 및 그 제조 방법
JPH06151648A (ja) 半導体装置
KR100221918B1 (ko) 칩 스케일 패키지
JP2710207B2 (ja) 半導体装置およびその製造方法
KR100481927B1 (ko) 반도체패키지및그제조방법
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
JPH08279590A (ja) マルチチップモジュール型ｌｓｉおよびそのパッケージ組み立て方法