CN1449031A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1449031A
CN1449031A CN03121497A CN03121497A CN1449031A CN 1449031 A CN1449031 A CN 1449031A CN 03121497 A CN03121497 A CN 03121497A CN 03121497 A CN03121497 A CN 03121497A CN 1449031 A CN1449031 A CN 1449031A
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor device
substrate
equal
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03121497A
Other languages
English (en)
Inventor
福田昌利
河合薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1449031A publication Critical patent/CN1449031A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

本发明披露了一种半导体器件，该半导体器件包括衬底；第一半导体芯片，其具有小于等于0.25mm的厚度并且其通过具有小于等于0.055mm缝隙的倒装片连接安装在衬底上；导电连接部件，其将芯片连接到衬底上；以及成型树脂层，其覆盖芯片并由凝固树脂组合物形成，该组合物包括重量百分比为75－92％的无机填料和重量百分比为0.5－1.5％的碳黑，成型树脂层相对于衬底的部分具有小于等于0.15mm的厚度，重量百分比99％的填料具有小于等于35μm的最长直径，填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于填料总重量的重量百分比30－50％的范围内。

Description

半导体器件
                相关申请的交叉引用
本申请是基于并要求2002年3月28日提交的在先日本专利申请第2002-090393号的优先权，其全部内容合并于此作为参考。
技术领域
本发明涉及一种半导体器件，尤其涉及使用封装树脂封装半导体芯片的半导体器件。
背景技术
为了保持近年来在半导体集成电路领域中关于提高半导体集成电路的集成度和可靠性的技术发展，进一步使半导体器件小型化并且更薄，付出了许多努力。为了迎合这样的趋势，目前存在对发展特性优异的封装树脂日益增加的需求。
在传统的倒装片型的四方轮廓无引线封装(Quad OutlineNonleaded Package，缩写为QON)中，如图1所示，半导体芯片4通过导电连接部件2安装在衬底1的表面上。在该情况下，衬底1由树脂或陶瓷制成，并且在其表面上具有布线电路(未示出)。衬底1还在其下表面上具有用于外接的端子6。导电连接部件2由用于衬底1布线电路端子的凸块2a和用于半导体芯片的凸块2b组成。这些凸块例如可由金或焊料形成。
封装树脂层5置于半导体芯片4的上表面和侧面以及衬底1和半导体芯片4之间的间隔或缝隙中。该封装树脂层5可以通过整体密封衬底1形成，其中，该衬底具有用成型树脂组合物安装在其上的半导体芯片4。
由于与模子和半导体芯片4之间的距离相比，衬底1和半导体芯片4之间的间隔或缝隙在高度上相对较小，在使用成型树脂组合物整体密封衬底1的时候，空隙更容易在上述间隔或缝隙中产生。同时，近年来使半导体器件更薄的技术得到进一步发展，所以封装树脂层5的厚度不可避免地被制作得更薄。因此，由此产生了一个问题，即理想地将成型树脂组合物置于半导体芯片4的上表面并且在使用成型树脂组合物封装半导体器件的过程中，用成型树脂组合物填充上述间隔或缝隙是很困难的，从而增加了其中产生空隙的可能性。
尤其是，如果在衬底1和半导体芯片4之间的间隔中存在空隙，半导体芯片4将受到在用成型树脂组合物填充间隔时所使用的压力。结果，半导体芯片4的中间部分将被向下推，从而引起半导体芯片4产生裂纹。树脂层从产生的空隙和裂纹上剥落，从而破坏了半导体器件的长期可靠性。
可以通过增加在用成型树脂组合物填充间隔时的压力和温度抑制空隙的产生。但是，可能导致半导体芯片在该填充过程中所使用的压力作用下流走，或者可能被高温熔化。
这些问题成为显著降低半导体器件可靠性的原因。
发明内容
根据本发明一个实施例的半导体器件包括：
衬底；
第一半导体芯片，通过倒装片连接安装在所述衬底上，该第一半导体芯片以小于等于0.055mm的距离间隔开该衬底，该第一半导体芯片具有小于等于0.25mm的厚度；
导电连接部件，将该第一半导体芯片电连接至该衬底；以及
成型树脂层，置于该衬底上以覆盖该第一半导体芯片，并由凝固树脂组合物形成，该组合物包括重量百分比为75-92％的无机填料和重量百分比为0.5-1.5％的碳黑，该成型树脂层相对于该衬底的部分具有小于等于0.15mm的厚度，重量百分比99％的该无机填料具有小于等于35μm的最长直径，该无机填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于该无机填料总重量的重量百分比30-50％的范围内。
根据本发明另一个实施例的半导体器件包括：
衬底；
第一半导体芯片，安装在该衬底上；
第一导线，具有小于等于28μm的直径并将该第一半导体芯片电连接至该衬底；以及
成型树脂层，置于该衬底上以覆盖该第一半导体芯片，并由凝固树脂组合物形成，该组合物包括重量百分比为75-92％的无机填料和重量百分比为0.5-1.5％的碳黑，该成型树脂层相对于该衬底的部分具有小于等于0.2mm的厚度，重量百分比99％的该无机填料具有小于等于35μm的最长直径，该无机填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于该无机填料总重量的重量百分比30-50％的范围内。
附图说明
图1示出了根据现有技术的半导体器件的横截面图；
图2示出了根据本发明一个实施例的半导体器件的横截面图；
图3示出了根据本发明另一个实施例的半导体器件的横截面图；
图4示出了根据本发明另一个实施例的半导体器件的横截面图；
图5示出了根据本发明另一个实施例的半导体器件的横截面图；
图6示出了根据本发明另一个实施例的半导体器件的横截面图；
图7示出了根据本发明另一个实施例的半导体器件的横截面图；以及
图8示出了根据本发明另一个实施例的半导体器件的横截面图。
具体实施方式
以下参照附图对根据本发明的实施例进行详细说明。
图2示出了根据本发明一个实施例的半导体器件的横截面图。
在此所示的该半导体器件中，半导体芯片4通过导电连接部件2安装在衬底1的表面上。衬底1可以由聚酰亚胺带或者陶瓷形成，并在其下表面上具有用于外接的端子6。
虽然未在图中显示，导电连接部件2由用于半导体芯片4的凸块和用于衬底1布线电路端子的凸块组成。这些凸块可由例如锡/银焊料、金、锡/铅焊料、锡、锡/银/铜焊料、锡/锌焊料、锡/铋焊料或镍形成。用于外接的端子6可以由例如锡/银焊料、锡/铅焊料或锡形成。
封装树脂层5置于半导体芯片4的上表面和侧面，衬底1的上表面以及衬底1和半导体芯片4之间的间隔中。
在如图2所示的该半导体器件中，衬底1和半导体芯片4之间的间隔高度小于等于0.055mm，并且半导体芯片4的厚度小于等于0.25mm。此外，封装树脂层5相对于衬底部分的厚度小于等于0.15mm。在这种情况下，封装树脂层5置于半导体芯片4上的部分的厚度小于等于0.15mm。为了减小半导体器件的整体厚度，这些尺寸被限制为上述数值。
半导体器件的整体高度(从用于外接的端子6测量到封装树脂层5上表面的距离)优选小于等于0.500mm。此外，封装树脂层5置于半导体芯片4上的部分优选被限制在不超过间隔高度三倍的厚度。
为了形成成型树脂层同时防止在如小于等于0.055mm一样窄的间隔内产生空隙，需要使用流动性和成型性优异的成型树脂组合物。因此，为了得到最佳成型树脂组合物，本发明人做出了各种研究。
成型树脂组合物包括无机填料、环氧树脂、酚醛树脂、固化促进剂、和碳黑。
对于环氧树脂，不存在任何特殊的限制，因此可以从那些每个分子具有两个或更多环氧基的环氧树脂中选择。该环氧树脂的具体实例包括，例如，邻甲酚酚醛型环氧树脂、二聚环戊二烯改性环氧树脂、三酚甲烷型环氧树脂、联苯型环氧树脂、和表-双型环氧树脂。这些环氧树脂可以单独或者组合使用。
对于酚醛树脂，不存在任何特殊的限制，只要其具有两个或更多酚式羟基能够与环氧树脂的环氧基反应。该酚醛树脂的具体实例包括，例如，酚醛清漆树脂、酚醛芳烷树脂、萘酚芳烷树脂、和二聚环戊二烯改性酚醛树脂。这些酚醛树脂可以单独或者组合使用。
对于固化促进剂，可以使用不同种类的固化促进剂，例如磷固化促进剂、咪唑固化促进剂、DBU型固化促进剂等。这些固化促进剂可以单独或者组合使用。这些固化促进剂的混合比应该优选在基于树脂组合物总重量的重量百分比0.01-5％的范围内。如果混合比小于重量百分比0.01％，树脂组合物的胶凝时间可能被延长，并且同时树脂组合物的固化特性变差。另一方面，如果混合比超过重量百分比5％，树脂组合物的流动性将严重变差，从而可能引起成型树脂层电特性以及防潮性能变差。
在此加入碳黑为了防止由于光透射导致的半导体芯片故障，所以可以使用通常用作密封或封装材料的任何一种碳黑。
成型树脂组合物的流动性由所加入无机填料的种类决定。为了比较，使用不同种类的熔融石英作为无机填料制备了如下表1所示的八种成型树脂组合物。
然后，用这些成型树脂组合物制造如图2所示的半导体器件。在这种情况下，调查这些成型树脂组合物填充进衬底1和半导体芯片4之间间隔的填充特性。在该评估中，成型树脂组合物中没有空隙产生的空间被表示为“○”，而成型树脂组合物中有空隙产生的空间被表示为“×”。
顺便提及，至少调查30个样品并且将空隙定义为具有大于等于0.020mm的最长直径。
                         表1树脂号    构造   最长直径  平均直径    含量    填充特性
              (μm)      (μm)   (重量％)1       碎的     105        30        86        ×2       球形的    75         16        86        ×3       球形的    75         9         86        ×4       球形的    75         6         86        ×5       球形的    75         6         82        ×6       球形的    35         9         86        ○7       球形的    35         6         86        ○8       球形的    35         6         82        ○
最长直径是为了表示无机填料粒子的最长部分，平均直径是为了表示填料粒子的最长直径的平均值。
如表1所示，由树脂号6、7和8表示的成型树脂组合物在填充特性方面优异。因此，本发明实施例中使用的无机填料定义为具有小于等于35μm的最长直径以及小于等于15μm的平均最长直径。顺便指出，在本发明实施例中，重量百分比大于等于99％的无机填料粒子需要满足上述最长直径的条件。无机填料粒子的含量满足上述条件，比较适宜的是重量百分比大于等于99.9％，最佳为重量百分比大于等于99.99％。
在第6、7、和8号树脂所使用的熔融石英中，具有最长直径小于等于10μm的细填料的含量，被限制在基于该熔融石英总重量的重量百分比30-50％的范围内。
此外，发现当无机填料的含量小于重量百分比75％时，半导体器件的抗回流性能和封装可靠性变差。另一方面，为了制造成型树脂的方便，发现无机填料含量的上限被限制在重量百分比92％。
基于上述的考虑，在本发明实施例中使用的成型树脂组合物中混合的无机填料被限制以具有以下特征：
(1)其最长直径小于等于35μm；
(2)其平均直径小于等于15μm；
(3)具有最长直径小于等于10μm的细填料的含量，被限制在重量百分比30-50％的范围内；以及
(4)无机填料的含量被限制在重量百分比75-92％的范围内。
在前面的说明中，熔融石英作为无机填料的一个例子被描述。但是，只要能符合上述条件，也可以使用碎石英等。
其中所包含无机填料的特征限制为如上所述的成型树脂组合物，在流动性以及成型性方面性能优异。因此，如上定义的成型树脂组合物可以在实施上述整体树脂封装的时候，容易地被引入狭小空间，从而可能抑制空隙的产生。此外，由于以这种方式可以抑制空隙的产生，可以防止在用成型树脂组合物填充狭小空间时使用的压力导致的芯片裂纹的产生，从而使提高制造的半导体器件可靠性成为可能。而且，现在可以制造厚度小的半导体器件。不发生树脂层的剥离，从而改善半导体器件的长期可靠性。
另外，由于上面定义的成型树脂组合物在流动性方面性能优异，在封装半导体器件的时候不再需要增加填充压力。因此，半导体器件将不会由于在树脂封装中使用的压力而流走。
进而，在本发明实施例中，混合入成型树脂组合物的碳黑的含量被限制在重量百分比0.5-1.5％的范围内。
碳黑含量的该范围是如下确定的。首先，通过变化碳黑的含量制备几种成型树脂组合物。接着，使用这些成型树脂组合物中的每一种制造半导体器件，并测量产品半导体器件的光透射率。在这种情况下，半导体器件的总高度设定为0.450mm并且光的波长限制在1000-2000nm的范围内。
结果，使用含有重量百分比大于等于0.50％碳黑的成型树脂组合物封装的半导体器件的光透射率发现为小于等于0.20％。顺便说明，其证实了只要半导体器件的光透射率限制在小于等于0.20％，就可能相当大地防止半导体芯片故障的发生。而且，还可能将成型树脂组合物的体积电阻率保持在室温下大于等于108Ω·cm。
另一方面，如果碳黑的含量超过重量百分比1.5％，成型树脂组合物的体积电阻率变差，从而导致制造的半导体器件故障的发生。因此，碳黑含量的上限应该限制在重量百分比1.5％。
即使在树脂封装相对薄的情况下，为了抑制光透射和防止半导体芯片故障的发生，碳黑的含量限制在重量百分比0.50-1.5％的范围内。
由于成型树脂组合物以上述的方式包括无机填料和碳黑，根据本发明实施例的半导体器件可靠性优异，同时防止了光透射导致的故障。
也就是说，根据本发明实施例的半导体器件中的成型树脂层是通过固化成型树脂组合物形成的，该组合物包含重量百分比75-92％的无机填料和重量百分比0.5-1.5％的碳黑。尤其是，重量百分比99％的无机填料具有小于等于35μm的最长直径，无机填料的平均最长直径小于等于15μm，并且具有最长直径小于等于10μm的细填料的含量，被限制在基于该无机填料总重量的重量百分比30-50％的范围内。
如图2所示的半导体器件可以作不同地修改。
例如，如图3所示，粘合层7可以插入衬底1和半导体芯片4之间。该粘合层7插入衬底1和半导体芯片4之间产生缓解内部应力的效果。因此，在半导体器件的尺寸相对大(例如大于等于7平方毫米)或者半导体芯片4的尺寸相对大(例如大于等于6平方毫米)的情况下，提供粘合层是特别有效的。
此外，如图4所示，第二半导体芯片4b可以层压在第一半导体芯片4a上。该第二半导体芯片4b通过穿透第一半导体芯片4a和导电连接部件2形成的贯穿连接部分9连接到衬底1。
该第二半导体芯片4b可以通过导线连接至如图5所示的衬底1。在如图5所示的半导体器件中，该第二半导体芯片4b置于第一半导体芯片4a上并具有插入其间的粘合层7b，并通过第二导线8b连接至衬底1。该第二导线8b可由具有大约28μm直径的金导线形成。
图6示出了根据本发明另一个实施例的半导体器件的横截面图。
在如图6所示的半导体器件中，半导体芯片4通过粘合层7安装在衬底1上。该半导体芯片4通过使用具有小于等于28μm直径的金导线电连接至衬底的布线电路端子(未示出)。至于衬底1的材料，可以使用上面说明的相同材料。
成型树脂层5置于半导体芯片4的上表面和侧面，以及衬底1的上表面。该成型树脂层5可以通过固化配制的成型树脂组合物而形成，该组合物满足上面已经讨论过的关于无机填料和碳黑的条件。
在如图6所示的半导体器件中，为了减小半导体器件的总厚度，成型树脂层5相对于衬底1的部分的厚度限制在小于等于0.2mm。在这种情况下，成型树脂层5置于半导体芯片4上的部分的厚度限制在小于等于0.2mm。
在传统半导体器件，其中半导体芯片通过导线连接至衬底的情况下，导线可能在封装的过程中由于成型树脂组合物导致的剪力而变形。在那种情况下，导线可能相互接触，从而引起半导体器件电故障的发生。
但是，在如图6所示的半导体器件的情况下，使用流动性和成型性优异的成型树脂组合物封装半导体器件，可以防止导线变形。
如图6所示的半导体器件可以如图4和图5所示的双层层状结构构造。图7和图8示出了该改型例。
如图7所示的半导体器件，除了第一半导体芯片4a经由导线8a连接至衬底1以外，其他与如图4所示半导体器件相同的方式构造。如图8所示的半导体器件，也是除了第一半导体芯片4a经由导线8a连接至衬底1以外，其他与如图5所示半导体器件相同的方式构造。如图5和图8所示，为了使第二半导体芯片4b连接到衬底1而安置的第二导线8b比第一导线8a长。由于本发明实施例使用流动性优异的成型树脂组合物，即使长导线也可以免于变形。
顺便说明，也可以在第二半导体芯片4b上用第三半导体芯片叠成三层层状结构。
本发明在其精神内可以作出不同地修改。
对于本领域的技术人员来说，其他的优点和修改例将是显而易见的。因此，本发明在其更广的方面上将不受这里示出的和描述的具体细节和代表性的实施例限制。从而，在不背离如所附权利要求和其等同物定义的总的发明原理的精神和范围下，可以作出各种修改。

Claims (20)

1.一种半导体器件包括：
衬底；
第一半导体芯片，所述第一半导体芯片通过倒装片连接安装在所述衬底上，所述第一半导体芯片以小于等于0.055mm的距离间隔开所述衬底，所述第一半导体芯片具有小于等于0.25mm的厚度；
导电连接部件，用于将所述第一半导体芯片电连接至所述衬底；以及
成型树脂层，所述成型树脂层置于所述衬底上以覆盖所述第一半导体芯片，所述成型树脂层由凝固树脂组合物形成，该组合物包括重量百分比为75-92％的无机填料和重量百分比为0.5-1.5％的碳黑，所述成型树脂层相对于所述衬底的部分具有小于等于0.15mm的厚度，重量百分比99％的所述无机填料具有小于等于35μm的最长直径，所述无机填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于所述无机填料总重量的重量百分比30-50％的范围内。
2.根据权利要求1所述的半导体器件，还包括成型树脂层，所述成型树脂层插入所述衬底和所述第一半导体芯片之间，所述成型树脂层由凝固树脂组合物形成，该组合物包括重量百分比为75-92％的无机填料和重量百分比为0.5-1.5％的碳黑，重量百分比99％的所述无机填料具有小于等于35μm的最长直径，所述无机填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于所述无机填料总重量的重量百分比30-50％的范围内。
3.根据权利要求1所述的半导体器件，还包括粘合层，所述粘合层插入所述衬底和所述第一半导体芯片之间。
4.根据权利要求1所述的半导体器件，其中，所述成型树脂层置于所述第一半导体芯片上的部分具有不超过所述衬底和所述第一半导体芯片之间距离三倍的厚度。
5.根据权利要求1所述的半导体器件，其中，所述导电连接部件是由包括锡/银焊料的材料形成的。
6.根据权利要求1所述的半导体器件，其中，所述导电连接部件是由包括金的材料形成的。
7.根据权利要求1所述的半导体器件，其中，所述导电连接部件是由包括锡/铅焊料的材料形成的。
8.根据权利要求1所述的半导体器件，其中，所述导电连接部件是由包括锡、锡/银/铜焊料、锡/锌焊料、锡/铋焊料、或镍的材料形成的。
9.根据权利要求1所述的半导体器件，还包括第二半导体芯片，所述第二半导体芯片置于所述第一半导体芯片上，所述第二半导体芯片电连接至所述衬底，并与所述第一半导体芯片一起被所述成型树脂覆盖。
10.根据权利要求9所述的半导体器件，其中，所述第二半导体芯片通过凸块电连接至所述衬底。
11.根据权利要求9所述的半导体器件，其中，所述第二半导体芯片通过导线电连接至所述衬底。
12.根据权利要求11所述的半导体器件，其中，所述导线是由包括金的材料形成的。
13.根据权利要求12所述的半导体器件，其中，所述导线具有28μm的直径。
14.一种半导体器件包括：
衬底；
第一半导体芯片，所述第一半导体芯片安装在所述衬底上；
第一导线，所述第一导线具有小于等于28μm的直径并将所述第一半导体芯片电连接至所述衬底；以及
成型树脂层，所述成型树脂层置于所述衬底上以覆盖所述第一半导体芯片，所述成型树脂层由凝固树脂组合物形成，该组合物包括重量百分比为75-92％的无机填料和重量百分比为0.5-1.5％的碳黑，所述成型树脂层相对于所述衬底的部分具有小于等于0.2mm的厚度，重量百分比99％的所述无机填料具有小于等于35μm的最长直径，所述无机填料的平均最长直径小于等于15μm，以及具有最长直径小于等于10μm的细填料的含量，被限制在基于所述无机填料总重量的重量百分比30-50％的范围内。
15.根据权利要求14所述的半导体器件，还包括粘合层，所述粘合层插入所述衬底和所述第一半导体芯片之间。
16.根据权利要求14所述的半导体器件，还包括第二半导体芯片，所述第二半导体芯片置于所述第一半导体芯片上，所述第二半导体芯片电连接至所述衬底，并与所述第一半导体芯片一起被所述成型树脂覆盖。
17.根据权利要求16所述的半导体器件，其中，所述第二半导体芯片通过凸块电连接至所述衬底。
18.根据权利要求16所述的半导体器件，其中，所述第二半导体芯片通过第二导线电连接至所述衬底。
19.根据权利要求18所述的半导体器件，其中，所述第二导线是由包括金的材料形成的。
20.根据权利要求19所述的半导体器件，其中，所述第二导线具有28μm的直径。
CN03121497A 2002-03-28 2003-03-28 半导体器件 Pending CN1449031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002090393 2002-03-28
JP2002090393 2002-03-28

Publications (1)

Publication Number Publication Date
CN1449031A true CN1449031A (zh) 2003-10-15

Family

ID=28786138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03121497A Pending CN1449031A (zh) 2002-03-28 2003-03-28 半导体器件

Country Status (3)

Country Link
KR (1) KR20030078706A (zh)
CN (1) CN1449031A (zh)
TW (1) TW589724B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
US8212368B2 (en) 2009-02-20 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof and encapsulating method thereof
US8389869B2 (en) 2009-02-23 2013-03-05 Advanced Semiconductor Engineering, Inc. Circuit board having pad and chip package structure thereof
CN103456724A (zh) * 2013-08-05 2013-12-18 天津大学 半导体器件的封装结构
CN104253116A (zh) * 2013-06-26 2014-12-31 英特尔公司 用于嵌入式管芯的封装组件及相关联的技术和配置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI689059B (zh) * 2017-12-29 2020-03-21 矽品精密工業股份有限公司 封裝結構

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8212368B2 (en) 2009-02-20 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof and encapsulating method thereof
US8389869B2 (en) 2009-02-23 2013-03-05 Advanced Semiconductor Engineering, Inc. Circuit board having pad and chip package structure thereof
CN102263070A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种基于基板封装的wlcsp封装件
CN104253116A (zh) * 2013-06-26 2014-12-31 英特尔公司 用于嵌入式管芯的封装组件及相关联的技术和配置
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
CN104253116B (zh) * 2013-06-26 2018-03-27 英特尔公司 用于嵌入式管芯的封装组件及相关联的技术和配置
US10014263B2 (en) 2013-06-26 2018-07-03 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10304785B2 (en) 2013-06-26 2019-05-28 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US10522483B2 (en) 2013-06-26 2019-12-31 Intel Corporation Package assembly for embedded die and associated techniques and configurations
CN103456724A (zh) * 2013-08-05 2013-12-18 天津大学 半导体器件的封装结构

Also Published As

Publication number Publication date
KR20030078706A (ko) 2003-10-08
TW200306654A (en) 2003-11-16
TW589724B (en) 2004-06-01

Similar Documents

Publication Publication Date Title
US11810778B2 (en) Optical semiconductor element mounting package and optical semiconductor device using the same
TWI414046B (zh) 降低封裝串擾及損耗之半導體裝置
CN101068846B (zh) 环氧树脂组合物及半导体器件
CN102627832A (zh) 环氧树脂组合物及半导体器件
US6228688B1 (en) Flip-chip resin-encapsulated semiconductor device
CN1512580A (zh) 半导体装置及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1832659A (zh) 电路装置及其制造方法
CN1674265A (zh) 树脂密封型半导体装置及其制造方法
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1449031A (zh) 半导体器件
CN112420532B (zh) 无引脚dfn封装器件的封装工艺
CN112435974B (zh) 高强度dfn封装半导体器件
CN1577777A (zh) 半导体装置及其制造方法
US20030183946A1 (en) Semiconductor device
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
CN1577725A (zh) 半导体装置及其制造方法
KR102544119B1 (ko) 전자 디바이스 밀봉용 수지 조성물 및 이를 사용하여 제조된 전자 디바이스
JPH09102564A (ja) 半導体装置およびその実装構造
CN2829091Y (zh) 倒装芯片封装体结构
CN113380744B (zh) 半导体装置
CN1722397A (zh) 减少或消除半导体器件布线偏移的方法及用其制造的器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication