JPH09102564A - 半導体装置およびその実装構造 - Google Patents

半導体装置およびその実装構造

Info

Publication number
JPH09102564A
JPH09102564A JP7261207A JP26120795A JPH09102564A JP H09102564 A JPH09102564 A JP H09102564A JP 7261207 A JP7261207 A JP 7261207A JP 26120795 A JP26120795 A JP 26120795A JP H09102564 A JPH09102564 A JP H09102564A
Authority
JP
Japan
Prior art keywords
cyanate ester
resin
semiconductor device
resin composition
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7261207A
Other languages
English (en)
Inventor
Toshiaki Ishii
利昭 石井
Kuniyuki Eguchi
州志 江口
Hiroyoshi Kokado
博義 小角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7261207A priority Critical patent/JPH09102564A/ja
Publication of JPH09102564A publication Critical patent/JPH09102564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】低誘電率で、かつ耐はんだリフロー性，高温放
置特性の良好な半導体装置および半導体装置を提供す
る。 【解決手段】分子中に複数個のシアネートエステル基を
有するシアネートエステル樹脂とシリカ充填剤を必須成
分とする封止樹脂組成物で封止したことを特徴とする半
導体装置。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は半導体装置及びその
実装構造に関する。
【従来の技術】近年の電子機器の小型化，高性能化にと
もない、電子機器を構成する半導体装置及びそれを実装
する多層プリント配線基板には、小型薄型化，高性能
化，高速化が求められている。例えば、半導体装置に関
しては、小型薄型化の要求からピン挿入型のパッケージ
から表面実装型のパッケージへの移行が進み、パッケー
ジをプリント配線基板へ実装するためのはんだリフロー
時の温度が200℃−260℃とより高くなっている。この
時、パッケージが吸湿していると内部水蒸気圧の急激な
上昇によりパッケージクラックや内部剥離が生じる。こ
れらの問題に対しては、封止層の強度を高めたり、吸湿
率を低減する方法がとられているが、まだ十分な信頼性
を確保するまでには至っていない。また、自動車等では
エンジンルーム内部あるいは近くに半導体装置が搭載さ
れるため、高い耐熱性が要求されている。しかし、封止
樹脂の耐熱性を高めるためガラス転移温度を高くすると
はんだリフロー時の耐熱性が低下する傾向となる。これ
は従来封止樹脂層は、エポキシ樹脂系のものが用いられ
ており、これらの系では架橋点を増加しガラス転移温度
を上げていくと、吸水率が増加し、接着力が低下してい
く事が原因であると考えられる。従来から用いられてい
る、エポキシ樹脂系の封止材は成形性や硬化物の物性値
のバランスに優れているが、耐はんだリフロー性や耐熱
性の面で要求を満足していない。半導体素子の高速化に
伴い電気的な信号遅延を改善する目的で、低誘電率の封
止材が望まれているが、エポキシ樹脂系の封止材では十
分な誘電率が得られていない。
【発明が解決しようとする課題】本発明は、半導体装置
として従来から要求されている、耐はんだリフロー性，
耐熱性（高温放置）特性を従来以上に維持し、かつ誘電
率の小さな樹脂組成物を用いて封止することにより、電
気的特性が向上した半導体装置及び実装構造を提供する
ものである。
【課題を解決するための手段】半導体素子の封止材料は
従来から、エポキシ樹脂系の封止材料が用いられてい
る。このエポキシ樹脂系封止材料は各種特性のバランス
に優れているが、現在半導体装置の課題である、耐はん
だリフロー性，高温放置特性，低誘電性（電気特性）を
全て満足するには至っていない。これは従来のエポキシ
樹脂系封止材では、耐熱性を高めるためエポキシ樹脂の
架橋密度を高めガラス転移温度を高くすると、反応後架
橋点に生成する水酸基の濃度が高くなり誘電率は増加
し、また吸水率は増加するため耐はんだリフロー性が低
下するためである。本発明では従来のエポキシ樹脂系封
止材の上記の様な特性を鑑み、検討を行った結果、硬化
反応後に水酸基を生成しないような熱硬化樹脂系を用い
る事により、半導体装置およびその実装構造の耐はんだ
リフロー性，高温放置特性を維持したまま低誘電性を達
成できることを見いだした。
【発明の実施の形態】本発明で用いる熱硬化性樹脂は分
子中に複数個のシアネートエステル基を有するシアネー
トエステル樹脂である。シアネートエステル樹脂は三量
化反応により、シアヌレート環を生成し三次元的な網目
を形成する事が可能である。本発明で用いられるシアネ
ートエステル樹脂は分子内に複数個のシアネートエステ
ル基を有していれば特に限定されないが、分子骨格とし
てビスフェノールＡ型，テトラメチルビスフェノールＦ
型，ヘキサフルオロビスフェノールＡ型，ビフェノール
Ｅ型，ビフェノールＭ型，フェノールノボラック型，ジ
シクロペンタジエン型が適している。三量化反応に用い
る硬化触媒は金属触媒が適しており、オクチル酸コバル
ト，ナフテン酸銅，ナフテン酸マンガン，ナフテン酸亜
鉛，アセチルアセトン酸銅などが好適である。また、助
触媒として水酸基を有する化合物を配合することが望ま
しく、フェノールノボラック樹脂が好適である。上記の
金属触媒をフェノールノボラック中に混合しておくと、
シアネートエステル樹脂中への分散性を高める事ができ
る。本発明では、シアネートエステル樹脂の他、エポキ
シ樹脂等の熱硬化性樹脂を混合して用いることができ
る。これは、成形性を高める目的で配合されるがシアネ
ートエステル樹脂と同量以上に配合すると低誘電化に対
する効果が小さくなるため好ましくない。本発明におい
て、エポキシ樹脂は、一分子中にエポキシ樹脂を複数有
し、半導体封止用樹脂として一般的に使用されるもので
あればいかなるものであってもよい。このようなエポキ
シ樹脂は、ビスフェノールＡ，ＦまたはＳ型エポキシ樹
脂，フェノールノボラック型エポキシ樹脂，クレゾール
ノボラック型エポキシ樹脂、また分子中にビフェニル骨
格やナフタレン骨格，ジシクロペンタジエン骨格を有す
る二官能以上のエポキシ樹脂，脂環式エポキシ樹脂、ま
た以上のエポキシ樹脂を臭素化したエポキシ樹脂等が挙
げられる。本発明では、これらをシアネートエステル樹
脂に対して単独あるいは数種類混合して使用される。本
発明でシアネートエステル樹脂にエポキシ樹脂を混合し
て用いる場合には、硬化反応を促進させるため硬化促進
剤が添加される。本発明で用いられる硬化促進剤はエポ
キシ樹脂と硬化剤の硬化反応を促進するものなら特に限
定されるものではない。通常は、エポキシ樹脂組成物の
保存安定性や成形性、硬化後の電気特性などが良好な、
トリフェニルフォスフィン，トリフェニルフォスフォニ
ウム−トリフェニルボレート，テトラフェニルフォスフ
ォニウム−テトラフェニルボレート、およびこれらの誘
導体等の分子中に燐を含有するもの、またトリエチレン
ジアミン，ジアミノジフェニルメタン、１，８−ジアザ
ビシクロ（５，４，０）−ウンデセン，イミダゾールお
よびその誘導体などのアミン系のもの、ＢＦ3 ，スルホ
ニウム塩等が、一種類、あるいは複数種類をエポキシ樹
脂に添加され用いられる。添加量は封止樹脂組成物の成
形性や硬化物の物性にあわせ任意に決めることができ
る。本発明の封止樹脂組成物では上記の素材の他、充填
剤，離型剤，着色剤，カップリング剤，可とう化剤，難
燃剤等を添加して用いる。充填剤は封止樹脂組成物の熱
膨張係数を小さくする目的で、また、強度を高めるため
に用いられ充填量は５０容積％〜９０容積％が適当で、
５０容積％未満では熱膨張係数の低減，強度の向上に対
して十分な効果が得られない。また、９０容積％を越え
て配合すると、充填剤の最密充填密度が樹脂マトリック
スの配合量を下回る為、成形材料の調製が困難となり、
また調製後の粘度が非常に高くなり、成形性が低下す
る。したがって充填量は５０容積％〜９０容積％が好ま
しい。離型剤は成形金型からの離型を容易にするもの
で、カルナバワックス，モンタン酸系ワックス，ポリオ
レフィン系ワックスを単独で用いるか、これらを併用し
て用いる。添加量は、全量の０.０１〜５重量％が好ま
しい。すなわち、０.０１％未満では離型性に効果がな
く、また５％をこえるとリードフレームやシリコンチッ
プとの接着性が低下するからである。着色剤はカーボン
ブラックを用いることが望ましい。硬化物の強靭化，低
弾性率化のため配合される、可とう化剤はエポキシ樹脂
と非相溶のアミノ基またはエポキシ基，カルボキシル基
末端のブタジエン・アクリロニトリル系共重合体、ま
た、末端または側鎖アミノ基，水酸基，エポキシ基，カ
ルボキシル基変性シリコーン樹脂系可とう化剤などが用
いられる。上記材料を配合，混合，混練し更に必要に応
じ造粒し封止樹脂成形材料を得る。混練は、熱ロールや
押し出し機，真空ミキサ，三本ロールなどによって行
う。シアネートエステル樹脂の三量化率が４０％以上の
樹脂を用いる場合には、二軸の熱ロールが好適である。
またシアネートエステル樹脂の三量化率が２５％以下の
液状樹脂を用いる場合には真空ミキサー，三本ロールを
用いて混練するのが望ましい。本発明の樹脂封止型半導
体装置は、このように得られた封止樹脂組成物を用いて
半導体チップを封止することにより得られる。その製造
方法は、低圧トランスファ成形が、通常、用いられる
が、場合によっては、圧縮成形，注型等の方法によって
も可能である。また、半導体装置の信頼性を向上するた
め、封止樹脂組成物による成形後、１５０℃以上の温度
で所定時間アフターキュアを行うことが望ましい。本発
明では、半導体装置の成形において低圧トランスファー
成形を用いる場合、成形前の封止樹脂組成物は取り扱い
の面からコンパウンド状が望ましい。このため用いるシ
アネートエステル樹脂も室温で固形となるように、三量
化率を４０％程度に調整し用いるとよい。ただし、この
三量化率を５０％以上に高めると樹脂の粘度が上昇し低
圧トランスファー成形には不適となる。また３０％以下
ではシアネートエステル樹脂の性状が半固形状から液状
となり、封止樹脂組成物コンパンウンドのブロッキング
が起こりやすくなり、取り扱い性が低下する。これらは
液状のポッティング封止やアンダーフィル用の封止材に
好適となる。本発明において、半導体素子を多層プリン
ト配線基板上に搭載し、電気的な接続のため金ワイヤ
や、はんだボールを用いるいわゆるベアチップ実装後の
封止を行う為には、シアネートエステルの三量化率が２
５％以下の液状樹脂組成物を用いる事が望ましい。 ＜実施例１〜３，比較例１＞表１に示す組成のシアネー
トエステル樹脂並びにエポキシ樹脂，フェノールノボラ
ック樹脂、及び反応促進剤としてナフテン酸マンガン，
充填剤として溶融シリカを用い、難燃助剤として三酸化
アンチモン，カップリング剤としてエポキシシラン，離
型剤としてモンタン酸エステル，着色剤としてカーボン
ブラックを用い、表１に示す配合組成で封止樹脂組成物
を作製した。素材の混練は二軸の熱ロール（６５−８５
℃）を用い、１０分間行った。
【表１】 表中の特性測定は以下の方法で行った。 (1）スパイラルフロー：ＥＭＭＩ規格に準じた金型を用
い１８０℃，７０kg／cm2 の条件で行った。 (2）ガラス転移温度並びに線膨張係数：熱物理試験機を
用い、昇温速度５℃／min で測定した。 (3）曲げ強度および曲げ弾性率：ＪＩＳ−Ｋ６９１１に
準じて、室温並びに250℃で測定した。 (4）吸湿率：直径９０mmφ，厚さ２mmｔの円盤を成形
し、８５℃／８５％ＲＨの吸湿条件で５００時間吸湿さ
せ、重量変化から求めた。 (5）誘電率：直径９０mmφ，厚さ２mmｔの円盤を成形し
室温での誘電率を測定した。測定周波数は１ＭＨｚ。 (6）アルミ接着力：厚さ３０μｍのアルミ箔との接着力
をピール強度から求めた。アルミ箔の引っ張り速度は５
０mm／分にて測定した。 これらの封止材を用いてクアッドフラットパッケージを
成形し、半導体装置のはんだリフロー性，高温放置特
性，電気特性を調べた。実施例１はシアネートエステル
樹脂の三量化率が４２％の樹脂を用いて作製された粉末
状封止樹脂組成物を用いて封止された、クアッドフラッ
トパッケージの信頼性および電気特性評価結果である。
比較例１と比べると、ガラス転移温度が高く、吸湿率が
小さく、接着力が大きく、誘電率が小さいため、電気特
性，耐はんだリフロー性，高温放置特性ともに向上し、
本発明の効果が確認できる。実施例２はシアネートエス
テル樹脂の三量化率が２２％の樹脂を用いて作製された
液状封止樹脂組成物を用いて封止された、クアッドフラ
ットパッケージの信頼性および電気特性評価結果であ
る。実施例１，比較例１と比べシリカフィラ量が小さい
ため熱膨張係数が増加しているが、液状の封止樹脂組成
物として良好な成形性（流れ性，充填性）をしめした。
パッケージの信頼性も良好であった。実施例３はエポキ
シ樹脂を混合することにより、成形性を改良したもので
ある。比誘電率，吸水率は若干増加するものの、パッケ
ージの信頼性は、比較例１に比べ良好であった。図１は
半導体素子であるシリコンチップ６をフィルム状の両面
接着剤２を介してリードフレーム４に固着した後、素子
上の電極部とインナーリード４を金ワイヤ１で電気的に
接続した後、素子及びインナーリードを実施例１の封止
樹脂組成物３で封止したリードオンチップタイプのＳＯ
Ｊ（Small Outline PlasticPackage ）の例である。図
２はリードフレームのダイパッド部８に半導体素子であ
るシリコンチップ６をダイアッタッチメント７で固着
し、素子上の電極部とインナーリード４を金ワイヤ１で
電気的に接続した後、素子及びインナーリードを実施例
１の封止樹脂組成物３で封止したＴＳＯＰ（Thin Small
Outline Plastic Package）の例である。図３は多層プ
リント配線基板上に半導体素子であるシリコンチップ６
を層間接着材を用いて固着し、素子上の電極部と多層プ
リント配線基板上の電極部とを金ワイヤ１で電気的に接
続した後、多層プリント配線基板９のシリコンチップ搭
載面上のシリコンチップおよび多層プリント配線基板９
の電極部を実施例１の封止樹脂組成物３で封止し、多層
プリント配線基板９のシリコンチップ搭載面の裏側にシ
リコンチップ６と電気的な接続がとられたはんだボール
１０が固着されているＢＧＡパッケージ（Ball Grid Ar
ray Package ）の例である。図４は半導体素子であるシ
リコンチップ６とはんだボール１０とを弾性を有するパ
ッシベーション層５を介して電気的に接続した後、実施
例１の封止樹脂組成物３で封止した半導体装置の例であ
る。図５は半導体素子であるシリコンチップ６を多層プ
リント配線基板９上にダイアッタッチメント７を用いて
接着し、シリコンチップの電極部と多層プリント配線基
板９の電極部分とを金ワイヤ１で電気的に接続した後、
実施例２の液状封止樹脂組成物１１で封止した半導体装
置の実装構造である。図６は半導体素子であるシリコン
チップ６の電極部分と多層プリント配線基板９の電極部
とをはんだボール１０を用いて接続し、シリコンチップ
６と多層プリント配線基板９との間に実施例２の液状封
止樹脂組成物１１を充填した半導体装置の実装構造であ
る。図７は半導体素子であるシリコンチップ６と電気的
な配線が形成されているフィルム１３とをエラストマ層
１２を介して接着し配線フィルムとシリコンチップの電
極部分を配線リード１４で接続した後、このリード部分
を実施例２の液状封止樹脂組成物１１を用いてポッティ
ング封止し、配線フィルム層の電極部分にはんだボール
を形成したチップサイズパッケージの例である。
【発明の効果】本発明によれば電気特性，耐はんだリフ
ロー性，高温放置特性に優れた半導体装置を提供するこ
とができる。
【図面の簡単な説明】
【図１】実施例１の封止樹脂組成物で封止したリードオ
ンタイプのＳＯＪの断面図。
【図２】実施例１の封止樹脂組成物で封止したＴＳＯＰ
の断面図。
【図３】実施例１の封止樹脂組成物で封止したＢＧＡパ
ッケージの断面図。
【図４】実施例１の封止樹脂組成物で封止した半導体装
置の断面図。
【図５】実施例２の封止樹脂組成物で封止した半導体装
置の断面図。
【図６】実施例２の液状封止樹脂組成物を充填した半導
体装置の断面図。
【図７】実施例２の液状封止樹脂組成物で封止したチッ
プサイズパッケージの断面図。
【符号の説明】
１…金ワイヤ、２…フィルム状両面接着剤、３…封止樹
脂組成物、４…リードフレーム、５…ポリイミドパッシ
ベーション膜、６…シリコンチップ、７…ダイアッタッ
チメント、８…ダイパッド、９…多層プリント配線基
板、１０…はんだボール、１１…液状封止樹脂組成物、
１２…エラストマー層、１３…配線フィルム層、１４…
配線リード、１５…封止樹脂止め用枠。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電気回路が形成されたシリコン素子とこれ
    と電気的に接続された外部リードの一部を封止してなる
    半導体装置において、封止樹脂層の線膨張係数が２０pp
    m／℃以下、周波数１ＭＨｚでの比誘電率が４以下の封
    止樹脂組成物で封止されていることを特徴とする半導体
    装置。
  2. 【請求項２】電気回路が形成されたシリコン素子とこれ
    と電気的に接続された外部リードの一部を封止してなる
    半導体装置において、分子中に複数個のシアネートエス
    テル基を有するシアネートエステル樹脂とシリカ粉末充
    填剤を必須成分とし、前記シリカ充填剤が樹脂成分に対
    し５０体積％−９０体積％配合されている樹脂組成物を
    用いて封止されていることを特徴とする半導体装置。
  3. 【請求項３】電気回路が形成された半導体素子を搭載す
    る面とこれと反対側に実装面を有する多層プリント配線
    基板の半導体素子搭載面に半導体素子を搭載固着し、半
    導体素子電極部分と前記多層プリント配線基板へ電気的
    な接続をとり、半導体素子と電気接続部を含む部分が封
    止されており、さらに多層プリント配線基板の実装面に
    はんだボールグリッドを形成し、はんだボールグリッド
    と半導体素子搭載面とが電気的に接続されている構造を
    有している半導体装置において、分子中に複数個のシア
    ネートエステル基を有するシアネートエステル樹脂とシ
    リカ粉末充填材を必須成分とし、かつシリカ粉末充填剤
    が樹脂成分に対し５０体積％から９０体積％配合されて
    いる樹脂組成物を用いて封止されている事を特徴とする
    半導体装置。
  4. 【請求項４】電気回路が形成されたシリコン素子とこれ
    と電気的に接続された外部リードの一部を封止してなる
    半導体装置において、分子中に複数個のシアネートエス
    テル基を有しかつシアネートエステルの三量化率が４０
    ％以上であるシアネートエステル樹脂と、フェノールノ
    ボラック樹脂と、シリカ粉末充填剤とを必須成分とし、
    前記シリカ充填剤が樹脂成分に対し５０体積％−９０体
    積％配合されている粉末状樹脂組成物を用いて封止され
    ていることを特徴とする半導体装置。
  5. 【請求項５】電気回路が形成されたシリコン素子の電極
    部分とこれを搭載する多層プリント配線板の電極部分と
    をはんだボールを用いて電気的に接続し、前記シリコン
    素子の回路形成面と前記多層プリント配線基板の間の前
    記はんだボール接続部の周囲に封止樹脂組成物を充填し
    封止することにより得られる半導体装置の実装構造にお
    いて、 分子中に複数個のシアネートエステル基を有しかつシア
    ネートエステルの三量化率が２５％以下であるシアネー
    トエステル樹脂と、フェノールノボラック樹脂と、シリ
    カ粉末充填剤とを必須成分とし、前記シリカ充填材が樹
    脂成分に対し５０体積％−９０体積％配合されている液
    状樹脂組成物を用いて封止されていることを特徴とする
    半導体装置の実装構造。
  6. 【請求項６】電気回路が形成されたシリコン素子の電極
    部分とこれを搭載する多層プリント配線板の電極部分と
    を金ワイヤを用いて電気的に接続し、該シリコン素子の
    回路形成面と金ワイヤ接続部分を封止樹脂組成物を用い
    て被覆封止することにより得られる半導体装置の実装構
    造において、 分子中に複数個のシアネートエステル基を有しかつシア
    ネートエステルの三量化率が２５％以下であるシアネー
    トエステル樹脂と、フェノールノボラック樹脂と、シリ
    カ粉末充填剤とを必須成分とし、前記シリカ充填材が樹
    脂成分に対し５０体積％−９０体積％配合されている液
    状樹脂組成物を用いて封止されていることを特徴とする
    半導体装置の実装構造。
JP7261207A 1995-10-09 1995-10-09 半導体装置およびその実装構造 Pending JPH09102564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7261207A JPH09102564A (ja) 1995-10-09 1995-10-09 半導体装置およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7261207A JPH09102564A (ja) 1995-10-09 1995-10-09 半導体装置およびその実装構造

Publications (1)

Publication Number Publication Date
JPH09102564A true JPH09102564A (ja) 1997-04-15

Family

ID=17358637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7261207A Pending JPH09102564A (ja) 1995-10-09 1995-10-09 半導体装置およびその実装構造

Country Status (1)

Country Link
JP (1) JPH09102564A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
KR19990036775A (ko) * 1997-10-03 1999-05-25 이사오 우치가사키 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치
JP2002265918A (ja) * 2001-03-08 2002-09-18 Sumitomo Bakelite Co Ltd 絶縁接着剤
JP2003504893A (ja) * 1999-07-08 2003-02-04 サンスター技研株式会社 半導体パッケージのアンダーフィル材
JP2014122292A (ja) * 2012-12-21 2014-07-03 Nippon Shokubai Co Ltd 液状硬化性樹脂組成物及びその用途

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117075A (ja) * 1997-04-28 1999-01-22 Nitto Denko Corp 半導体装置
KR19990036775A (ko) * 1997-10-03 1999-05-25 이사오 우치가사키 봉입 재료 및 그를 사용한 리드-온-칩 구조 반도체 장치
JP2003504893A (ja) * 1999-07-08 2003-02-04 サンスター技研株式会社 半導体パッケージのアンダーフィル材
JP2002265918A (ja) * 2001-03-08 2002-09-18 Sumitomo Bakelite Co Ltd 絶縁接着剤
JP2014122292A (ja) * 2012-12-21 2014-07-03 Nippon Shokubai Co Ltd 液状硬化性樹脂組成物及びその用途

Similar Documents

Publication Publication Date Title
JP3826898B2 (ja) 電子部品の製造方法及び半導体装置
JP2825332B2 (ja) 樹脂封止型半導体装置、該装置の製法および半導体封止用樹脂組成物
JP2002212264A (ja) 半導体封止用エポキシ樹脂組成物及びそれを用いた半導体装置
JPH11147936A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH09102564A (ja) 半導体装置およびその実装構造
JP3292452B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH08157561A (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH05230284A (ja) 樹脂組成物その製造法並びに樹脂封止型半導体装置
JP2001064522A (ja) 半導体封止用樹脂組成物
JP3365725B2 (ja) エポキシ樹脂組成物及び半導体装置
JP3406073B2 (ja) 樹脂封止型半導体装置
JP3214266B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
TWI803608B (zh) 粒子狀密封用樹脂組成物、半導體裝置及其製造方法
JP2001354754A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JPH09302201A (ja) 気密封止用エポキシ樹脂系組成物
JP3259968B2 (ja) 半導体装置の製法
JP2922672B2 (ja) 半導体装置の製法
JP3649554B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH0859795A (ja) 半導体装置
JP2000169677A (ja) エポキシ樹脂組成物及び半導体装置
JP2000273154A (ja) エポキシ樹脂組成物及び半導体装置
JPH11130937A (ja) エポキシ樹脂組成物及び半導体装置
JP3356398B2 (ja) ディスクリート素子封止用のエポキシ樹脂組成物および樹脂封止型半導体装置
JPH05267371A (ja) 樹脂封止型半導体装置
JPH11106612A (ja) エポキシ樹脂組成物及び半導体装置