CN104396141A - 具有高频稳定性特性的射频晶体管封装以及形成具有高频稳定性特性的射频晶体管封装的方法 - Google Patents

具有高频稳定性特性的射频晶体管封装以及形成具有高频稳定性特性的射频晶体管封装的方法 Download PDF

Info

Publication number
CN104396141A
CN104396141A CN201380034101.4A CN201380034101A CN104396141A CN 104396141 A CN104396141 A CN 104396141A CN 201380034101 A CN201380034101 A CN 201380034101A CN 104396141 A CN104396141 A CN 104396141A
Authority
CN
China
Prior art keywords
radio frequency
capacitor
condenser armature
tube device
encapsulation according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380034101.4A
Other languages
English (en)
Other versions
CN104396141B (zh
Inventor
U·H·安德烈
S·M·伍德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/537,933 external-priority patent/US9741673B2/en
Application filed by Cree Research Inc filed Critical Cree Research Inc
Priority claimed from PCT/US2013/046298 external-priority patent/WO2014004165A1/en
Publication of CN104396141A publication Critical patent/CN104396141A/zh
Application granted granted Critical
Publication of CN104396141B publication Critical patent/CN104396141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4233—Arrangements for improving power factor of AC input using a bridge converter comprising active switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

一种封装的射频晶体管器件，包括：包括多个射频晶体管单元的射频晶体管管芯；耦合到所述多个射频晶体管单元的射频输入引线；射频输出引线；以及耦合在所述多个射频晶体管单元和所述射频输出引线之间的输出匹配网络。所述输出匹配网络包括具有相应的上部电容器板的多个电容器，其中所述电容器的所述上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输出端子。所述多个电容器可以被提供作为包括公共的基准电容器板和在所述基准电容器板上的电介质层的电容器块。所述上部电容器板可以在所述电介质层上。

Description

具有高频稳定性特性的射频晶体管封装以及形成具有高频稳定性特性的射频晶体管封装的方法
相关申请
本申请是2007年6月22日递交的标题为“RF TransistorPackages With Internal Stability Network And Methods Of Forming RFTransistor Packages With Internal Stability Networks”的美国专利申请序号第11/767,172号的部分继续申请，该美国专利申请的公开内容由此通过引用全部合并于此。
技术领域
本发明总体上涉及射频晶体管，更具体地，本发明涉及具有匹配网络的封装的射频晶体管以及形成具有匹配网络的封装的射频晶体管的方法。
背景技术
封装的射频功率器件典型地包括装配在基板上并封入在封装内的晶体管管芯。通过从封装外部延伸到封装内部的射频输入引线将射频输入信号供应给晶体管，并通过从封装内部延伸到外部的射频输出引线来从所述器件传送射频输出信号。在封装内可以包括输入匹配电路，并且输入匹配电路可以连接在射频输入引线与射频晶体管的输入端子之间。输入匹配电路在晶体管的输入端提供了在晶体管的基本工作频率处的阻抗匹配。
发明内容
根据一些实施例的封装的射频晶体管器件包括：包括多个射频晶体管单元的射频晶体管管芯；耦合到所述多个射频晶体管单元的射频输入引线；射频输出引线；以及耦合在所述多个射频晶体管单元和所述射频输出引线之间的输出匹配网络。所述输出匹配网络包括具有相应的上部电容器板的多个电容器，其中所述电容器的所述上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输出端子。
所述封装的射频晶体管器件还可以包括耦合到所述射频输出引线的组合器，其中所述输出匹配网络还包括在所述射频晶体管单元中的相应的射频晶体管单元与所述电容器中的相应的电容器的上部电容器板之间的第一线接合、以及在所述电容器中的相应的电容器的上部电容器板与所述组合器之间的第二线接合。
所述封装的射频晶体管器件还可以包括容纳所述射频晶体管管芯和所述输出匹配网络的封装，并且所述射频输入引线和所述射频输出引线从所述封装延伸。
所述封装的射频晶体管器件还可以包括基板，其中所述射频晶体管管芯在所述射频输入引线与所述射频输出引线之间安装在所述基板上，以及其中所述多个电容器被提供作为在所述射频晶体管与所述射频输出引线之间在所述基板上的电容器块。
所述电容器块可以包括公共的基准电容器板和在所述基准电容器板上的电介质层，并且所述上部电容器板在所述电介质层上。
所述上部电容器板中的相邻的上部电容器板可以通过导电连接件耦合在一起。
所述导电连接件可以包括在所述电介质层上的接触所述上部电容器板中的相邻的上部电容器板的金属带。所述金属带可以具有小于支持所述电介质层中的谐振模式所需要的宽度的宽度。
所述上部电容器板可以被沿着第一方向布置，并且其中所述金属带可以具有沿着横穿所述第一方向的第二方向的宽度，所述宽度至少小于所述电容器块的沿着所述第一方向的长度的五分之一。
所述上部电容器板中的相邻的上部电容器板可以通过电阻性连接件耦合在一起。所述电阻性连接件可以具有大于1E-5欧姆厘米且在一些实施例至大于约1E-4欧姆厘米的电阻率。
所述多个电容器包括多个分立的器件，所述多个分立的器件包括分离的基准电容器板和分离的电介质层。
所述的封装的射频晶体管器件还可以包括耦合在所述射频输入引线和所述多个射频晶体管单元之间的输入匹配网络。所述输入匹配网络包括多个具有相应的第二上部电容器板的第二电容器，并且所述第二电容器的第二上部电容器板可以耦合到所述射频晶体管单元中的相应的射频晶体管单元的输入端子。
所述多个第二电容器可以被提供作为电容器块，所述电容器块包括公共的基准电容器板和在所述基准电容器板上的电介质层。所述第二上部电容器板可以在所述电介质层上。
根据另外的实施例的封装的射频晶体管器件包括：包括多个射频晶体管单元的射频晶体管管芯；耦合到所述射频晶体管单元中的相应的射频晶体管单元的射频输入引线；射频输出引线；以及耦合在所述射频晶体管管芯和所述射频输出引线之间的输出匹配网络。所述输出匹配网络包括分裂电容器，所述分裂电容器包括基准电容器板、在所述基准电容器板上的电介质层、以及在所述电介质层上的多个上部电容器板。所述分裂电容器的所述上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输出端子。
附图说明
附图被包括用于提供对本公开的进一步理解，并被合并在本申请中且构成本申请的一部分，附图示出了本发明的(多个)实施例。在附图中：
图1是传统的射频功率晶体管的功能框图。
图2A是根据本发明的一些实施例的封装的射频功率晶体管的透视图。
图2B是根据本发明的一些实施例的封装的射频功率晶体管的功能框图。
图3是根据本发明的一些实施例的封装的射频功率晶体管的示意性电路图。
图4是根据本发明的一些实施例的封装的射频功率晶体管的布局的平面图。
图5是根据本发明的一些实施例的分裂电容器(splitcapacitor)的横断面视图。
图6A和6B是根据本发明的一些实施例的封装的射频功率晶体管的功能框图。
图7A、8A和9A是根据本发明的另外的实施例的封装的射频功率晶体管的示意电路图。
图7B、8B和9B是根据本发明的另外的实施例的分裂电容器的横断面视图。
图7C、8C和9C是示出了根据本发明的另外的实施例的功率放大器的部分的平面图。
图10是根据本发明的另外的实施例的封装的射频功率晶体管的示意性电路图。
图11是根据本发明的另外的实施例的封装的射频功率晶体管的布局的平面图。
具体实施方式
现在将在下文中参考附图更充分地描述本发明的实施例，在附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为限定于在此提出的实施例。相反地，这些实施例被提供以使得本公开成为全面的和完整的，并将充分地向本领域的技术人员传达本发明的范围。相似的标记始终表示相似的元件。
应当理解，尽管词语首先、其次等可以在此用于描述各种元件，但是这些元件不应受限于这些词语。这些词语仅用于将一个元件与另一个元件相区分。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而不背离本发明的范围。如同在此所使用的，词语“和/或”包括一个或多个关联的所列出的项的任意的和所有的组合。
在此使用的术语是仅用于描述特定实施例的目的，而不是旨在限定本发明。如同在此所使用的，单数形式“一”“一个”和“所述的”旨在也包括复数形式，除非上下文清楚地指示其它情况。应当进一步理解，词语“包括”、“正包括”、“包含”和/或“正包含”当在此使用时指定了所述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它的特征、整数、步骤、操作、元件和/或其组合的存在或添加。
除非被以其它方式定义，否则在此使用的所有词语(包括技术和科学词语)具有与本发明所属于的领域中的技术人员所通常理解的意义相同的意义。还将进一步理解，在此使用的词语应当被解释为具有与它们在本说明书及相关领域的上下文中的意义相一致的意义，并且不应被以理想化的或过于正式的意思解释，除非在此清楚地被如此定义。
应当理解，当元件被表示为“在...之上”或延伸至另一元件“之上”时，该元件可以紧挨在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反地，当元件被称为“紧挨在”另一元件“之上”或延伸到“紧挨着”另一元件“之上”时，不存在中间元件。还应当理解，当元件被称为“耦合”或“耦合到另一元件”时，它可以直接地连接或耦合到另一元件，或者可以存在中间元件。相反地，当元件被称为“直接地连接到”或“直接地耦合到”另一元件时，不存在中间元件。
在此可以使用诸如“下方”、“上方”或“上部”或“下部”或“水平的”或“侧面的”之类的相对的词语来描述图中所示的一个元件、层或区域相对于另一元件、层或区域的关系。应当理解，这些词语旨在包括除了图中描述的取向之外的、该器件的不同的取向。
射频晶体管可以包括大边界的晶体管管芯，所述大边界的晶体管管芯包括在公共的衬底上且并联的多个分立的晶体管单元。输入和/或输出匹配可能对于这种器件特别有益，这是由于输入和/或输出匹配可以增大该器件的有用带宽。然而，匹配网络典型地包括单个电容器，这可能产生所述大边界晶体管管芯的相邻单元之间的较低频的反馈路径。该反馈路径可以降低整个器件的稳定性。
此外，可能需要认真地选择匹配网络的元件的阻抗值以减少奇模振荡(odd mode oscillation)的产生。对阻抗值的选择，包括通过接合线长度对适当的电感的选择，可能限制匹配网络的拓扑。
本发明的一些实施例提供了封装的射频功率晶体管。射频功率晶体管典型地包括并行工作的多个晶体管单元。根据本发明的实施例的封装中可包括的晶体管可以包括横向扩散的金属氧化物半导体场效应晶体管MOSFET(横向扩散金属氧化物半导体场效应管LDMOSFET)或其它半导体器件，例如垂直式MOSFET、双极型器件、MESFET器件、HBT和HEMT器件。可以使用窄带隙或宽带隙半导体来构成晶体管。例如，所述晶体管可以包括硅横向扩散金属氧化物半导体(LDMOS)和/或双极型晶体管、和/或诸如GaAsMESFET、InGaP HBT、GaN HEMT器件、GaN双极型晶体管等的III-V族器件。
可以将提供10瓦特或更多的功率的射频功率晶体管封装为分立器件，如图1中10处示意性地示出的。封装的晶体管15(其例如可以包括FET或双极型器件)通常包括将射频输入引线14连接到晶体管15的控制电极(例如FET的栅极G或双极型晶体管的基极)的输入匹配电路12。晶体管15可以是包括并联连接的多个晶体管单元的大边界的射频晶体管。射频输出引线18连接到晶体管15的输出电极(例如FET的漏极D或双极型晶体管的集电极或射极)。射频输入引线14和射频输出引线18在封装10外部延伸，如图1所示。FET15的源极S可以接地。
封装的晶体管10可以被安装在印刷电路板(未示出)上。外部输出匹配电路(未示出)也可以安装在所述印刷电路板上。偏压/射频双工器(未示出)可以连接到所述外部输出匹配电路，以将晶体管输出连接到射频输出。此外，直流电源(未示出)可以连接到所述晶体管的射频输出引线18。
内部匹配网络已被提供在射频功率晶体管封装内，如图1所示。然而，这种内部匹配网络典型地包括单个电容器。如同上面说明的，将所述电容器包括在所述器件封装内可以产生大边界的晶体管管芯的相邻单元之间的较低频的反馈路径，这可以降低整个器件的稳定性。
根据本发明的一些实施例，封装的射频晶体管的内部匹配网络包括多个并联的电容器。从所述多个电容器至多单元射频晶体管管芯的相应的单元提供了线接合连接。
例如，内部匹配网络可以包括在封装的基板上的与所述多单元射频晶体管管芯相邻的分裂电容器和/或多个电容器。提供包括多个并联的电容器的输入匹配网络可以降低和/或去除低频反馈路径，这可以改善封装器件的稳定性。
根据本发明的一些实施例的封装的射频晶体管100总体上在图2A中示出，并且示意性地在图2B中示出。如此处所示，封装的晶体管100包括安装在金属凸缘120上的壳体118。射频输入引线14和射频输出引线18在封装外部延伸。射频输入引线14通过输入匹配电路112连接到晶体管阵列115的控制端子(例如栅极G)，所述晶体管阵列115可以包括并联连接的多个晶体管单元。晶体管阵列115的输出端子(例如漏极D)连接到射频输出引线18。根据一些实施例，输入匹配电路包括多个电容器。输入匹配电路中的电容器中的相应的电容器可以耦合到射频晶体管阵列115的相应的晶体管单元。
在图3中示出了根据本发明的实施例的包括射频功率晶体管阵列115和输入匹配网络112的封装100的示意性电路图，并且在图4中示出了根据本发明的实施例的封装100的物理布局。参考图3和4，封装100包括射频晶体管阵列115，射频晶体管阵列115包括多个并联的晶体管单元15A至15N。尽管图3示出了包括四个并联的单元15A、15B、15C和15N的射频晶体管阵列115，但是应当认识到，根据本发明的实施例，射频晶体管阵列115具有多于四个或少于四个的并联的单元。晶体管单元15A至15N中的每一个包括控制或输入端子以及输出端子。例如在包括FET器件的实施例中，每个晶体管单元包括栅极G、漏极D和源极S。在一些实施例中，栅极G对应于控制或输入端子，漏极D对应于输出端子，而源极S接地，如图3所示。
每个晶体管单元15A至15N可以在分离的管芯上，或者多个单元可以在单个管芯上。因此，词语“单元”可以包括多于单个栅极/源极布置。晶体管阵列115还可以包括多个管芯，每个管芯包括一个或多个晶体管单元。每个晶体管单元可以连接到相应的输入匹配电路和/或输出匹配电路，如下面更详细地讨论的。
输入匹配网络112连接在射频信号输入引线14与晶体管单元15A至15N的栅极G之间。输入匹配电路112可以包括多个电感线接合连接，其包括在射频信号输入引线14和电容器块136之间延伸的线接合连接，以及从电容器块延伸至晶体管单元15A至15N的栅极的接合引线的电感线接合连接。
输入匹配网络112包括多个输入匹配电路12A至12N，每个输入匹配电路连接在射频信号输入引线14与射频晶体管阵列115的相应的单元15A至15N之间。每个输入匹配网络12A至12N包括第一电感32A至32N、第二电感34A至34N和电容器36A至36N。图3所示的输入匹配网络被提供作为示例，在输入匹配网络12A至12N中可以包括其它的电感和/或阻抗。如图4所示，可以通过在射频输入引线14和对应的电容器36A至36N的端子之间的线接合连接来提供第一电感32A至32N。可以通过在对应的电容器36A至36N的端子与射频晶体管阵列115的对应的单元15A至15N的输入端子之间的线接合连接来提供第二电容34A至34N。
输入匹配网络的电容器36A至36N可以被提供在电容器块136中，电容器块136可以包括分立的电容器器件和/或可以包括分裂电容器，如图5所示。参考图5，电容器块136可以包括分裂电容器，分裂电容器包括在基板140上的公共的电介质144和公共的基准电容器板142上提供的多个分立的上部电容器板38A至38N，如图4和5所示。应当认识到，在此是以假定基准电容器板位于所述上部电容器板下方的相对的方式来使用词语“上部”。然而，在一些实施例中，电容器块可以被布置成使得基准电容器板在物理上布置在所述上部电容器板的上方。
将射频输入引线14连接到上部电容器板38A至38N的线接合32A至32N以及将上部电容器板38A至38N连接到相应的晶体管单元15A至15N的输入端子的线接合34A至34N也在图5中部分地示出。
平行板电容器的电容由下面的公式给出：
C = ϵ r ϵ 0 A d - - - ( 1 )
其中C是电容，A是两个板的重叠区域，εr是所述板之间的材料的电介质常数，ε0是电介质常数(ε0≈8.854×10-12Fm-1)，d是板之间的间距。相应地，对于具有给定的材料和厚度的公共电介质144，由上部电容器板38A至38N的面积确定相应的电容器36A至36N的电容。因此可以以个体的方式设置电容器36A至36N的电容，以获得期望的结果。
在图3和4所示的实施例中，晶体管单元15A至15N的输出端子通过输出匹配网络16连接到射频输出引线18。
如图4所示，电容器块136可以被安装在封装100的基板140上并与晶体管15相邻。应当认识到，封装100的基板可以指的是晶体管15被安装在其上的任何结构部件，因此可以对应于衬底、凸缘、管芯载体(die carrier)等。
虽然已经主要结合输入匹配电路描述了本申请的实施例，但是本发明的实施例可以在诸如图3和4中所示的输出匹配电路116之类的输出匹配电路中使用。例如，根据一些实施例，可以在输出匹配电路116中提供图5所示的包括分裂电容器的电容器块136。在这种实施例中，晶体管单元15A至15N中的每个晶体管的输出端子(例如漏极D)可以例如经由电感接合线而耦合到电容器块136的电容器的对应的上部电容器板38A至38N。上部电容器板38A至38N可以类似地耦合到射频输出引线18，例如经由电感接合线。可以选择电感接合线的长度和电容器块136中的电容器的电容以提供在晶体管管芯115的输出处的适当的阻抗匹配。
例如，图6A是根据本发明的一些实施例的包括输出匹配电路116的封装的射频功率晶体管200的功能框图，所述输出匹配电路116包括多个电容器。图6B是根据本发明的另外的实施例的包括具有多个电容器的输入匹配电路112和具有多个电容器的输出匹配电路116这两者的封装的射频功率晶体管400的功能框图。封装的射频功率电容器200包括在封装壳体118中连同输出匹配电路116一起提供的射频晶体管阵列115。输入引线114和输出引线118耦合到晶体管阵列115并从壳体118延伸。
图7A是包括具有单个输出电容器45的输出匹配电路116的功率放大器电路180的示意性电路图。放大器电路180包括耦合到输入匹配网络112的输入引线14，输入匹配网络112耦合到晶体管阵列115的多个晶体管单元15A至15N中的每个的栅极。每个晶体管单元15A至15N的输出耦合到输出匹配网络116的相应的输出匹配电路48A至48N。每个单元15A至15N可以包括连接到单个输入的栅极指的组。每个单元具有单个输入衬垫和单个输出衬垫。此外，相邻的晶体管单元15A至15N的栅极可以与并联的电阻器(未示出)相连接以用于稳定化。
每个输出匹配电路包括耦合在晶体管单元15A至15N与公共的电容器45之间的第一串联电感42A至42N以及耦合在公共的电容器45与输出组合器126之间的第二串联电感44A至44N。组合器126的输出连接到输出引线18。提供图7A所示的输出匹配网络作为示例，输出匹配网络42A至42N中可以包括其它的电感和/或阻抗。
图7B是可用于提供公共电容器45的电容器结构236的横断面视图，图7C是示出了包括晶体管阵列115、公共电容器45和组合器126的功率放大器180的部分平面图。参考图7B，公共电容器可以包括在基板140上提供的基准电容器板142、电介质层144和上部电容器板145。线接合42A至42N和44A至44N提供了上面参考图7A描述的串联电感。
参考图7B，在晶体管阵列115与输出组合器126之间提供公共电容器。线接合42A至42N在晶体管单元15A至15N与公共电容器45之间延伸，而线接合44A至44N在公共电容器45与输出组合器126之间延伸。
组合电容器45典型地被提供用于增强的奇模稳定性。然而，组合电容器在输出匹配网络中的使用可以导致高性能(即，高频率和/或高功率)放大器中的其它的稳定性问题。例如，对于该配置的一个缺点是，公共电容器45的宽度W可以大于输入信号的二分之一波长。因此，在公共电容器45的电介质层144中可能存在不期望的谐振模式。例如，已经发现，由于例如在晶体管单元15A至15N之间的通过公共电容器45的谐振路径，在低输入电压时在以谐振频率的放大器电路中可能感生自激振荡。这种不期望的谐振可以导致高功率射频放大器中的稳定性问题。
用于减少这种谐振的典型的方式是在一个或多个放大器路径中包括串联电阻。然而这种方法可能对器件的射频性能有负面影响。
为了减少或防止由于输出电容器中的谐振导致的不稳定性的出现，本发明的一些实施例提供了用于每个晶体管单元15A至15N的分离的输出电容器。例如，图8A是包括用于相应的晶体管15A至15N的分离的输出电容器46A至46N的封装的放大器200的示意性电路图。放大器200包括输出匹配网络116，输出匹配网络116包括用于晶体管阵列115的每个晶体管单元15A至15N的分离的输出匹配电路48A至48N。每个输出电容器46A至46N的第一端子通过电感42A至42N耦合(可以例如通过线接合来提供)到相应的晶体管单元15A至15N的输出。每个输出电容器46A至46N的第二端子耦合到地。每个输出电容器46A至46N的第一端子还通过第二电感44A至44N耦合到组合器126，这也可以通过线接合来提供。
输出电容器46A至46N可以被提供作为电容器块336，如图8B和8C所示，其中图8B是横截面视图，图8C是示出了在晶体管阵列115和输出组合器126之间的电容器块336的放置的平面图。
参考图8B和8C，电容器块336可以包括安装在基板140上的基准电容器板142、在基准电容器板142上的电介质层144、以及限定相应的输出电容器46A至46N的在电介质层144上的多个上部电容器板47A至47N。每个上部电容器板47A至47N可以经由线接合连接42A至42N而耦合到相应的晶体管单元15A至15N。同样地，每个上部电容器板47A至47N可以经由相应的线接合44A至44N连接到输出组合器126。
可以通过相应的上部电容器板47A至47N的面积来确定电容器46A至46N的电容。因此，可以调节每个电容器46A至46N的电容以提供期望的输出特性，例如用于减少或最小化输出信号中的不希望的谐振。
由于上部电容器板47A至47N相互分离，因此可以减少电介质层144中的谐振模式的存在。然而，分离输出电容器可以导致整个放大器中的其它不稳定性的产生。如上面所注意到的，组合电容器典型地被用于抑制功率放大器中的奇模不稳定性。可能可以通过适当选择输出匹配电路116的各种部件的电容和/或电感来解决这种不稳定性。然而，这种选择可能是困难的和/或耗时的。
本发明的一些实施例通过用连接带连接上部电容器板来解决该问题。例如，图9A是根据一些实施例的包括电容器块436的封装的放大器300的示意性电路图。图9B是横截面视图，图9C是示出了在晶体管阵列115与输出组合器126之间的电容器块436的放置的平面图。电容器块436包括经由导电元件52A至52C连接的分离的输出电容器46A至46N。导电元件52A至52C可以有助于防止奇模不稳定性，但可以是足够小的，使得它们不支持电介质层144中的不希望的谐振模式。
如图9C所示，导电元件52A至52C可以被形成为直接位于电介质层144上的金属连接带。在一些实施例中，使用用于形成上部电容器板47A至47N的相同的或类似的金属化和图案化处理，可以将连接带52A至52C形成为电介质层144上的金属迹线。然而其它的配置是可能的。例如，可以使用线接合、空气桥连接等来形成导电元件52A至52C。
连接带52A至52N的尺寸可以保持足够小，使得它们不支持电容器块436的电介质层144中的横向谐振模式。选择带52A至52C的物理尺寸(例如长度和宽度)，使得带52A至52C的(沿着图9C中的标注为宽度的箭头所表示的与布置上部电容器板47A至47N的方向相垂直的方向的)宽度显著小于电容器47的(沿着图9C中的标注为长度的箭头所表示的与布置上部电容器板47A至47N的方向相平行的方向的)长度。例如，电容器47的长度可以是带52A至52C的宽度的至少约5至10倍。这可以减少或防止电容器47中的不希望的自激谐振。可以例如通过仿真和稳定性分析来确定带52A至52C的尺寸和/或电阻。通过所述带的电感或相移可以提供当正确选择时的奇模稳定性。
在一些实施例中，可以使用具有诸如小于约1E-5欧姆厘米之类的非常低的电阻率的金属(例如铝或铜)来制造带52A至52C。然而，在其它实施例中，可以使用可具有大于约1E-4欧姆厘米的电阻率的电阻性更大的材料(例如NiCr或TaN)来制造带52A至52C。电阻带52A至52C的使用可以有助于实现奇模稳定性。
图10是示意性电路图，图11是包括使用分离的电容器的输入匹配网络112和输出匹配网络116的放大器400的拓扑平面图。尽管在图13中未示出，但是可以使用上面讨论的连接带52A至52C来连接输入匹配网络112和/或输出匹配网络116中的电容器46A至46N。
参考图10和11，放大器400包括两个晶体管管芯115A、115B，每个晶体管管芯包括安装在基板140上的多个晶体管单元，基板140又安装在金属凸缘160上。输入引线14耦合到分路器124，分路器124对输入信号进行分路并将其经由线接合连接32A至32N馈送到输入匹配网络112的分裂电容器块136。电容器块136中的相应的输入电容器36A至36N经由线连接34A至34N耦合到相应的晶体管单元15A至15N的栅极。
相应的晶体管单元15A至15N的输出经由线接合连接器42A至42N耦合到分裂电容器块436的电容器46A至46N。电容器46A至46N可以与上面讨论的连接带耦合在一起。
电容器46A至46N经由线接合连接器44A至44N而耦合到输出组合器126。组合器126的输出耦合到输出引线18。
虽然已经结合包括单个晶体管管芯的封装的射频晶体管初步描述了本申请的实施例，但是根据本发明的一些实施例，可以在单个封装100中包括多个晶体管管芯115，并具有包括被提供用于一个或多个所述晶体管管芯的多个电容器的电容器块136。
根据本发明的实施例的封装的射频功率晶体管在各种其中稳定性是重要的应用中可以是有用的。例如，根据本发明的实施例的封装的功率晶体管可以具有系统中的应用，所述系统例如WiMAX、WCDMA、CDMA和/或其它系统，包括未来的(第四代)系统。总体上，本发明的实施例在其中期望来自功率晶体管的稳定工作的任何应用中可以是有益的。
在附图和说明书中，已经公开了本发明的典型实施例，并且尽管使用了特定的术语，但是这些术语仅仅是以一般的描述性的意义使用的，而不是用于限定的目的，在下面的权利要求中提出了本发明的范围。

Claims (27)

1.一种封装的射频晶体管器件，包括：
射频晶体管管芯，包括多个射频晶体管单元，所述多个射频晶体管单元中的每一个包括控制端子和输出端子；
射频输入引线，耦合到所述多个射频晶体管单元；
射频输出引线；以及
输出匹配网络，耦合在所述多个射频晶体管单元和所述射频输出引线之间，所述输出匹配网络包括具有相应的上部电容器板的多个电容器，其中所述电容器的所述上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输出端子。
2.根据权利要求1所述的封装的射频晶体管器件，还包括组合器，耦合到所述射频输出引线，其中所述输出匹配网络还包括在所述射频晶体管单元中的相应的射频晶体管单元与所述电容器中的相应电容器的上部电容器板之间的第一线接合、以及在所述电容器中的相应电容器的上部电容器板与所述组合器之间的第二线接合。
3.根据权利要求1所述的封装的射频晶体管器件，还包括容纳所述射频晶体管管芯和所述输出匹配网络的封装，并且所述射频输入引线和所述射频输出引线从所述封装延伸。
4.根据权利要求3所述的封装的射频晶体管器件，还包括基板，其中所述射频晶体管管芯在所述射频输入引线与所述射频输出引线之间安装在所述基板上，以及其中所述多个电容器被提供作为在所述射频晶体管管芯与所述射频输出引线之间在所述基板上的电容器块。
5.根据权利要求4所述的封装的射频晶体管器件，其中所述电容器块包括公共的基准电容器板和在所述基准电容器板上的电介质层，其中所述上部电容器板在所述电介质层上。
6.根据权利要求5所述的封装的射频晶体管器件，其中所述上部电容器板中的相邻的上部电容器板通过导电连接件耦合在一起。
7.根据权利要求6所述的封装的射频晶体管器件，其中所述导电连接件包括在所述电介质层上的接触所述上部电容器板中的相邻上部电容器板的金属带。
8.根据权利要求7所述的封装的射频晶体管器件，其中所述金属带的宽度小于支持所述电介质层中的谐振模式所需要的宽度。
9.根据权利要求7所述的封装的射频晶体管器件，其中所述上部电容器板沿着第一方向布置，以及其中所述金属带具有沿着横穿所述第一方向的第二方向的宽度，所述宽度至少小于所述电容器块的沿着所述第一方向的长度的五分之一。
10.根据权利要求5所述的封装的射频晶体管器件，其中所述上部电容器板中的相邻上部电容器板通过电阻性连接件耦合在一起。
11.根据权利要求10所述的封装的射频晶体管器件，其中所述电阻性连接件具有大于1E-5欧姆厘米的电阻率。
12.根据权利要求11所述的封装的射频晶体管器件，其中所述电阻性连接件具有大于约1E-4欧姆厘米的电阻率。
13.根据权利要求1所述的封装的射频晶体管器件，其中所述多个电容器包括多个分立的器件，所述多个分立的器件包括分离的基准电容器板和分离的电介质层。
14.根据权利要求1所述的封装的射频晶体管器件，还包括：
输入匹配网络，耦合在所述射频输入引线和所述多个射频晶体管单元之间，所述输入匹配网络包括多个具有相应的第二上部电容器板的第二电容器，其中所述第二电容器的第二上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输入端子。
15.根据权利要求10所述的封装的射频晶体管器件，其中所述多个第二电容器被提供作为电容器块，所述电容器块包括公共的基准电容器板和在所述基准电容器板上的电介质层，其中所述第二上部电容器板在所述电介质层上。
16.一种封装的射频晶体管器件，包括：
射频晶体管管芯，包括多个射频晶体管单元，所述多个射频晶体管单元中的每一个射频晶体管单元包括控制端子和输出端子；
射频输入引线，耦合到所述射频晶体管单元中的相应的射频晶体管单元；
射频输出引线；以及
输出匹配网络，耦合在所述射频晶体管管芯和所述射频输出引线之间，所述输出匹配网络包括分裂电容器，所述分裂电容器包括基准电容器板、所述基准电容器板上的电介质层、以及所述电介质层上的多个上部电容器板，其中所述分裂电容器的所述上部电容器板耦合到所述射频晶体管单元中的相应的射频晶体管单元的输出端子。
17.根据权利要求16所述的封装的射频晶体管器件，还包括容纳所述射频晶体管管芯和所述输入匹配网络的封装，并且所述射频输入引线和所述射频输出引线从所述封装延伸。
18.根据权利要求16所述的封装的射频晶体管器件，还包括基板，其中所述射频晶体管管芯在所述射频输入引线和所述射频输出引线之间安装在所述基板上，以及其中所述分裂电容器在所述射频晶体管管芯和所述射频输出引线之间位于所述基板上。
19.根据权利要求16所述的封装的射频晶体管器件，其中所述上部电容器板中的相应的上部电容器板通过导电连接件耦合在一起。
20.根据权利要求19所述的封装的射频晶体管器件，其中所述导电连接件包括在所述电介质层上的接触所述上部电容器板中的相邻上部电容器板的金属带。
21.根据权利要求20所述的封装的射频晶体管器件，其中所述金属带的宽度小于支持所述电介质层中的谐振模式所需要的宽度。
22.根据权利要求20所述的封装的射频晶体管器件，其中所述上部电容器板沿着第一方向布置，以及其中所述金属带具有沿着横穿所述第一方向的第二方向的宽度，所述宽度至少小于所述电容器块的沿着所述第一方向的长度的五分之一。
23.根据权利要求20所述的封装的射频晶体管器件，其中所述上部电容器板中的相邻上部电容器板通过导电连接件耦合在一起。
24.根据权利要求23所述的封装的射频晶体管器件，其中所述导电连接件具有大于约1E-4欧姆厘米的电阻率。
25.根据权利要求16所述的封装的射频晶体管器件，其中所述多个电容器包括多个分立的器件，所述多个分立的器件包括分离的基准电容器板和分离的电介质层。
26.根据权利要求16所述的封装的射频晶体管器件，还包括：
输入匹配网络，耦合在所述射频输入引线和所述多个射频晶体管单元之间，所述输入匹配网络包括多个具有相应的第二上部电容器板的第二电容器，其中所述第二电容器的第二上部电容器板耦合到所述射频晶体管单元中的相应射频晶体管单元的输入端子。
27.根据权利要求26所述的封装的射频晶体管器件，其中所述多个第二电容器被提供作为包括公共的基准电容器板和在所述基准电容器板上的电介质层的电容器块，其中所述第二上部电容器板在所述电介质层上。
CN201380034101.4A 2012-06-29 2013-06-18 封装的射频晶体管器件 Active CN104396141B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/537,933 2012-06-29
US13/537,933 US9741673B2 (en) 2007-06-22 2012-06-29 RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
PCT/US2013/046298 WO2014004165A1 (en) 2012-06-29 2013-06-18 Rf transistor packages with high frequency stabilization features and methods of forming rf transistor packages with high frequency stabilization features

Publications (2)

Publication Number Publication Date
CN104396141A true CN104396141A (zh) 2015-03-04
CN104396141B CN104396141B (zh) 2018-04-10

Family

ID=52612513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380034101.4A Active CN104396141B (zh) 2012-06-29 2013-06-18 封装的射频晶体管器件

Country Status (3)

Country Link
EP (2) EP3664292A1 (zh)
KR (1) KR101770046B1 (zh)
CN (1) CN104396141B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
EP3888124A1 (en) * 2018-11-30 2021-10-06 Telefonaktiebolaget LM Ericsson (publ) Impedance element with built-in odd-mode oscillation suppression
KR20200071381A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 Rf 트랜지스터용 베이스 기판
KR20200071401A (ko) 2018-12-11 2020-06-19 주식회사 아모센스 반도체 패키지 부품
CN113196475A (zh) 2018-12-11 2021-07-30 阿莫善斯有限公司 半导体封装元件、射频晶体管用基底基板及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
CN100483581C (zh) 2002-05-24 2009-04-29 Nxp股份有限公司 用于从电源线去耦高频信号的去耦模块
US7372334B2 (en) * 2005-07-26 2008-05-13 Infineon Technologies Ag Output match transistor
JP4841394B2 (ja) * 2006-10-18 2011-12-21 パナソニック株式会社 電力増幅器
US7589370B2 (en) * 2006-12-20 2009-09-15 Freescale Semiconductor, Inc. RF power transistor with large periphery metal-insulator-silicon shunt capacitor
US8592966B2 (en) * 2007-06-22 2013-11-26 Cree, Inc. RF transistor packages with internal stability network including intra-capacitor resistors and methods of forming RF transistor packages with internal stability networks including intra-capacitor resistors
US8330265B2 (en) * 2007-06-22 2012-12-11 Cree, Inc. RF transistor packages with internal stability network and methods of forming RF transistor packages with internal stability networks

Also Published As

Publication number Publication date
EP2867991A1 (en) 2015-05-06
EP3664292A1 (en) 2020-06-10
KR20150039759A (ko) 2015-04-13
CN104396141B (zh) 2018-04-10
EP2867991A4 (en) 2016-04-20
KR101770046B1 (ko) 2017-08-21
EP2867991B1 (en) 2020-03-18

Similar Documents

Publication Publication Date Title
US9741673B2 (en) RF transistor packages with high frequency stabilization features and methods of forming RF transistor packages with high frequency stabilization features
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US9787254B2 (en) Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
US9048020B2 (en) Bond wire transformer
CN107395129A (zh) 具有成角度地偏移的信号路径方向的多路径rf放大器及其制造方法
US11652461B2 (en) Transistor level input and output harmonic terminations
CN104396141A (zh) 具有高频稳定性特性的射频晶体管封装以及形成具有高频稳定性特性的射频晶体管封装的方法
EP3799303A2 (en) Compact three-way doherty amplifier module
US10903182B1 (en) Amplifier die bond pad design and amplifier die arrangement for compact Doherty amplifier modules
CN106257829A (zh) 具有在偏置线路下面的多限定rf基板和导电材料空隙的rf电路
US11108361B2 (en) Integrated multiple-path power amplifier with interdigitated transistors
EP3664287A1 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
WO2014004165A1 (en) Rf transistor packages with high frequency stabilization features and methods of forming rf transistor packages with high frequency stabilization features
EP3340463A1 (en) Distributed amplifiers with impedance compensation circuits
EP4128333A1 (en) Group iii nitride-based radio frequency amplifiers having back side source, gate and/or drain terminals
US11533024B2 (en) Multi-zone radio frequency transistor amplifiers
US9991854B1 (en) Power amplifier output circuit arrangements with mutual coupling between inductors
CN105743451B (zh) 一种射频功率放大器版图及射频功率放大器
CN115800931A (zh) 使用基带终止的t型匹配拓扑
US20220254762A1 (en) Device packages with uniform components and methods of forming the same
US10784821B2 (en) High power radio frequency amplifiers and methods of manufacture thereof
US20240171137A1 (en) Multi-zone radio frequency transistor amplifiers
EP3664289A1 (en) Power amplifier with integrated bias circuit having multi-point input

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: North Carolina USA

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Patentee before: CREE, Inc.