KR20200071401A - 반도체 패키지 부품 - Google Patents
반도체 패키지 부품 Download PDFInfo
- Publication number
- KR20200071401A KR20200071401A KR1020180159112A KR20180159112A KR20200071401A KR 20200071401 A KR20200071401 A KR 20200071401A KR 1020180159112 A KR1020180159112 A KR 1020180159112A KR 20180159112 A KR20180159112 A KR 20180159112A KR 20200071401 A KR20200071401 A KR 20200071401A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- base substrate
- package component
- protrusion
- layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims description 19
- 239000000919 ceramic Substances 0.000 claims abstract description 36
- 239000010949 copper Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 10
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910010165 TiCu Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005805 NiNb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본원발명은 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다. 보다 상세하게는 RF 파워 트랜지스터용 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다. 더욱 상세하게는 다이 칩과 리드프레임을 와이어로 연결함으로써 베이스 기판의 돌출된 높이만큼 와이어의 길이가 줄어들어 RF 트랜지스터의 임피던스 매칭 조절이 가능한 RF 파워 트랜지스터용 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다.
Description
본원발명은 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다. 보다 상세하게는 RF 파워 트랜지스터용 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다. 더욱 상세하게는 다이 칩과 리드프레임을 와이어로 연결함으로써 베이스 기판의 돌출된 높이만큼 와이어의 길이가 줄어들어 RF 트랜지스터의 임피던스 매칭 조절이 가능한 RF 파워 트랜지스터용 반도체 패키지 부품 및 이를 포함한 반도체 패키지에 관한 것이다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 이 기술이 속하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래 기술이 아닌 사항을 포함할 수 있다.
반도체 패키지화된 RF 전력 디바이스는 통상적으로 베이스 상에 장착되고 반도체 패키지 내에 실장된 다이 칩을 포함하고 있다. RF 입력 신호는 패키지 외부로부터 패키지 내부로 연장하는 RF 입력 리드를 통해 트랜지스터에 제공되고, RF 출력 신호는 패키지 내부로부터 외부로 연장하는 RF 출력 리드를 통해 디바이스로부터 전달된다.
관련기술 1에서는 입력 리드와 출력 리드에 통하는 전기적 신호를 트랜지스터의 기생 커패시턴스를 보정하는 방법으로 작동 대역폭, 전력 효율 등을 제어하는 전자 RF 장치 및 그의 제조방법이 개시되어 있다.
관련기술 2에서는 패키지화된 RF 트랜지스터 디바이스는 RF 트랜지스터 셀에 커플링 된 RF 입력 리드, RF 출력 리드 및 커플링된 출력 매칭 네트워크를 포함한다. 커패시터의 상부 커패시터 플레이트는 RF 트랜지스터 셀의 출력 단자에 커플링 되어 트랜지스터의 기본 동작 주파수에서 트랜지스터의 입력에 임피던스 매칭을 제공한다.
그러나, 종래 RF 파워형 트랜지스터용 RF 패키지의 경우, 금속 베이스가 평판으로 형성되어 트랜지스터에서 와이어 본딩시 임피던스 매칭에 한계가 있어 RF 대역폭을 확장시키기 위한 개발이 요구되고 있다.
본원발명은 상기의 과제를 해결하고자 감안된 것으로서, 베이스 기판 상에 세라믹층과 리드프레임을 각각 적층하고, 베이스 기판 상에 다이 칩을 실장하며, 베이스 기판은 돌출부가 형성되고, 돌출부 상에 다이 칩이 실장되어, 다이 칩과 리드프레임을 와이어로 연결함으로써 돌출된 높이만큼 와이어의 길이가 줄어들어 RF 트랜지스터의 임피던스 매칭 조절이 가능한 RF 트랜지스터용 베이스 기판, 반도체 패키지 부품 및 이의 제조방법, 반도체 패키지를 제공하는 것을 목적으로 한다.
본원발명은 베이스 기판; 상기 베이스 기판의 상부에 형성되는 세라믹층; 상기 세라믹층의 상부에 형성된 리드 프레임; 및 상기 베이스 기판의 상부에 실장된 다이 칩(die chip); 을 구비하는 반도체 패키지 부품으로서, 상기 베이스 기판은 돌출부가 형성되고, 상기 돌출부 상에 상기 다이 칩이 실장되어 상기 다이 칩과 상기 리드프레임을 와이어로 연결하는 반도체 패키지 부품을 제공한다.
본원발명은 베이스 기판의 상부에 형성되는 세라믹층을 형성하는 제1 단계; 상기 세라믹층의 상부에 형성된 리드 프레임을 형성하는 제2 단계; 및 상기 베이스 기판의 상부에 다이 칩(die chip)을 실장하는 제3 단계; 을 구비하는 반도체 패키지 부품의 제조방법으로서, 상기 베이스 기판은 돌출부가 형성되고, 상기 돌출부 상에 상기 다이 칩이 실장되어 상기 다이 칩과 상기 리드프레임을 와이어로 연결하는 반도체 패키지 부품의 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 베이스 기판은 금속 기판인 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 베이스 기판은 다층 구조로 형성된 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 다층 구조로 형성된 베이스 기판은 제1 구리층; 상기 제1 구리층 상부에 형성된 구리-몰리브덴 합금층, 상기 구리-몰리브덴 합금층 상에 형성된 제2 구리층을 구비하는 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 돌출부는 상기 베이스 기판과 일체형인 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 세라믹층의 높이는 0.4mm 내지 0.7mm인 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 돌출부의 높이는 0.2mm 내지 0.6mm인 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 돌출부의 높이는 상기 세라믹층의 높이보다 낮은 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 세라믹층의 높이를 r이라고 하고, 상기 돌출부의 높이를 k라 할 때, r 및 k의 비율은 1:0.5 내지 1:0.8인 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 세라믹층은 상기 돌출부의 외주를 둘러싸는 형태로 형성된 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 돌출부의 넓이는 상기 다이 칩의 면적보다 넓은 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 상기 돌출부는 상기 세라믹층과 접촉하지 않는 반도체 패키지 부품 및 그 제조방법을 제공한다.
또한, 본원발명의 일 예로, 반도체 패키지 부품을 보호하는 세라믹 커버를 포함하는 반도체 패키지를 제공한다.
또한, 본원발명의 일 예로, 상기 반도체 패키지는 RF 트랜지스터용인 반도체 패키지 제공한다.
또한, 본원발명의 일 예로, 금속으로 이루어진 RF 트랜지스터용 베이스 기판으로서, 상부면에 돌출부를 구비하는 베이스 기판 제공한다.
또한, 본원발명의 일 예로, 상기 베이스 기판은 제1 구리층; 상기 제1 구리층 상부에 형성된 구리-몰리브덴 합금층, 상기 구리-몰리브덴 합금층 상에 형성된 제2 구리층의 적층 구조를 갖는 베이스 기판 제공한다.
본원발명에 의하면, 반도체 패키지 부품에서 다이 칩과 리드프레임을 와이어로 연결할 때, 베이스 기판의 돌출된 높이만큼 와이어의 길이가 줄어들어 RF 트랜지스터의 임피던스 매칭 조절이 가능하고, RF 트랜지스터의 열전전도, 열팽창계수, 신뢰성 등이 우수한 효과가 있다.
도 1은 본원발명의 반도체 패키지 부품을 나타낸다.
도 2는 본원발명의 베이스 기판을 나타내고 있다.
도 3은 반도체 패키지 부품의 단면도를 나타낸다.
도 2는 본원발명의 베이스 기판을 나타내고 있다.
도 3은 반도체 패키지 부품의 단면도를 나타낸다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
본 발명의 바람직한 실시 예를 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지의 기술이나 반복적인 설명은 그 설명을 줄이거나 생략하기로 한다.
도 1은 본원발명의 반도체 패키지 부품을 나타낸다. 도 1에 나타난 바와 같이, 본원발명의 반도체 패키지 부품(100)은 베이스 기판(10); 베이스 기판(10)의 상부에 형성되는 세라믹층(20); 세라믹층(20)의 상부에 형성된 리드 프레임(30);을 구비할 수 있다. 또한, 본원발명의 반도체 패키지 부품(100)에서, 베이스 기판(10)은 그 상부에 돌출부(40)가 형성될 수 있다.
도 2는 본원발명의 베이스 기판의 일예를 나타내고 있다. 베이스 기판(10)은 금속 기판을 사용할 수 있다. 금속 기판은 구리(Cu), 은(Ag), 알루미늄(Al), 니켈(Ni), 주석(Sn), 몰리브덴(Mo) 중 어느 하나를 주조하여 기판을 제조할 수 있고, 이들의 합금 또는 다른 금속을 혼합하여 사용할 수도 있다. 예를 들어, TiCu, NiTi, TiCu, NiNb, CuMo, TiAg 등과 같은 합금을 사용할 수 있다.
도 2(a)에 나타난 바와 같이, 베이스 기판(10)은 단층 구조(10A)를 사용할 수 있고, 또한 다층 구조로 형성된 것을 사용할 수 있다. 다층 구조인 경우, 2층 또는 3층 이상을 사용할 수 있고, 도 2(b)에 나타난 바와 같이, 3층 구조(11,12,13)를 사용할 수 있다.
다층 구조로 형성된 베이스 기판(10)은 제1 구리층, 상기 제1 구리층 상부에 형성된 구리-몰리브덴 합금층, 상기 구리-몰리브덴 합금층 상에 형성된 제2 구리층을 사용하는 것이 바람직하다. 이와 같이 적층함으로써, 베이스 기판(10)의 열팽창 계수가 작아지고, 열전도율이 향상되는 효과가 있다.
본원발명의 세라믹층(20)은 ZTA(Zirconia Toughened Alumina), 질화알루미늄(AlN), 산화알루미늄(Al2O3), 질화규소(SiN, Si3N4) 중 어느 하나의 세라믹 재질을 사용할 수 있다. 세라믹층(20)은 ZTA, 질화알루미늄, 산화알루미늄, 질화규소 중 어느 하나 이상을 포함하는 합성 세라믹 재질을 사용할 수도 있다. 예를 들어, 세라믹층(20)은 ZTA가 대략 9% ~ 15% 정도의 조성비를 갖고, 질화알루미늄, 산화알루미늄, 질화규소 중 적어도 하나가 나머지 조성비(대략 85% ~ 91%)를 사용할 수도 있다.
세라믹층(20)은 조성비에 따라 대략 0.4 mm 내지 0.7 mm 정도의 두께를 갖도록 형성될 수 있다. 이때, 세라믹층(20)은 베이스 기판(10)과의 접합력을 강화시키기 위해 표면에 화학약품 또는 물리적 연마를 통해 미세 돌기부가 형성될 수도 있다.
세라믹층(20)은 돌출부(40)의 외주를 둘러싸는 형태로 형성될 수 있다. 반도체 패키지 부품의 설계에 따라 원형, 타원형, 사각형, 오각형 등의 다각형의 형태로 형성될 수 있다.
본원발명의 돌출부(40)는 베이스 기판(10)의 중심부에 위치할 수 있다. 돌출부(40)를 베이스 기판(10)의 상부에 용접 등으로 접합하여 사용할 수 있다. 또는 돌출부(40)를 베이스 기판(10)과 일체형으로 가공 할 수도 있다. 돌출부(40)와 베이스 기판(10)이 일체형인 경우, 돌출부(40)를 베이스 기판(10)과 접합하는 공정이 생략되어 공정 효율이 좋아지고, 용접 등에 의한 오차의 발생도 줄일 수 있는 장점이 있다.
돌출부(40)와 베이스 기판(10)을 일체형으로 제조하기 위해서, 오목부를 구비한 몰드에 용해된 금속을 부어서 베이스 기판(10)의 돌출부(40)를 형성해도 되고, 평면형의 베이스 기판(10)에서 돌출부(40) 영역을 제외한 나머지 부분을 제거하여 돌출부(40)를 형성해도 된다. 다층 구조로 형성된 베이스 기판(10)인 경우, 최상층을 제거하여 돌출부(40)를 형성하는 것이 가공상 좋다.
도 2(a) 및 도 2(b)에 나타난 바와 같이, 돌출부(40)는 직사면체의 형상을 가질 수 있다. 또는 원통형의 형상을 가질 수 있고, 반도체 설계에 의하여 적절히 사용될 수 있다.
도 3(a)는 베이스 기판이 단층 구조의 반도체 패키지 부품의 단면도를 나타내며, 도 3(b)는 베이스 기판이 다층 구조의 반도체 패키지 부품의 단면도를 나타낸다.
도 3(a) 및 도 3(b)에서는 돌출부(40)의 넓이는 다이 칩(50)의 면적보다 동일하게 도시되어 있으나, 돌출부(40)의 넓이는 다이 칩(50)의 면적보다 넓어도 된다. 다이 칩(50)이 돌출부(40)에 안정적으로 부착되고 얼라인 오차를 줄일 수 있다는 측면에서 돌출부(40)의 넓이는 다이 칩(50)의 면적보다 넓은 것이 더욱 바람직하다. 그러나, 돌출부(40)가 세라믹층(20)과 접촉하게 되는 경우 쇼트가 발생하기 쉽기 때문에 돌출부(40)는 세라믹층(20)과 접촉하지 않는 것이 바람직하다.
돌출부(40)의 높이는 세라믹층(20)과의 높이차를 감안하여 0.2mm 내지 0.6mm 정도의 두께를 갖도록 형성될 수 있다. 이때, 돌출부(40)의 높이는 세라믹층(20)의 높이보다 낮게 형성하는 것이 바람직하다. 예를 들어, 세라믹층(20)의 높이를 r이라고 하고, 돌출부(40)의 높이를 k라 할 때, r 및 k의 비율은 1:0.5 ~ 1:0.8를 사용할 수 있다. r 및 k의 비율은 1:0.6 ~ 1:0.7를 사용하는 것이 더욱 바람직하다. r 및 k의 비율이 0.5 미만인 경우 트랜지스터의 와이어 본딩 시 임피던스 매칭의 효과가 적고, r 및 k의 비율이 0.8을 초과하는 경우 와이어 쇼트가 발생할 가능성이 높아질 수 있다.
와이어(60)은 다이 칩(50)과 리드 프레임(30)을 전기적으로 연결하며, 백금, 금, 은, 구리 등에서 선택된 어느 1종 또는 2종 이상의 합금으로 사용할 수 있다.
도 3(a) 및 도 3(b)에서는, 하나의 와이어(60)가 다이 칩(50)과 리드 프레임(30)을 연결하는 것으로 도시되어 있으나, RF 입력 신호는 반도체 패키지 부품의 외부로부터 반도체 패키지 부품 내부로 연장하는 RF 입력 리드 프레임을 통해 트랜지스터에 제공될 수 있고, RF 출력 신호는 반도체 패키지 부품 내부로부터 외부로 연장하는 RF 출력 리드 프레임을 통해 디바이스로부터 전달될 수 있다.
본원발명의 반도체 패키지는 반도체 패키지 부품(100)을 보호하는 세라믹 커버(미도시)를 포함할 수 있다. 또한, 본원발명의 반도체 패키지는 RF 트랜지스터용으로 사용될 수 있다. RF 전력 트랜지스터는 예를 들면 MOSFET(metal-oxide semiconductor field-effect transistor), LDMOST(lateral diffused metal-oxide semiconductor transistor), BJT(bipolar junction transistor), JFET(junction field-effect transistor) 또는 HBT(heterojunction bipolar transistor) 등과 같은 임의의 종류의 트랜지스터일 수 있다. RF 전력 트랜지스터를 사용하여 전자 RF 장치에서 RF 전력을 생성할 수 있다.
100 반도체 패키지 부품
10 베이스 기판
20 돌출부
30 리드 프레임
40 돌출부
50 다이 칩
60 와이어
10 베이스 기판
20 돌출부
30 리드 프레임
40 돌출부
50 다이 칩
60 와이어
Claims (17)
- 베이스 기판;
상기 베이스 기판의 상부에 형성되는 세라믹층;
상기 세라믹층의 상부에 형성된 리드 프레임;
상기 베이스 기판의 상부에 실장된 다이 칩(die chip);
을 구비하는 반도체 패키지 부품으로서,
상기 베이스 기판은 돌출부가 형성되고, 상기 돌출부 상에 상기 다이 칩이 실장되어 상기 다이 칩과 상기 리드프레임을 와이어로 연결하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 베이스 기판은 금속 기판인 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 베이스 기판은 다층 구조로 형성된 것을 특징으로 하는 반도체 패키지 부품. - 청구항 3에 있어서,
상기 다층 구조로 형성된 베이스 기판은 제1 구리층; 상기 제1 구리층 상부에 형성된 구리-몰리브덴 합금층, 상기 구리-몰리브덴 합금층 상에 형성된 제2 구리층을 구비하는 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 돌출부는 상기 베이스 기판과 일체형인 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 세라믹층의 높이는 0.4mm 내지 0.7mm인 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 돌출부의 높이는 0.2mm 내지 0.6mm인 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 돌출부의 높이는 상기 세라믹층의 높이보다 낮은 것을 특징으로 하는 반도체 패키지 부품. - 청구항 8에 있어서,
상기 세라믹층의 높이를 r이라고 하고, 상기 돌출부의 높이를 k라 할 때, r 및 k의 비율은 1:0.5 내지 1:0.8인 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 세라믹층은 상기 돌출부의 외주를 둘러싸는 형태로 형성된 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 돌출부의 넓이는 상기 다이 칩의 면적보다 넓은 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1에 있어서,
상기 돌출부는 상기 세라믹층과 접촉하지 않는 것을 특징으로 하는 반도체 패키지 부품. - 청구항 1 내지 12의 어느 한 항에 기재된 반도체 패키지 부품을 보호하는 세라믹 커버를 포함하는 반도체 패키지.
- 청구항 13에 있어서,
상기 반도체 패키지는 RF 트랜지스터용인 것을 특징으로 하는 반도체 패키지. - 금속으로 이루어진 RF 트랜지스터용 베이스 기판으로서,
상부면에 돌출부를 구비하는 것을 특징으로 하는 RF 트랜지스터용 베이스 기판. - 청구항 15에 있어서,
상기 베이스 기판은 제1 구리층; 상기 제1 구리층 상부에 형성된 구리-몰리브덴 합금층, 상기 구리-몰리브덴 합금층 상에 형성된 제2 구리층의 적층 구조를 갖는 것을 특징으로 하는 RF 트랜지스터용 베이스 기판. - 베이스 기판의 상부에 형성되는 세라믹층을 형성하는 제1 단계;
상기 세라믹층의 상부에 형성된 리드 프레임을 형성하는 제2 단계; 및
상기 베이스 기판의 상부에 다이 칩(die chip)을 실장하는 제3 단계;
을 구비하는 반도체 패키지 부품의 제조방법으로서,
상기 베이스 기판은 돌출부가 형성되고, 상기 돌출부 상에 상기 다이 칩이 실장되어 상기 다이 칩과 상기 리드프레임을 와이어로 연결하는 반도체 패키지 부품의 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180159112A KR20200071401A (ko) | 2018-12-11 | 2018-12-11 | 반도체 패키지 부품 |
CN201980082391.7A CN113196475A (zh) | 2018-12-11 | 2019-11-29 | 半导体封装元件、射频晶体管用基底基板及其制造方法 |
EP19895728.4A EP3896733A4 (en) | 2018-12-11 | 2019-11-29 | SEMICONDUCTOR PACKAGE COMPONENT, RF TRANSISTOR BASE SUBSTRATE AND METHOD OF MAKING IT |
PCT/KR2019/016726 WO2020122482A1 (ko) | 2018-12-11 | 2019-11-29 | 반도체 패키지 부품, rf 트랜지스터용 베이스 기판 및 이의 제조방법 |
US17/413,403 US11869857B2 (en) | 2018-12-11 | 2019-11-29 | Semiconductor package component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180159112A KR20200071401A (ko) | 2018-12-11 | 2018-12-11 | 반도체 패키지 부품 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200071401A true KR20200071401A (ko) | 2020-06-19 |
Family
ID=71137391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020180159112A KR20200071401A (ko) | 2018-12-11 | 2018-12-11 | 반도체 패키지 부품 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20200071401A (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006097893A2 (en) | 2005-03-18 | 2006-09-21 | Nxp B.V. | Method and system for output matching of rf transistors |
KR20150039759A (ko) | 2012-06-29 | 2015-04-13 | 크리, 인코포레이티드 | 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들의 형성 방법들 |
-
2018
- 2018-12-11 KR KR1020180159112A patent/KR20200071401A/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006097893A2 (en) | 2005-03-18 | 2006-09-21 | Nxp B.V. | Method and system for output matching of rf transistors |
KR20150039759A (ko) | 2012-06-29 | 2015-04-13 | 크리, 인코포레이티드 | 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들 및 고주파수 안정화 특징들을 가지는 rf 트랜지스터 패키지들의 형성 방법들 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030155645A1 (en) | Semiconductor device and manufacturing the same | |
JP5776701B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
CN115668763A (zh) | 使用在栅极和/或漏极上具有穿过碳化硅通孔的晶体管管芯的堆叠rf电路拓扑 | |
TW408411B (en) | Semiconductor chip scale package | |
EP2159837B1 (en) | Electronic component storing package and electronic device | |
JP2003318344A (ja) | 半導体装置 | |
US10373930B2 (en) | Package structure and the method to fabricate thereof | |
JP2012178525A (ja) | パッケージ | |
KR20200071401A (ko) | 반도체 패키지 부품 | |
US11227819B2 (en) | Cascode semiconductor device and method of manufacture | |
JP2017028174A (ja) | 半導体装置 | |
US11869857B2 (en) | Semiconductor package component | |
JP2010034212A (ja) | 高周波セラミックパッケージおよびその作製方法 | |
US11107755B2 (en) | Packaging for lateral high voltage GaN power devices | |
NL2021598B1 (en) | Seed layer for electroplating eutectic AuSn solder | |
KR20220136328A (ko) | Rf 트랜지스터용 베이스 기판의 제조방법 | |
JP5004837B2 (ja) | 構造体及び電子装置 | |
US11862582B2 (en) | Package with elevated lead and structure extending vertically from encapsulant bottom | |
US11538795B2 (en) | Cascode semiconductor device and method of manufacture | |
US9362221B2 (en) | Surface mountable power components | |
US11942401B2 (en) | Half-bridge semiconductor device | |
JP2009158537A (ja) | 半導体素子収納用パッケージ | |
JP2002289763A (ja) | 電界効果トランジスタ | |
JP2008177475A (ja) | 電子部品 | |
JP2009044073A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
X091 | Application refused [patent] | ||
AMND | Amendment | ||
X601 | Decision of rejection after re-examination |