KR20100134766A - 전력 반도체 회로 장치 및 그 제조 방법 - Google Patents

전력 반도체 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100134766A
KR20100134766A KR1020107025840A KR20107025840A KR20100134766A KR 20100134766 A KR20100134766 A KR 20100134766A KR 1020107025840 A KR1020107025840 A KR 1020107025840A KR 20107025840 A KR20107025840 A KR 20107025840A KR 20100134766 A KR20100134766 A KR 20100134766A
Authority
KR
South Korea
Prior art keywords
power semiconductor
base plate
semiconductor element
groove
circuit device
Prior art date
Application number
KR1020107025840A
Other languages
English (en)
Other versions
KR101186781B1 (ko
Inventor
다카오 미츠이
히로유키 요시하라
도루 기무라
마사오 기쿠치
요이치 고토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20100134766A publication Critical patent/KR20100134766A/ko
Application granted granted Critical
Publication of KR101186781B1 publication Critical patent/KR101186781B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

적어도 전력 반도체 소자(10)를 탑재한 베이스판(12)과, 베이스판과 전력 반도체 소자를, 베이스판의 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 베이스판의 일부의 표면을 노출시킨 상태에서 몰드하는 수지(15)와, 베이스판과 가압력에 의해 접합하는 방열 핀(16)을 구비하고, 베이스판(12)의 방열 핀 접합부에 홈(14)을 형성하고, 홈(14)에 방열 핀(16)을 스웨이징 접합한 전력 반도체 회로 장치 및 그 제조 방법.

Description

전력 반도체 회로 장치 및 그 제조 방법{POWER SEMICONDUCTOR CIRCUIT DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 전력 반도체 소자를 구비한 전력 반도체 회로 장치 및 그 제조 방법에 관한 것이고, 특히, 전력 반도체 회로 장치의 베이스판에 방열 핀을 형성한 전력 반도체 회로 장치 및 그 제조 방법에 관한 것이다.
종래, 많은 전력 반도체 회로 장치는, 그리스 등을 통해 방열 부재인 히트 싱크(heat sink)에 고착되어 냉각되도록 구성되어 있다. 그리스는, 전력 반도체 회로 장치와 히트 싱크의 접촉면의 요철을 메우고, 접촉 열저항을 내리기 위해 이용되지만, 그리스의 열전도율은 금속류와 비교하여 대단히 작으므로, 더욱 장치의 고방열화를 실현할 때에는, 그리스를 통하지 않고 전력 반도체 회로 장치와 히트 싱크를 고착시킬 필요가 있다.
그래서, 전력 반도체 회로 장치의 고방열화 실현의 장해가 되고 있는 그리스를 통하지 않고서, 히트 싱크의 베이스판과 전력 반도체 회로 장치의 베이스판을 일체로 하기 위해, 전력 반도체 회로 장치의 베이스판에 히트 싱크의 방열 핀을 열전도율이 높은 절연 수지 시트로 열압착하거나, 또는 일체로 형성하고, 전력 반도체 회로 장치의 베이스판에 전력 반도체 소자나 배선 부재 등의 전자 부품을 탑재함으로써, 전력 반도체 회로 장치의 고방열화를 도모하고 있다(예컨대, 특허 문헌 1 참조)
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 공보 평 11-204700 호
이러한 전력 반도체 회로 장치에 있어서는, 미리 방열 핀을 열전도율이 높은 절연 수지 시트로 열압착하거나, 또는 일체로 형성함으로써 구성된 베이스판에, 전력 반도체 소자나 배선 부재 등의 전자 부품을 탑재하고, 그 후, 몰드 수지에 의한 케이스 부착을 행하고 있다. 그러나, 전력 반도체 소자나 배선 부재 등의 전자 부품을 탑재하기 전에 전력 반도체 회로 장치의 베이스판에 방열 핀이 붙어 있으면, 전력 반도체 회로 장치의 베이스판의 열용량이 커져, 납땜 부착이 곤란하게 될 뿐만 아니라, 와이어본드 공정에서도 종래의 지그(jig)를 이용할 수 없어, 베이스판과 방열 핀의 형상마다 특수한 지그를 만들지 않으면 안 된다. 그리고, 만드는 제품을 바꿀 때마다 지그 교환 등의 장치의 툴링 변경(tooling change)도 필요하게 된다. 또한, 방열 핀이 붙어 있는 것에 의해 장치가 커지므로, 제품 생산시에, 수납 용기에 수납할 수 있는 전력 반도체 회로 장치가 소량이 되어, 사람 또는 전용 기계로 항상 공급할 필요가 있어 생산성이 매우 나빠진다.
이들 문제를 해결하기 위해서는, 전력 반도체 회로 장치의 베이스판을, 미리 두께가 얇은 베이스판으로 하여, 이 베이스판에 전력 반도체 소자나 배선 부재 등의 전자 부품을 탑재하고, 마지막으로 방열 핀을 부착함으로써 해결할 수 있다. 그러나, 베이스판으로의 방열 핀의 부착에, 납땜이나 용접 등의 열적 부착법을 이용했다면, 전력 반도체 장치의 열용량이 크기 때문에 생산성이 나쁘고, 한편, 방열 핀을, 완성된 전력 반도체 회로 장치의 베이스판에 기계적으로 형성하고자 하면, 방열 핀 형성시에 전력 반도체 회로 장치에 스트레스가 가해져, 전력 반도체 회로 장치로의 손상이 문제가 된다.
본 발명은, 상기와 같은 문제점을 해결하기 위해 이루어진 것으로, 제조 공정을 간소화할 수 있고, 방열 핀 형성시에, 전력 반도체 회로 장치에 가해지는 스트레스를 경감하여, 전력 반도체 회로 장치의 고방열화와 생산성을 양립시킨 전력 반도체 회로 장치 및 그 제조 방법을 제공하는 것을 목적으로 하는 것이다.
본 발명에 따른 전력 반도체 회로 장치는, 전력 반도체 소자를 구비한 전력 반도체 회로 장치에 있어서, 적어도 상기 전력 반도체 소자를 탑재한 베이스판과, 상기 베이스판과 상기 전력 반도체 소자를, 상기 베이스판의 상기 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 상기 베이스판의 일부의 표면을 노출시킨 상태에서 몰드하는 수지와, 상기 베이스판과 가압력에 의해 접합하는 방열 핀을 구비하고, 상기 방열 핀에 접합되는 상기 베이스판의 접합부에 홈을 가공하고, 상기 홈에 상기 방열 핀을 스웨이징(swaging)에 의해 고착한 것이다.
또한, 본 발명에 따른 전력 반도체 회로 장치의 제조 방법은, 베이스판의 일면에 적어도 전력 반도체 소자를 탑재함과 아울러, 상기 베이스판의 반대쪽의 면에 접합용 홈을 형성하고, 상기 베이스판과 상기 전력 반도체 소자를, 상기 베이스판의 상기 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 상기 베이스판의 일부의 표면을 노출시킨 상태에서, 수지에 의해 몰드하고, 그 후, 상기 베이스판의 상기 홈에 상기 방열 핀을 스웨이징에 의해 고착하도록 한 것이다.
본 발명에 따른 전력 반도체 회로 장치에 의하면, 제조 공정에 있어서 전력 반도체 회로 장치에 손상을 주지 않고서 방열 핀을 형성할 수 있고, 또한, 제조 공정을 간소화할 수 있어, 전력 반도체 회로 장치의 방열 사양에 맞춘 방열 핀을, 만드는 제품마다 지그 교환 등의 장치의 툴링 변경 없이, 생산성이 좋게 형성할 수 있다.
상술한, 또한 그 밖의, 본 발명의 목적, 특징, 효과는, 이하의 실시의 형태에 있어서의 상세한 설명 및 도면의 기재로부터 보다 분명해질 것이다.
도 1은 본 발명의 실시의 형태 1에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도이다.
도 2는 본 발명의 실시의 형태 1에 따른 전력 반도체 소자에 발생하는 응력의 저감 효과를 나타낸 도면과, 그 저감 효과를 시산(試算)했을 때에 이용한 조건과 전력 반도체 회로 장치의 단면을 나타내는 도면이다.
도 3은 본 발명의 실시의 형태 2에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도와 방열 핀을 잘라내었을 때의 모식도이다.
도 4는 본 발명의 실시의 형태 3에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도와 몰드시의 몰드 금형과 베이스판의 위치 관계를 나타낸 도면이다.
도 5는 본 발명의 실시의 형태 4에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도와 몰드시의 몰드 금형과 베이스판의 위치 관계를 나타낸 도면이다.
도 6은 본 발명의 실시의 형태 5에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도와 베이스판의 윗면으로부터 본 볼록부의 형상과 배치를 나타낸 도면이다.
도 7은 본 발명의 실시의 형태 6에 따른 파워 모듈을 나타내는 정면 종단면도이다.
도 8은 본 발명의 실시의 형태 6의 파워 모듈의 분해 사시도이다.
도 9는 본 발명의 실시의 형태 6의 파워 모듈의 측면 종단면도이다.
도 10은 본 발명의 실시의 형태에 있어서의 금속 베이스의 홈 및 판금제 방열 핀의 형상을 나타내는 종단면도이다.
도 11은 본 발명의 실시의 형태에 있어서의 금속 베이스의 홈 내에 판금제 방열 핀의 스웨이징부가 스웨이징 접합된 상태를 나타내는 종단면도이다.
도 12는 본 발명의 실시의 형태에 있어서의 금속 베이스의 홈과 판금제 방열 핀 사이의 극간에 열전도성이 높은 접착제가 충전된 상태를 나타내는 종단면도이다.
도 13은 본 발명의 실시의 형태 7에 따른 파워 모듈을 나타내는 정면 종단면도이다.
이하, 첨부한 도면을 참조하여, 본 발명에 따른 전력 반도체 회로 장치(이하, 파워 모듈이라고도 한다) 및 그 제조 방법에 대하여 바람직한 실시의 형태를 설명한다.
또, 본 실시의 형태에 의해 본 발명이 한정되는 것이 아니다.
(실시의 형태 1)
도 1은 본 발명의 실시의 형태 1에 따른 전력 반도체 회로 장치를 나타내는 단면 모식도이다. 도 1에 있어서, 예컨대 IGBT(Insulated Gate Bipolar Transistor), 또는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)과 같은 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)는, 알루미늄으로 이루어지는 베이스판(12)에 일괄하여 납땜 또는 접착제(13)에 의해 접착되어 있다. 베이스판(12)은, 압출 가공, 또는 주조, 혹은 다이캐스팅에 의해 제작되고, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)를 탑재한 면과 반대쪽의 면, 즉, 베이스판(12)의 이면에는 미리 홈(14)이 가공되어 있다.
도 1(a) 혹은 도 1(b)에 나타내는 바와 같이, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)와, 베이스판(12)은, 베이스판(12)의 이면과 베이스판(12)의 측면에 있어서의 일부의 표면을 노출하도록, 에폭시계의 몰드 수지(15)로 트랜스퍼 몰드되어 있다.
베이스판(12)의 이면에 가공된 홈(14)에는, 방열 핀(16)이 장착된다. 이 방열 핀(16)은, 한 장의 순수 알루미늄계의 판 부재를 물결 모양으로 형성하여 구성되어 있고, 방열 핀(16)을 변형시키는 것에 의해, 도 1(b)에 나타내는 바와 같이, 베이스판(12)의 홈(14)에 스웨이징 접합에 의해 장착된다. 더 구체적으로 설명하면, 방열 핀(16)은, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)와, 베이스판(12)이, 베이스판(12)의 이면과 베이스판(12)의 측면의 일부의 표면을 노출하도록, 에폭시계의 몰드 수지(15)로 트랜스퍼 몰드된 후에, 도 1(a)의 화살표로 표시하는 바와 같이, 베이스판(12)의 홈(14)에 스웨이징 접합된다.
실시의 형태 1에 따른 전력 반도체 회로 장치는 상기한 바와 같이 구성되어 있지만, 전력 반도체 소자(10)는 복수 개 있더라도 좋고, 또한, 전력 반도체 소자(10)는, 배선 부재(11)를 사이에 두지 않고서 베이스판(12)에 납땜 혹은 접착제(13)에 의해 직접 접착함으로써 탑재하는 것이더라도 좋다. 또한, 전력 반도체 소자(10)와 배선 부재(11)는, 베이스판(12)과의 절연을 위해, 세라믹 기판 등의 절연 부재를 사이에 두고 베이스판(12)에, 납땜 혹은 접착제(13)로 접착하고, 그 절연 부재를 베이스판(12)에 접착하도록 하더라도 좋다.
베이스판(12)의 이면에 가공된 홈(14)에, 스웨이징 접합에 의해 장착되는 방열 핀(16)은, 한 장의 판을 물결 모양으로 형성한 것이 아니고, 1장씩 독립하여 형성한 것이라도 좋다. 또한, 방열 핀(16)의 베이스판(12)으로의 장착은, 베이스판(12)을 변형시켜 스웨이징해도 좋고, 양자 사이의 가압력에 의한 접합이면 좋다. 또한, 방열 핀(16)을 100~150℃로 가열하여, 방열 핀(16)을 연화시키면서 스웨이징 접합을 행하더라도 좋다. 또, 본 실시의 형태에 의한 형상에 있어서는, 실온에서 스웨이징했을 때와 비교하여, 방열 핀(16)을 100~150℃로 가열했을 때에는, 약 70%의 스웨이징 압력이고, 실온에서 스웨이징했을 때와 같은 스웨이징 상태가 되는 것을 확인하고 있다.
다음으로, 본 실시의 형태와 같이, 전력 반도체 소자(10)의 주변을 극간없이 에폭시계의 몰드 수지(15)로 트랜스퍼 몰드한 구조와, 도 2(a)에 나타내는 전력 반도체 소자(10)의 주변이 중공(中空) 또는 겔로 밀봉되어 있는 중공 구조에서의 스웨이징시의 스웨이징 압력과 전력 반도체 소자(10)에 발생하는 응력의 관계를 도 2(b)에 나타낸다. 또, 도 2(b)의 가로축은 스웨이징 압력(㎫), 세로축은 전력 반도체 소자(10)에 발생하는 응력(㎫)을 나타내고, 스웨이징 압력은, 스웨이징 접합시에 방열 핀(16)의 스웨이징 칼이 베이스판(12)을 누르는 압력이다.
스웨이징 압력이 같으면, 본 실시의 형태에 의한 트랜스퍼 몰드 구조의 쪽이 도 2(a)에 나타내는 중공 구조에 비하여, 도 2(c)에 나타내는 바와 같이, 스웨이징 접합시의 지지 구조가 몰드 수지(14)의 윗면 양단인 경우에는, 전력 반도체 소자(10)로의 응력을 약 1/2로 저감할 수 있다. 또한, 도 2(d)와 같이 몰드 수지(15)의 윗면 전면으로 지지하는 경우에는, 전력 반도체 소자(10)로의 응력을 1/10 이상으로 저감할 수 있다. 따라서, 본 실시의 형태에 의한 트랜스퍼 몰드 구조에 의하면, 매우 스트레스가 작고, 전력 반도체 소자(10)로의 손상의 걱정이 없는, 베이스판(12)으로의 방열 핀(16)의 스웨이징 접합을 할 수 있다.
또한, 전력 반도체 소자(10)의 극간에 몰드 수지(15)가 들어감으로써, 전력 반도체 소자(10)에 응력 집중이 발생하는 것을 막아, 전력 반도체 소자(10)의 파괴 내량도 증가하여, 큰 스웨이징 압력에 대해서도 전력 반도체 소자(10)로의 손상이 발생하기 어렵다.
몰드 재료로서는 에폭시계의 재료가 딱딱하기 때문에 전력 반도체 소자(10)로의 손상 회피의 관점에서 바람직하고, 포팅(potting), 혹은 트랜스퍼 몰드, 주형법 등의 방법으로 전력 반도체 소자(10)의 주변을 에폭시 수지로 몰드하는 구조가 좋고, 또한, 스웨이징 압력을 몰드 전면에서 받을 수 있도록, 윗면은 가능한 한 플랫한 구조가 바람직하다.
한편, 제조 공정은, 전력 반도체 소자(10)를 배선 부재(11)에 탑재하는 공정, 배선 부재(11)를 베이스판(12)에 탑재하는 공정, 배선 부재(11) 및 베이스판(12)을 몰드 금형(도시하지 않음)에 세팅하여, 전력 반도체 소자(10)를 몰드하는 공정, 베이스판(12)에 방열 핀(16)을 장착하는 공정을 거치므로, 공정의 처음부터 방열 핀(16)이 있는 것에 따라 종래 문제로 되고 있었던, 납땜 부착 공정이나 와이어본드 공정이 어렵게 되는 것, 회로 장치가 커지는 것에 의한 생산성의 악화라고 하는 문제를 해결할 수 있다.
전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)를, 방열 핀(16)을 직접 형성할 수 있는 베이스판(12)에 일괄하여 납땜질, 또는 접착함으로써, 통상, 베이스판(12)과 방열 핀(16)의 접합에 이용하는 그리스를 철폐하는 것이 가능해져, 전력 반도체 회로 장치의 고방열화가 가능해진다.
또한, 스웨이징 접합에 의해 방열 핀(16)과 베이스판(12)을 접합하므로, 전력 반도체 회로 장치의 방열 사양에 맞춰 방열 핀(16)의 높이와 폭을 변경함으로써, 설비의 순서를 바꾸지 않고 제조하는 것이 용이해진다.
방열 핀(16)을 베이스판(12)의 이면에 스웨이징 접합함에 있어서, 부드러운 순수 알루미늄계의 판 부재를 물결 모양으로 가공하여 복수의 핀을 연결하여 형성한 핀을 이용하면 좋다. 이 경우, 도 1(b)에 나타내는 바와 같이, 이웃하는 방열 핀(16)끼리 서로 맞당겨, 베이스판(12)에 형성한 홈(14)에 누르는 힘이 발생하므로, 베이스판(12)을 크게 변형시키지 않더라도 큰 강도와 낮은 열저항을 얻을 수 있다. 따라서, 전력 반도체 소자(10)를 비롯한 전력 반도체 회로 장치로의 손상을 더 한층 일으키지 않는 매우 우수한 베이스판(12)으로의 방열 핀(16)의 접합을 실현할 수 있다. 특히, 방열 핀(16)의 핀끼리의 피치를 베이스판(12)에 형성된 홈(14)의 피치보다 약간 작게 함으로써, 베이스판(12)에 형성된 홈(14)의 측면으로의 방열 핀(16)의 누르는 힘을 한층 증가시킬 수 있다.
또한, 베이스판(12)의 이면과 베이스판(12) 측면의 일부의 표면을 노출시키기 위해, 도시하지 않는 몰드 금형의 베이스판(12)을 배치하는 주변에, 수지 유입시에 베이스판(12)의 주변을 가압하는 가압 수단을 마련한다. 이 가압 수단을 마련함으로써, 금형의 극간으로부터 수지가 유입하여 생기는 몰드 수지(15)의 버르(burr)를 막아, 접합부에 몰드 수지(15)의 버르가 생기는 것에 의해 발생하는, 접합부의 열저항의 증대나, 접합 강도의 저하 등이 발생하지 않는 스웨이징 접합이 가능해진다.
(실시의 형태 2)
다음으로, 본 발명의 실시의 형태 2에 따른 전력 반도체 회로 장치 및 그 제조 방법에 대하여 도 3에 의해 설명한다.
실시의 형태 2에 따른 전력 반도체 회로 장치는, 실시의 형태 1과 같이, 전력 반도체 소자(10), 전력 반도체 소자(10)를 탑재한 배선 부재(11)는, 알루미늄으로 이루어지는 베이스판(30)에 일괄하여 납땜, 혹은 접착되어 있다. 또한, 도 3(a)에 나타내는 바와 같이, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)와, 베이스판(30)은, 베이스판(30)의 이면과 베이스판(30)의 측면에 있어서의 일부의 표면을 노출하도록, 에폭시계의 몰드 수지(15)로 트랜스퍼 몰드되어 있다.
베이스판(30)은, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)를 탑재한 면과 반대쪽의 면, 즉, 베이스판(30)의 이면은 평면으로 가공되어 있다. 베이스판(30)의 평면에 가공된 이면에는, 방열 핀(31)이 형성된다. 이 방열 핀(31)은, 도 3(b)에 나타내는 바와 같이, 몰드 수지(15)의 표면에 누르는 지그(32)를 맞닿게 하여, 베이스판(30)의 이면을 공구(33) 등으로 잘라냄으로써 형성되어 있다. 또, 방열 핀(31)은, 몰드 수지(15)로부터 노출되어 있는 베이스판(30)의 측면 부분에 형성하더라도 좋다.
실시의 형태 2에 따른 전력 반도체 회로 장치를 제조할 때에는, 공구(33) 등으로 베이스판(30)의 이면을 잘라낼 때에, 전력 반도체 소자(10)를 누르는 방향으로 힘이 가해지지만, 도 2(a) 혹은 도 2(c)에 나타내는 바와 같이, 누르는 지그(32) 등으로 몰드 수지(15)의 윗면을 지지함으로써, 전력 반도체 소자(10)에 발생하는 응력을 저감할 수 있다. 또한, 방열 핀(31)을 뒤에 형성함으로써, 먼저 방열 핀(31)이 있어 종래 문제로 되고 있었던, 납땜 공정이나 와이어본드 공정이 어렵게 되는 것, 혹은 부피가 커지는 것에 의한 생산성의 악화라고 하는 문제를 해결할 수 있다.
또한, 상온에서 방열 핀(31)을 형성하는 것이 가능하고, 스웨이징 접합에 의해 방열 핀(31)을 형성하는 경우에 비하여 한층 좁은 핀 피치가 가능하게 되고, 방열 핀(31)은 베이스판(30)으로부터 잘라내므로, 베이스판(30)을 미리 가공할 필요가 없다. 또한, 방열 핀(31)의 형성면에 몰드시의 버르가 있더라도 잘라내는 가공과 함께 버르도 공구에 의해 떼어내므로, 버르가 열저항의 악화를 초래하지 않는다.
또한, 방열 핀(31)과 베이스판(30) 사이의 열저항이 스웨이징 접합에 비하여 작은 것, 방열 핀(31)의 피치와 높이를, 설비의 툴링 변경 없이 전력 반도체 회로 장치의 방열 사양에 맞춰 변경할 수 있는 것으로부터, 방열 핀(31)을 뒤에 형성함으로써 열저항을 낮게 하는 것과 생산성 향상이 가능하다.
(실시의 형태 3)
다음으로, 본 발명의 실시의 형태 3에 따른 전력 반도체 회로 장치 및 그 제조 방법에 대하여 도 4에 의해 설명한다.
실시의 형태 3에 따른 전력 반도체 회로 장치는, 실시의 형태 1 혹은 실시의 형태 2와 같이, 도 4(a)에 나타내는 바와 같이, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)와, 베이스판(40)이, 베이스판(40)의 이면과 베이스판(40)의 측면에 있어서의 일부의 표면을 노출하도록, 에폭시계의 몰드 수지(15)로 트랜스퍼 몰드되어 있다.
베이스판(40)은, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)를 탑재하는 탑재면이 직사각형 형상으로 형성되고, 측면의 4방향에, 기계 가공에 의해 계단부(40a)가 형성되어 있다. 그리고, 도 4(b)에 나타내는 바와 같이, 계단부(40a)의 아랫면을 몰드 금형(41)에 의해 가압함으로써 밀봉 가능하게 몰드된다. 또, 그 밖의 구성에 대해서는, 실시의 형태 1과 같고, 동일 부호를 붙여 그 설명을 생략한다.
홈(14)에 방열 핀(16)을 스웨이징 접합할 때, 방열 핀(16)과 홈(14) 사이의 위치 어긋남이 큰 경우에는, 스웨이징 접합을 할 수 없게 되므로, 방열 핀(16)과 홈(14)의 위치 결정이 중요해진다. 일반적으로는, 배선 부재의 파일럿 홀 등을 이용하여 몰드 금형(41)과 위치 결정하여 몰드하지만, 실시의 형태 3에 있어서의 전력 반도체 회로 장치에서는, 베이스판(40)에 배선 부재(11)를 접합하므로, 배선 부재(11)와 베이스판(40)의 위치 어긋남이 작지 않다. 이러한 경우에도, 베이스판(40)에 형성한 계단부(40a)에 의해 베이스판(40)을 위치 결정함으로써, 방열 핀(16)을 뒤에 붙이는 가공시의 위치 맞춤이 용이하게 된다.
또한, 계단부(40a)의 아랫면을 내리눌러 밀봉함으로써, 계단부(40a)에 의해 스웨이징 접합부로의 몰드 수지(15)의 유입을 막을 수 있어, 스웨이징 접합부로의 몰드 수지(15)의 유입을 막아 몰드의 버르를 없앨 수 있으므로 방열 핀(16)의 형성이 용이하게 된다.
(실시의 형태 4)
다음으로, 본 발명의 실시의 형태 4에 따른 전력 반도체 회로 장치 및 그 제조 방법에 대하여 설명한다.
실시의 형태 4에 따른 전력 반도체 회로 장치는, 상기 각 실시의 형태와 같이, 도 5(a)에 나타내는 바와 같이, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)가, 베이스판(50)에 탑재되어 있다. 베이스판(50)의 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)의 탑재면과 반대쪽의 면, 즉, 베이스판(50)의 이면(50b)이, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)의 탑재면, 즉, 베이스판(50)의 표면(50a)보다 작아지도록 베이스판(50)의 측면에 경사부(50c)를 마련하고 있다. 그리고, 몰드 금형(51)에는, 몰드시에 베이스판(50)의 경사부(50c)를 내리눌러 밀봉하는 수단이 되는 경사부(51a)가 형성되어 있다. 경사부(50c)는, 실시의 형태 3의 도 4(b)에 있어서 설명한 계단부로 하여도 좋다. 또, 그 밖의 구성에 대해서는 실시의 형태 1과 같고, 동일 부호를 붙여 그 설명을 생략한다.
상기한 바와 같이, 실시의 형태 4에 따른 전력 반도체 회로 장치는, 베이스판(50)의 측면에, 방열 핀(16) 쪽이 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)의 탑재면 쪽보다 작아지는 경사부(50c)를 마련하고 있고, 몰드 공정에서 가해지는 압력에 의해, 경사부(50c)가 몰드 금형(51)의 경사부(51a)에 가압됨으로써, 간소한 금형 구조로 수지를 밀봉하여, 몰드에 의한 버르를 없앨 수 있다.
(실시의 형태 5)
다음으로, 본 발명의 실시의 형태 5에 따른 전력 반도체 회로 장치 및 그 제조 방법에 대하여 설명한다.
실시의 형태 5에 따른 전력 반도체 회로 장치는, 도 6(a), 도 6(b)에 나타내는 바와 같이, 베이스판(60)의 표면, 즉, 전력 반도체 소자(10) 및 전력 반도체 소자(10)를 탑재한 배선 부재(11)의 탑재면에, 그 면과 수직으로 볼록부(60a)가 형성되어 있다. 이 볼록부(60a)는, 베이스판(60)의 각 측면의 단부로부터 조금 안쪽의 위치에 마련되고, 도 6(a)에 나타내는 바와 같이, 볼록부(60a)를 포함하도록 몰드 수지(15)로 몰드되어 있다. 또한, 베이스판(60)의 표면의 면적은, 몰드 수지(15)에 의한 몰드부의 투영 면적에 비하여 크고, 또한 방열 핀(16)의 가장 끝 위치보다 몰드 수지(15)의 측면이 바깥쪽에 있다. 베이스판(60)에 형성한 볼록부(60a)는 오목부라도 상관없다. 또, 그 밖의 구성에 대해서는 실시의 형태 1과 같고, 동일 부호를 붙여 그 설명을 생략한다.
실시의 형태 5에 따른 전력 반도체 회로 장치에 의하면, 전력 반도체 회로 장치의 방열 핀(16)의 형성 부분에 있어서의 몰드 수지(15)의 버르를 없앨 수 있다. 또한, 베이스판(60)에 알루미늄을 이용했을 때, 몰드 수지(15)는 알루미늄과의 접착성이 양호하지 않으므로 벗겨지기 쉽지만, 볼록부(60a)를 형성함으로써, 베이스판(60)에 대하여 몰드 수지(15)의 접착력이 증가하여, 방열 핀(16)을 형성할 때의 스트레스에 의해, 몰드 수지(15)가 벗겨지는 것을 막을 수 있다.
(실시의 형태 6)
도 7은 본 발명의 실시의 형태 6에 있어서의 전력 반도체 회로 장치인 파워 모듈을 나타내는 정면 종단면도, 도 8은 실시의 형태 6의 파워 모듈의 분해 사시도, 도 9는 실시의 형태 6의 파워 모듈의 측면 종단면도, 도 10은 금속 베이스의 홈 및 판금제 방열 핀의 형상을 나타내는 종단면도, 도면 11은 금속 베이스의 홈 내에 판금제 방열 핀의 스웨이징부가 스웨이징 접합된 상태를 나타내는 종단면도이며, 도 12는 금속 베이스의 홈과 판금제 방열 핀 사이의 극간에 열전도성이 높은 접착제가 충전된 상태를 나타내는 종단면도이다.
도 7~도 12에 나타내는 바와 같이, 실시의 형태 6의 파워 모듈(91)은, 발열하는 파워 반도체 소자(111)와, 파워 반도체 소자(111)가 실장되고, 전극 단자(112a)를 갖는 금속 프레임(112)과, 한 면(113a)에 금속 프레임(112)이 설치되고 다른 면(113b)에 복수의 평행한 홈(114)이 형성된 금속 베이스(113)와, 파워 반도체 소자(111) 및 금속 프레임(112)을 피복함과 아울러 금속 베이스(113)의 한 면(113a) 및 그 한 면(113a) 쪽의 외주부(113c)를 덮는 몰드 수지(115)와, 대략 V자로 구부려 형성된 스웨이징부(116a)를 찌그러뜨리도록 홈(114) 내에 스웨이징 접합되고, 스웨이징부(116a)의 홈(114)으로부터 둘출되어 나온 부분(116b)이 홈(114)의 바닥면(114a)보다 낮은 위치가 되도록 소성 변형된 판금제 방열 핀(116)을 구비하고 있다.
파워 반도체 소자(111)로서는, 입력 교류 전력을 직류로 변환하는 컨버터부의 다이오드나, 직류를 교류로 변환하는 인버터부의 바이폴라 트랜지스터, IGBT, MOSFET, GTO 등이 있다.
파워 반도체 소자(111)끼리, 또한, 파워 반도체 소자(111)와 전극 단자(112a)는, 금속 와이어(117)로 전기적으로 접속된다. 금속 베이스(113)는, 열전도율이 높은 알루미늄이나 구리 등에 의해 형성되어 있다.
파워 반도체 소자(111)와 금속 프레임(112), 및, 금속 프레임(112)과 금속 베이스(113)는, 납땜 접합되어 있고, 판금제 방열 핀(116)은 전위를 갖고 있다. 파워 반도체 소자(111)로부터 금속 베이스(113)까지의 접합에, 열전도율이 높은 납땜을 이용하고 있으므로, 작은 접합 면적이라도 방열성이 높고, 파워 반도체 소자(111)를 소형화할 수 있다.
실시의 형태 6의 판금제 방열 핀(116)에는, 알루미늄 등의 얇은 1장의 띠 형상의 금속판을 여러 번 구부려 물결 모양(직사각형 물결 모양)으로 형성한 콜게이트형 방열 핀을 이용하고 있다. 콜게이트형 방열 핀(116)은, 1회의 스웨이징 공정으로 금속 베이스(113)와 스웨이징 접합을 행하기에 적합하지만, 콜게이트형 방열 핀(116) 대신에, 띠 형상의 금속판 1장을 대략 V자로 1회 구부린 판금제 방열 핀(116)을 이용하더라도 좋다.
몰드 수지(115)로서는, 에폭시 수지 등의 열경화성 수지를 이용한다. PPS(polyphenylene sulfide)나 PBT(polybutylene terephthalate) 등의 열가소성 수지를 이용하더라도 좋다. 금속 베이스(113)와의 스웨이징 접합시에, 콜게이트형 방열 핀(116)의 위치 결정을 하기 쉽도록, 몰드 수지(115)의 핀 쪽의 면(115a)의 주변부에 돌기(115b)를 마련하여, 콜게이트형 방열 핀(116)의 측부 플랜지(116d)에 마련된 구멍(116e)에 돌기(115b)를 끼워 넣어 고정하고 있다. 돌기(115b)는, 홈(114)에 스웨이징 접합 후의 판금제 방열 핀(116)의 위치 어긋남의 억제에도 기여하고 있다.
파워 모듈(91)의 제조 방법으로서, 판금제 방열 핀(116)과 금속 베이스(113)의 스웨이징 접합을 먼저 행하고, 뒤의 공정에서, 금속 베이스(113)의 한 면(113a)에, 파워 반도체 소자(111), 금속 와이어(117) 및 금속 프레임(112)을 실장하고, 몰드 수지(115)에 의해 피복하는 방법이 있지만, 금속 베이스(113)에 부착하는 판금제 방열 핀(116)의 길이가 다른 경우에 발생하는, 납땜 공정이나 수지 몰드 공정에서의 툴링 변경을 불필요하게 하여, 제조 공정을 간소화하기 위해, 도 8에 나타내는 바와 같이, 파워 반도체 소자(111), 금속 와이어(117), 금속 프레임(112) 및 금속 베이스(113)를 수지 몰드한 후에, 금속 베이스(113)와 판금제 방열 핀(116)의 스웨이징 접합을 행하도록 하는 것이 바람직하다.
즉, 실시의 형태 6의 파워 모듈(91)은, 파워 반도체 소자(111)를 금속 프레임(112)에 실장하는 공정과, 다른 면(113b)에 복수의 평행한 홈(114)이 형성된 금속 베이스(113)의 한 면(113a)에 금속 프레임(112)을 설치하는 공정과, 몰드 수지(115)에 의해 파워 반도체 소자(111) 및 금속 프레임(112)을 피복함과 아울러 금속 베이스(113)의 한 면(113a) 및 한 면(113a) 쪽의 외주부(113c)를 덮는 공정과, 판금제 방열 핀(116)의 대략 V자로 구부려 형성된 스웨이징부(116a)를 누르도록 홈(114) 내에 스웨이징 접합하고, 스웨이징부(116a)의 홈(114)으로부터 돌출되어 나온 부분(116b)을 홈(114)의 바닥면(114a)보다 낮은 위치가 되도록 소성 변형하는 공정에 의해 제조하는 것이 바람직하다.
도 8에 나타내는 바와 같이, 판금제 방열 핀(116)과 금속 베이스(113)의 접합은, 몰드 수지(115) 외면의 평탄부(도 8의 △△ 표시부)를 대(臺) 위에 고정하고, 판금제 방열 핀(116)의 스웨이징부(116a)에 프레스 등의 하중을 가하여, 스웨이징부(116a)를 소성 변형시켜 스웨이징 접합에 의해 고정한다.
이때, 몰드 수지(115)의 평탄부에, 션트(shunt) 등의 대형 부품 실장에 의한 볼록부나 몰드 수지 흐름을 효율적으로 하기 위한 오목부가 있더라도, 이 오목부나 볼록부에 하중이 가해지지 않도록 하는 지그를 이용함으로써, 스웨이징 접합을 행할 수 있다.
다음으로, 도 9를 참조하여, 스웨이징 접합 후의 판금제 방열 핀(116)의 형상에 대하여 설명한다. 판금제 방열 핀(116)의 옆폭은, 금속 베이스(113)의 옆폭보다 크게 형성되어 있어, 판금제 방열 핀(116)의 양측 가장자리는, 홈(114)으로부터 돌출되어 나와 있다.
대략 V자로 구부려 형성된 판금제 방열 핀(116)의 스웨이징부(116a)를 누르도록 소성 변형시켜, 금속 베이스(113)의 홈(114) 내에 스웨이징 접합하면, 스웨이징부(116a)의 홈(114)으로부터 돌출되어 나온 부분(116b)은 눌리지 않으므로, 홈(114)의 바닥면(114a)보다 낮은 위치로 변위한다. 이에 따라, 홈(114)으로부터 돌출되어 나온 부분(116b)이 홈(114)의 양단에 걸리게 되어, 판금제 방열 핀(116)에 진동 등이 가해지더라도, 판금제 방열 핀(116)이 홈(114)을 따라 슬라이드하여 어긋나버리는 일은 없다.
다음으로, 도 10~도 12를 참조하여 금속 베이스(113)의 홈(114)의 단면 형상 및 판금제 방열 핀(116)의 스웨이징부(116a)의 단면 형상의 상세에 대하여 설명한다.
프레스 칼(118)에 의해, 판금제 방열 핀(116)의 스웨이징부(116a)와 금속 베이스(113)의 홈(114)의 스웨이징 접합을 행할 때, 금속 베이스(113)에 실장된 파워 반도체 소자(111)는, 금속 베이스(113)의 변형에 의한 응력의 발생에 의해 파손될 가능성이 있어, 파워 반도체 소자(111)가 파손되지 않을 정도의 약한 프레스 하중으로 스웨이징 접합을 행할 필요가 있다.
도 10에 나타내는 바와 같이, 판금제 방열 핀(116)의 스웨이징부(116a)는, 대략 V자로 구부려 형성되어 있다. 금속 베이스(113)의 홈(114)에는, 개구부를 향하여 폭이 확대되는 테이퍼(taper)면(114c)과, 바닥부를 향하여 폭이 확대되는 역테이퍼면(114b)이 형성되어 있다.
홈(114)의 개구부의 폭 A1과 바닥면(114a)의 폭 A2는, 대략 동일하게 되어 있다. 또한, 판금제 방열 핀(116)의 스웨이징부(116a)의 테이퍼 각도와 홈(114)의 테이퍼면(114c)의 테이퍼 각도는, 대략 동일하게 되어 있다.
그 때문에, 개구부의 폭 A1과 바닥면(14a)의 폭 A2의 열팽창량이 대략 동일하게 되고, 테이퍼면(114c)과 역테이퍼면(114b)의 열응력이 대략 동일하게 되어, 열적 신뢰성이 높다.
프레스 칼(118)에 의해, 대략 V자로 구부려 형성된 스웨이징부(116a)를 누르도록 하여, 스웨이징부(116a)를 홈(114) 내에 스웨이징 접합한다.
금속 베이스(113)는, 몰드 후의 수지의 열수축에 의해, 다른 면(113b)이 볼록면이 되도록 휘어, 홈(114)의 피치가 확대된다. 특히, 양단의 홈(114)의 변위가 커, 판금제 방열 핀(116)의 삽입시에, 홈(114)에 간섭하여 삽입이 어렵게 되지만, 스웨이징부(116a)가 대략 V자이며, 또한, 홈(114)의 개구부가 테이퍼면(114c)으로 되어 있으므로, 스웨이징부(116a)의 삽입은 용이하다. 또한, 대략 V자의 스웨이징부(116a)는, 변형 능력이 높아, 금속 베이스(113)가 휘어 가더라도, 충분히 스웨이징 접합을 행할 수 있다.
도 11에 나타내는 바와 같이, 대략 V자의 스웨이징부(116a)는, 프레스 칼(118)에 의해 눌려, 홈(114)의 바닥부의 역테이퍼면(114b)의 코너에 밀려들어가 스웨이징 접합된다. 스웨이징 접합 후, 홈(114)의 모퉁이에는, 극간(114d)이 발생한다. 홈(114)의 바닥부의 역테이퍼면(114b)은, 스웨이징부(116a)를 진입하기 쉽게 하고 있어, 약한 프레스 하중으로 스웨이징 접합을 행할 수 있다.
또한, 스웨이징 접합시에, 판금제 방열 핀(116)을 가열해 두면, 판금제 방열 핀(116)의 휨 탄성(bending elasticity)이 저하되어, 파워 반도체 소자(111)에 스트레스를 주지 않고서, 강고한 스웨이징 접합을 행할 수 있다.
도 12에 나타내는 바와 같이, 금속 베이스(113)의 홈(114)과 홈(114) 내에 스웨이징 접합된 판금제 방열 핀(116) 사이의 극간(114d)에, 열전도성이 높은 접착제(119)를 충전하면 좋다. 열전도성이 높은 접착제(119)로서는, 부드러운 실리콘 수지에 충전재를 첨가하여 열전도율을 높게 한 것을 이용한다.
극간(114d)에 열전도성이 높은 접착제(119)를 충전함으로써, 파워 모듈(91)의 방열성이 향상된다. 또한, 열전도성이 높은 접착제(119)로, 판금제 방열 핀(116)과 금속 베이스(113)를 접착함으로써, 가혹한 진동 조건 하에서도, 판금제 방열 핀(116)이 어긋나는 일은 없다.
이상, 금속 베이스(113)의 홈(114)의 단면 형상에 대하여 상세하게 설명했지만, 홈(114)은, 테이퍼면(114c) 및 역테이퍼면(114b)을 마련하지 않는 단순 직사각형 형상이더라도 좋다.
또한, 극간(114d)에, 열전도성이 높은 접착제(119)를 충전하지 않더라도 좋다.
실시의 형태 6의 파워 모듈(91)은, 이상 설명한 구조에 의해, 발열체인 파워 반도체 소자(111)로부터 판금제 방열 핀(116)까지, 열전도율이 높은 금속 접합을 행하고 있어, 방열성을 높게 하여, 고가의 반도체 소자(111)를 소형화하여, 비용을 저감하고 있다. 또한, 수지 몰드 공정 후에, 금속 베이스(113)에 판금제 방열 핀(116)을 스웨이징 접합하므로, 핀의 길이가 다른 파워 모듈도 용이하게 제작할 수 있어, 작업성을 향상시켜 제조비용을 저감할 수 있다.
또한, 스웨이징부(116a)의 홈(114)으로부터 돌출되어 나온 부분(116b)이, 홈(114)의 바닥면(114a)보다 낮은 위치로 변위하고 있으므로, 홈(114)의 양단에 걸리게 되어, 판금제 방열 핀(116)에 진동 등이 가해지더라도, 판금제 방열 핀(116)이 홈(114)을 따라 슬라이드하여 어긋나버리는 일은 없다.
(실시의 형태 7)
도 13은 본 발명에 따른 실시의 형태 7의 파워 모듈의 정면 종단면도이다.
실시의 형태 7의 파워 모듈(92)이, 실시의 형태 6의 파워 모듈(91)과 다른 곳은, 실시의 형태 6의 금속 프레임(112) 및 금속 베이스(113)를, 금속 기판(123)으로 바꾼 것이다.
즉, 실시의 형태 7의 파워 모듈(92)은, 발열하는 파워 반도체 소자(111)와, 한 면(123a)에 파워 반도체 소자(111)가 실장되고, 다른 면(123b)에 복수의 평행한 홈(114)이 형성되고, 한 면(123a)과 다른 면(123b) 사이에 수지로 이루어지는 절연층(123e)이 형성된 금속 기판(123)과, 파워 반도체 소자(111)를 피복함과 아울러 금속 기판(123)의 한 면(123a) 및 그 한 면(123a) 쪽의 외주부(123c)까지를 덮는 몰드 수지(115)와, 대략 V자로 구부려 형성된 스웨이징부(116a)를 누르도록 홈(114) 내에 스웨이징 접합되어, 스웨이징부(116a)의 홈(114)으로부터 돌출되어 나온 부분(116b)이 홈(114)의 바닥면(114a)보다 낮은 위치가 되도록 소성 변형된 판금제 방열 핀(116)을 구비하고 있다.
또한, 실시의 형태 7의 파워 모듈(92)은, 복수의 평행한 홈(114)이 형성된 다른 면(123b)과 한 면(123a) 사이에 절연층(123e)이 형성된 금속 기판(123)의 한 면(123a)에 파워 반도체 소자(111)를 실장하는 공정과, 몰드 수지(115)에 의해 파워 반도체 소자(111)를 피복함과 아울러 금속 기판(123)의 한 면(123a) 및 그 한 면(123a) 쪽의 외주부(123c)를 덮는 공정과, 판금제 방열 핀(116)의 대략 V자로 구부려 형성된 스웨이징부(116a)를, 누르도록 홈(114) 내에 스웨이징 접합하고, 스웨이징부(116a)의 홈(114)으로부터 돌출되어 나온 부분을 상기 홈(114)의 바닥면(114a)보다 낮은 위치가 되도록 소성 변형하는 공정에 의해 제조하는 것이 바람직하다.
파워 반도체 소자(111)끼리, 및, 파워 반도체 소자(111)와 몰드 수지(115)에 의해 유지된 전극 단자(112a)는, 금속 와이어(117)로 전기적으로 접속되어 있다.
금속 기판(123)은, 열전도율이 높은 알루미늄이나 구리 등에 의해 형성되어 있다.
금속 기판(123)은, 수지 절연층(123e)을 갖기 때문에, 납땜 접합에 비하여 열전도율이 낮지만, 수지 절연층(123e)으로 절연되어 있으므로, 복수의 파워 반도체 소자(111)를 나란히 실장할 수 있다.
인버터로서 이용하는 경우, 실시의 형태 6의 파워 모듈(91)은, 절연되지 않으므로, 회로마다 복수의 파워 모듈(91)을, 공간 절연 거리를 두면서 배열할 필요가 있었지만, 실시의 형태 7의 파워 모듈(92)은, 회로마다 절연되어 있으므로, 공간 절연 거리를 둘 필요가 없어, 소형화할 수 있다.
또한, 절연층(123e)은 수지 재질이며, 탄성률이 낮으므로, 파워 반도체 소자(111)에 발생하는 응력이 작아, 판금제 방열 핀(116)과 금속 기판(123)의 스웨이징 접합시의 금속 기판(123)의 휘어짐에 의한 파워 반도체 소자(111)의 파손을 방지할 수 있다.
(산업상이용가능성)
본 발명에 따른 전력 반도체 회로 장치(파워 모듈)는, 인버터, 혹은 컨버터 등의 전력 변환 장치에 유용하다.
10, 111 : 전력 반도체 소자(파워 반도체 소자)
11 : 배선 부재
12, 30, 40, 50, 60 : 베이스판
13 : 납땜 혹은 접착제
14, 114 : 홈
15, 115 : 몰드 수지
16, 31 : 방열 핀
32 : 누르는 지그
33 : 공구
40a : 계단부
41, 51 : 몰드 금형
50a : 표면
50b : 이면
50c, 51a : 경사부
60a : 볼록부
91, 92 : 파워 모듈
112 : 금속 프레임
112a : 전극 단자
113 : 금속 베이스
113a : 한 면
113b : 다른 면
113c : 외주부
114a : 바닥면
114b : 역테이퍼면
114c : 테이퍼면
114d : 극간
115a : 핀 쪽의 면
115b : 돌기
116 : 판금제 방열 핀(콜게이트형 방열 핀)
116a : 스웨이징부
116b : 홈으로부터 돌출되어 나온 부분
116d : 측부 플랜지
116e : 구멍
117 : 금속 와이어
118 : 프레스 칼
119 : 열전도성이 높은 접착제
123 : 금속 기판
123a : 한 면
123b : 다른 면
123c : 외주부
123e : 절연층(수지 절연층)

Claims (16)

  1. 전력 반도체 소자를 구비한 전력 반도체 회로 장치에 있어서,
    적어도 상기 전력 반도체 소자를 탑재한 베이스판과,
    상기 베이스판과 상기 전력 반도체 소자를, 상기 베이스판의 상기 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 상기 베이스판의 일부의 표면을 노출시킨 상태에서 몰드하는 수지와,
    상기 베이스판과 가압력에 의해 접합하는 방열 핀
    을 구비하고,
    상기 방열 핀에 접합되는 상기 베이스판의 접합부에 홈을 가공하고, 상기 홈에 상기 방열 핀을 스웨이징(swaging)에 의해 고착한 것
    을 특징으로 하는 전력 반도체 회로 장치.
  2. 전력 반도체 소자를 구비한 전력 반도체 회로 장치에 있어서,
    적어도 상기 전력 반도체 소자를 탑재한 베이스판과,
    상기 베이스판과 상기 전력 반도체 소자를, 상기 베이스판의 상기 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 상기 베이스판의 일부의 표면을 노출시킨 상태에서 몰드하는 수지와,
    상기 베이스판의 상기 노출된 표면에, 상기 표면을 잘라내어 형성한 방열 핀
    을 구비한 것을 특징으로 하는 전력 반도체 회로 장치.
  3. 제 1 항에 있어서,
    상기 방열 핀은, 한 장의 판을 물결 모양으로 형성한 것인 것을 특징으로 하는 전력 반도체 회로 장치.
  4. 제 1 항에 있어서,
    상기 베이스판에 형성된 홈에는, 개구부를 향하여 폭이 확대되는 테이퍼(taper)면과, 바닥부를 향하여 폭이 확대되는 역테이퍼면이 형성되어 있는 것을 특징으로 하는 전력 반도체 회로 장치.
  5. 제 1 항에 있어서,
    상기 베이스판의 홈과 그 홈 내에 스웨이징에 의해 고착된 방열 핀 사이의 극간(隙間)에, 열전도성이 높은 접착제가 충전되어 있는 것을 특징으로 하는 전력 반도체 회로 장치.

  6. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스판의 적어도 대향하는 두 면에, 계단 형상의 단부를 형성한 것을 특징으로 하는 전력 반도체 회로 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스판의 전력 반도체 소자를 탑재하는 면으로부터 그 전력 반도체 소자를 탑재하는 면의 반대쪽의 면에 걸쳐 형성된 경사부를 구비한 것을 특징으로 하는 전력 반도체 회로 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스판의 전력 반도체 소자의 탑재면의 면적을, 상기 수지에 의한 몰드부의 투영 면적에 비하여 크게 한 것을 특징으로 하는 전력 반도체 회로 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 베이스판의 전력 반도체 소자의 탑재면에, 수직 방향의 볼록부 또는 오목부를 형성한 것을 특징으로 하는 전력 반도체 회로 장치.
  10. 전력 반도체 소자를 구비한 전력 반도체 회로 장치의 제조 방법에 있어서,
    베이스판의 한 면에 적어도 상기 전력 반도체 소자를 탑재함과 아울러, 상기 베이스판의 반대쪽의 면에 접합용 홈을 형성하고,
    상기 베이스판과 상기 전력 반도체 소자를, 상기 베이스판의 상기 전력 반도체 소자를 탑재하는 면의 반대쪽의 면을 포함하는 상기 베이스판의 일부의 표면을 노출시킨 상태에서 수지에 의해 몰드하고,
    그 후, 상기 베이스판의 상기 홈에 상기 방열 핀을 스웨이징에 의해 고착하는 것
    을 특징으로 하는 전력 반도체 회로 장치의 제조 방법.
  11. 제 10 항에 있어서,
    상기 수지에 의한 몰드는, 상기 베이스판의 주변을 가압하는 수단을 갖는 금형에 의해 몰드하는 것을 특징으로 하는 전력 반도체 회로 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 베이스판의 주변에 단부 또는 테이퍼부를 형성하는 것을 특징으로 하는 전력 반도체 회로 장치의 제조 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 방열 핀을 상기 베이스판에 가열하면서 스웨이징에 의해 고착하여 형성하는 것을 특징으로 하는 전력 반도체 회로 장치의 제조 방법.
  14. 제 1 항에 있어서,
    상기 방열 핀은, V자로 구부려 형성된 스웨이징부를 갖고, 이 스웨이징부를 누르도록 상기 홈 내에 스웨이징에 의해 고착되고, 또한 상기 스웨이징부의 상기 홈으로부터 돌출되어 나온 부분이 그 홈의 바닥면보다 낮은 위치가 되도록 소성 변형된 것을 특징으로 하는 전력 반도체 회로 장치.
  15. 발열하는 파워 반도체 소자와,
    한 면에 상기 파워 반도체 소자가 실장되고, 다른 면에 복수의 평행한 홈이 형성되고, 상기 한 면과 다른 면 사이에 절연층이 형성된 금속 기판과,
    상기 파워 반도체 소자를 피복함과 아울러 상기 금속 기판의 상기 한 면 및 상기 한 면 쪽의 외주부를 덮는 몰드 수지와,
    V자로 구부려 형성된 스웨이징부를 갖고, 이 스웨이징부를 누르도록 상기 홈 내에 스웨이징에 의해 고착되고, 상기 스웨이징부의 상기 홈으로부터 돌출되어 나온 부분이 그 홈의 바닥면보다 낮은 위치가 되도록 소성 변형된 방열 핀
    을 구비하는 것을 특징으로 하는 전력 반도체 회로 장치.
  16. 파워 반도체 소자를 금속 프레임에 실장하는 공정과,
    다른 면에 복수의 평행한 홈이 형성된 금속 베이스의 한 면에 상기 금속 프레임을 설치하는 공정과,
    몰드 수지에 의해 상기 파워 반도체 소자 및 금속 프레임을 피복함과 아울러 상기 금속 베이스의 상기 한 면 및 그 한 면 쪽의 외주부를 덮는 공정과,
    판금제 방열 핀의 V자로 구부려 형성된 스웨이징부를 누르도록 상기 홈 내에 스웨이징에 의해 고착하고, 상기 스웨이징부의 상기 홈으로부터 돌출되어 나온 부분을 그 홈의 바닥면보다 낮은 위치가 되도록 소성 변형하는 공정
    을 포함하는 것을 특징으로 하는 전력 반도체 회로 장치의 제조 방법.
KR1020107025840A 2008-06-12 2009-06-04 전력 반도체 회로 장치 및 그 제조 방법 KR101186781B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-153935 2008-06-12
JP2008153935 2008-06-12
JPJP-P-2008-240318 2008-09-19
JP2008240318 2008-09-19
PCT/JP2009/060264 WO2009150995A1 (ja) 2008-06-12 2009-06-04 電力半導体回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20100134766A true KR20100134766A (ko) 2010-12-23
KR101186781B1 KR101186781B1 (ko) 2012-09-27

Family

ID=41416702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025840A KR101186781B1 (ko) 2008-06-12 2009-06-04 전력 반도체 회로 장치 및 그 제조 방법

Country Status (7)

Country Link
US (1) US8659147B2 (ko)
EP (1) EP2293328B1 (ko)
JP (1) JP5566289B2 (ko)
KR (1) KR101186781B1 (ko)
CN (1) CN102047414B (ko)
TW (1) TWI404177B (ko)
WO (1) WO2009150995A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140131959A (ko) * 2012-03-22 2014-11-14 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5373688B2 (ja) * 2010-04-06 2013-12-18 三菱電機株式会社 ヒートシンク及びヒートシンク一体型パワーモジュール
JP5432085B2 (ja) * 2010-08-24 2014-03-05 三菱電機株式会社 電力半導体装置
JP5511621B2 (ja) 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
JP2013055304A (ja) * 2011-09-06 2013-03-21 Nippon Tanshi Kk 端子ボックス用端子部材
JP6076675B2 (ja) 2011-10-31 2017-02-08 ローム株式会社 半導体装置
JP5955343B2 (ja) 2012-01-31 2016-07-20 三菱電機株式会社 半導体装置とその製造方法
WO2013125474A1 (ja) * 2012-02-24 2013-08-29 三菱電機株式会社 半導体装置とその製造方法
DE102012105110A1 (de) * 2012-06-13 2013-12-19 Osram Opto Semiconductors Gmbh Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
JP5236127B1 (ja) * 2012-07-31 2013-07-17 三菱電機株式会社 電力半導体装置
JP2014056982A (ja) * 2012-09-13 2014-03-27 Mitsubishi Electric Corp パワー半導体装置およびその製造方法
US9230878B2 (en) * 2013-04-12 2016-01-05 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit package for heat dissipation
WO2015045648A1 (ja) * 2013-09-30 2015-04-02 富士電機株式会社 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP5996126B2 (ja) * 2013-12-05 2016-09-21 三菱電機株式会社 電力半導体装置
EP3098844A4 (en) * 2014-01-21 2017-06-07 Fujitsu Limited Heat-dissipating member, method for manufacturing heat-dissipating member, electronic device, method for manufacturing electronic device, integrated module, and information processing system
DE112014005694B4 (de) * 2014-01-27 2020-07-30 Hitachi, Ltd. Halbleitermodul
WO2016006089A1 (ja) * 2014-07-10 2016-01-14 富士通株式会社 放熱部品、放熱部品の製造方法、電子装置、電子装置の製造方法、一体型モジュール、情報処理システム
JP6316434B2 (ja) * 2014-07-31 2018-04-25 三菱電機株式会社 半導体装置
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
FR3029353B1 (fr) * 2014-11-28 2016-12-23 Valeo Comfort & Driving Assistance Dispositif de retroeclairage notamment pour afficheur tete haute et afficheur tete haute pour vehicule automobile
JPWO2016147226A1 (ja) * 2015-03-19 2018-02-08 パナソニックＩｐマネジメント株式会社 筐体、蛍光体ホイール装置、投影装置
JP6500162B2 (ja) * 2015-03-23 2019-04-10 広東美的制冷設備有限公司Ｇｄ Ｍｉｄｅａ Ａｉｒ−Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，Ｌｔｄ． インテリジェントパワーモジュール及びその製造方法
CN106876348A (zh) * 2017-03-07 2017-06-20 中航华东光电有限公司 芯片封装结构及其制造方法
US10986756B2 (en) * 2017-12-28 2021-04-20 Hughes Network Systems Llc Cooling apparatus for an electrical component
US10833241B1 (en) * 2019-06-20 2020-11-10 International Business Machines Corporation Thermalization structure for cryogenic temperature devices
CN114374067B (zh) * 2022-01-04 2023-06-30 中信科移动通信技术股份有限公司 合路器
US20240027708A1 (en) * 2022-07-19 2024-01-25 Hewlett Packard Enterprise Development Lp Corrugated thermal interface device with lateral spring fingers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3814145C2 (de) * 1988-04-27 1998-07-23 Hess Joachim Vorrichtung zum Zuführen oder Abführen von Wärme
JPH02238653A (ja) 1989-03-13 1990-09-20 Hitachi Ltd 半導体装置
US4974427A (en) * 1989-10-17 1990-12-04 Copeland Corporation Compressor system with demand cooling
JP2602380B2 (ja) * 1991-10-23 1997-04-23 富士通株式会社 半導体装置及びその製造方法
US5247734A (en) * 1992-11-09 1993-09-28 Motorola, Inc. Method and apparatus of an improved heat sink
US5444909A (en) * 1993-12-29 1995-08-29 Intel Corporation Method of making a drop-in heat sink
US5533257A (en) * 1994-05-24 1996-07-09 Motorola, Inc. Method for forming a heat dissipation apparatus
US6208513B1 (en) * 1995-01-17 2001-03-27 Compaq Computer Corporation Independently mounted cooling fins for a low-stress semiconductor package
US5771966A (en) * 1995-12-15 1998-06-30 Jacoby; John Folded conducting member heatsinks and method of making same
DE29715585U1 (de) * 1997-08-28 1998-12-24 Hoogovens Aluminium Profiltechnik Bonn GmbH, 53117 Bonn Kühlvorrichtung für elektrische bzw. elektronische Bauelemente
JPH11204700A (ja) 1998-01-19 1999-07-30 Hitachi Ltd 放熱フィン一体型パワーモジュール
JP3862861B2 (ja) * 1998-06-19 2006-12-27 稔之 新井 電装部品用ヒートシンクの製造方法
JP2000151163A (ja) 1998-11-18 2000-05-30 Showa Alum Corp ヒートシンクの製造法
TW376171U (en) * 1998-11-24 1999-12-01 Foxconn Prec Components Co Ltd Radiating device
JP2001053212A (ja) 1999-08-10 2001-02-23 Motorola Inc Ｉｃパッケージおよびその製造方法
JP2001352020A (ja) * 2000-06-06 2001-12-21 Ricchisutoon:Kk 放熱素子の製造方法
JP3602806B2 (ja) * 2001-03-29 2004-12-15 株式会社リョーサン コルゲートフィン型ヒートシンクの製造方法
JP2003158226A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置
CN1938847B (zh) * 2004-03-31 2010-10-27 株式会社事业创造研究所 散热装置的制造方法
JP2006041363A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 樹脂封止型半導体装置
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP3140755U (ja) 2008-01-21 2008-04-10 水谷電機工業株式会社 コルゲートフィン型放熱器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140131959A (ko) * 2012-03-22 2014-11-14 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
US9236316B2 (en) 2012-03-22 2016-01-12 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20110031612A1 (en) 2011-02-10
TW201003862A (en) 2010-01-16
CN102047414B (zh) 2013-05-29
JP5566289B2 (ja) 2014-08-06
JPWO2009150995A1 (ja) 2011-11-17
WO2009150995A1 (ja) 2009-12-17
TWI404177B (zh) 2013-08-01
US8659147B2 (en) 2014-02-25
KR101186781B1 (ko) 2012-09-27
EP2293328B1 (en) 2019-11-20
EP2293328A4 (en) 2014-06-11
CN102047414A (zh) 2011-05-04
EP2293328A1 (en) 2011-03-09

Similar Documents

Publication Publication Date Title
KR101186781B1 (ko) 전력 반도체 회로 장치 및 그 제조 방법
JP5696780B2 (ja) 半導体装置およびその製造方法
JP5279632B2 (ja) 半導体モジュール
JP5262793B2 (ja) 電力用半導体装置とその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP5213884B2 (ja) 半導体装置モジュール
US20130026616A1 (en) Power device package module and manufacturing method thereof
JP5071405B2 (ja) 電力用半導体装置
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP5069758B2 (ja) 半導体装置
JP5213919B2 (ja) 半導体装置
JP2006186170A (ja) 半導体装置
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2010272556A (ja) モールドパッケージおよびその製造方法
JPWO2020157965A1 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2018117071A (ja) 半導体装置およびその製造方法
JP4883684B2 (ja) 絶縁型大電力用半導体装置の製造方法
JP6567957B2 (ja) パワー半導体モジュールの製造方法
JP2017028131A (ja) パッケージ実装体
JP2010141034A (ja) 半導体装置及びその製造方法
JP7450740B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP7171516B2 (ja) パワー半導体モジュール、電力変換装置およびパワー半導体モジュールの製造方法
JP4254487B2 (ja) 半導体装置
JP5465313B2 (ja) 半導体装置モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 8