CN103858228A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103858228A
CN103858228A CN201280047543.8A CN201280047543A CN103858228A CN 103858228 A CN103858228 A CN 103858228A CN 201280047543 A CN201280047543 A CN 201280047543A CN 103858228 A CN103858228 A CN 103858228A
Authority
CN
China
Prior art keywords
terminal
substrate
pattern
situation
heat radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280047543.8A
Other languages
English (en)
Other versions
CN103858228B (zh
Inventor
小川省吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103858228A publication Critical patent/CN103858228A/zh
Application granted granted Critical
Publication of CN103858228B publication Critical patent/CN103858228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inverter Devices (AREA)
  • Securing Of Glass Panes Or The Like (AREA)

Abstract

对于具有不同功能的半导体装置，使部件共用化，以低成本来实现。电路组装体(100)包含：配置在散热基底(110)上的第一、第二基板；以及安装在这些基板上的第一、第二半导体元件。在将第一、第二基板之间相连，且串联连接第一、第二半导体元件的情况下，设置三个主电极端子(121、122、123)，在并联连接第一、第二半导体元件的情况下，设置两个主电极端子(121、122)。电路组装体(100)不管在哪一种情况下，都利用共用的封装壳体(200)进行覆盖，以使得主电极端子(121～123)的一部分、或主电极端子(121、122)的一部分露出。通过使用于电路组装体(100)的部件共用化，并改变第一、第二基板之间的接线，从而以低成本来实现不同功能的半导体模块(1)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
作为半导体装置(半导体模块)的一个形态，已知有：在配置于散热基底上的具有导体图案的基板上，安装功率半导体等半导体元件，并利用封装壳体进行覆盖。作为该半导体装置，例如存在安装有绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor；IGBT)以作为半导体元件的IGBT模块。
关于这种半导体模块，已知有如下技术：利用树脂对与安装于内部的半导体元件电连接的预定形状的端子框(包含外部连接端子)进行嵌入成形，使用这样形成的封装壳体以作为其封装壳体。另外，还已知有如下技术：准备预先设有端子安装孔的树脂壳体，在组装半导体模块时，在该树脂壳体的端子安装孔中，安装外部连接端子。
在半导体模块中，例如根据其用途，电连接安装多个半导体元件，以使其相互协作来实现半导体模块的预定功能。多个半导体元件除了经由安装有这些半导体元件的基板上的导体图案进行电连接以外，例如还利用上述那样的端子框进行电连接。专利文献1所记载的半导体装置就是其示例。
现有技术文献
专利文献
专利文献1：日本专利特开2003－289130号公报
发明内容
发明所要解决的技术问题
在包含多个半导体元件的上述那样的半导体模块中，存在如下情况：所使用的半导体元件种类不改变，而通过改变它们的电连接关系(例如串联连接和并联连接)，从而来实现不同的功能。例如IGBT模块中，将安装有IGBT芯片以作为半导体元件的具有导体图案的多个基板配置在散热基底上，存在配置于这些多个基板上的IGBT串联连接来构成IGBT模块的情况、以及配置于这些多个基板上的IGBT并联连接来构成IGBT模块的情况。
然而，为了实现这种半导体模块，要对基板上的导体图案进行改变，并且伴随着改变导体图案，要对半导体元件与导体图案之间的接线(引线连接)进行改变等。另外，例如，在使用对上述那样的端子框进行嵌入成形而形成的封装壳体的情况下，需要改变端子框形状，或者需要另行准备对改变后的端子框进行嵌入成形而形成的封装壳体。
在这样得到功能不同的半导体模块时，存在如下情况：即使所使用的半导体元件的种类相同，也由于要对各个半导体模块准备其所使用的部件(基板、封装壳体等)，从而材料、组装所需的成本会增加。
解决技术问题所采用的技术方案
根据本发明的一个观点，提供一种半导体装置，包括：散热基底；第一基板，该第一基板配置在所述散热基底上，且具有第一导体图案；第二基板，该第二基板配置在所述散热基底上，且具有第二导体图案；第一半导体元件，该第一半导体元件配置在所述第一基板上，且在所述第一导体图案上具有第一集电极端子和第一发射极端子；第二半导体元件，该第二半导体元件配置在所述第二基板上，且在所述第二导体图案上具有第二集电极端子和第二发射极端子；多个电极端子，该多个电极端子在将所述第一发射极端子和所述第二集电极端子相连的第一情况下分别与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接，在将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的第二情况下分别与所述第一集电极端子和所述第二发射极端子相连接；以及共用的封装壳体，该共用的封装壳体不管是在所述第一情况下还是在所述第二情况下，都使所连接的所述各电极端子的一部分露出且覆盖在所述散热基底上。
另外，根据本发明的一个观点，提供一种半导体装置的制造方法，包括：在散热基底上配置具有第一导体图案的第一基板的工序；在散热基底上配置具有第二导体图案的第二基板的工序；在所述第一基板上配置第一半导体元件的工序，该第一半导体元件在所述第一导体图案上具有第一发射极端子和第一集电极端子；在所述第二基板上配置第二半导体元件的工序，该第二半导体元件在所述第二导体图案上具有第二发射极端子和第二集电极端子；将所述第一发射极端子和所述第二集电极端子相连、或者将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的工序；在将所述第一发射极端子和所述第二集电极端子相连的第一情况下将多个电极端子分别与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接，在将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的第二情况下将多个电极端子分别与所述第一集电极端子和所述第二发射极端子相连接的工序；以及不管是在所述第一情况下还是在所述第二情况下，都使所连接的所述各电极端子的一部分露出且将共用的封装壳体覆盖在所述散热基底上的工序。
发明效果
根据所披露的半导体装置及其制造方法，通过将预定的端子之间相连，从而可实现功能不同的半导体装置，对于这种功能不同的半导体装置，能使部件共用化，并以低成本来实现。
通过表示作为本发明的示例的优选实施方式的附图以及相关的下述说明可明确本发明的上述和其他目的、特征以及优点。
附图说明
图1是半导体装置的一个示例的外观示意图。
图2是表示在散热基底上配置有DCB基板和芯片的状态的一个示例的图。
图3是表示引线接合后的状态的一个示例的图(其1)。
图4是引线接合后的等效电路图(其1)。
图5是表示安装有电极端子的状态的一个示例的图(其1)。
图6是表示封装壳体的一个示例的图。
图7是表示安装有封装壳体的状态的一个示例的图(其1)。
图8是表示引线接合后的状态的一个示例的图(其2)。
图9是引线接合后的实质性电路图。
图10是引线接合后的等效电路图(其2)。
图11是表示安装有电极端子的状态的一个示例的图(其2)。
图12是表示安装有封装壳体的状态的一个示例的图(其2)。
图13是表示DCB基板的导体图案的变形例的图。
具体实施方式
图1是半导体装置的一个示例的外观示意图。
图1所示的半导体装置(半导体模块)1具有如下结构：利用封装壳体200来覆盖包含半导体元件(芯片)等的电路组装体100。
电路组装体100包含散热基底110，并具有如下结构：在其散热基底110上搭载有后述的绝缘电路基板(例如，DCB(Direct Copper Bonding：直接铜接合)基板)和芯片。在这种电路组装体100的DCB基板和芯片上，电连接多个电极端子120。
图1(A)中示出作为电极端子120设置有三个主电极端子121、122、123；以及四个辅助电极端子124、125、126、127的情况。图1(B)中示出作为电极端子120设置有两个主电极端子121、122；以及两个辅助电极端子124、125的情况。这些电极端子120设置成各个上端部从封装壳体200露出，并用作为半导体模块1的外部连接端子。
封装壳体200使用树脂等绝缘性材料来形成。封装壳体200利用例如树脂成形等方法来形成，以使得成为上述那样各电极端子120的上端部露出于外部的形状。
下面，对于上述那样的半导体模块，进行详细说明。
图2是表示在散热基底上配置有DCB基板和芯片的状态的一个示例的图。此外，图2(A)是俯视示意图，图2(B)是侧视示意图。
在半导体模块1中所包含的电路组装体100的散热基底110上，经由焊料层130接合两块DCB基板140，在这两块DCB基板140上，经由焊料层130搭载各种芯片150。
对于散热基底110，使用铜(Cu)等金属材料。对于焊料层130，使用例如无铅焊料等焊料。
DCB基板140如图2(A)、(B)所示，具有绝缘基板141、以及设置于该绝缘基板141的两个表面的导体图案142、143。对于绝缘基板141，使用例如氧化铝(氧化铝)、氮化铝等示出预定的绝缘耐压、热传导性、热膨胀系数的材料。对于导体图案142、143，使用例如Cu等金属材料。导体图案142、143中散热基底110一侧的导体图案142例如为所谓的实心图案，芯片150一侧的导体图案143成为用于与芯片150和后述的引线(接合引线)等一起构成电路的预定形状的图案。
在散热基底110上，具有这种结构的两块独立的DCB基板140分别使导体图案142一侧与散热基底110一侧相对，经由焊料层130接合在散热基底110上。DCB基板140一侧(动作时的芯片150)所产生的热量经由导体图案142及其下方的焊料层130传导到散热基底110，所传导的热量从散热基底110向外部散热。
在两块DCB基板140上，作为芯片150，对于一块DCB基板140搭载有一对绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor；IGBT)151、以及一对续流二极管(Free Wheeling Diode；FWD)152。在各DCB基板140上，这样的一对IGBT151和一对FWD152分别经由焊料层130接合到导体图案143上的预定位置。
在搭载IGBT151和FWD152以作为芯片150的情况下，在各DCB基板140上，例如形成图2(A)所示的第一、第二、第三主导体图案143a、143b、143c以作为该导体图案143。
这里，设置于IGBT151的背面(下表面)的集电极电极、和设置于FWD152的背面(下表面)的阴极电极经由焊料层130接合在第一主导体图案143a上的预定区域。设置于IGBT151的正面(上表面)的发射极电极、和设置于FWD152的正面(上表面)的阳极电极如后所述经由引线与第二主导体图案143b相连接。设置于IGBT151的正面(上表面)的栅极电极如后所述经由引线与第三主导体图案143c相连接。另外，在各DCB基板140上，形成有经由引线与第一、第二、第三主导体图案143a、143b、143c电连接的辅助导体图案143d(143a～143b以外的导体图案)。
对于接合在散热基底110上的两块DCB基板140，例如使用相同的结构。相同结构的两块DCB基板140如图2(A)所示，接合在散热基底110上，以使得俯视时使其中一块DCB基板140相对于另一块DCB基板140成为旋转180°的方向。
电路组装体100中，这样接合在散热基底110上的两块DCB基板140、和接合在各DCB基板140上的芯片150(IGBT151和FWD152)经由引线进行电连接(引线接合)。电路组装体100中，根据引线接合(两块DCB基板140之间的引线接合)的接法，能够实现不同功能的电路。
首先，对于电路组装体100的第一示例、以及此时的半导体模块1的结构进行说明。
图3是表示引线接合后的状态的一个示例的图。此外，图3(A)是俯视示意图，图3(B)是侧视示意图。另外，图4是引线接合后的等效电路图。
图3(A)中，为了方便起见，将连接各单元之间的引线设为各一根，但也可将各单元之间各利用多根引线进行连接。另外，图3(A)、(B)中，为了方便起见，将利用多根引线进行连接的部位的引线示出得较粗。
各DCB基板140的上述IGBT151的集电极电极和FWD152的阴极电极经由焊料层130与第一主导体图案143a接合。IGBT151的发射极电极利用铝(Al)等的引线160与FWD152的阳极电极相连接，FWD152的阳极电极利用引线160与第二主导体图案143b相连接。IGBT151的栅极电极利用引线160与第三主导体图案143c相连接。第一主导体图案143a成为电路组装体100的集电极(C)端子，第二主导体图案143b成为电路组装体100的发射极(E)端子，第三主导体图案143c成为电路组装体100的栅极(G)端子。
散热基底110上的两块DCB基板140对于各个导体图案143与芯片150之间的连接，都是这样进行引线接合。这里，为了方便起见，将一个DCB基板140(第一DCB基板140A)的第一主导体图案143a设为C1端子，将第二主导体图案143b设为E1端子，将第三主导体图案143c设为G1端子，将另一个DCB基板140(第二DCB基板140B)的第一主导体图案143a设为C2端子，将第二主导体图案143b设为E2端子，将第三主导体图案143c设为G2端子。
另一方面，散热基底110上的第一DCB基板140A与第二DCB基板140B之间的引线接合在该图3的示例中如下述那样进行。即，一个第一DCB基板140A的第二主导体图案143b(E1端子)和另一个第二DCB基板140B的第一主导体图案143a(C2端子)利用引线160(图中示出得较粗的引线160)进行连接(C2E1端子)。
利用这种引线接合，电路组装体100中，构成图4所示的电路。即，在第一DCB基板140A上和第二DCB基板140B上分别构成并联连接IGBT和FWD的电路单元，并且在散热基底110上构成将第一DCB基板140A上和第二DCB基板140B上的这种电路单元进行串联连接的电路。此外，图4中，为了方便说明电路结构，用一个IGBT和一个FWD示出构成于第一DCB基板140A上的电路单元，用一个IGBT和一个FWD示出构成于第二DCB基板140B上的电路单元。
半导体模块1中，在该第一示例那样的构成串联连接电路的电路组装体100的预定端子位置，安装预定的电极端子120。
图5是表示安装有电极端子的状态的一个示例的图。这里，图5(A)是俯视示意图，图5(B)是侧视示意图。此外，图5(A)和图5(B)中对于利用多个引线并联连接的部位，也利用与其他连接部位相同的细线来显示而不用粗线。
在构成第一示例那样的串联连接电路的电路组装体100的情况下，对于该串联连接电路，作为电极端子120，连接三个主电极端子121、122、123、以及四个辅助电极端子124、125、126、127。主电极端子121～123和辅助电极端子124～127使用Al、Cu等金属材料在安装到电路组装体100之前预先形成。
主电极端子121与第一DCB基板140A的C1端子(第一主导体图案143a)相连接。主电极端子121具有端子主体部121a、以及续接于该端子主体部121a的两条脚部121b。主电极端子121的两条脚部121b通过焊料接合等安装在第一DCB基板140A的第一主导体图案143a上。此外，这样对主电极端子121设置两条脚部121b以将其连接在第一DCB基板140A的第一主导体图案143a上是用于抑制在第一DCB基板140A的IGBT151和FWD152的一个组与IGBT151和FWD152的另一个组之间发生电偏离(电阻、阻抗的不平衡)。
主电极端子122与第二DCB基板140B的E2端子(第二主导体图案143b)相连接。主电极端子122具有端子主体部122a、以及续接于该端子主体部122a的两条脚部122b。主电极端子122的两条脚部122b通过焊料接合等安装在第二DCB基板140B的第二主导体图案143b上。此外，这样在两个部位进行主电极端子122的连接是用于抑制在第二DCB基板140B的IGBT151和FWD152的一个组、与IGBT151和FWD152的另一个组之间发生电偏离。
主电极端子123与第二DCB基板140B的C2端子(第一主导体图案143a)相连接，该C2端子利用引线160与第一DCB基板140A的E1端子(第二主导体图案143b)相连接。主电极端子123具有端子主体部123a、以及续接于该端子主体部123a的两条脚部123b。主电极端子123的两条脚部123b通过焊料接合等安装在第二DCB基板140B的第一主导体图案143a上。此外，这样在两个部位进行主电极端子123的连接是用于抑制在第二DCB基板140B的IGBT151和FWD152的一个组、与IGBT151和FWD152的另一个组之间发生电偏离。
主电极端子121～123的端子主体部121a～123a分别成为将脚部121b～123b一侧作为开口方向的大致U字形。
另外，辅助电极端子124具有端子主体部124a和脚部124b。辅助电极端子124的脚部124b通过焊料接合等安装在辅助导体图案143d上，该辅助导体图案143d经由引线160与第一DCB基板140A的E1端子(第二主导体图案143b)电连接。
辅助电极端子125具有端子主体部125a和脚部125b。辅助电极端子125的脚部125b通过焊料接合等安装在第一DCB基板140A的G1端子(第三主导体图案143c)上。
辅助电极端子126具有端子主体部126a和脚部126b。辅助电极端子126的脚部126b通过焊料接合等安装在第一DCB基板140A的辅助导体图案143d上，该辅助导体图案143d经由引线160与第二DCB基板140B的E2端子(第二主导体图案143b)电连接。
辅助电极端子127具有端子主体部127a和脚部127b。辅助电极端子127的脚部127b通过焊料接合等安装在第一DCB基板140A的辅助导体图案143d上，该辅助导体图案143d经由引线160与第二DCB基板140B的G2端子(第三主导体图案143c)电连接。
主电极端子121～123和辅助电极端子124～127分别以脚部121b～127b安装在预定部位的状态、并且以各个端子主体部121a～127a配置在电路组装体100中的预定位置的形状预先形成。例如，如图5所示，预先形成为使得主电极端子121～123的端子主体部121a～123a以大致相等间隔并排设置在电路组装体100的中央部，辅助电极端子124～127的端子主体部124a～127a并排设置在电路组装体100的端部。
在包括如第一示例那样构成串联连接电路的电路组装体100的半导体模块1中，利用封装壳体200来覆盖这样安装有主电极端子121～123和辅助电极端子124～127的电路组装体100。
图6是表示封装壳体的一个示例的图。此外，图6(A)是壳体主体部的俯视示意图，图6(B)是壳体主体部的侧视示意图，图6(C)是壳体插入构件的俯视示意图。
封装壳体200具有图6(A)、(B)所示的壳体主体部210、以及插入到该壳体主体部210内部的预定空间内的图6(C)所示的壳体插入构件220。封装壳体200的壳体主体部210和壳体插入构件220例如使用树脂材料，并利用树脂成形等方法来形成。壳体主体部210例如利用树脂的一体成形等形成为单体构件。
封装壳体200与主电极端子121～123和辅助电极端子124～127分开构成。壳体主体部210上设置有开口部211a～217a，该开口部211a～217a使得在覆盖在如上述那样将主电极端子121～123和辅助电极端子124～127安装于预定端子位置而形成的电路组装体100上时，各端子主体部121a～127a插通，它们的各上端部露出于外部。在这种壳体主体部210的、使主电极端子121～123插通的开口部211a～213a的下方，设置有插入空间，该插入空间使得能够朝向开口部211a～213a的并排设置方向(图面右方向)插入壳体插入构件220。
在壳体插入构件220上，在与壳体主体部210的、使主电极端子121～123插通的开口部211a～213a相对应的位置，分别设置有螺母221～223。螺母221～223从后方螺合于成形体，且安装于壳体插入构件220。这种壳体插入构件220在将壳体主体部210覆盖在电路组装体110上之后，朝向主电极端子121～123的并排设置方向插入到该壳体主体部210的预定插入空间内。
此外，主电极端子121～123中，端子主体部121a～123a成为大致U字形，以使得这种壳体插入构件220能够插入，在这种大致U字形的端子主体部121a～123a的内侧插入壳体插入构件220。
图7是表示安装有封装壳体的状态的一个示例的图。此外，图7(A)是俯视示意图，图7(B)是侧视示意图。
上述那样的封装壳体200的壳体主体部210覆盖在安装有主电极端子121～123和辅助电极端子124～127的电路组装体100上。主电极端子121～123的上端部分别从覆盖在电路组装体100上的壳体主体部210的开口部211a～213a露出，辅助电极端子124～127的上端部分别从开口部214a～217a露出。所露出的各上端部成为半导体模块1的外部连接端子。
覆盖在电路组装体100上的壳体主体部210的下端部利用粘接剂与电路组装体100的散热基底110接合等，从而固定于电路组装体100。然后，对于覆盖在电路组装体100上且固定的壳体主体部210插入壳体插入构件220并固定。
壳体插入构件220插入到壳体主体部210中，以使得对主电极端子121～123的大致U字形的端子主体部121a～123a的内侧，朝向它们的并排设置方向插通。壳体插入构件220的螺母221～223如图7(B)所示，配置在从壳体主体部210露出的主电极端子121～123的上端部下侧。
此外，在将壳体主体部210安装到电路组装体100之后，插入壳体插入构件220之前(如果可能的话也可在插入壳体插入构件220之后)，优选利用密封树脂对电路组装体100的芯片150、DCB基板140、引线160进行密封。
半导体模块1能够包括具有首先作为上述第一示例描述的结构的电路组装体100。该半导体模块1是将分别安装有IGBT151和FWD152的第一DCB基板140A和第二DCB基板140B串联连接而成的、所谓二合一(2in1)模块。
包括第一示例那样的电路组装体100的半导体模块1的组装按照图2、图3、图5和图7所示的顺序进行。即，首先如图2那样在散热基底110上配置DCB基板140和芯片150(在将DCB基板140配置到散热基底110上之后配置芯片150，或者将配置有芯片150的DCB基板140配置在散热基底110上)。然后，如图3那样进行引线接合，如图5那样安装电极端子120，如图7那样安装封装壳体200。由此，得到包括具有串联连接电路的电路组装体100的半导体模块1(二合一模块)。
半导体模块1根据该电路组装体100的引线接合的接法，能够实现与上述第一示例不同的功能的电路。接下来，对于电路组装体100的第二示例、以及此时的半导体模块1的结构进行说明。
图8是表示引线接合后的状态的一个示例的图。此外，图8(A)是俯视示意图，图8(B)是侧视示意图。图9是引线接合后的实质性电路图。图10是引线接合后的等效电路图。
图8(A)中，为了方便起见，将连接各单元之间的引线设为各一根，但也可将各单元之间各利用多根引线进行连接。另外，图8(A)、(B)中，为了方便起见，将利用多根引线进行连接的部位的引线示出得较粗。
在该图8中，也与上述图2和图3相同，在散热基底110上的两块DCB基板140(第一DCB基板140A和第二DCB基板140B)上，分别将芯片150(IGBT151和FWD152)经由焊料层130接合在预定位置。
第一DCB基板140A和第二DCB基板140B各自的半导体图案143(第一、第二、第三主导体图案143a、143b、143c)与芯片150之间的利用引线160进行的连接与上述图3相同地来进行。
即，第一DCB基板140A的IGBT151的集电极电极和FWD152的阴极电极经由焊料层130与第一主导体图案143a接合。IGBT151的发射极电极利用引线160与FWD152的阳极电极相连接，FWD152的阳极电极利用引线160与第二主导体图案143b相连接。IGBT151的栅极电极利用引线160与第三主导体图案143c相连接。第二DCB基板140也同样地进行连接。第一DCB基板140A的第一主导体图案143a是C1端子，第二主导体图案143b是E1端子，第三主导体图案143c是G1端子。第二DCB基板140B的第一主导体图案143a是C2端子，第二主导体图案143b是E2端子，第三主导体图案143c是G2端子。
另一方面，第一DCB基板140A与第二DCB基板140B之间的利用引线进行的连接在该图8的示例中如下述那样进行。即，第一DCB基板140A的第一主导体图案143a(C1端子)、和第二DCB基板140B的第一主导体图案143a(C2端子)利用引线160(图中示出得较粗的引线160)进行连接。而且，第一DCB基板140A的第二主导体图案143b(E1端子)、和第二DCB基板140B的第二主导体图案143b(E2端子)利用引线160(图中示出得较粗的引线160)进行连接。
利用这种引线接合，电路组装体100中，构成图10所示的电路。即，在第一DCB基板140A上和第二DCB基板140B上分别构成并联连接IGBT和FWD的电路单元，并且在散热基底110上构成将第一DCB基板140A上和第二DCB基板140B上的这种电路单元进行并联连接的电路。此外，图10中，为了方便说明电路结构，用一个IGBT和一个FWD示出构成于第一DCB基板140A上的电路单元，用一个IGBT和一个FWD示出构成于第二DCB基板140B上的电路单元。图9示出并联连接IGBT和FWD的结构。
这样在第二示例的电路组装体100中，与上述第一示例相比，各DCB基板140、搭载于这些基板上的芯片150、以及各DCB基板140与芯片150之间的利用引线160进行的连接不改变，而通过改变DCB基板140之间的利用引线160进行的连接，从而来构成不同的电路。
半导体模块1中，对于该第二示例那样的构成并联连接电路的电路组装体100，在其预定端子位置，安装预定的电极端子120。
图11是表示安装有电极端子的状态的一个示例的图。这里，图11(A)是俯视示意图，图11(B)是侧视示意图。此外，图11(A)和图11(B)中对于利用多个引线并联连接的部位，也利用与其他连接部位相同的细线来显示而不用粗线。
在构成第二示例那样的并联连接电路的电路组装体100的情况下，对于该并联连接电路，作为电极端子120，连接两个主电极端子121、122、以及两个辅助电极端子124、125。对于该第二示例的电路组装体100中使用的主电极端子121、122以及辅助电极端子124、125，分别使用与上述第一示例中使用的端子相同的端子。
主电极端子121的续接于其端子主体部121a的脚部121b通过焊料接合等安装在第一DCB基板140A的C1端子(第一主导体图案143a)上。此外，如上述那样第二DCB基板140B的C2端子(第一主导体图案143a)利用引线160与第一DCB基板140A的C1端子相连接。
主电极端子122的续接于其端子主体部122a的脚部122b通过焊料接合等安装在第二DCB基板140B的E2端子(第二主导体图案143b)上。此外，如上述那样第一DCB基板140A的E1端子(第二主导体图案143b)利用引线160与第二DCB基板140B的E2端子相连接。
另外，辅助电极端子124的续接于其端子主体部124a的脚部124b通过焊料接合等安装在辅助导体图案143d上，该辅助导体图案143d经由引线160与第一DCB基板140A的E1端子(第二主导体图案143b)电连接。
辅助电极端子125的续接于其端子主体部125a的脚部125b通过焊料接合等安装在第一DCB基板140A的G1端子(第三主导体图案143c)上，该G1端子经由引线160与第二DCB基板140B的G2端子(第三主导体图案143c)电连接。
在如第二示例的电路组装体100那样采用并联电路连接的情况下，不需要如上述第一示例那样采用串联连接电路时安装的主电极端子123和辅助电极端子126、127。对于第二示例的电路组装体100中安装的主电极端子121、122和辅助电极端子124、125，各个安装位置(端子位置)采用与第一示例时相同的端子位置，能够使用与上述第一示例中使用的端子相同的端子。
在包括如第二示例那样构成并联连接电路的电路组装体100的半导体模块1中，利用封装壳体200来覆盖这样安装有主电极端子121、122和辅助电极端子124、125的电路组装体100。
图12是表示安装有封装壳体的状态的一个示例的图。此外，图12(A)是俯视示意图，图12(B)是侧视示意图。
对于封装壳体200，使用与上述图6所示的壳体相同的壳体。如上述图6所示的封装壳体200的壳体主体部210覆盖在安装有主电极端子121、122和辅助电极端子124、125的电路组装体100上。主电极端子121、122的上端部分别从覆盖在电路组装体100上的壳体主体部210的开口部211a、212a露出，辅助电极端子124、125的上端部分别从开口部214a、215a露出。所露出的各上端部成为半导体模块1的外部连接端子。
覆盖在电路组装体100上的壳体主体部210的下端部与电路组装体100的散热基底110接合等，从而固定于电路组装体100。然后，对于覆盖在电路组装体100上且固定的壳体主体部210插入壳体插入构件220并固定。壳体插入构件220插入到主电极端子121、122的大致U字形的端子主体部121a～123的内侧并固定。壳体插入构件220的螺母221、222如图12(B)所示，配置在从壳体主体部210露出的端子主体部121a、122a的上端部下侧。
另一方面，第二示例的电路组装体100中，不设置如上述第一示例中所描述的安装于第二DCB基板140B的C2端子(C2E1端子)上的主电极端子123。因此，在壳体主体部210的开口部213a内，与该位置相对应的壳体插入构件220的螺母露出。通过这样在开口部213a的位置配置壳体插入构件220及其螺母，从而开口部213a封闭，可避免开口部213a下方的电路组装体100的部分露出到外部。而且，由于露出的是螺母，因此可容易地识别出此处并非电极端子。
封装壳体200与主电极端子121、122和辅助电极端子124、125分开构成。该第二示例的电路组装体100中，即使不需要上述第一示例那样的主电极端子123和辅助电极端子126、127，也能够使用具有相同结构的封装壳体200。
此外，在将壳体主体部210安装到电路组装体100之后，插入壳体插入构件220之前(或者插入之后)，优选利用密封树脂对电路组装体100的芯片150、DCB基板140、引线160进行密封。
半导体模块1除了具有作为上述第一示例所描述的结构的电路组装体100以外，也可包括使用与其共用的部件且具有作为该第二示例所描述的结构的电路组装体100。该半导体模块1是将分别安装有IGBT151和FWD152的第一DCB基板140A、和第二DCB基板140B并联连接而成的、所谓一合一(1in1)模块。
包括第二示例那样的电路组装体100的半导体模块1的组装按照图2、图8、图11和图12所示的顺序进行。即，首先如图2所示在散热基底110上配置DCB基板140和芯片150(在将DCB基板140配置到散热基底110上之后配置芯片150，或者将配置有芯片150的DCB基板140配置在散热基底110上)。然后，如图8那样进行引线接合，如图11那样安装电极端子120，如图12那样安装封装壳体200。由此，得到包括具有并联连接电路的电路组装体100的半导体模块1(一合一模块)。
如上所述，半导体模块1中，散热基底110上的两块DCB基板140、搭载于这些基板上的芯片150、以及各DCB基板140与芯片150的利用引线160进行的连接不改变，而改变两块DCB基板140之间的利用引线160进行的连接。通过改变两块DCB基板140之间的利用引线160进行的连接，从而成为如第一示例所示的包括具有串联连接电路(图4)的电路组装体100的形态(二合一模块)，或者成为如第二示例所示的包括具有并联连接电路(图10)的电路组装体100的形态(一合一模块)。
例如，在使电路组装体100成为串联连接电路时(二合一模块)的额定电压为1200V，额定电流为200A的情况下，若使电路组装体100成为并联连接电路(一合一模块)，则额定电压成为600V，额定电流成为400A。通过这样改变DCB基板140之间的引线接合，从而实现不同功能的电路。
而且，根据电路组装体100的形态，在其预定端子位置，安装电极端子120。在使电路组装体100的电路成为串联连接电路的情况下，安装三个主电极端子121～123和四个辅助电极端子124～127，在成为并联连接电路的情况下，安装两个主电极端子121、122和两个辅助电极端子124、125(图11)。
半导体模块1根据使电路组装体100成为串联连接电路还是成为并联连接电路，所安装的电极端子120的个数、以及安装封装壳体200之后露出于外部的电极端子120的种类不同。其中，对于具有串联连接电路、并联连接电路的各电路组装体100的、安装于相同端子位置的电极端子120，使用相同的端子。另外，对于安装电极端子120之后所安装的封装壳体200，也在具有串联连接电路、并联连接电路的各电路组装体100中使用相同的壳体。
这样，半导体模块1即使在实现不同功能的电路的情况下，也不需要改变所使用的部件本身(散热基底110、DCB基板140、芯片150、电极端子120、封装壳体)，而只要改变DCB基板140之间的引线接合即可。即，不管是使半导体模块1成为二合一模块的形态还是一合一模块的形态，都能使所使用的部件共用化。
作为制造二合一模块和一合一模块的方法的示例，存在如下方法：对于这些模块形态的每一形态，改变DCB基板的导体图案，或者伴随着改变导体图案，对芯片与导体图案之间的引线接合进行改变。或者，还存在如下方法：对于每一模块形态，准备不同形状的电极端子，或者根据所使用的电极端子准备封装壳体。
与此不同的是，上述的半导体模块1中，使所使用的部件共用化，根据是成为二合一模块的形态还是成为一合一模块的形态，改变DCB基板140之间的引线接合的接法。因而，半导体模块1中，与准备对应于每一模块形态的部件的情况相比，能够抑制材料所需的成本，而且能够抑制组装所需的成本。另外，在制造半导体模块1时，不需要预先储备多种类的部件，能够减小这种部件储备所需的成本，力图减轻储备部件的管理负担，还能够通过部件共用化来缩短交付周期。
此外，上述说明中，示出了如下情况：使接合在散热基底上的两块DCB基板采用相同结构，对于安装于两块DCB基板的芯片也使用相同结构。除此以外，也可对于两块DCB基板使用不同的结构，或者对于安装于两块DCB基板的芯片使用不同的结构。通过改变DCB基板之间的引线接合的接法，从而能够区分制造二合一模块和一合一模块，若在制成二合一模块的情况和制成一合一模块的情况下使部件共用化，则能得到上述相同的效果。
另外，上述说明中，以散热基底上的两块DCB基板之间的引线接合为例进行了描述，但DCB基板的块数并不局限于两块。也可在散热基底上接合三块以上的DCB基板，并通过改变这些DCB基板之间的引线接合的接法，从而实现构成有功能不同的电路的模块。
此外，优选为所使用的DCB基板形成有导体图案，以使得可通过改变引线接合的接法来区分制造模块，即使模块形态不同，也不改变所使用的电极端子的形状、安装位置。
图13是表示DCB基板的导体图案的变形例的图。
例如，如图13所示，在对于相同结构的两块DCB基板140，使其中一块DCB基板140相对于另一块DCB基板140以旋转180°的方向配置的情况下，如X部那样，也可使彼此的第一主导体图案143a在相对方向上扩展。通过设置这种第一主导体图案143a，从而可确保用于进行引线接合的区域，第一示例所描述的E1端子和C2端子的引线接合能够容易进行，且第二示例所描述的C1端子和C2端子的引线接合也能够容易进行。除了引线接合以外，还能够进行使用了铜等金属导体等的各种连接。
以上对半导体模块的实施方式进行了说明，但上述实施方式除此以外，还可在不脱离实施方式的要旨的范围内施加各种变更。
上述内容仅为示出本发明的原理。此外，本领域技术人员可对其进行多种变形、变更，本发明并不限于上文所示出的、进行了说明的准确结构及应用例，相对应的所有变形例以及等同物均应被视为由所附权利要求及其等同物所限定的本发明的保护范围。
标号说明
1半导体模块
100电路组装体
110散热基底
120电极端子
121、122、123主电极端子
124、125、126、127辅助电极端子
121a、122a、123a、124a、125a、126a、127a端子主体部
121b、122b、123b、124b、125b、126b、127b脚部
130焊料层
140DCB基板
140A第一DCB基板
140B第二DCB基板
141绝缘基板
142、143导体图案
143a第一主导体图案
143b第二主导体图案
143c第三主导体图案
143d辅助导体图案
150芯片
151IGBT
152FWD
160引线
200封装壳体
210壳体主体部
211a、212a、213a、214a、215a、216a、217a开口部
220壳体插入构件
221、222、223螺母

Claims (10)

1.一种半导体装置，包括：
散热基底；
第一基板，该第一基板配置在所述散热基底上，且具有第一导体图案；
第二基板，该第二基板配置在所述散热基底上，且具有第二导体图案；
第一半导体元件，该第一半导体元件配置在所述第一基板上，且在所述第一导体图案上具有第一集电极端子和第一发射极端子；
第二半导体元件，该第二半导体元件配置在所述第二基板上，且在所述第二导体图案上具有第二集电极端子和第二发射极端子；
多个电极端子，该多个电极端子在将所述第一发射极端子和所述第二集电极端子相连的第一情况下分别与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接，在将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的第二情况下分别与所述第一集电极端子和所述第二发射极端子相连接；以及
共用的封装壳体，该共用的封装壳体不管是在所述第一情况下还是在所述第二情况下，都使所连接的所述各电极端子的一部分露出且覆盖在所述散热基底上。
2.如权利要求1所述的半导体装置，其特征在于，
所述第一导体图案包括用作为所述第一集电极端子的第一图案、和用作为所述第一发射极端子的第二图案，
所述第二导体图案包括用作为所述第二集电极端子的第三图案、和用作为所述第二发射极端子的第四图案，
在所述第一情况下，所述第二图案和所述第三图案通过引线连接，在所述第二情况下，所述第一图案和所述第三图案通过引线连接且所述第二图案和所述第四图案通过引线连接。
3.如权利要求1所述的半导体装置，其特征在于，
所述封装壳体包括：
主体部，该主体部具有第一开口部、第二开口部和第三开口部，该第一开口部、第二开口部和第三开口部被设置成使得与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接的所述各电极端子的一部分露出；以及
插入构件，该插入构件插入到所述主体部中，且在所述电极端子不与所述第二集电极端子相连接的情况下封闭所述第三开口部。
4.如权利要求1所述的半导体装置，其特征在于，
包括辅助电极端子，该辅助电极端子在所述第一情况下分别与所述第一发射极端子和所述第二发射极端子电连接，在所述第二情况下与所述第一发射极端子电连接，
所连接的所述各辅助电极端子的一部分从所述封装壳体露出。
5.如权利要求1所述的半导体装置，其特征在于，
所述第一半导体元件在所述第一导体图案上具有第一栅极端子，
所述第二半导体元件在所述第二导体图案上具有第二栅极端子，
设置有栅极电极端子，该栅极电极端子在所述第二情况下，将所述第一栅极端子和所述第二栅极端子相连，与所述第一栅极端子和所述第二栅极端子电连接，且该栅极电极端子的一部分从所述封装壳体露出。
6.一种半导体装置的制造方法，包括：
在散热基底上配置具有第一导体图案的第一基板的工序；
在散热基底上配置具有第二导体图案的第二基板的工序；
在所述第一基板上配置第一半导体元件的工序，该第一半导体元件在所述第一导体图案上具有第一发射极端子和第一集电极端子；
在所述第二基板上配置第二半导体元件的工序，该第二半导体元件在所述第二导体图案上具有第二发射极端子和第二集电极端子；
将所述第一发射极端子和所述第二集电极端子相连、或者将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的工序；
在将所述第一发射极端子和所述第二集电极端子相连的第一情况下将多个电极端子分别与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接，在将所述第一集电极端子和所述第二集电极端子相连且将所述第一发射极端子和所述第二发射极端子相连的第二情况下将多个电极端子分别与所述第一集电极端子和所述第二发射极端子相连接的工序；以及
不管是在所述第一情况下还是在所述第二情况下，都使所连接的所述各电极端子的一部分露出且将共用的封装壳体覆盖在所述散热基底上的工序。
7.如权利要求6所述的半导体装置的制造方法，其特征在于，
所述第一导体图案包括用作为所述第一集电极端子的第一图案、和用作为所述第一发射极端子的第二图案，
所述第二导体图案包括用作为所述第二集电极端子的第三图案、和用作为所述第二发射极端子的第四图案，
在将各端子相连的工序中，在所述第一情况下将所述第二图案和所述第三图案通过引线连接，在所述第二情况下将所述第一图案和所述第三图案通过引线连接且将所述第二图案和所述第四图案通过引线连接。
8.如权利要求6所述的半导体装置的制造方法，其特征在于，
所述封装壳体包括：
主体部，该主体部具有第一开口部、第二开口部和第三开口部，该第一开口部、第二开口部和第三开口部被设置成使得与所述第一集电极端子、所述第二发射极端子和所述第二集电极端子相连接的所述各电极端子的一部分露出；以及
插入构件，该插入构件插入到所述主体部中，且在所述电极端子不与所述第二集电极端子相连接的情况下封闭所述第三开口部，
利用所述封装壳体覆盖在所述散热基底上的工序包括：
在连接所述各电极端子之后，将所述主体部覆盖在所述散热基底上的工序；以及
将所述插入构件插入到所述主体部中的工序。
9.如权利要求6所述的半导体装置的制造方法，其特征在于，
包括在所述第一情况下将辅助电极端子分别与所述第一发射极端子和所述第二发射极端子电连接，且在所述第二情况下将辅助电极端子与所述第一发射极端子电连接的工序，
在利用所述封装壳体覆盖在所述散热基底上的工序中，使所连接的所述各辅助电极端子的一部分露出并将所述封装壳体覆盖在所述散热基底上。
10.如权利要求6所述的半导体装置的制造方法，其特征在于，
所述第一半导体元件在所述第一导体图案上具有第一栅极端子，
所述第二半导体元件在所述第二导体图案上具有第二栅极端子，
在所述第二情况下，包括：
将所述第一栅极端子和所述第二栅极端子相连的工序；以及
配置与所述第一栅极端子和所述第二栅极端子电连接的栅极电极端子的工序，
在利用所述封装壳体覆盖在所述散热基底上的工序中，使所连接的所述栅极电极端子的一部分露出并将所述封装壳体覆盖在所述散热基底上。
CN201280047543.8A 2011-09-30 2012-09-14 半导体装置及其制造方法 Active CN103858228B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-216512 2011-09-30
JP2011216512 2011-09-30
PCT/JP2012/073582 WO2013047231A1 (ja) 2011-09-30 2012-09-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103858228A true CN103858228A (zh) 2014-06-11
CN103858228B CN103858228B (zh) 2016-11-09

Family

ID=47995264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047543.8A Active CN103858228B (zh) 2011-09-30 2012-09-14 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US9129960B2 (zh)
EP (1) EP2765601B1 (zh)
JP (1) JP6065839B2 (zh)
CN (1) CN103858228B (zh)
WO (1) WO2013047231A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173659B1 (ko) * 2014-03-10 2020-11-04 삼성디스플레이 주식회사 표시 장치
JP6407451B2 (ja) * 2015-12-04 2018-10-17 三菱電機株式会社 半導体モジュール
EP3832716B1 (en) * 2019-12-02 2022-07-06 STMicroelectronics S.r.l. An assortment of substrates for semiconductor circuits, corresponding assortment of devices and method
EP3945572A1 (de) * 2020-07-30 2022-02-02 Siemens Aktiengesellschaft Leistungshalbleitermodul und herstellungsverfahren für ein leistungshalbleitermodul
EP4243070A1 (en) * 2022-03-11 2023-09-13 Hitachi Energy Switzerland AG Power module and method for manufacturing a power module
WO2023190180A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0828341A2 (en) * 1996-09-06 1998-03-11 Hitachi, Ltd. Modular type power semiconductor apparatus
JP2002100729A (ja) * 2000-09-21 2002-04-05 Sanyo Electric Co Ltd マルチチップモジュール
CN1677666A (zh) * 2004-03-31 2005-10-05 株式会社瑞萨科技 半导体器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
DE19522173C1 (de) * 1995-06-19 1996-10-17 Eupec Gmbh & Co Kg Leistungs-Halbleitermodul
JP4040838B2 (ja) * 2000-12-18 2008-01-30 三菱電機株式会社 電力用半導体装置
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
JP4039258B2 (ja) * 2003-01-31 2008-01-30 富士電機デバイステクノロジー株式会社 電力用半導体装置
JP3852698B2 (ja) * 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
DE102005039278A1 (de) * 2005-08-19 2007-02-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Leitungselement
JP4489001B2 (ja) * 2005-10-21 2010-06-23 日立オートモティブシステムズ株式会社 パワーモジュール，電力変換装置及び車載用電機システム
JP4884830B2 (ja) * 2006-05-11 2012-02-29 三菱電機株式会社 半導体装置
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
US8089150B2 (en) * 2006-11-14 2012-01-03 Rinehart Lawrence E Structurally robust power switching assembly
JP4353976B2 (ja) * 2006-12-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 システムインパッケージ
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5090063B2 (ja) * 2007-05-28 2012-12-05 日本インター株式会社 パワー半導体モジュール
JP5176507B2 (ja) 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP2010086977A (ja) * 2008-09-29 2010-04-15 Toshiba Corp パワーモジュール
JP5232698B2 (ja) * 2009-03-23 2013-07-10 スタンレー電気株式会社 多面付け基板および半導体発光装置の製造方法。
US9147637B2 (en) * 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
JP5831626B2 (ja) * 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0828341A2 (en) * 1996-09-06 1998-03-11 Hitachi, Ltd. Modular type power semiconductor apparatus
JP2002100729A (ja) * 2000-09-21 2002-04-05 Sanyo Electric Co Ltd マルチチップモジュール
CN1677666A (zh) * 2004-03-31 2005-10-05 株式会社瑞萨科技 半导体器件

Also Published As

Publication number Publication date
CN103858228B (zh) 2016-11-09
JPWO2013047231A1 (ja) 2015-03-26
JP6065839B2 (ja) 2017-01-25
US9129960B2 (en) 2015-09-08
EP2765601A1 (en) 2014-08-13
EP2765601A4 (en) 2015-07-01
WO2013047231A1 (ja) 2013-04-04
US20140231982A1 (en) 2014-08-21
EP2765601B1 (en) 2020-05-06

Similar Documents

Publication Publication Date Title
CN104170086B (zh) 半导体装置及半导体装置的制造方法
CN107924913B (zh) 半导体装置及半导体装置的制造方法
CN103426873B (zh) 多芯片封装及其制造方法
US7535076B2 (en) Power semiconductor device
CN103858228A (zh) 半导体装置及其制造方法
US9230891B2 (en) Semiconductor device
US20190311976A1 (en) Semiconductor power device with corresponding package and related manufacturing process
CN102456652A (zh) 功率半导体装置
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
CN105957888B (zh) 一种压接式igbt子模组和igbt模块封装结构
CN104584213B (zh) 半导体装置
CN104517952A (zh) 功率半导体模块和用于制造功率半导体模块的方法
US11232994B2 (en) Power semiconductor device having a distance regulation portion and power conversion apparatus including the same
CN105814682A (zh) 半导体装置
US9736943B2 (en) Power module
US10083935B2 (en) Semiconductor device and a manufacturing method of the semiconductor device
CN100583421C (zh) 用于垂直安装的半导体封装结构及方法
CN216145614U (zh) 智能功率模块
CN112687676A (zh) 压接式igbt子模组及压接式igbt模块
CN112968027A (zh) 智能功率模块
KR20120092371A (ko) 파워 모듈
CN115206919A (zh) 半导体装置
CN102637653B (zh) 半导体器件
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
CN216749898U (zh) 一种功率半导体的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant