CN112600442A - 多相逆变器装置 - Google Patents

多相逆变器装置 Download PDF

Info

Publication number
CN112600442A
CN112600442A CN202011051347.0A CN202011051347A CN112600442A CN 112600442 A CN112600442 A CN 112600442A CN 202011051347 A CN202011051347 A CN 202011051347A CN 112600442 A CN112600442 A CN 112600442A
Authority
CN
China
Prior art keywords
side switch
packaged
low
electrically coupled
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011051347.0A
Other languages
English (en)
Inventor
T·内韦
E·卡里马诺维奇
P·帕尔姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN112600442A publication Critical patent/CN112600442A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

公开了多相逆变器装置。在实施例中提供了多相逆变器装置，其包括绝缘基板、多个半桥电路和用于每个半桥电路的相输出引线。绝缘基板包括在第一表面上的导电再分配结构，导电再分配结构包括至少一个低电压总线和至少一个高电压总线。每个半桥电路被电耦合在低电压总线和高电压总线之间。每个半桥电路包括封装的低侧开关和封装的高侧开关以及与相应的相输出引线电耦合的相输出。封装的低侧开关和封装的高侧开关被布置在基板的第一表面上。相输出引线被布置在封装的低侧开关和封装的高侧开关上并且电耦合到封装的低侧开关和封装的高侧开关，使得封装的低侧开关和封装的高侧开关被布置为在竖向上在相输出引线和基板的第一表面之间。

Description

多相逆变器装置
背景技术
多相逆变器提供了用于将例如DC电源的输入电源转换为两个或更多个输出相并且因此转换为AC电源的电路。这样的多相逆变器装置可以被用于驱动电马达。
多相逆变器电路可以是以模块的形式提供的，例如如在EP2775519A2中公开那样，其不仅包括电路的开关而且还包括控制电路。US10,236,791B1公开了一种逆变器，其包括连接在一起以提供逆变器电路的多个子模块。
对于实际应用而言，想要的是具有来自多相逆变器电路的良好的热耗散并且还想要多相逆变器电路具有小的大小。
发明内容
根据本发明，提供了一种多相逆变器装置，其包括绝缘基板、多个半桥电路和用于每个半桥电路的相输出引线。绝缘基板包括在第一表面上的导电再分配结构，导电再分配结构包括至少一个低电压总线和至少一个高电压总线。每个半桥电路被电耦合在低电压总线和高电压总线之间。每个半桥电路包括封装的低侧开关和封装的高侧开关以及与相应的相输出引线电耦合的相输出。封装的低侧开关和封装的高侧开关被布置在基板的第一表面上。相输出引线被布置在封装的低侧开关和封装的高侧开关上并且电耦合到封装的低侧开关和封装的高侧开关，使得封装的低侧开关和封装的高侧开关被布置为在竖向上在相输出引线和基板的第一表面之间。
在一些实施例中，每个半桥电路包括彼此并联电耦合的多个封装的低侧开关和彼此并联耦合的多个封装的高侧开关，并且相输出引线被布置在多个低侧开关和多个高侧开关上并且电耦合到多个低侧开关和多个高侧开关。
在一些实施例中，多个封装的低侧开关被安装在低侧总线中的公共的总线上并且电耦合到低侧总线中的公共的总线，并且多个封装的高侧开关被安装在高侧总线中的公共的总线上并且电耦合到高侧总线中的公共的总线。
在一些实施例中，封装的低侧开关的每个具有在相对的主侧上的功率电极，并且封装的高侧开关的每个具有在相对的主侧上的功率电极。
在一些实施例中，封装的低侧开关的每个具有源极向下配置，并且封装的高侧开关的每个具有漏极向下配置。
在一些实施例中，相输出引线被布置在封装的低侧开关的漏极电极和封装的高侧开关的源极电极上并且与封装的低侧开关的漏极电极和封装的高侧开关的源极电极电连接。
在一些实施例中，封装的低侧开关包括在第一侧上的第一功率电极接触和在与第一侧相对的第二侧上的第二功率电极接触，第一功率电极被安装在低电压总线上并且电连接到低电压总线，相输出引线被安装在第二功率电极上并且电连接到第二功率电极。
在一些实施例中，封装的低侧开关的第一功率电极是源极电极，并且封装的低侧开关的第二功率电极是漏极电极。
在一些实施例中，封装的高侧开关包括在第一侧上的第二功率电极接触和在与第一侧相对的第二侧上的第一功率电极接触，第二功率电极被安装在高电压总线上并且电连接到高电压总线，相输出引线被安装在第一功率电极上并且电连接到第一功率电极。
在一些实施例中，封装的高侧开关的第一功率电极是源极电极，并且封装的高侧开关的第二功率电极是漏极电极。
在一些实施例中，封装的低侧开关和封装的高侧开关被部署在公共的封装中。替换地，在一些实施例中，封装的低侧开关和封装的高侧开关被部署在分离的封装中。
在一些实施例中，封装的高侧开关包括MOSFET或IGBT或BJT或HEMT，并且低侧开关包括MOSFET或IGBT或BJT或HEMT。
在一些实施例中，每个相的半桥电路被在横向上彼此相邻地安装在基板的第一表面上，其中第一半桥电路的封装的低侧开关和第二半桥电路的封装的低侧开关被安装在公共的低电压总线上并且电耦合到公共的低电压总线，并且第二半桥电路的封装的高侧开关和第三半桥电路的封装的高侧开关被安装在公共的高电压总线上并且电耦合到公共的高电压总线。
在一些实施例中，多相逆变器装置提供了三相逆变器电路。
在一些实施例中，多相逆变器装置进一步包括位于高电压总线上的高电压引线和位于低电压总线上的低电压引线。
本领域技术人员在阅读以下的详细描述并且在查看随附附图时将认识到附加的特征和优点。
附图说明
附图的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部件。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了示例性实施例，并且在随后的描述中详述了示例性实施例。
图1图示多相逆变器电路的示意图。
图2a图示多相逆变器装置的平面视图。
图2b图示图2a的多相逆变器装置的横截面视图。
图2c图示图2a的多相逆变器装置的半桥电路的放大的横截面视图。
图2d图示图2a的多相逆变器装置的第一半桥电路的放大的平面视图。
图3图示根据实施例的半桥电路的横截面视图。
图4图示根据实施例的半桥电路的横截面视图。
图5图示根据实施例的半桥电路的横截面视图。
图6图示根据实施例的半桥电路的横截面视图。
图7图示根据实施例的半桥电路的横截面视图。
具体实施方式
在以下的详细描述中，参照随附附图，附图形成在此的一部分，并且在附图中通过图示的方式示出其中可以实践本发明的具体实施例。在这方面，参照所描述的(多个)图的定向使用诸如“顶部”、“底部”、“前面”、“后面”、“前方”、“末尾”等的方向术语。因为实施例的组件可以是以许多不同的定向定位的，所以方向术语被用于说明的目的并且绝不是进行限制。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例，并且可以作出结构或逻辑上的改变。对本发明的下面的详细描述不是在限制的意义上取得的，并且本发明的范围由所附权利要求限定。
下面将解释许多示例性实施例。在这种情况下，在各图中相同的结构特征由相同或相似的参考标号来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解为意味着一般地平行于半导体材料或半导体载体的横向延伸行进的方向或延伸。因此横向方向一般地平行于这些表面或侧延伸。与此相对，术语“竖向”或“竖向方向”被理解为意味着一般地垂直于这些表面或侧并且因此垂直于横向方向行进的方向。因此竖向方向在半导体材料或半导体载体的厚度方向上行进。
如在本说明书中采用的那样，当诸如层、区或基板的元素被称为在另一元素“上”或延伸到另一元素“上”时，其可以直接在另一元素上或直接延伸到另一元素上，或者也可以存在中间元素。相反，当元素被称为“直接在另一元素上”或“直接延伸到”另一元素上时，没有中间元素存在。
如在本说明书中采用的那样，当元素被称为“连接”或“耦合”到另一元素时，其可以直接连接或耦合到另一元素，或者可以存在中间元素。与此相对，当元素被称为“直接连接”或“直接耦合”到另一元素时，没有中间元素存在。
图1图示多相逆变器电路10的示图。多相逆变器电路10包括多个半桥电路11、12、13，每个半桥电路用于一个相。在图1中图示的实施例中，多相逆变器电路是三相逆变器电路，并且包括三个半桥电路11、12、13，每个半桥电路具有一个相输出。
每个半桥电路11、12、13电耦合在高电压总线14和低电压总线15之间。高电压总线14和低电压总线15分别电连接到电源16的高电压端子和低电压端子，电源16在图1中图示的实施例中是DC电源。下面，将参考第一半桥电路11描述半桥电路的布置。多相逆变器10的半桥电路11、12、13中的每个具有参考半桥电路11描述的布置。
半桥电路11包括低侧开关17和高侧开关18，低侧开关17和高侧开关18在输出节点19处串联电耦合，输出节点19被电耦合到负载20。负载20例如可以是电马达。低侧开关17和高侧开关18中的每个可以是由诸如MOSFET器件的晶体管器件提供的。每个晶体管器件包括源极端子21、漏极端子22和栅极端子23。低侧开关17的源极21电耦合到低电压总线15，并且低侧开关17的漏极端子22电耦合到高侧开关18的源极21，其中相输出19电耦合在低侧开关17的漏极端子22和高侧开关18的源极端子21之间。高侧开关18的漏极端子22电耦合到高电压总线14。低侧开关17和高侧开关18的栅极端子23电耦合到驱动器电路，该驱动器电路在图1的电路图中未图示。
在一些实施例中，半桥电路11包括彼此并联电耦合的多个低侧开关和彼此并联电耦合的多个高侧开关，以便增加半桥电路11和多相逆变器电路10的电流承载能力。
第二半桥电路12和第三半桥电路13的布置是相同的，使得每个半桥电路11、12、13并联电耦合在高电压总线14和低电压总线15之间，并且每个半桥电路包括电耦合到负载20的相输出。第一半桥电路11可以提供多相逆变器电路10的U相，第二半桥电路12可以提供V相，并且第三半桥电路13可以提供W相。
图2a图示根据实施例的多相逆变器装置30的平面视图，并且图2b图示根据实施例的多相逆变器装置30的横截面视图。多相逆变器装置30可以提供在图1中图示的电路10。
多相逆变器装置30包括绝缘基板31，其包括被布置在第一表面33上的导电再分配结构32。导电再分配结构32包括至少一个低电压总线34和至少一个高电压总线35。低电压总线34和高电压总线35的每个可以具有位于第一表面33上的导电层的形式，其可以具有细长的条带状的形状。细长的条带类型形状并且因此低电压总线34和高电压总线35在绝缘基板31的第一表面33上实质上彼此平行地延伸。
多相逆变器装置30包括多个半桥电路。图2中图示的多相逆变器装置30是三相逆变器，并且因此包括三个半桥电路36、37、38。然而，相同的布置可以用于包括两相或多于三相的多相逆变器装置。每个半桥电路36、37、38包括封装的低侧开关39、封装的高侧开关40和相输出39。第一相输出引线41耦合到半桥电路36的第一相输出。
封装的低侧开关39和封装的高侧开关40被布置在绝缘基板31的第一表面33上，并且第一相输出引线41被布置在第一半桥电路36的低侧开关39和高侧开关40上并且电耦合到第一半桥电路36的低侧开关39和高侧开关40，使得第一半桥电路的封装的低侧开关39和封装的高侧开关40被布置为在竖向上在第一相输出引线41和绝缘基板31的第一表面33之间。封装的低侧开关39和封装的高侧开关40可以被认为被夹在第一相输出引线41和绝缘基板31的第一表面33之间。
由于多相逆变器装置30是三相逆变器，因此其还包括第二相输出引线41和第三相输出引线42。第二相输出引线41被布置在第二半桥电路37的低侧开关39和高侧开关40上并且电耦合到第二半桥电路37的低侧开关39和高侧开关40，使得第二半桥电路37的封装的低侧开关39和封装的高侧开关40被布置为在竖向上在第二相输出引线42和绝缘基板31的第一表面33之间。第三相输出引线41被布置在第三半桥电路38的低侧开关39和高侧开关40上并且电耦合到第三半桥电路38的低侧开关39和高侧开关40，使得第二半桥电路38的封装的低侧开关39和封装的高侧开关40被布置为在竖向上在第三相输出引线43和绝缘基板31的第一表面33之间。
第一相输出引线41、第二相输出引线42和第三相输出引线43实质上彼此平行地延伸并且彼此间隔开。第一相输出引线41、第二相输出引线42和第三相输出引线43实质上平行于提供低电压总线34和高电压总线35的在基板31的第一表面33上的导电条带延伸。
封装的低侧开关39包括在第一侧45上的第一功率电极44和在与第一侧45相对的第二侧47上的第二功率电极46。第一功率电极44被安装在低电压总线34上并且电耦合到低电压总线34，从而第二功率电极46向上背对绝缘基板31。
封装的高侧开关40包括在第一侧49上的第二功率电极48和在与第一侧49相对的第二侧51上的第一功率电极50。第二功率电极48被安装在高电压总线35上并且电耦合到高电压总线35，使得第一功率电极50面向上并且背对绝缘基板31。
第一相输出引线41被布置在低侧开关39的第二功率电极46和高侧开关40的第一功率电极50上并且电耦合到低侧开关39的第二功率电极46和高侧开关40的第一功率电极50，并且将低侧开关39的第二功率电极46电耦合到高侧开关40的第一功率电极50，以便提供第一半桥电路36的第一相输出并且形成半桥电路36。
半桥电路36、37、38的低侧开关39和高侧开关40的每个可以包括晶体管器件，诸如MOSFET器件、绝缘栅双极晶体管(IGBT)器件或双极结型晶体管(BJT)器件。
一种半导体封装包括容纳在典型地覆盖半导体器件的壳体内的一个或多个半导体器件，例如晶体管器件。壳体也可以被称为具有包封。壳体可以包括诸如环氧树脂的塑料材料，并且可以通过诸如注入模制的模制处理来形成。封装包括从半导体器件到被由壳体覆盖的基板连接或引线框连接的内部电连接。基板或引线框还提供封装的外部接触或电极，并且使得半导体器件能够被从封装外部电接入。外部接触可以具有例如引脚或焊料球的形式，并且可以被用于将电子组件安装在基板上，基板例如为再分配板，诸如印刷电路板。
因此，封装的低侧开关39和封装的高侧开关40的每个包括在壳体内的开关(诸如晶体管器件)，从而开关被封装。这将低侧开关和高侧开关与包括未被封装的并且不包括壳体的裸管芯的布置区分开。
如在此使用的那样，每个晶体管器件被描述为包括源极、漏极和栅极。如在此使用的那样，晶体管器件的电极或端子被称为源极、漏极和栅极。因此，这些术语还涵盖其它类型的器件(诸如绝缘栅双极晶体管)的功能上等效的端子。例如，如在此使用的那样，术语“源极”不仅涵盖MOSFET器件的源极而且还涵盖绝缘栅双极晶体管(IGBT)器件的发射极和BJT器件的发射极，术语“漏极”不仅涵盖MOSFET器件的漏极而且还涵盖绝缘栅双极晶体管(IGBT)器件的集电极和BJT器件的集电极，并且术语“栅极”不仅涵盖MOSFET器件的栅极而且还涵盖绝缘栅双极晶体管(IGBT)器件的栅极和BJT器件的基极。
封装的低侧开关39和封装的高侧开关40包括诸如MOSFET器件的晶体管器件。封装的低侧开关39的第一功率电极44可以被耦合到提供低侧开关39的晶体管器件的源极，并且第二功率电极46可以被电耦合到提供低侧开关39的晶体管器件的漏极。
高侧开关40的第一功率电极50被电耦合到提供高侧开关40的晶体管器件的源极，并且第二功率电极48被电耦合到提供高侧开关40的晶体管器件的漏极。
在图2中图示的实施例中，封装的低侧(LS)开关39可以被描述为具有源极向下(SD)布置，这是因为被电耦合到源极的第一功率电极44向下地面向绝缘基板31。封装的高侧(HS)开关40可以被认为具有漏极向下(DD)或源极向上配置，因为被电耦合到漏极的第二功率电极接触48向下地面向绝缘基板31。第二半桥电路37和第三半桥电路38中的每个可以具有与针对第一半桥电路所描述的相同的布置。
在一些实施例中，每个半桥电路36、37、38可以被定位为在基板31的第一表面33上在横向上彼此相邻。在这些实施例中，邻近的半桥电路可以被安装在公共的电压总线上并且被电耦合到公共的电压总线。例如，在图2中图示的实施例中，第一半桥电路36和第二半桥电路37的低侧开关39的源极电极被安装在低电压总线34的公共的导电条带上，并且第二半桥电路37和第三半桥电路38的高侧开关40的漏极电极被安装在高电压总线35的公共的条带上。第一半桥电路36的高侧开关40的漏极电极被安装在低电压总线34的进一步的导电条带上，并且第三半桥电路38的低侧开关39的源极电极被安装在高电压总线35的进一步的导电条带上。
然而，相输出引线41、42、43中的每个彼此分离并且具有细长形状，并且被定位在低电压总线34和高电压总线35的平面上方的平面中，并且具有实质上平行于低电压总线34和高电压总线35的导电条带的长向方向延伸的长向方向。
在一些实施例中，诸如在图2中图示的实施例中，每个半桥电路36、37、38包括多个低侧开关39和多个高侧开关40。在图1中图示的实施例中，每个半桥电路36、37、38包括六个封装的低侧开关39和六个封装的高侧开关40。每个半桥电路的多个封装的低侧开关39彼此并联地电耦合，并且每个半桥电路的多个高侧开关40彼此并联地电耦合。
参考第一半桥电路36，多个低侧开关39的每个具有被布置在第一侧45上的第一功率电极44，其被安装在低电压总线34的导电条带上并且被电耦合到低电压总线34的导电条带。低侧开关39的第二功率电极46的每个被电耦合到公共的相输出引线41，从而多个低侧开关39并联地电耦合在低电压总线34的导电条带和第一相输出引线41之间。
类似地，封装的高侧开关40的每个的第二功率电极48被安装在高电压总线35的公共的导电条带上并且被电耦合到高电压总线35的公共的导电条带，并且高侧开关40的第一功率电极50的每个被电耦合到第一相输出引线41，从而多个高侧开关40并联地电耦合在高电压总线35的导电条带和第一相输出引线41之间。因此，半桥电路36的电流承载能力增加到六倍。
封装的低侧开关39和封装的高侧开关40在相对的主表面上具有接触，因此允许它们在竖向上被安装在或者被夹在相应的相输出引线41、42、43和被布置在基板31的第一表面33上的导电再分配结构32之间。因此，与其中相输出引线41、42、43被定位为在横向上在半桥电路36、37、38的高侧开关40和低侧开关39之间并且被直接定位在绝缘基板31的第一表面33上的布置相比可以节省横向空间。
封装的低侧开关39和封装的高侧开关40可以包括不同的封装类型。用于半桥电路的低侧开关和高侧开关的封装的示例在图2c和图3至图7中图示。
图2c图示第一半桥电路36的放大的横截面视图，并且利用箭头52示意性地图示热量可以从封装的低侧开关39和封装的高侧开关40在相对的方向上并且向上进入到相输出引线41中并且向下进入到绝缘基板31中地进行耗散。图2c还利用箭头53图示电流承载方向在低侧开关的第二功率电极46和相输出引线41之间以及在相输出引线41和封装的高侧开关40的第一功率电极50之间也是实质上竖向的。这与其中相输出引线41被定位为在横向上相邻于封装的低侧开关39和封装的高侧开关40的侧面的布置——其于是需要具有更大的水平电流承载路径——相反。
还在图2c的放大的横截面视图看到用于封装的低侧开关39的栅极电极54和封装的高侧开关40的栅极电极55的电连接。
容纳在封装的低侧开关39和/或封装的高侧开关40内的晶体管器件本身可以是具有在两个相对的主表面之间延伸的竖向漂移路径的竖向晶体管器件56。然而，容纳在封装内的晶体管器件的漂移路径独立于在两个相对的侧上的封装的功率电极的布置，这是因为合适的内部重布线布置可以被用于将晶体管器件的端子电耦合到封装的想要的一侧。
例如，在图2c中图示的实施例中，封装的高侧开关40具有漏极向下配置并且容纳竖向晶体管器件56，其中源极S和栅极G位于面向上的一侧上，并且漏极D向下面向基板31。因此封装提供了导电再分配结构57，其包括将晶体管器件56的面朝上的栅极G耦合到封装的被定位为朝下的并且面对基板31的第一表面33的栅极电极55的竖向部分。
低侧开关39包括竖向晶体管器件56，其中源极S和栅极G位于向下面向基板31的侧45上并且漏极D位于相对的侧47上并且面向上。低侧开关39的封装可以包括在晶体管器件56的源极S和栅极G与封装的源极电极44和栅极电极54之间的横向再分配结构。
图2d图示半桥中的一个(例如第一半桥36)的放大的平面视图，并且进一步图示源极电极和栅极电极与栅极驱动器之间的电连接的布局的示例。低侧开关的栅极电极54可以借助于位于基板31的上表面33上的导电再分配结构而被电连接到栅极驱动器。用于低侧开关39的栅极电极54的导电再分配结构可以包括实质上平行于低电压总线34延伸的导电迹线58，使得单个半桥电路的多个封装的低侧开关39的栅极电极54中的每个被并联连接到导电迹线。
类似地，封装的高侧开关40的栅极电极55可以借助于位于基板31的上表面33上的导电再分配结构而被电连接到栅极驱动器。用于高侧开关40的栅极电极55的导电再分配结构可以包括实质上平行于低电压总线35延伸的导电迹线58'，使得单个半桥电路的多个封装的高侧开关40的栅极电极55中的每个被并联连接到导电迹线。
可以提供也实质上平行于低电压总线34和用于栅极电极54的导电迹线58延伸的进一步的导电迹线59，其被电耦合到封装的低侧开关39的源极电极44中的每个，并且可以提供也实质上平行于高电压总线35和用于栅极电极55的导电迹线58'延伸的进一步的导电迹线59'，其被电耦合到封装的高侧开关40的源极电极50中的每个。
如上面讨论那样，多相逆变器装置30包括多个半桥电路36、37、38，每个半桥电路具有至少一个封装的低侧开关39和至少一个封装的高侧开关40。每个封装的低侧开关39可以具有位于封装的相对的主侧上的功率电极。类似地，每个封装的高侧开关40可以具有位于封装的相对的主侧上的功率电极。这使得每个封装的低侧开关39和每个封装的高侧开关40能够被从两个相对的侧电接入，并且使得封装的低侧开关39和封装的高侧开关40能够被部署在相应的相输出引线41和基板31的第一表面33之间并且包括在两个相对的主侧上的电连接。
封装的低侧开关39和封装的高侧开关40可以包括在两个相对的主侧中的每个上的单个功率电极或者位于相对的主侧之一或两个相对的主侧上的多于一个的功率电极。在其中主侧包括两个或更多个功率电极的实施例中，功率电极可以被电耦合到开关的不同端子(例如源极和漏极)或者相同端子(例如源极)。
图3至图6图示根据各种实施例的封装的低侧开关39和封装的高侧开关40，其可以被用于提供根据在此描述的实施例中的任何一个的多相逆变器装置。每个附图图示包括低侧开关39和高侧开关40的一对开关，每个开关被容纳在分离的封装内。然而，所图示的单独的封装开关并不限制于在该对中一起使用来形成半桥。
将参照图2的多相逆变器装置30的第一半桥电路36来描述封装。然而，封装也可以被用于多相逆变器装置的进一步的半桥电路。多相逆变器装置的每个半桥通常具有相同的布置。然而，多相逆变器装置的半桥的布置可以彼此不同。
图3图示包括封装的低侧开关39和封装的高侧开关40的半桥电路36的横截面视图、封装的低侧开关39的底部平面视图和顶部平面视图，以及封装的高侧开关40的底部平面视图和顶部平面视图。
封装的低侧开关39具有源极向下(SD)配置，其中源极电极44位于第一主侧45上并且漏极电极46被布置在相对的第二主侧47上。
封装的低侧开关39包括晶体管器件60，其具有竖向漂移路径以及位于晶体管器件60的第一主表面63上的源极端子61和栅极端子62以及位于晶体管器件60的相对的第二主表面65上的漏极端子64。封装的低侧开关39还包括再分配基板66，再分配基板66具有第一侧67和相对的第二侧68，在第一侧67上部署有晶体管60，相对的第二侧68提供封装的低侧开关39的其上定位有封装的低侧开关39的源极电极44和栅极电极54的第一侧45。
再分配基板66可以包括绝缘材料层，例如由预制备板提供的芯层，并且包括在两个相对的侧67、68的每个上的导电层。每个导电层77、78可以被图案化以提供导电结构，由此第二侧67上的导电层可以提供封装的导电电极。再分配基板66还包括从再分配基板66的第一侧67延伸到第二侧68的竖向导电连接。
晶体管器件60的源极端子61位于再分配基板66的在延伸通过再分配基板66的厚度的孔口69上方的第一侧67上。类似地，晶体管器件60的栅极端子62位于再分配基板66的第一侧67上并且位于延伸通过再分配板66的厚度的进一步的分离的孔口70上方。
源极端子61被通过延伸通过孔口69的电连接而电连接到由在再分配基板66的相对的第二侧68上的第二导电层78形成的源极电极44。电连接可以包括焊料71和/或孔口69的金属衬垫，其与再分配基板66的第一侧67上的第二导电层77和第一侧68上的第一导电层78接触。焊料71延伸到第一导电层78上以形成源极电极44。类似地，栅极端子62和再分配基板66的相对的第二侧68之间的导电再分配结构可以包括位于孔口70中的焊料71和/或孔口70的导电衬垫。焊料71在位于再分配基板66的第二侧68上的第一导电层78上延伸，以提供位于封装的低侧开关39的第一主表面45上的栅极电极54。栅极电极54与源极电极44间隔开。
如在封装的低侧开关39的图示封装的占位区的底部平面视图中可以看到的那样，封装的低侧开关39的第一侧45包括在横向上彼此间隔开的三个源极电极44和一个栅极电极54。顶部平面视图图示封装的低侧开关39的第二主表面47包括实质上在封装的低侧开关39的整个第二侧47上延伸的单个漏极电极46。
在一些实施例中，晶体管器件60的侧面嵌入在绝缘材料73(例如环氧树脂)中。环氧树脂也可以位于晶体管器件60的边缘上并且在晶体管器件60的边缘上延伸到晶体管器件60的第一表面63和第二表面65的外周边缘上并且延伸到再分配基板66的第一侧67上。绝缘材料也可以在与源极端子61和栅极端子62相邻的区中位于晶体管器件60的第一表面63和再分配基板66的第一表面67之间。
在一些实施例中，进一步的导电层74在绝缘材料73的外表面上从晶体管器件的漏极端子64延伸到晶体管器件60的相对的侧并且延伸到位于再分配板66的第一侧67上的第一导电层77。该附加的导电层74可以提供电连接。该附加的电连接74不必延伸到再分配基板66的相对的第二侧68，这是因为漏极端子64被通过焊料75电连接到第一相输出引线41。漏极端子64可以独自地提供低侧开关39的漏极电极46，或者进一步的导电层(诸如导电层74)可以位于漏极端子64上以形成漏极电极46。第一相输出引线41可以被通过焊料层75安装在漏极电极46上并且被电耦合到漏极电极46。可以使用导电粘合剂来代替焊料。
仍然参照图3，封装的高侧开关40还包括晶体管器件60，其包括被安装在再分配板66的第一主表面67上的竖向漂移路径。然而，封装的高侧开关40具有漏极向下(DD)配置。晶体管器件60的漏极端子64也面向下，并且被安装在再分配基板66的第一侧67上并且在再分配基板66中的孔口69上方。源极端子61和栅极端子62向上面向第一输出相引线41。漏极端子64被通过布置在孔口69中的焊料71和/或孔口69的导电衬垫而电连接到被布置在再分配基板66的相对的第二侧68上的漏极电极48，其形成封装的高侧开关40的第一侧49。晶体管器件60的侧面和边缘区嵌入在绝缘材料73中，绝缘材料73被用于支承导电层76，导电层76提供从晶体管器件60的向上背对再分配基板66的栅极端子62到再分配基板66的第一侧67以及到被布置在再分配结构66的第一侧67上的导电迹线77的电连接。该导电迹线77被通过位于再分配基板66中并且延伸通过再分配基板66的厚度的竖向导电连接79而电连接到位于再分配板66的相对的表面68上的栅极电极55。竖向导电连接79可以是导电通孔或者可以是与漏极电极48和漏极端子64之间的连接类似地被填充有焊料的孔口。晶体管器件60的源极端子61面朝上并且被通过焊料连接75电连接到第一输出相引线41。
在一些实施例中，位于绝缘材料73上的进一步的导电层74从面朝上的源极端子61延伸到再分配结构66的第一主表面67。在一些实施例中，导电层74被通过延伸通过再分配板66的厚度的竖向导电连接而电连接到位于再分配基板66的相对的第二侧68上的进一步的电极80，其形成封装的高侧开关40的第一侧49。该竖向连接可以例如为导电通孔或填充有焊料的孔口。
晶体管器件60的第一主表面63的外周边缘区、源极端子61和导电层74之间的区、栅极端子62和导电层76之间的区、以及源极端子61和栅极端子62之间的区可以包括附加的绝缘钝化层，其可以例如包括氧化物或氮化物。
图3还图示封装的高侧开关40的底部侧49的平面视图，并且图示底部侧49包括：进一步的源极电极80，其被电连接到晶体管器件60的源极端子61并且被定位为朝向第一主侧49的第一横向边缘；栅极电极55，其位于第一主表面49的相对的横向侧处；以及漏极电极48，其被电连接到晶体管器件60的漏极端子64并且位于电极80和电极55之间。
封装的高侧开关40的顶部侧51包括：源极电极50，其被连接到晶体管器件69的源极端子61；以及第二栅极电极81，其位于晶体管器件60的栅极端子62上方并且被电耦合到晶体管器件60的栅极端子62。在所安装的位置中，面朝上的栅极电极81由于焊料连接75的厚度而与第一输出相引线41的下表面82间隔开一定距离。在一些实施例中，第一输出相引线41的下表面82可以包括凹部或切口部分83，其被定位为在竖向上在栅极电极81上方，以便增加栅极电极81和第一输出相引线41之间的距离和电隔离。
图4图示半桥电路36，半桥电路36包括：封装的低侧开关39，其具有与在图3中图示的封装的低侧开关39相同的结构；以及封装的高侧开关40，其具有与在图3中图示的封装的高侧开关40类似的结构。然而，图4中图示的实施例的封装的高侧开关40在晶体管器件160上的端子的布置方面不同。晶体管器件160包括：在第一主表面63上的向上地面向相输出引线41的源极端子61；以及在第二主表面65上的向下地面向再分配基板66的第一表面67的漏极端子64。然而，与晶体管器件60对比，在晶体管器件160中，栅极端子62位于晶体管器件的第二主表面65上并且在横向上相邻于漏极端子64。
由于晶体管器件160具有竖向漂移路径，因此晶体管器件160的半导体本体内的栅极结构位于晶体管器件160的相对的第一侧63处，并且被通过延伸通过晶体管器件160的厚度的导电通孔85电连接到晶体管器件160的相对的第二侧65上的栅极端子62。导电通孔85通常被称为穿硅通孔(TSV)。
第二主表面65上的栅极端子62向下地面向再分配基板66的上表面67，并且被通过延伸通过再分配板66的厚度的竖向连接70而电连接到再分配基板66的相对的表面68上的栅极电极55。如用于封装的低侧开关39的漏极端子64以及还用于栅极端子62那样，竖向连接70可以是一个或多个导电通孔或者被填充有焊料71和/或被衬垫有导电材料的一个或多个孔口。
在该实施例中，封装的高侧开关40的第二侧51可以包括单个电极，即被电耦合到源极的单个功率电极50。进一步的导电连接74可以位于绝缘材料73上，从面朝上的源极端子61延伸到晶体管器件160的相对的侧并且延伸到再分配基板66的第一主表面67。封装的高侧开关40的要被安装在基板上的第一侧49包括漏极电极48和栅极电极55。
图5图示半桥电路36，半桥电路36包括在相应的封装的两个相对的主侧上具有功率电极的封装的低侧开关39和封装的高侧开关40。图5中图示的实施例的封装的低侧开关39和封装的高侧开关40与在图3和图4中图示的实施例的不同之处在于封装的内部结构。
封装的低侧开关39包括晶体管器件60(其包括竖向漂移路径)，晶体管器件60具有在第一表面63上的采用源极端子61的形式的第一功率端子和栅极端子62以及在相对的第二表面65上的漏极端子64。第一表面63面朝下并且第二表面65向上朝向相输出引线41。
封装的低侧开关39包括由诸如铜的导电材料形成的引线框90，其位于漏极端子64上。引线框90的第一表面91位于漏极端子64上并且被电耦合到漏极端子64，并且引线框90的相对的第二表面92在封装的低侧开关39的耦合到漏极的第二主表面47处提供第二功率电极46。第二表面92面向上并且被通过焊料75耦合到第一相输出引线41。引线框90被定位为在竖向上在封装的低侧开关39的晶体管60和第一相输出引线之间。
引线框90可以具有充当管芯焊盘的实质上平坦的板的形状。在一些实施例中，诸如在图5中图示的，引线框90可以具有罐的形状，该罐在其中安装有晶体管器件60的第一表面91中具有形成凹部93的基底部分和侧壁。晶体管器件60的第二表面65被安装在凹部93的基底部分上，并且晶体管器件60的第一表面63可以实质上与凹部93的侧壁的上表面共面。
引线框90还被电连接到位于封装的低侧开关39的相对的第一主表面45上的进一步的漏极电极94。封装的低侧开关39的第一主表面45进一步包括被电耦合到源极端子61的第一功率电极44和被电连接到栅极端子62的栅极电极54。栅极电极54和源极电极44可以至少部分地位于晶体管器件60下方。引线框90以及晶体管器件60的侧面和第一表面63嵌入绝缘材料73中。引线框90的面向上的第二表面92被从绝缘材料73暴露以在第二侧47处形成漏极电极48。晶体管器件的源极端子61被通过一个或多个导电通孔95电连接到源极电极44，并且栅极端子62被通过一个或多个导电通孔95电连接到栅极电极54，导电通孔95延伸通过位于晶体管器件60的在相应的端子和电极之间的第一表面63上的绝缘材料73。电极44、54、94位于绝缘材料73上并且形成封装的低侧开关39的外部接触焊盘。
除了如下之外封装的高侧开关40具有类似的结构：提供第二功率电极46的引线框90的第二表面92向下背对第一相输出引线41并且被从绝缘材料73暴露以在封装的高侧开关40的第一侧49处提供漏极电极48。在封装的高侧开关40中，晶体管器件60被定位为在竖向上在引线框90和第一相输出引线41之间。引线框90的相对的第一表面91嵌入在绝缘材料73内。晶体管器件60被安装在引线框90的第一表面91上，使得漏极端子64被安装在引线框90上并且被电耦合到引线框90。晶体管器件的源极端子61和栅极端子62面向上，并且分别被电连接到位于封装的高侧开关40的相对的第二侧51上的源极电极50和栅极电极81。
源极电极50和栅极电极81被通过绝缘材料73的一部分与引线框90间隔开并且电绝缘，使得源极电极50被通过一个或多个导电通孔95电耦合到源极端子51，并且栅极电极81被通过一个或多个导电通孔95电连接到栅极端子62。在该实施例中，封装的高侧开关40的第二主表面51包括耦合到源极和一个栅极电极81的一个功率电极50。源极电极50被通过焊料75电连接到第一输出引线41。
栅极电极81被通过延伸通过绝缘层73的厚度的导电通孔96并且被通过在绝缘材料73上从电极81延伸到导电通孔96的横向导电层97而电耦合到位于封装的高侧开关40的相对的侧49上的栅极电极55。导电通孔96可以是由引线框90的如下部分形成的：该部分与引线框90的在其上安装有晶体管60的部分在横向上间隔开。绝缘材料73被用于使这两个部分彼此电绝缘。封装的高侧开关40的第一侧49因此包括被电耦合到晶体管器件60的漏极端子64的功率电极48和栅极电极55。封装的高侧开关的第一侧49和封装的低侧开关39的第一侧45实质上彼此共面。
图6图示包括封装的低侧开关39和封装的高侧开关40的半桥电路36的横截面视图，封装的低侧开关39和封装的高侧开关40的每个在相应的封装的两个相对的侧上具有功率电极。图6中图示的实施例的封装的低侧开关39和封装的高侧开关40与在图3至图5中图示的那些不同之处在于相应的封装的内部结构。
封装的低侧开关39和封装的高侧开关40的每个包括嵌入在绝缘材料73中的竖向晶体管器件60。在图6中图示的实施例中，绝缘材料73包括由实质上平坦的预制备板形成的芯层100。芯层100包括孔口101，其从第一主表面105延伸通过芯层100的厚度到达相对的第二主表面106。晶体管器件60位于孔口101中。
芯层100由实质上平坦的预制备板形成，该预制备板可以包括诸如玻璃纤维增强基质的电介质材料或者典型地用于制备用于印刷电路板的芯层的其它材料。例如，电介质芯层可以包括玻璃纤维增强环氧树脂，诸如FR4。电介质芯层可以包括例如PTFE(聚四氟乙烯)、PEN(聚萘二甲酸乙二醇酯)、PET(聚对苯二甲酸乙二醇酯)、BT层压体(双马来酰亚胺-三嗪)或聚酰亚胺。
晶体管器件60被通过进一步的绝缘材料102固定在孔口101内，进一步的绝缘材料102例如可以包括环氧树脂，其占据晶体管器件60的侧面103和孔口101的侧面104之间的空间。进一步的绝缘材料102可以进一步位于芯层100的第一主表面105和相对的第二主表面106的区域上。可以被结构化以形成若干个在横向上分离的部分的第一导电层108位于芯层100的第一主表面105上，并且第二导电层110位于芯层100的第二主表面106上。
在封装的低侧开关39中，晶体管器件60具有源极向下(SD)布置，从而其第一主表面63——第一主表面63包括源极端子61和栅极端子62——面向下并且其相对的第二表面65包括面朝上并且被通过焊料75电耦合到第一输出相引线41的漏极端子64。漏极端子64可以与芯层100的第一主表面105实质上共面。在其中漏极端子64包括金属化层的实施例中，金属化层可以与位于芯层100的第一主表面105上的第一导电层108实质上共面。漏极端子64可以被借助于横向导电再分配层112和导电通孔109电耦合到位于芯层100的相对的第二表面106上的漏极接触焊盘107。横向导电再分配层112位于如下之上：芯层100的第一主表面105、漏极端子64、位于晶体管器件60和芯层100之间的间隙中的进一步的材料102、以及延伸通过芯层100的厚度到达位于芯层100的第二主表面106上的外部接触焊盘107的导电通孔109。
源极端子61和栅极端子62可以包括与芯层100的第二主表面106实质上共面的金属化层。源极端子61和栅极端子62可以与第二主表面共面，或者如果存在的话与位于芯层110的第二主表面106上的第二导电层110共面。
进一步的绝缘材料102可以在芯层的第二主表面106和晶体管器件60上延伸，其中外部接触焊盘44、54、107由位于该进一步的绝缘层102上的进一步的导电层111形成。导电通孔113可以被提供在外部接触焊盘44、54与晶体管器件60上的相应的源极端子61和栅极端子62之间，并且可以被提供在接触焊盘107与形成在第二主表面106上的以及形成在形成于芯层100中的导电通孔109上的导电层110之间。
封装的高侧开关40具有漏极向下(DD)布置，并且包括具有孔口101的芯层100，如在封装的低侧开关39中那样晶体管器件60被布置在孔口101中。封装的高侧开关40不同之处在于，漏极端子64实质上与芯层100的第二主表面106共面并且面向下，并且源极端子61和栅极端子62实质上与芯层100的第一主表面105共面并且向上地面向相输出引线41。
进一步的绝缘层102位于晶体管器件60的侧面103和芯层100中的孔口101的侧面104之间的间隙中，并且在芯层100的第一主表面105上延伸。进一步的绝缘层102也可以在芯层100的第二主表面106上延伸。晶体管器件60的源极端子61被通过导电通孔113电连接到位于定位在第一主表面105上的进一步的材料102上的源极接触焊盘50。源极接触焊盘50被通过焊料75电耦合到第一相输出引线41。晶体管器件60的栅极端子62被通过位于定位在芯层100的第一主表面105上的进一步的材料102上的横向再分配结构115并且被通过延伸通过芯层100的厚度到达栅极接触焊盘55的导电通孔116而电耦合到位于芯层100的相对的第二主表面106上的栅极焊盘55。
芯层100可以包括直接位于其第一主表面105上的导电层108，其被进一步的绝缘材料102覆盖。在这些实施例中，提供进一步的导电通孔117，其从横向再分配结构115延伸到位于第一主表面105上的导电层108并且延伸到延伸通过芯层100的厚度的导电通孔116。漏极端子64可以被电耦合到从晶体管器件60的漏极端子64延伸到芯层100的第二主表面106上的漏极接触焊盘48。
第二主表面106还可以包括直接位于第二主表面106上的导电层110，其被通过导电层121电连接到漏极端子64，导电层121从漏极端子64在位于孔口101的侧面104和晶体管器件60的侧面103之间的间隙中的进一步的材料102上延伸到导电层110，并且形成漏极接触焊盘48。导电层121位于导电通孔117和导电层110上以形成栅极接触焊盘55。在该实施例中，漏极接触焊盘48形成漏极电极，并且栅极接触焊盘55形成栅极电极。
在该实施例中，封装的低侧开关39的下表面45包括漏极接触焊盘107、栅极接触焊盘54和源极接触焊盘44。封装的高侧开关40的下表面49包括漏极接触焊盘48和栅极接触焊盘55。
图7图示包括容纳在单个公共的封装130内的封装的低侧开关39和封装的高侧开关40的半桥电路36的横截面视图。公共的封装130的内部结构类似于图6中图示的内部结构，并且包括具有两个孔口101的芯层100，由此提供低侧开关39的晶体管60位于第一孔口101中，并且提供高侧开关40的晶体管60'位于第二孔口101'中。
在图7中图示的实施例中，位于低侧开关39的面向上的漏极端子64上的漏极接触焊盘46与位于高侧开关40的面向上的源极端子61上的源极接触焊盘50在横向上分离，使得它们之间的电连接被通过第一相输出引线41和两个焊料沉积部75在外部提供到公共的封装130。然而，在其它未图示的实施例中，可以提供公共的横向再分配结构，其在低侧开关39的漏极端子64和形成公共的封装130的一部分的高侧开关40的源极端子61之间延伸。然后，第一相输出引线41被通过焊料或导电粘合剂连接到该公共的横向再分配结构。
为了容易描述而使用了诸如“下方”、“下面”、“下部”、“上方”、和“上部”等的空间相对的术语来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了与各图中描绘的那些不同的不同定向之外的器件的不同定向。进一步地，诸如“第一”、“第二”等的术语也被用于描述各种元件、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元件。
如在此使用的那样，术语“具有”、“包含”、“包括”、和“包括有”等是开放式术语，其指示所声明的元素或特征的存在但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。要理解的是，除非另外具体地注明，否则在此描述的各种实施例的特征可以被彼此组合。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会的是，在不脱离本发明的范围的情况下，各种各样的替换和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此意图的是本发明仅受权利要求及其等同物限制。

Claims (15)

1.一种多相逆变器装置，包括：
绝缘基板，其包括在第一表面上的导电再分配结构，导电再分配结构包括至少一个低电压总线和至少一个高电压总线；
多个半桥电路，每个半桥电路被电耦合在低电压总线和高电压总线之间；以及
用于每个半桥电路的相输出引线，
其中，每个半桥电路包括封装的低侧开关和封装的高侧开关以及与相应的相输出引线电耦合的相输出，
其中，封装的低侧开关和封装的高侧开关被布置在基板的第一表面上，并且相输出引线被布置在封装的低侧开关和封装的高侧开关上并且被电耦合到封装的低侧开关和封装的高侧开关，使得封装的低侧开关和封装的高侧开关被布置为在竖向上在相输出引线和基板的第一表面之间。
2.根据权利要求1所述的多相逆变器装置，其中，每个半桥电路包括彼此并联电耦合的多个封装的低侧开关和彼此并联耦合的多个封装的高侧开关，并且相输出引线被布置在多个低侧开关和多个高侧开关上并且被电耦合到所述多个低侧开关和所述多个高侧开关。
3.根据权利要求2所述的多相逆变器装置，其中，所述多个封装的低侧开关被安装在低侧总线中的公共的总线上并且被电耦合到低侧总线中的公共的总线，并且所述多个封装的高侧开关被安装在高侧总线中的公共的总线上并且被电耦合到高侧总线中的公共的总线。
4.根据权利要求2或3所述的多相逆变器装置，其中，封装的低侧开关的每个具有在相对的主侧上的功率电极，并且封装的高侧开关的每个具有在相对的主侧上的功率电极。
5.根据权利要求4所述的多相逆变器装置，其中，封装的低侧开关的每个具有源极向下配置，并且封装的高侧开关的每个具有漏极向下配置。
6.根据权利要求5所述的多相逆变器装置，其中，相输出引线被布置在封装的低侧开关的漏极电极和封装的高侧开关的源极电极上，并且与封装的低侧开关的漏极电极和封装的高侧开关的源极电极电连接。
7.根据权利要求1所述的多相逆变器装置，其中，封装的低侧开关包括：
在第一侧上的第一功率电极接触，第一功率电极被安装在低电压总线上并且电连接到低电压总线，
在与第一侧相对的第二侧上第二功率电极接触，相输出引线被安装在第二功率电极上且电连接到第二功率电极。
8.根据权利要求7所述的多相逆变器装置，其中，封装的低侧开关的第一功率电极是源极电极，并且封装的低侧开关的第二功率电极是漏极电极。
9.根据权利要求7或8所述的多相逆变器装置，其中，封装的高侧开关包括：
在第一侧上的第二功率电极接触，第二功率电极被安装在高电压总线上并且电连接到高电压总线，
在与第一侧相对的第二侧上的第一功率电极接触，相输出引线被安装在第一功率电极上且电连接到第一功率电极。
10.根据权利要求9所述的多相逆变器装置，其中，封装的高侧开关的第一功率电极是源极电极，并且封装的高侧开关的第二功率电极是漏极电极。
11.根据前述权利要求之一所述的多相逆变器装置，其中，封装的低侧开关和封装的高侧开关被部署在公共的封装中或者被部署在分离的封装中。
12.根据前述权利要求之一所述的多相逆变器装置，其中，封装的高侧开关包括MOSFET或IGBT或BJT或HEMT，并且低侧开关包括MOSFET或IGBT或BJT或HEMT。
13.根据前述权利要求之一所述的多相逆变器装置，其中，每个相的半桥电路被在横向上彼此相邻地安装在基板的第一表面上，其中第一半桥电路的封装的低侧开关和第二半桥电路的封装的低侧开关被安装在公共的低电压总线上并且电耦合到公共的低电压总线，并且第二半桥电路的封装的高侧开关和第三半桥电路的封装的高侧开关被安装在公共的高电压总线上并且电耦合到公共的高电压总线。
14.根据前述权利要求之一所述的多相逆变器装置，其中，多相逆变器装置提供三相逆变器电路。
15.根据前述权利要求之一所述的多相逆变器装置，进一步包括位于高电压总线上的高电压引线和位于低电压总线上的低电压引线。
CN202011051347.0A 2019-10-02 2020-09-29 多相逆变器装置 Pending CN112600442A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19201154.2 2019-10-02
EP19201154.2A EP3800659A1 (en) 2019-10-02 2019-10-02 Multiphase inverter apparatus

Publications (1)

Publication Number Publication Date
CN112600442A true CN112600442A (zh) 2021-04-02

Family

ID=68136289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011051347.0A Pending CN112600442A (zh) 2019-10-02 2020-09-29 多相逆变器装置

Country Status (3)

Country Link
US (2) US11303222B2 (zh)
EP (1) EP3800659A1 (zh)
CN (1) CN112600442A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209724A1 (de) * 2021-09-03 2023-03-09 Zf Friedrichshafen Ag Inverteranordnung für ein Fahrzeug sowie Fahrzeug mit der Inverteranordnung
WO2024088494A1 (en) * 2022-10-23 2024-05-02 Huawei Digital Power Technologies Co., Ltd. Semiconductor package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4005333A1 (de) * 1990-02-20 1991-08-22 Rehm Schweisstechnik Gmbh Elektronischer leistungs-schalter
US7592688B2 (en) * 2006-01-13 2009-09-22 International Rectifier Corporation Semiconductor package
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
EP2775519A3 (en) 2013-03-07 2017-11-15 International Rectifier Corporation Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
JP6269296B2 (ja) * 2014-04-25 2018-01-31 株式会社デンソー 半導体モジュール
US10410952B2 (en) * 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10594230B2 (en) 2018-03-23 2020-03-17 Sf Motors, Inc. Inverter module having multiple half-bridge modules for a power converter of an electric vehicle

Also Published As

Publication number Publication date
EP3800659A1 (en) 2021-04-07
US20220224247A1 (en) 2022-07-14
US20210104957A1 (en) 2021-04-08
US11303222B2 (en) 2022-04-12
US11979096B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
US11270984B2 (en) Semiconductor module
US9147649B2 (en) Multi-chip module
JP7145075B2 (ja) 多層回路基板に基づくパワーモジュール
US10130015B2 (en) Electronic circuit unit
US11538794B2 (en) Power converter with an upper arm and a lower arm and at least first and second semiconductor devices connected by a bridging member
US9196510B2 (en) Semiconductor package comprising two semiconductor modules and laterally extending connectors
US9881856B1 (en) Molded intelligent power module
US9468087B1 (en) Power module with improved cooling and method for making
US10985110B2 (en) Semiconductor package having an electromagnetic shielding structure and method for producing the same
US11979096B2 (en) Multiphase inverter apparatus having half-bridge circuits and a phase output lead for each half-bridge circuit
CN109473410B (zh) 具有顶侧冷却部的smd封装
US11817430B2 (en) Semiconductor module
CN109473415B (zh) 具有顶侧冷却部的smd封装
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
CN114300435A (zh) 半导体模块
CN114144965A (zh) 电路装置
US11973071B2 (en) Semiconductor module
CN219917172U (zh) 电子器件和功率电子模块
KR102499825B1 (ko) 패키지형 전력 반도체 장치
EP4369394A1 (en) Power semiconductor package and method for fabricating the same
CN116471741A (zh) 堆叠模块布置装置
CN117438403A (zh) 半导体封装和制造用于直立安装的半导体封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination