CN114008765A - 半导体装置、半导体装置的制造方法以及电力变换装置 - Google Patents

半导体装置、半导体装置的制造方法以及电力变换装置 Download PDF

Info

Publication number
CN114008765A
CN114008765A CN201980097742.1A CN201980097742A CN114008765A CN 114008765 A CN114008765 A CN 114008765A CN 201980097742 A CN201980097742 A CN 201980097742A CN 114008765 A CN114008765 A CN 114008765A
Authority
CN
China
Prior art keywords
pressing member
semiconductor device
insulating substrate
base plate
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201980097742.1A
Other languages
English (en)
Inventor
花田隆一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114008765A publication Critical patent/CN114008765A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4338—Pistons, e.g. spring-loaded members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

得到抑制由于热应力引起的基体板和绝缘基板的接合部处的接合材料的剥离来提高可靠性的半导体装置。半导体装置具备：基体板(1)；绝缘基板(2)，具有绝缘层(21)，在绝缘层(21)的上表面和下表面设置有金属层(22、23)；接合材料(3)，接合基体板(1)的上表面和绝缘层(21)的下表面侧的金属层(23)的下表面；壳体部件(4)，配置于基体板(1)的上表面，包围绝缘基板(2)；以及按压部件(6)，配置于由基体板(1)和壳体部件(4)包围的区域内，跨越绝缘基板(2)的对置的边而与绝缘基板(2)的上表面相接。

Description

半导体装置、半导体装置的制造方法以及电力变换装置
技术领域
本发明涉及具备基体板和绝缘基板的接合部处的剥离抑制构造的半导体装置、半导体装置的制造方法以及电力变换装置。
背景技术
半导体装置具备半导体元件，通过对半导体装置通电而半导体元件发热。将该发热从半导体元件向基体板方向散热。通过反复向半导体装置的通电，在半导体装置的结构部件中，由于线膨胀系数差而产生热应力，在各结构部件之间发生裂缝、空隙或者剥离等损伤。
特别是，在构成部件中在接合材料发生损伤。在接合基体板和绝缘基板的接合材料损伤的情况下，由半导体元件产生的热的散热性劣化。在散热性劣化时半导体元件的温度上升，使接合到半导体元件上的布线材等的寿命降低，使半导体装置的可靠性降低。因此，如果能够降低基体板和绝缘基板的接合材料的由于热应力引起的损伤，则能够抑制散热性的劣化。
因此，为了解决该课题，公开了具备具有与搭载有半导体元件的内部电路基板上相接的突起部的壳体外框的半导体装置(例如专利文献1)。另外，公开了在芯片安装基板之上配置弹性施力部件，具备与弹性施力部件相接的外围壳体的半导体装置(例如专利文献2)。进而，公开了具备散热板、框架、从散热板突出且与框架相接的板弹簧以及与框架相接的基板的半导体装置(例如专利文献3)。
现有技术文献
专利文献
专利文献1：日本特开昭62-007145号公报
专利文献2：日本特开平11-330328号公报
专利文献3：日本特开2000-299419号公报
发明内容
然而，在专利文献1记载的以往的突起部中，仅按压内部电路基板的外周部，所以虽然能够降低内部电路基板下粘接剂的外周部的劣化，但无法降低内部电路基板的中央部的劣化，有时半导体装置的可靠性劣化。另外，在专利文献2记载的以往的弹性施力部件中，仅按压芯片安装基板的外周部，所以虽然能够降低芯片安装基板的外周部的劣化，但无法降低芯片安装基板的中央部的劣化，有时半导体装置的可靠性劣化。进而，在专利文献3记载的以往的板弹簧中，按压框架的周边部，所以虽然能够降低基板下周边部的劣化，但无法降低基板下中央部的劣化，有时半导体装置的可靠性劣化。
本发明是为了解决如上述的问题而完成的，其目的在于得到抑制由于热应力引起的基体板和绝缘基板的接合部处的接合材料的剥离来提高可靠性的半导体装置。
本发明所涉及的半导体装置具备：基体板；绝缘基板，具有绝缘层，在绝缘层的上表面和下表面设置有金属层；接合材料，接合基体板的上表面和绝缘层的下表面侧的金属层的下表面；壳体部件，配置于基体板的上表面，包围绝缘基板；以及按压部件，配置于由基体板和壳体部件包围的区域内，跨越绝缘基板的对置的边而与绝缘基板的上表面相接。
根据本发明，设置有跨越绝缘基板的对置的边而与绝缘基板的上表面相接的按压部件，所以接合基体板和绝缘基板的接合材料在基体板方向被按压，能够抑制接合材料的损伤，能够提高半导体装置的可靠性。
附图说明
图1是示出本发明的实施方式1中的半导体装置的平面构造示意图。
图2是示出本发明的实施方式1中的半导体装置的剖面构造示意图。
图3是示出本发明的实施方式1中的半导体装置的其他剖面构造示意图。
图4是示出本发明的实施方式1中的半导体装置的按压部件的剖面构造示意图。
图5是示出本发明的实施方式1中的半导体装置的其他按压部件的剖面构造示意图。
图6是示出本发明的实施方式1中的半导体装置的其他按压部件的剖面构造示意图。
图7是示出本发明的实施方式1中的半导体装置的其他按压部件的剖面构造示意图。
图8是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。
图9是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。
图10是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。
图11是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。
图12是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。
图13是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。
图14是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。
图15是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。
图16是示出本发明的实施方式2中的半导体装置的平面构造示意图。
图17是示出本发明的实施方式2中的半导体装置的剖面构造示意图。
图18是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。
图19是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。
图20是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。
图21是示出本发明的实施方式2中的其他半导体装置的剖面构造示意图。
图22是示出本发明的实施方式3中的半导体装置的平面构造示意图。
图23是示出本发明的实施方式3中的半导体装置的平面构造示意图。
图24是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。
图25是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。
图26是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。
图27是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。
图28是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。
图29是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。
图30是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。
图31是示出本发明的实施方式4中的半导体装置的平面构造示意图。
图32是示出本发明的实施方式4中的半导体装置的剖面构造示意图。
图33是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。
图34是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。
图35是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。
图36是示出本发明的实施方式4中的其他半导体装置的剖面构造示意图。
图37是示出本发明的实施方式5中的半导体装置的平面构造示意图。
图38是示出本发明的实施方式5中的半导体装置的剖面构造示意图。
图39是示出本发明的实施方式5中的其他半导体装置的平面构造示意图。
图40是示出本发明的实施方式5中的其他半导体装置的剖面构造示意图。
图41是示出本发明的实施方式5中的其他半导体装置的平面构造示意图。
图42是示出本发明的实施方式5中的其他半导体装置的剖面构造示意图。
图43是示出本发明的实施方式5中的其他半导体装置的平面构造示意图。
图44是示出本发明的实施方式5中的其他半导体装置的剖面构造示意图。
图45是示出应用本发明的实施方式6中的电力变换装置的电力变换系统的结构的框图。
(符号说明)
1：基体板；2：绝缘基板；3：绝缘基板下接合材料；4：壳体部件；5：粘接剂；6、60：按压部件；7：半导体元件；8：半导体元件下接合材料；9：布线部件；10：端子；11：填充部件；12：螺钉；13：弹簧；14、44：凹部；21：绝缘层；22、23：金属层；41：壳体台座；42：狭缝；43、61：螺钉孔；62、63：凸部；64：开口部；65：贯通孔；66：脚部；67：梁部；68：第二梁部；69：支撑部；100、101、102、103、104、105、106、107、200、201、202、203、300、301、302、303、304、305、306、400、401、402、403、500、600、700、800、2002：半导体装置；1000：电源；2000：电力变换装置；2001：主变换电路；2003：控制电路；3000：负载。
具体实施方式
首先，参照附图，说明本发明的半导体装置的整体结构。此外，图是示意性的附图，并未反映所示的构成要素的正确的大小等。另外，附加同一符号的部分相同或者与其相当，这在说明书的全文中共通。
实施方式1.
图1是示出本发明的实施方式1中的半导体装置的平面构造示意图。图2是示出本发明的实施方式1中的半导体装置的剖面构造示意图。图3是示出本发明的实施方式1中的半导体装置的其他剖面构造示意图。图1是从上面观察半导体装置100的平面构造示意图。图2是沿图1的单点划线AA的剖面构造示意图。图3是沿图1的单点划线BB的剖面构造示意图。
在图中，半导体装置100具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件6、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图中，半导体装置100具备：基体板1；绝缘基板2，由绝缘基板下接合材料3接合到基体板1的上表面；壳体部件4，在基体板1的上表面以包围绝缘基板2的方式形成，与绝缘基板2通过粘接剂5粘接；半导体元件7，通过半导体元件下接合材料8接合到绝缘基板2的与基体板1相反的一侧的面上；以及按压部件6，将半导体元件7从与绝缘基板2相反的一侧的半导体元件7的上表面向基体板1方向按压。
绝缘基板2具有上表面和下表面。绝缘基板2的下表面与基体板1的上表面对置。绝缘基板2具有绝缘层21。绝缘层21具有上表面和下表面。在绝缘基板2中，在绝缘层21的上表面形成有金属层22，在绝缘层21的下表面形成有金属层23。绝缘层21的下表面侧的金属层23通过绝缘基板下接合材料3与基体板1的上表面接合。绝缘基板2是板状，在从平面方向观察板状的绝缘基板2的情况下，为了夹着绝缘层21，金属层22在与金属层23以及基体板1之间抑制沿面放电(确保沿面距离)，金属层22、23的大小小于绝缘层21的大小。另外，绝缘层21的上表面侧的金属层22也可以根据目的分割成多个，形成电路图案。作为绝缘基板2的绝缘层21的材料，能够使用氧化铝(Al2O3)、氮化铝(AlN)、氮化硅(Si3N4)等。作为绝缘基板2的金属层22、23的材料，能够使用铜合金、铝合金等。将半导体元件7用半导体元件下接合材料8接合到绝缘基板2的金属层22的上表面。
基体板1是板状，是半导体装置100的底面部(底板)。基体板1作为将在半导体装置100内部产生的热向半导体装置100的外部散热的散热部件发挥功能。关于基体板1，基体板1的上表面经由(使用)绝缘基板下接合材料3与绝缘基板2的下表面侧的金属层23的下表面接合。作为基体板1的材料，能够使用铜合金或者铝合金等。
绝缘基板下接合材料3是用于接合基体板1和绝缘基板2的接合材料。作为绝缘基板下接合材料3的材料，使用焊料，也可以根据需要使用烧结银、烧结铜等。
壳体部件4是半导体装置100的外框体。在基体板1的中央区域接合绝缘基板2，在包围绝缘基板2的基体板1的外周区域，壳体部件4与基体板1用粘接剂5粘接。要求壳体部件4在半导体装置100的使用温度区域内不引起热变形而维持绝缘性。因此，作为壳体部件4的材料，能够使用PPS(Poly Phenylene Sulfide，聚苯硫醚)树脂、PBT(Poly ButyleneTerephtalate，聚对苯二甲酸丁二醇酯)树脂。
粘接剂5粘接基体板1的上表面和壳体部件4的底面。作为粘接剂5的材料，一般使用硅树脂、环氧树脂等，对壳体部件4以及基体板1的至少一方涂敷粘接剂5，固定壳体部件4和基体板1，之后，通过热硬化粘接。
半导体元件下接合材料8是用于接合绝缘基板2的上表面侧的金属层22的上表面和半导体元件7的接合材料。作为半导体元件下接合材料8的材料，与绝缘基板下接合材料3同样地，能够使用焊料、烧结银或者烧结铜等。
布线部件9将半导体元件7和端子10电连接。另外，布线部件9将绝缘基板2的上表面侧的金属层22和端子10电连接。进而，在使用多个半导体元件7的情况下，将多个半导体元件7之间电连接。作为布线部件9，能够使用铝合金制线、铜合金制线、铜合金制引线、铝合金制带或者铜合金制带等。
端子10用于将半导体装置100的内部和半导体装置100的外部电连接。端子10被用于从半导体装置100的外部向半导体元件7供给电力或者向半导体元件7供给驱动信号。作为端子10的材料，能够使用铜合金等。端子10既可以是内置于壳体部件4的嵌入型，也可以是与壳体部件4的内周面(内壁)侧相接地设置的外插型。另外，端子10也可以为了与由金属层22构成的布线图案对应地与外部连接，配置到壳体部件4的内部。
半导体元件7经由作为接合材料的半导体元件下接合材料8接合到绝缘基板2的上表面侧的金属层22的上表面。半导体元件7能够使用MOSFET(Metal Oxide SemiconductorField Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated GateBipolar Transistor，绝缘栅双极晶体管)等电力用半导体元件等。另外，作为半导体元件的材料，能够使用硅(Si：Silicon)、碳化硅(SiC：Silicon Cabide)等。
填充部件11以确保半导体装置100的内部中的绝缘性的目的，填充到由壳体部件4和基体板1包围的区域内。填充部件11密封绝缘基板2(绝缘层21、金属层22、23)、按压部件6、半导体元件7以及布线部件9。作为填充部件11，例如使用硅树脂，但不限于此，是具有期望的弹性模量和耐热性以及粘接性的材料即可。另外，作为填充部件11的材料，例如既可以使用环氧树脂、聚氨酯树脂、聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂等，也可以使用为了提高强度、散热性而分散陶瓷粉的树脂材料。
在图1、图3中，按压部件6用于将绝缘基板2向基体板1的上表面侧(方向)按压(摁压)。按压部件6例如是带状(矩形)，具有长边和短边。按压部件6的长边方向跨越半导体元件7附近的金属层22(绝缘基板2)的对置的边(横穿对置的边之间)，与绝缘基板2的上表面相接。在本实施方式1中，按压部件6与绝缘基板2的上表面侧的金属层22的上表面相接。按压部件6连续(一体)地跨越绝缘基板2的对置的边。按压部件6的下表面与金属层22的上表面直接相接。按压部件6与壳体部件4的内周面相接或者从内周面向内侧突出地配置。通过连续跨越绝缘基板2的对置的边地配置按压部件6，能够经由绝缘基板2针对基板下接合材料3均匀地产生向基体板1方向的按压力。另外，按压部件6也可以配置多个，各个按压部件6在俯视时从外侧朝向内侧跨越绝缘基板2的对置的边的一方，与绝缘基板2的上表面相接，从内侧朝向外侧跨越绝缘基板2的对置的另一方的边地配置。
绝缘基板2的上表面侧的金属层22是电流流过的部位(部件)，所以按压部件6相接的区域(下表面侧)或者按压部件6自身优选电绝缘，作为按压部件6的材料，能够使用绝缘体。但是，关于按压部件6，只要与金属层22的上表面相接的部位被绝缘，则也可以使用金属部件。另外，作为按压部件6，也可以使用弹性体。通过作为按压部件6使用弹性体，按压部件6被推碰到金属层22的上表面而弹性变形，所以与金属层22的接触面积增加，能够均匀地赋予按压力。作为弹性体，例如能够使用橡胶、树脂或者纤维等。作为树脂，能够使用与壳体部件4同样的材料。在使用树脂构成按压部件6的情况下，按压部件6是比作为树脂部件的填充部件11硬的树脂部件。进而，通过作为按压部件6使用热传导性良好的材料，不仅从基体板1侧而且从按压部件6的上表面侧也能够散热，能够降低向绝缘基板下接合材料3的热应力。
作为按压部件6的厚度，例如是100μm至1000μm程度。在按压部件6的厚度薄的情况下(小于100μm)，在用按压部件6按压绝缘基板2时，得不到按压部件6的强度，按压部件6自身有时破损。另外，在按压部件6的厚度厚的情况下(1000μm以上)，能够对绝缘基板2赋予按压力，但不易变形，所以无法对应绝缘基板2的形状，有时无法均匀地赋予按压力。另外，在配置于布线部件9之下的情况下，需要提高布线部件9的回路高度，配置变得困难。因此，作为按压部件6的厚度，是作为能够适度变形的厚度的100μm至1000μm程度的厚度即可。此外，作为按压部件6的宽度，是配置于金属层22的上表面的半导体元件7或者布线部件9能够配置的宽度即可。
如上所述，按压部件6跨越金属层22的对置的边，与金属层22的上表面相接地配置，所以金属层22整体在基体板1的方向(厚度方向)被按压，在绝缘基板下接合材料3的内部整体产生压缩应力。其结果，通过抑制绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3和基体板1或者绝缘基板2的剥离，能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置100的可靠性。
接下来，说明如上所述构成的本实施方式1的半导体装置100的制造方法。
首先，准备成为半导体装置100的底面部的基体板1(基体板准备工序)。
接下来，准备在绝缘层21的上表面和下表面设置有金属层22、23的绝缘基板2(绝缘基板准备工序)。绝缘层21和金属层22、23的接合通过钎焊等进行。在金属层22、23中，分别形成电路，所以图案形状经常不同。在这样的情况下，也可以通过调整金属层22、23的大小、厚度，在绝缘层21的上下(表背)面之间抑制热应力的产生。
接下来，将半导体元件7使用半导体元件下接合材料8接合到绝缘基板2的上表面侧的金属层22的上表面(半导体元件接合工序)。在将半导体元件7接合到绝缘基板2的上表面侧的金属层22的上表面之后，用绝缘基板下接合材料3接合基体板1的上表面和绝缘层21的下表面侧的金属层23的下表面(绝缘基板接合工序)，从而基体板1和绝缘基板2被接合。
接下来，在接合有绝缘基板2的基体板1的上表面的外周区域配置包围绝缘基板2的壳体部件4(壳体部件配置工序)。壳体部件4与基体板1使用粘接剂5粘接。
接下来，在由基体板1和壳体部件4包围的区域内，配置跨越绝缘基板2的对置的边而与绝缘层21的上表面侧的金属层22的上表面相接的按压部件6(按压部件配置工序)。
在配置按压部件6之后，使用布线部件9，将半导体元件7和端子10或者绝缘基板2的上表面侧的金属层22和端子10电连接(布线部件形成工序)。
在形成布线部件9之后，在由基体板1和壳体部件4包围的区域内填充填充部件11，密封绝缘基板2、半导体元件7、按压部件6以及布线部件9(填充部件填充工序)。例如，使用分配器(dispenser)，向由壳体部件4和基体板1包围的区域内填充填充部件11。作为填充部件11的填充位置(填充量)，填充至覆盖(密封)布线部件9的位置。
在向由基体板1和壳体部件4包围的区域内填充填充部件11之后，为了去除在填充部件11的内部残留的气泡，进行脱泡处理(填充部件脱泡工序)。在填充部件11的脱泡处理之后，为了使填充部件11硬化，进行硬化处理(填充部件硬化工序)。例如，作为填充部件11的硬化处理条件，在150℃、2小时的条件下进行。这样，通过进行硬化处理，被填充的填充部件11硬化。
通过经由以上的主要的制造工序，能够制造图1所示的半导体装置100。
图4至图7是示出本发明的实施方式1中的半导体装置的按压部件的剖面构造示意图。
在图1中，按压部件6的形状例如是棒状。或者，按压部件6能够使用棒状部件。在图4至图7中，关于棒状的按压部件6的和与金属层22的上表面相接的区域垂直方向的剖面形状，例如，能够使用四边形、圆形、三角形或者六边形等。按压部件6的剖面形状是能够与金属层22的上表面相接的多边形形状即可。如果按压部件6的剖面形状是四边形、三角形等多边形，则按压部件6与金属层22的上表面面接触，如果是圆形则相接的部分成为线。因此，如果需要更大的按压力，则剖面形状优选并非圆，而优选作为能够以更大的面积按压的剖面形状即四边形、三角形等。
图8至图11是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。在图8至图11中，示出按压部件6和壳体部件4的连接(接合)状态或者按压部件6的支撑(保持)状态。
在图8中，在半导体装置101中，壳体部件4在壳体部件4的配置按压部件6的区域具备作为壳体台座部的壳体台座41和作为狭缝部的狭缝42。在顶视时，狭缝42的形状是从壳体部件4的内周侧朝向外周侧的凹部形状(未图示)。在狭缝42插入按压部件6，用壳体台座41支撑按压部件6，并且调整按压部件6的配置高度。通过使壳体台座41的上表面的高度与绝缘基板2的上表面侧的金属层22的上表面的高度相同或者设定得稍微低，能够对绝缘基板2赋予向基体板1方向的按压力。作为按压部件6的长度，在配置按压部件6的位置的壳体部件4的内周面之间能够支撑(保持)按压部件6即可。即，按压部件6的长度是比壳体部件4的内周面之间的长度稍微长的长度即可。
在图9中，在半导体装置102中，壳体部件4在壳体部件4的配置按压部件6的区域具备壳体台座41和设置于壳体台座41的螺钉孔43。在按压部件6和壳体部件4的连接中，使用螺钉12，用设置于壳体台座41的螺钉孔43和设置于按压部件6的螺钉孔61连结。设置于壳体台座41的螺钉孔43的深度(长度)既可以是与螺钉的长度配合的深度，也可以贯通按压部件6。在设置于壳体台座41的螺钉孔43的深度比螺钉12的长度深的情况下，能够通过将按压部件6用螺钉12连结到壳体部件4的紧固状况(转矩)，调整绝缘基板2向基体板1方向的按压力。通过拧紧螺钉12，能够增强(增大)按压力。另外，也可以在按压部件6的上表面与螺钉12之间配置弹簧，通过弹簧赋予按压力(未图示)。
在图10中，在半导体装置103中，壳体部件4在壳体部件4的配置按压部件6的区域具备壳体台座41和设置于壳体台座41的凹部44。另外，在按压部件6在与壳体台座41的凹部44对应的位置，设置有凸部62。通过使按压部件6的凸部62和壳体台座41的凹部44嵌合(嵌入)，连接按压部件6和壳体部件4。在图10中，在按压部件6设置有凸部62，在壳体台座41设置凹部44，但只要壳体部件4和按压部件6能够连接，则凹部和凸部也可以相反地形成。由于如图8至图11所示构成，所以能够进行按压部件6的与金属层22的上表面相接的部位的定位和按压部件6的固定。
在图11中，在半导体装置104中，一体地形成按压部件6和壳体部件4。在该情况下，按压部件6从绝缘基板2的上表面侧的金属层22的上表面的与按压部件6的配置位置对应的区域的壳体部件4的内周面突出。这样，即使在一体地形成按压部件6和壳体部件4的情况下，也能够使用按压部件6，将绝缘基板2向基体板1方向按压。
图12是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。图12是从上面观察半导体装置105的平面构造示意图。在图12中，在半导体装置105中，按压部件6与绝缘基板2的上表面侧的金属层22相接的区域除了半导体元件7附近以外，还是金属层22的外周部，矩形的按压部件6的长边与覆盖(沿着)金属层22的边部的长度方向的全长的区域(从边部的一方的角部至边部的另一方的角部之间)也相接。由于将按压部件6配置到金属层22的外周部，所以在绝缘基板下接合材料3的端部也能够可靠地产生压缩应力(按压力)。其结果，即使在绝缘基板下接合材料3的端部裂缝或者剥离易于发展的结构、例如绝缘基板2和基体板1的热膨胀系数不同的情况下，也能够抑制发生裂缝或者剥离。
另外，也可以如图12所示，在布线部件9之下(通过布线部件9的回路内)配置按压部件6。这样的结构在绝缘基板2的上表面侧的金属层22的上表面配置按压部件6之后，形成布线部件9。或者，以能够将按压部件6配置到布线部件9之下的方式，能够将按压部件6分割成多个，使按压部件6成为装配式从而能够实现。进而，在按压部件6彼此交叉配置的情况下，通过在按压部件6交叉的部分中，以使交叉的按压部件6与绝缘基板2的上表面侧的金属层22的上表面相接的方式，形成向交叉的按压部件6侧凹陷的凹部，能够向基体板1方向产生按压力。
图13是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。图13是从上面观察半导体装置106的平面构造示意图。在图13中，半导体装置106配置有绝缘基板2的上表面侧的2张金属层22。在金属层22配置有2张以上的情况下，以使按压部件6与各个金属层22的上表面相接的方式配置。各个金属层22的上表面中的按压部件6的配置能够通过与金属层22为1张的情况同样地配置来应对。这样，即使在金属层22有多张的情况下，通过向各个金属层22配置按压部件6，能够降低位于各个金属层22的下部的绝缘基板下接合材料3的裂缝或者剥离等损伤。
图14是示出本发明的实施方式1中的其他半导体装置的平面构造示意图。图15是示出本发明的实施方式1中的其他半导体装置的剖面构造示意图。图14是从上面观察半导体装置107的平面构造示意图。图15是沿图14的单点划线CC的剖面构造示意图。在图中，在半导体装置107中，按压部件6具备梁部67和具有支撑部69的第二梁部68以及作为弹簧部件的弹簧13。按压部件6由梁部67(第一梁部)和第二梁部68的多个部件构成。梁部67被固定到壳体部件4的内壁。梁部67在预定的位置具有用于使支撑部69通过的孔。第二梁部68是用于将按压力传递到绝缘基板2的部件。这样，通过在金属层22与梁部67之间配置通过弹簧13的第二梁部68，调整金属层22与梁部67的间隙(间隔)和弹簧13的弹簧常数，从而能够调整按压部件6的按压力。另外，通过使用多个弹簧13，能够均匀地赋予从按压部件6向绝缘基板2的按压力。
在成为如图14、图15的结构的情况下，能够通过在按压部件配置工序处理中，用弹簧部件13按压按压部件6(按压部件按压工序)来制造。
此外，作为按压部件6的个数，能够与绝缘基板2的方式对应地适当选择，既可以是1个，也可以使用多个。另外，按压部件6不使用如上述的固定方法而使用粘接剂等固定配置到预定的位置即可。
在如以上所述构成的半导体装置100、101、102、103、104、105、106、107中，按压部件6跨越金属层22的对置的边而与金属层22的上表面相接地配置，所以金属层22整体被按压到基体板1的方向，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，从而能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置100、101、102、103、104、105、106、107的可靠性。
实施方式2.
在本实施方式2中，跨越绝缘层21(绝缘基板2)的对置的边，与绝缘基板2的绝缘层21的上表面相接地设置在实施方式1中使用的按压部件6的方面不同。这样，形成跨越绝缘层21的对置的边而与绝缘基板2的绝缘层21的上表面相接的按压部件6，所以绝缘层21整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。此外，其他方面与实施方式1相同，所以省略详细的说明。
图16是示出本发明的实施方式2中的半导体装置的平面构造示意图。图17是示出本发明的实施方式2中的半导体装置的剖面构造示意图。图16是从上面观察半导体装置200的平面构造示意图。图17是沿图16的单点划线DD的剖面构造示意图。
在图中，半导体装置200具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件6、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图16中，按压部件6与壳体部件4的内周面侧相接。按压部件6与从金属层22露出的部分的绝缘层21的外周部的上表面相接，而跨越绝缘层21的对置的边地配置。
在图17中，按压部件6跨越绝缘层21(绝缘基板2)的对置的边(横穿对置的边之间)，与绝缘基板2的上表面相接。在本实施方式2中，按压部件6与绝缘层21的上表面相接地配置。在作为配置有按压部件6的绝缘层21的相反侧的绝缘层21的下表面侧，配置有填充部件11。绝缘层21从金属层22、23突出，所以未配置按压部件6的区域被填充部件11覆盖。
其结果，绝缘基板2整体被按压到基体板1方向，从而在作为接合材料的绝缘基板下接合材料3的内部整体产生压缩应力。因此，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，从而能够降低绝缘基板下接合材料3的损伤。
作为本实施方式2的按压部件6的向壳体部件4的固定方法，能够应用在图8至图11记载的实施方式1中使用的方式。
图18是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。图18是从上面观察半导体装置201的平面构造示意图。在图18中，在半导体装置201中，按压部件6与绝缘基板2的上表面侧的绝缘层21的上表面相接的区域不仅是1组对置的边之间，而且是其他对置的边之间的绝缘层21的外周部，矩形的按压部件6的长边与覆盖(沿着)绝缘层21的边部的长度方向的全长的区域(从边部的一方的角部至边部的另一方的角部之间)也相接。由于将按压部件6配置到绝缘层21的外周部，所以在绝缘基板下接合材料3的端部也能够可靠地产生压缩应力(按压力)。其结果，即使在绝缘基板下接合材料3的端部裂缝或者剥离易于发展的结构、例如绝缘基板2和基体板1的热膨胀系数不同的情况下，也能够抑制发生裂缝或者剥离。
另外，也可以如图18所示的半导体装置201，将按压部件6配置于布线部件9之下。在这样的结构中，在绝缘基板2的上表面侧的绝缘层21的上表面配置按压部件6之后，形成布线部件9。或者，以能够将按压部件6配置到布线部件9之下的方式，能够将按压部件6分割成多个，使按压部件6成为装配式从而能够实现。在交叉配置按压部件6彼此的情况下，在按压部件6交叉的部分中，以使交叉的按压部件6与绝缘基板2的上表面侧的绝缘层21的上表面相接的方式，形成向交叉的按压部件6侧凹陷的凹部，所以能够向基体板1方向产生按压力。
图19是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。图19是从上面观察半导体装置202的平面构造示意图。在图19中，半导体装置202配置有2张绝缘基板2的上表面侧的金属层22。在金属层22配置有2张以上的情况下，被配置成夹着各个金属层22，绝缘基板2的绝缘层21的上表面和按压部件6相接。各个绝缘层21的上表面中的按压部件6的配置能够通过与绝缘层21为1张的情况同样地配置来应对。这样，在金属层22有多张的情况下，夹着各个金属层22而在绝缘层21的上表面配置按压部件6，所以能够降低位于绝缘层21的下部的绝缘基板下接合材料3的裂缝或者剥离等损伤。
图20是示出本发明的实施方式2中的其他半导体装置的平面构造示意图。图21是示出本发明的实施方式2中的其他半导体装置的剖面构造示意图。图20是从上面观察半导体装置203的平面构造示意图。图21是沿图20的单点划线EE的剖面构造示意图。在图中，在半导体装置203中，按压部件6具备梁部67和具有支撑部69的第二梁部68以及作为弹簧部件的弹簧13。按压部件6由梁部67(第一梁部)和第二梁部68这多个部件构成。梁部67被固定到壳体部件4的内壁。梁部67在预定的位置具有用于使支撑部69通过的孔。这样，通过在绝缘层21与梁部67之间配置通过弹簧13的第二梁部68，调整绝缘层21与梁部67的间隙(间隔)和弹簧13的弹簧常数，从而能够调整按压部件6的按压力。另外，通过使用多个弹簧13，能够均匀地赋予从按压部件6向绝缘基板2的按压力。
在如以上所述构成的半导体装置200、201、202、203中，按压部件6跨越绝缘层21的对置的边而与绝缘层21的上表面相接地配置，所以绝缘层21整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展、或者绝缘基板下接合材料3的剥离被抑制，从而能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置200、201、202、203的可靠性。
实施方式3.
在本实施方式3中，使在实施方式1中使用的按压部件6从基体板1的上表面向上方突出，向绝缘基板2的上表面侧弯曲，跨越金属层22的对置的边而与绝缘基板2的金属层22的上表面相接地设置的方面不同。这样，形成从基体板1的上表面向上方突出，向绝缘基板2的上表面侧(上表面部方向)弯曲，跨越金属层22的对置的边而与绝缘基板2的金属层22的上表面相接的按压部件6，所以金属层22整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。此外，其他方面与实施方式1相同，所以省略详细的说明。
图22是示出本发明的实施方式3中的半导体装置的平面构造示意图。图23是示出本发明的实施方式3中的半导体装置的剖面构造示意图。图22是从上面观察半导体装置300的平面构造示意图。图23是沿图22的单点划线FF的剖面构造示意图。
在图中，半导体装置300具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件6、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图22、图23中，按压部件6的形状是基体板1侧开口的コ字形状。按压部件6具有脚部66和梁部67。按压部件6的脚部66从基体板1的上表面向上方(绝缘基板2的上表面侧)突出。按压部件6的梁部67跨越绝缘基板2的对置的边而与绝缘基板2的上表面侧的金属层22的上表面相接。
按压部件6从基体板1的上表面向上方突出。按压部件6的从基体板1的上表面的突出位置是从壳体部件4的内周(内壁)侧向内侧离开的绝缘基板2的外周侧。另外，按压部件6与绝缘基板2的上表面侧的金属层22的上表面相接地配置。进而，按压部件6为了与绝缘基板2的上表面侧的金属层22的上表面相接，向绝缘基板2的上表面侧弯曲。另外，按压部件6跨越绝缘基板2(绝缘基板2的上表面侧的金属层22)的对置的边地配置。进而，按压部件6从基体板1的上表面突出，包围绝缘基板2地配置。另外，按压部件6的与绝缘基板2的上表面侧的金属层22相接的位置夹着配置于绝缘基板2的上表面侧的金属层22的上表面的半导体元件7配置于两侧。进而，按压部件6从从壳体部件4的内周面向内侧离开的位置的基体板1的上表面突出，所以在壳体部件4与按压部件6的脚部66之间也配置填充部件11。
由于这样配置按压部件6，所以绝缘基板2的上表面侧的金属层22整体被按压部件6向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置300的可靠性。
图24至图26是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。在图24至图26中，示出按压部件6和基体板1的连接(接合)状态。
在图24中，在半导体装置301中，按压部件6由与绝缘基板2的上表面侧的金属层22的上表面相接的梁部67和从基体板1突出的脚部66构成，用螺钉12固定梁部67和脚部66。使用螺钉12将按压部件6的梁部67固定到按压部件6的脚部66，所以能够通过螺钉12的紧固转矩，调整按压部件6的梁部67和金属层22的上表面的接触高度。使脚部66的上端部的高度与绝缘基板2的上表面侧的金属层22的上表面的高度相同或者设定得稍微低，所以能够对绝缘基板2赋予向基体板1方向的按压力。
在图25中，在半导体装置302中，基体板1在基体板1的上表面的配置按压部件6的区域具备凹部14。另外，在按压部件6的脚部66的底部(底面)，在与基体板1的凹部14对应的位置，设置有凸部63。通过使按压部件6的脚部66的底部的凸部63和基体板1的凹部14嵌合(嵌入)，连接按压部件6和基体板1。在图25中，在按压部件6的脚部设置有凸部63，在基体板1设置有凹部14，但只要能够连接基体板1和按压部件6，则凹部14和凸部63也可以相反地形成。
在图26中，在半导体装置303中，一体地形成按压部件6和基体板1。这样，即使在与基体板1一体地形成按压部件6的情况下，也能够使用按压部件6向基体板1方向按压绝缘基板2。
图27是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。图27是从上面观察半导体装置304的平面构造示意图。在图27中，在半导体装置304中，按压部件6与绝缘基板2的上表面侧的金属层22相接的区域除了半导体元件7附近以外，还是金属层22的外周部，矩形的按压部件6的长边与覆盖(沿着)金属层22的边部的长度方向的全长的区域(从边部的一方的角部至边部的另一方的角部之间)也相接。在金属层22的外周部也配置有按压部件6，所以在绝缘基板下接合材料3的端部也能够可靠地产生压缩应力(按压力)。其结果，即使在绝缘基板下接合材料3的端部裂缝或者剥离易于发展的结构、例如绝缘基板2和基体板1的热膨胀系数不同的情况下，也能够抑制发生裂缝或者剥离。
另外，也可以如图27所示，将按压部件6配置到布线部件9之下。这样的结构在绝缘基板2的上表面侧的金属层22的上表面配置按压部件6之后，形成布线部件9。或者，以能够将按压部件6配置到布线部件9之下的方式，能够将按压部件6分割成多个，使按压部件6成为装配式从而能够实现。在交叉配置按压部件6彼此的情况下，在按压部件6交叉的部分中，以使交叉的按压部件6与绝缘基板2的上表面侧的金属层22的上表面相接的方式，形成向交叉的按压部件6侧凹陷的凹部，所以能够向基体板1方向产生按压力。
图28是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。图28是从上面观察半导体装置305的平面构造示意图。在图28中，半导体装置305配置有2张绝缘基板2的上表面侧的金属层22。在金属层22配置有2张以上的情况下，以使按压部件6与各个金属层22的上表面相接的方式配置。各个金属层22的上表面中的按压部件6的配置能够通过与金属层22为1张的情况同样地配置来应对。这样，在金属层22有多张的情况下，向各个金属层22配置按压部件6，所以能够降低位于各个金属层22的下部的绝缘基板下接合材料3的裂缝或者剥离等损伤。
图29是示出本发明的实施方式3中的其他半导体装置的平面构造示意图。图30是示出本发明的实施方式3中的其他半导体装置的剖面构造示意图。图29是从上面观察半导体装置306的平面构造示意图。图30是沿图29的单点划线GG的剖面构造示意图。在图中，半导体装置306具备从按压部件6的梁部67的上表面侧到达脚部66的螺钉孔61、设置到按压部件6的梁部67的上表面侧的螺钉12以及使螺钉12通过的弹簧13。按压部件6的脚部66和梁部67由独立的部件构成。由于这样使用弹簧13，所以通过调整弹簧13的弹簧常数和螺钉12的紧固状况，能够调整按压部件6的按压力。另外，通过调整螺钉12的位置和半导体装置306的结构部件的位置关系，易于调整按压力。另外，也可以以使得弹簧13不脱落的方式，在按压部件6的上表面的与螺钉孔61对应的位置，设置用于固定弹簧13的导轨。
在如以上所述构成的半导体装置300、301、302、303、304、305、306中，按压部件6从基体板1的上表面向上方突出，向绝缘基板2的上表面侧弯曲，跨越金属层22的对置的边，与绝缘基板2的金属层22的上表面相接地设置，所以金属层22整体被按压到基体板1的方向，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，从而能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置300、301、302、303、304、305、306的可靠性。
实施方式4.
在本实施方式4中，在实施方式3中使用的按压部件6与绝缘基板2的绝缘层21的上表面相接地设置的方面不同。这样，设置从基体板1的上表面向上方突出，向绝缘基板2的上表面侧弯曲，跨越绝缘层21的对置的边，与绝缘基板2的绝缘层21的上表面相接的按压部件6，所以绝缘层21整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。此外，其他方面与实施方式2相同，所以省略详细的说明。
图31是示出本发明的实施方式4中的半导体装置的平面构造示意图。图32是示出本发明的实施方式4中的半导体装置的剖面构造示意图。图31是从上面观察半导体装置400的平面构造示意图。图32是沿图31的单点划线HH的剖面构造示意图。在图中，半导体装置400具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件6、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图31中，按压部件6离开壳体部件4的内周面地配置。按压部件6与从金属层22露出的部分的沿着绝缘层21的边部的全长的区域(从边部的一方的角部至边部的另一方的角部之间)也相接。与绝缘层21的上表面相接，跨越绝缘层21的对置的边地配置。
在图32中，按压部件6具备从基体板1的上表面向上方突出的脚部66、和与绝缘层21的上表面相接的梁部67。在作为配置有按压部件6的绝缘层21的相反面侧的绝缘层21的下表面侧，配置有填充部件11。绝缘层21从金属层22、23突出，所以未配置按压部件6的区域被填充部件11覆盖。
这样，绝缘基板2整体被按压部件6向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。
作为本实施方式4的按压部件6的向基体板1的固定方法，能够应用在图24至图26记载的实施方式3中使用的同样的方式。
图33是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。图33是从上面观察半导体装置401的平面构造示意图。在图33中，在半导体装置401中，按压部件6与绝缘基板2的上表面侧的绝缘层21的上表面相接的区域不仅是1组对置的边之间，而且是其他对置的边之间的绝缘层21的外周部，矩形的按压部件6的长边与覆盖(沿着)绝缘层21的边部的长度方向的全长的区域(从边部的一方的角部至边部的另一方的角部之间)也相接。由于将按压部件6配置到绝缘层21的外周部，所以在绝缘基板下接合材料3的端部也能够可靠地产生压缩应力(按压力)。其结果，即使在绝缘基板下接合材料3的端部裂缝或者剥离易于发展的结构、例如绝缘基板2和基体板1的热膨胀系数不同的情况下，也能够抑制绝缘基板下接合材料3发生裂缝或者剥离。
另外，也可以如图33所示的半导体装置401，将按压部件6配置于布线部件9之下。在这样的结构中，在绝缘基板2的绝缘层21的上表面配置按压部件6之后，形成布线部件9。或者，以能够将按压部件6配置到布线部件9之下的方式，能够将按压部件6分割成多个，使按压部件6成为装配式从而能够实现。在交叉配置按压部件6彼此的情况下，通过在按压部件6交叉的部分中，以使交叉的按压部件6与绝缘基板2的绝缘层21的上表面相接的方式，形成向交叉的按压部件6侧凹陷的凹部，能够向基体板1方向产生按压力。
图34是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。图34是从上面观察半导体装置402的平面构造示意图。在图34中，半导体装置402配置有2张绝缘基板2的上表面侧的金属层22。在金属层22配置有2张以上的情况下，被配置成夹着各个金属层22，绝缘基板2的绝缘层21的上表面和按压部件6相接。绝缘层21的上表面中的按压部件6的配置能够通过与绝缘层21为1张的情况同样地配置到金属层22的周围来应对。这样，在金属层22有多张的情况下，夹着各个金属层22而在绝缘层21的上表面配置按压部件6，所以能够降低位于绝缘层21的下部的绝缘基板下接合材料3的裂缝或者剥离等损伤。
图35是示出本发明的实施方式4中的其他半导体装置的平面构造示意图。图36是示出本发明的实施方式4中的其他半导体装置的剖面构造示意图。图35是从上面观察半导体装置403的平面构造示意图。图36是沿图35的单点划线II的剖面构造示意图。在图中，半导体装置403具备从按压部件6的梁部67的上表面侧到达脚部66的螺钉孔61、设置到按压部件6的梁部67的上表面侧的螺钉12、以及使螺钉12通过的弹簧13。按压部件6的脚部66和梁部67由独立的部件构成。由于这样使用弹簧13，所以通过调整弹簧13的弹簧常数和螺钉12的紧固状况，能够调整按压部件6的按压力。另外，通过调整螺钉12的位置和半导体装置203的结构部件的位置关系，易于调整按压力。另外，也可以以使得弹簧13不脱落的方式，在按压部件6的上表面的与螺钉孔61对应的位置，设置用于固定弹簧13的导轨。
在如以上所述构成的半导体装置400、401、402、403中，按压部件6从基体板1的上表面向上方突出，向绝缘基板2的上表面侧弯曲，跨越绝缘层21的对置的边，与绝缘基板2的绝缘层21的上表面相接地设置，所以绝缘层21整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置400、401、402、403的可靠性。
实施方式5.
在本实施方式5中，使在实施方式1、2、3、4中使用的按压部件6的形状从棒状部件成为板状部件的方面不同。这样，即使在使用板状的按压部件60的情况下，由于跨越绝缘层21或者金属层22的对置的边，与绝缘基板2的金属层22的上表面相接地形成按压部件60，所以金属层22整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。此外，其他方面与实施方式1、2、3、4相同，所以省略详细的说明。
图37是示出本发明的实施方式5中的半导体装置的平面构造示意图。图38是示出本发明的实施方式5中的半导体装置的剖面构造示意图。图38是从上面观察半导体装置500的平面构造示意图。图38是沿图37的单点划线JJ的剖面构造示意图。在图中，半导体装置500具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件60、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图37中，按压部件60与壳体部件4的内周面侧相接地配置。按压部件60的与壳体部件4的接触部位与壳体部件4的内周面全周(四边)相接，但无需一定与壳体部件4的内周面全周相接，与金属层22的上表面相接地使绝缘基板2向基体板1方向产生压缩应力即可。因此，在将填充部件11填充到由基体板1和壳体部件4包围的区域的情况下，也可以以易于填充填充部件11的方式，在按压部件60设置切口(凹陷)部。
按压部件60在布线部件9连接的区域具备开口部64。在按压部件60的开口部64中，半导体元件7的上表面、端子10的接合部的上表面以及金属层22的上表面露出。
在图38中，按压部件60在端子10、半导体元件7以及绝缘基板2的上表面侧的金属层22的上表面的对应的位置，具备开口部64。在按压部件60的开口部64中，布线部件9和从开口部64露出的端子10、半导体元件7的上表面以及绝缘基板2的上表面侧的金属层22的上表面接合。按压部件60的外形大于绝缘基板2的外形，覆盖绝缘基板2的整面。
这样，使按压部件60成为板状部件，跨越绝缘基板2的对置的边，与绝缘基板2的金属层22的上表面相接地设置，所以绝缘基板2整体被按压部件60向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。
图39是示出本发明的实施方式5中的其他半导体装置的平面构造示意图。图40是示出本发明的实施方式5中的其他半导体装置的剖面构造示意图。图39是从上面观察半导体装置600的平面构造示意图。图40是沿图39的单点划线KK的剖面构造示意图。在图中，半导体装置600具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件60、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图39中，按压部件60从壳体部件4的内周面向内侧离开地配置。按压部件60在布线部件9连接的区域具备开口部64。在按压部件60的开口部64中，半导体元件7的上表面、端子10的接合部以及金属层22的上表面露出。
在图40中，按压部件60在与端子10、半导体元件7以及绝缘基板2的上表面侧的金属层22的上表面对应的位置，具备开口部64。在按压部件60的开口部64中，布线部件9和从开口部64露出的端子10、半导体元件7的上表面以及绝缘基板2的上表面侧的金属层21的上表面接合。半导体元件7比开口部64的周边的按压部件60的上表面更向上方突出。按压部件60具备与基体板1的上表面相接地向上方突出的脚部66和与绝缘基板2的上表面侧的金属层22的上表面相接的梁部67。在按压部件60的梁部67在预定的位置具备开口部64。按压部件60的脚部66从壳体部件4的内周面向内侧离开，从基体板1的上表面突出。在按压部件60的脚部66与壳体部件4的内周面之间，配置有填充部件11。
这样，使按压部件60成为板状部件，跨越绝缘基板2的对置的边，与绝缘基板2的上表面侧的金属层22的上表面相接地设置，所以绝缘基板2整体被按压部件60向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。
图41是示出本发明的实施方式5中的半导体装置的平面构造示意图。图42是示出本发明的实施方式5中的半导体装置的剖面构造示意图。图41是从上面观察半导体装置700的平面构造示意图。图42是沿图41的单点划线LL的剖面构造示意图。在图中，半导体装置700具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件60、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图41中，按压部件60与壳体部件4的内周面侧相接地配置。按压部件60的与壳体部件4的接触部位与壳体部件4的内周面全周(四边)相接，但无需一定与壳体部件4的内周面全周相接，能够与金属层22相接地使绝缘基板2向基体板1方向产生压缩应力即可。因此，在将填充部件11填充到由基体板1和壳体部件4包围的区域的情况下，也可以以易于填充填充部件11的方式，在按压部件60的周缘部设置用于使填充部件11流入的切口(凹陷)部。
按压部件60在布线部件9连接的区域具备开口部64。在按压部件60的开口部64中，半导体元件7的上表面、端子10的接合部以及金属层22的上表面露出。另外，按压部件60沿着按压部件60的外周区域，具备多个作为贯通孔的贯通孔65。按压部件60的贯通孔65贯通按压部件60，用于将在填充到由基体板1和壳体部件4包围的区域的填充部件11中产生的气泡释放到按压部件60的上表面侧。由此，能够减少在填充部件11内部残留的气泡。
在填充填充部件11时，如果在填充部件11内存在气泡，则该气泡成为起点而发生剥离，引起部分放电从而成为使半导体装置的耐压降低的原因。因此，填充部件11内的气泡优选降低，一般而言，在填充填充部件11并使填充部件11硬化之前进行脱泡处理。此时，按压部件60与壳体部件4的内周面相接地配置，所以有时难以将气泡释放到外部。然而，如图41所示，通过在按压部件60的外周区域设置贯通孔65，气泡经由贯通孔65从填充部件11的内部释放到外部，降低由于气泡引起的填充部件11的剥离，从而能够抑制半导体装置的耐压的劣化。
在图42中，按压部件60在端子10、半导体元件7以及绝缘基板2的上表面侧的金属层22的上表面的对应的位置，具备开口部64。在按压部件60的开口部64中，布线部件9和从开口部64露出的端子10、半导体元件7的上表面以及绝缘基板2的上表面侧的金属层22的上表面接合。半导体元件7比开口部64的周边的按压部件60的上表面更向上方突出。在开口部64的内部，填充有填充部件11。按压部件60的外形大于绝缘基板2的外形，覆盖绝缘基板2的整面。在按压部件60的外周区域具备用于将在填充部件11中产生的气泡引导到按压部件60的上表面侧的贯通孔65。
按压部件60沿着按压部件60的外周区域具备多个贯通孔65。按压部件60的贯通孔65贯通按压部件60，用于将在填充到由基体板1和壳体部件4包围的区域的填充部件11中产生的气泡释放到按压部件60的上表面侧。按压部件60的外形大于绝缘基板2的外形，覆盖绝缘基板2的整面。
这样，使按压部件60成为板状部件，跨越绝缘基板2的对置的边，与绝缘基板2的金属层22的上表面相接地设置，所以绝缘基板2整体被按压部件60向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。另外，在按压部件60的外周区域设置有贯通孔65，所以能够将在按压部件60的下表面侧的填充部件11内部产生的气泡经由贯通孔65引导到按压部件60的上表面侧，降低由于气泡引起的填充部件11的剥离，所以能够抑制半导体装置的耐压的劣化，能够提高半导体装置的可靠性。
此外，设置于按压部件60的贯通孔65也可以设置到按压部件60的外周区域以外，只要能够用按压部件60在绝缘基板2向基体板1方向产生压缩应力，则贯通孔65的形成位置、形成个数能够任意设定。另外，贯通孔65的形状例如能够使用圆形，但不限定于圆形，既可以是四边形等多边形，也可以是沿着按压部件6的边部的狭缝形状。
图43是示出本发明的实施方式5中的半导体装置的平面构造示意图。图44是示出本发明的实施方式5中的半导体装置的剖面构造示意图。图43是从上面观察半导体装置800的平面构造示意图。图44是沿图43的单点划线MM的剖面构造示意图。在图中，半导体装置800具备基体板1、绝缘基板2、作为接合材料的绝缘基板下接合材料3、壳体部件4、粘接剂5、按压部件60、半导体元件7、半导体元件下接合材料8、布线部件9、端子10以及填充部件11。
在图43中，按压部件60从壳体部件4的内周面向内侧离开地配置。另外，按压部件60在布线部件9连接的区域具备开口部64。在按压部件60的开口部64中，半导体元件7的上表面、端子10的接合部以及金属层22的上表面露出。
按压部件60在布线部件9连接的区域具备开口部64。在按压部件60的开口部64中，半导体元件7的上表面、端子10的接合部以及金属层22的上表面露出。另外，按压部件60沿着按压部件60的外周区域，具备多个作为贯通孔的贯通孔65。按压部件60的贯通孔65贯通按压部件60，用于将在填充到由基体板1和壳体部件4包围的区域的填充部件11中产生的气泡释放到按压部件60的上表面侧。由此，能够减少在填充部件11内部残留的气泡。
在填充填充部件11时，如果在填充部件11内存在气泡，则该气泡成为起点，引起部分放电从而成为使半导体装置的耐压降低的原因。因此，填充部件11内的气泡优选降低，一般而言，在填充填充部件11并使填充部件11硬化之前进行脱泡处理。此时，按压部件60与壳体部件4的内周面相接地配置，所以有时难以将气泡释放到外部。然而，如图41所示，通过在按压部件60的外周区域设置贯通孔65，气泡经由该贯通孔65被释放到外部，降低由于气泡引起的填充部件11的剥离，所以能够抑制半导体装置的耐压劣化。
在图44中，按压部件60在与端子10、半导体元件7以及绝缘基板2的上表面侧的金属层22的上表面对应的位置，具备开口部64。在按压部件60的开口部64中，布线部件9和从开口部64露出的端子10、半导体元件7的上表面以及绝缘基板2的上表面侧的金属层22的上表面接合。半导体元件7比贯通孔65的周边的按压部件60的上表面更向上方突出。在开口部64的内部，填充有填充部件11。
按压部件60具备与基体板1的上表面相接地向上方突出的脚部66和与绝缘基板2的上表面侧的金属层22的上表面相接的梁部67。在按压部件60的梁部67在预定的位置具备开口部64。按压部件60的脚部66从壳体部件4的内周面向内侧离开，从基体板1的上表面突出。在按压部件60的脚部66与壳体部件4的内周面之间，配置有填充部件11。在由按压部件60包围的绝缘基板2的周围也填充填充部件11，但也可以为了使填充部件11易于从按压部件60的脚部66的外周面(侧面)侧流入到绝缘基板2的周围，在脚部66设置狭缝(开口部)。
按压部件60沿着按压部件60的外周区域，具备多个贯通孔65。按压部件60的贯通孔65贯通按压部件60，用于将在填充到由基体板1和壳体部件4包围的区域的填充部件11中产生的气泡释放到按压部件60的上表面侧。按压部件60的外形大于绝缘基板2的外形，覆盖绝缘基板2的整面。
这样，使按压部件60成为板状部件，跨越绝缘基板2的对置的边，与绝缘基板2的金属层22的上表面相接地设置，所以绝缘基板2整体被按压部件60向基体板1方向按压，在作为接合材料的绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置的可靠性。另外，在按压部件60的外周区域设置有贯通孔65，所以能够将在按压部件60的下表面侧的填充部件11内部产生的气泡经由贯通孔65引导到按压部件60的上表面侧，降低由于气泡引起的填充部件11的剥离，所以能够抑制半导体装置的耐压的劣化，能够提高半导体装置的可靠性。
此外，设置于按压部件60的贯通孔65也可以设置到外周区域以外，只要能够用按压部件60在绝缘基板2向基体板1方向产生压缩应力，则贯通孔65的形成位置、形成个数能够任意设定。
另外，作为本实施方式5的按压部件60的向壳体部件4或者基体板1的固定方法，能够应用在图8至图11记载的实施方式1中使用的方式、在图24至图26记载的实施方式3中使用的同样的方式。在将这些固定方法应用于本实施方式5的情况下，按压部件60也可以并非在全周与壳体部件4或者基体板1同样的结构，只要能够用壳体部件4或者基体板1支撑按压部件60，则也可以部分性地应用。
进而，作为按压部件60的张数，能够与绝缘基板2的方式对应地适当选择，既可以是1张，也可以配置分割成多张的多个按压部件60。
在如以上所述构成的半导体装置500、600、700、800中，跨越绝缘基板2的对置的边，与绝缘基板2的金属层22的上表面相接地设置板状的按压部件60，所以金属层22整体向基体板1的方向被按压，从而在绝缘基板下接合材料3内部整体产生压缩应力。其结果，绝缘基板下接合材料3内的裂缝的发生以及发展或者绝缘基板下接合材料3的剥离被抑制，所以能够降低绝缘基板下接合材料3的由于热应力引起的损伤，能够提高半导体装置500、600、700、800的可靠性。
另外，在半导体装置700、800中，在板状的按压部件60的外周区域设置有贯通孔65，所以将在按压部件60的下表面侧的填充部件11内部产生的气泡经由贯通孔65引导到按压部件60的上表面侧，降低由于气泡引起的填充部件11的剥离，所以能够抑制耐压的劣化，能够提高半导体装置700、800的可靠性。
实施方式6.
本实施方式6是将上述实施方式1至5中的任意实施方式所涉及的半导体装置应用于电力变换装置的例子。本发明不限定于特定的电力变换装置，但以下，作为实施方式6，说明在三相的逆变器中应用本发明的情况。
图45是示出应用本发明的实施方式6中的电力变换装置的电力变换系统的结构的框图。
图45所示的电力变换系统具备电源1000、电力变换装置2000、负载3000。电源1000是直流电源，对电力变换装置2000供给直流电力。电源1000能够由各种电源构成，例如，既能够由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路、AC/DC转换器等构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源1000。
电力变换装置2000是连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，对负载3000供给交流电力。电力变换装置2000如图45所示，具备：主变换电路2001，将从电源1000输入的直流电力变换为交流电力而输出；以及控制电路2003，将控制主变换电路2001的控制信号输出给主变换电路2001。
负载3000是通过从电力变换装置2000供给的交流电力驱动的三相的电动机。此外，负载3000不限于特定的用途，是搭载于各种电气设备的电动机，例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯、空调设备的电动机等。
以下，详细说明电力变换装置2000。主变换电路2001具备内置于半导体装置2002的开关元件和回流二极管(未图示)，通过开关元件开关，将从电源1000供给的直流电力变换为交流电力，供给到负载3000。主变换电路2001的具体的电路结构有各种例子，但本实施方式的主变换电路2001是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件反并联地连接的6个回流二极管构成。主变换电路2001由内置各开关元件、各回流二极管等的与上述实施方式1至5中的任意实施方式相当的半导体装置2002构成。关于6个开关元件，针对每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。各上下支路的输出端子、即主变换电路2001的3个输出端子与负载3000连接。
另外，主变换电路2001具备驱动各开关元件的驱动电路(未图示)。驱动电路既可以内置于半导体装置2002，也可以是与半导体装置2002独立地具备驱动电路的结构。驱动电路生成驱动主变换电路2001的开关元件的驱动信号，供给到主变换电路2001的开关元件的控制电极。具体而言，依照来自后述控制电路2003的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路2003以对负载3000供给期望的电力的方式，控制主变换电路2001的开关元件。具体而言，根据应供给到负载3000的电力，计算主变换电路2001的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路2001。另外，以在各时间点，向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向主变换电路2001具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号作为驱动信号。
在如以上所述构成的本实施方式6所涉及的电力变换装置中，作为主变换电路2001的半导体装置2002，应用实施方式1或者5所涉及的半导体装置，所以能够提高可靠性。
在本实施方式中，说明在2电平的三相逆变器中应用本发明的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平、多电平的电力变换装置，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。另外，在对直流负载等供给电力的情况下，还能够在DC/DC转换器、AC/DC转换器等中应用本发明。
另外，应用本发明的电力变换装置不限定于上述的负载为电动机的情况，例如，既能够用作放电加工机、激光加工机、感应加热烹调器、非接触供电系统的电源装置等，进而也能够用作太阳能发电系统、蓄电系统等的功率调节器。
特别是，在作为半导体元件7使用SiC的情况下，电力用半导体元件为了发挥其特征，比Si时在更高温下动作。在搭载SiC设备的半导体装置中，要求更高的可靠性，所以实现高可靠的半导体装置这样的本发明的优点更有效。
应理解上述实施方式在所有方面为例示而不是限制性的。本发明的范围并非由上述实施方式的范围示出，而是由权利要求书示出，包括与权利要求书均等意义以及范围内的所有变更。另外，也可以通过适当地组合上述实施方式中公开的多个构成要素来形成发明。

Claims (17)

1.一种半导体装置，具备：
基体板；
绝缘基板，具有绝缘层，在所述绝缘层的上表面和下表面设置有金属层；
接合材料，接合所述基体板的上表面和所述绝缘层的下表面侧的所述金属层的下表面；
壳体部件，配置于所述基体板的上表面，包围所述绝缘基板；以及
按压部件，配置于由所述基体板和所述壳体部件包围的区域内，跨越所述绝缘基板的对置的边而与所述绝缘基板的上表面相接。
2.根据权利要求1所述的半导体装置，其中，
所述按压部件与所述壳体部件的内周相接地配置。
3.根据权利要求1所述的半导体装置，其中，
所述按压部件与所述基体板的上表面相接。
4.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述按压部件是棒状，与所述绝缘层的上表面侧的所述金属层的上表面或者所述绝缘层的上表面相接。
5.根据权利要求1至4中的任意一项所述的半导体装置，其中，
所述按压部件的剖面形状是圆形或者多边形。
6.根据权利要求1至5中的任意一项所述的半导体装置，其中，
所述按压部件在所述金属层或者所述绝缘层的外周部沿着所述金属层或者所述绝缘层的边部配置。
7.根据权利要求1至3中的任意一项所述的半导体装置，其中，
所述按压部件是覆盖所述绝缘基板的上表面的板状部件，与所述绝缘层的上表面侧的所述金属层的上表面相接。
8.根据权利要求1至7中的任意一项所述的半导体装置，其中，
所述按压部件配置有多个。
9.根据权利要求1至8中的任意一项所述的半导体装置，其中，
所述按压部件是弹性体。
10.根据权利要求1至9中的任意一项所述的半导体装置，其中，
所述按压部件包括弹簧部件。
11.根据权利要求7所述的半导体装置，其中，
在所述按压部件形成有贯通孔。
12.根据权利要求1至11中的任意一项所述的半导体装置，其中，
在所述壳体部件设置有支撑所述按压部件的台座部。
13.根据权利要求1至12中的任意一项所述的半导体装置，其中，
在所述壳体部件设置有配置所述按压部件的狭缝部。
14.根据权利要求1至13中的任意一项所述的半导体装置，其中，
所述按压部件与所述壳体部件或者所述基体板一体地形成。
15.一种半导体装置的制造方法，具备：
基体板准备工序，准备基体板；
绝缘基板准备工序，准备在绝缘层的上表面和下表面设置有金属层的绝缘基板；
绝缘基板接合工序，用接合材料接合所述基体板的上表面和所述绝缘层的下表面侧的所述金属层的下表面；
壳体部件配置工序，配置与所述基体板的上表面相接而包围所述绝缘基板的壳体部件；以及
按压部件配置工序，配置按压部件，该按压部件配置于由所述基体板和所述壳体部件包围的区域内，跨越所述绝缘基板的对置的边而与所述绝缘层的上表面侧的所述金属层的上表面或者所述绝缘层的上表面相接。
16.根据权利要求15所述的半导体装置的制造方法，其中，
所述按压部件配置工序具备用弹簧部件按压所述按压部件的按压部件按压工序。
17.一种电力变换装置，具备：
主变换电路，具有权利要求1至14中的任意一项所述的半导体装置，该主变换电路将被输入的电力变换而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201980097742.1A 2019-07-02 2019-07-02 半导体装置、半导体装置的制造方法以及电力变换装置 Withdrawn CN114008765A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/026306 WO2021001927A1 (ja) 2019-07-02 2019-07-02 半導体装置、半導体装置の製造方法および電力変換装置

Publications (1)

Publication Number Publication Date
CN114008765A true CN114008765A (zh) 2022-02-01

Family

ID=70166473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980097742.1A Withdrawn CN114008765A (zh) 2019-07-02 2019-07-02 半导体装置、半导体装置的制造方法以及电力变换装置

Country Status (5)

Country Link
US (1) US20220199476A1 (zh)
JP (1) JP6680419B1 (zh)
CN (1) CN114008765A (zh)
DE (1) DE112019007524T5 (zh)
WO (1) WO2021001927A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627145A (ja) 1985-07-02 1987-01-14 Sharp Corp 電力半導体装置
US5801330A (en) * 1995-02-09 1998-09-01 Robert Bosch Gmbh Housing for an electrical device having spring means
JP3433279B2 (ja) * 1995-11-09 2003-08-04 株式会社日立製作所 半導体装置
JPH11330328A (ja) 1998-05-14 1999-11-30 Denso Corp 半導体モジュール
JP2000299419A (ja) 1999-04-15 2000-10-24 Denso Corp 半導体装置
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP4461639B2 (ja) * 2001-05-29 2010-05-12 株式会社豊田自動織機 半導体装置
JP3669980B2 (ja) * 2002-09-04 2005-07-13 電気化学工業株式会社 モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2015122453A (ja) * 2013-12-25 2015-07-02 ダイキン工業株式会社 パワーモジュール
JP6323325B2 (ja) * 2014-04-21 2018-05-16 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6435794B2 (ja) * 2014-11-12 2018-12-12 富士電機株式会社 半導体装置
JP2016157835A (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール、及びパワーモジュールの製造方法
JP6870531B2 (ja) * 2017-08-21 2021-05-12 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
JPWO2021001927A1 (ja) 2021-09-13
WO2021001927A1 (ja) 2021-01-07
US20220199476A1 (en) 2022-06-23
DE112019007524T5 (de) 2022-03-24
JP6680419B1 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6765336B2 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP7042651B2 (ja) 電力用半導体装置および電力変換装置
CN111293087A (zh) 半导体装置以及电力变换装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
CN114981956A (zh) 功率模块和电力变换装置
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
CN114008765A (zh) 半导体装置、半导体装置的制造方法以及电力变换装置
CN113841235B (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
JP6279186B1 (ja) 半導体装置および電力変換装置
CN114846598A (zh) 功率模块和电力变换装置
WO2024009458A1 (ja) 半導体装置および電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6777109B2 (ja) 半導体装置、その製造方法及び電力変換装置
US12136582B2 (en) Power module and power conversion device
WO2020255297A1 (ja) 半導体装置及び電力変換装置
US20220165631A1 (en) Semiconductor device and power converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220201