JP6680419B1 - 半導体装置、半導体装置の製造方法および電力変換装置 - Google Patents

半導体装置、半導体装置の製造方法および電力変換装置 Download PDF

Info

Publication number
JP6680419B1
JP6680419B1 JP2019563303A JP2019563303A JP6680419B1 JP 6680419 B1 JP6680419 B1 JP 6680419B1 JP 2019563303 A JP2019563303 A JP 2019563303A JP 2019563303 A JP2019563303 A JP 2019563303A JP 6680419 B1 JP6680419 B1 JP 6680419B1
Authority
JP
Japan
Prior art keywords
pressing member
semiconductor device
insulating substrate
base plate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019563303A
Other languages
English (en)
Other versions
JPWO2021001927A1 (ja
Inventor
隆一郎 花田
隆一郎 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6680419B1 publication Critical patent/JP6680419B1/ja
Publication of JPWO2021001927A1 publication Critical patent/JPWO2021001927A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4338—Pistons, e.g. spring-loaded members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

熱応力によるベース板と絶縁基板との接合部での接合材の剥離を抑制して、信頼性を向上させた半導体装置を得る。ベース板（１）と、絶縁層（２１）を有し、絶縁層（２１）の上面と下面とに金属層（２２，２３）が設けられた絶縁基板（２）と、ベース板（１）の上面と絶縁層（２１）の下面側の金属層（２３）の下面とを接合する接合材（３）と、ベース板（１）の上面に配置され、絶縁基板（２）を取り囲むケース部材（４）と、ベース板（１）とケース部材（４）とで囲まれた領域内に配置され、絶縁基板（２）の対向する辺を跨いで絶縁基板（２）の上面に接する押さえ部材（６）と、を備えた半導体装置である。

Description

本発明は、ベース板と絶縁基板との接合部における剥離抑制構造を備えた半導体装置、半導体装置の製造方法および電力変換装置に関する。
半導体装置は、半導体素子を備えており、半導体装置に通電することで半導体素子が発熱する。この発熱は、半導体素子からベース板方向へ放熱される。半導体装置への通電を繰り返すことにより、半導体装置の構成部材には、線膨張係数差により熱応力が発生し、各構成部材間で、き裂、ボイドまたは剥離などの損傷が発生する。
特に、構成部材の中でも接合材に損傷が発生する。ベース板と絶縁基板とを接合する接合材が損傷した場合、半導体素子で発生した熱の放熱性が劣化する。放熱性が劣化すると半導体素子の温度が上昇し、半導体素子上に接合した配線材等の寿命を低減させ、半導体装置の信頼性を低下させる。このため、ベース板と絶縁基板との接合材の熱応力による損傷が低減できれば、放熱性の劣化を抑制することができる。
そこで、この課題を解決するために、半導体素子が搭載された内部回路基板上に接する突起部を有するケース外枠を備えた半導体装置が開示されている（例えば、特許文献１）。また、チップ実装基板の上に弾性付勢部材が配置され、弾性付勢部材に接する外囲ケースを備えた半導体装置が開示されている（例えば、特許文献２）。さらに、放熱板と、フレームと、放熱板から突出してフレームに接する板ばねと、フレームに接する基板とを備えた半導体装置が開示されている（例えば、特許文献３）。
特開昭６２―００７１４５号公報 特開平１１−３３０３２８号公報 特開２０００−２９９４１９号公報
しかしながら、特許文献１に記載の従来の突起部においては、内部回路基板の外周部のみを押圧するため、内部回路基板下接着剤の外周部の劣化は低減できるが、内部回路基板の中央部の劣化は低減できず、半導体装置の信頼性が劣化する場合があった。また、特許文献２に記載の従来の弾性付勢部材においては、チップ実装基板の外周部のみを押圧しているため、チップ実装基板の外周部の劣化は低減できるが、チップ実装基板の中央部の劣化は低減できず、半導体装置の信頼性が劣化する場合があった。さらに、特許文献３に記載の従来の板ばねにおいては、フレームの周辺部を押圧するため、基板下周辺部の劣化は低減できるが、基板下中央部の劣化は低減できず、半導体装置の信頼性が劣化する場合があった。
本発明は、上述のような問題を解決するためになされたもので、熱応力によるベース板と絶縁基板との接合部での接合材の剥離を抑制して、信頼性を向上させた半導体装置を得ることを目的としている。
本発明に係る半導体装置は、ベース板と、絶縁層を有し、絶縁層の上面と下面とに金属
層が設けられ、下面側が平坦な絶縁基板と、ベース板の上面と絶縁層の下面側の金属層の
下面とを接合する接合材と、ベース板の上面に配置され、絶縁基板を取り囲むケース部材
と、ベース板とケース部材とで囲まれた領域内に配置され、前記絶縁基板の対向する辺を
跨ぎ、跨いだ前記絶縁基板の対向する辺間にわたり前記絶縁基板の上面に接する押さえ部
材と、を備えた半導体装置である。
本発明によれば、絶縁基板の対向する辺を跨いで絶縁基板の上面に接する押さえ部材を設けたので、ベース板と絶縁基板とを接合する接合材がベース板方向に押圧され、接合材の損傷の抑制が可能となり、半導体装置の信頼性を向上させることができる。
本発明の実施の形態１における半導体装置を示す平面構造模式図である。 本発明の実施の形態１における半導体装置を示す断面構造模式図である。 本発明の実施の形態１における半導体装置を示す他の断面構造模式図である。 本発明の実施の形態１における半導体装置の押さえ部材を示す断面構造模式図である。 本発明の実施の形態１における半導体装置の他の押さえ部材を示す断面構造模式図である。 本発明の実施の形態１における半導体装置の他の押さえ部材を示す断面構造模式図である。 本発明の実施の形態１における半導体装置の他の押さえ部材を示す断面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態２における半導体装置を示す平面構造模式図である。 本発明の実施の形態２における半導体装置を示す断面構造模式図である。 本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態２における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態３における半導体装置を示す平面構造模式図である。 本発明の実施の形態３における半導体装置を示す平面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態４における半導体装置を示す平面構造模式図である。 本発明の実施の形態４における半導体装置を示す断面構造模式図である。 本発明の実施の形態４における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態４における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態４における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態４における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態５における半導体装置を示す平面構造模式図である。 本発明の実施の形態５における半導体装置を示す断面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す平面構造模式図である。 本発明の実施の形態５における他の半導体装置を示す断面構造模式図である。 本発明の実施の形態６における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
はじめに、本発明の半導体装置の全体構成について、図面を参照しながら説明する。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、同一の符号を付したものは、同一又はこれに相当するものであり、このことは明細書の全文において共通することである。
実施の形態１．
図１は、本発明の実施の形態１における半導体装置を示す平面構造模式図である。図２は、本発明の実施の形態１における半導体装置を示す断面構造模式図である。図３は、本発明の実施の形態１における半導体装置を示す他の断面構造模式図である。図１は、半導体装置１００を上面から見た平面構造模式図である。図２は、図１の一点鎖線ＡＡにおける断面構造模式図である。図３は、図１の一点鎖線ＢＢにおける断面構造模式図である。
図において、半導体装置１００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図において、半導体装置１００は、ベース板１と、ベース板１の上面に絶縁基板下接合材３より接合された絶縁基板２と、ベース板１の上面に絶縁基板２を取り囲むように形成され、絶縁基板２と接着剤５により接着されたケース部材４と、絶縁基板２のベース板１と反対側の面上に半導体素子下接合材８により接合された半導体素子７と、半導体素子７を絶縁基板２と反対側の半導体素子７の上面からベース板１方向に押し付ける押さえ部材６とを備えている。
絶縁基板２は、上面と下面とを有している。絶縁基板２の下面は、ベース板１の上面に
対向している。絶縁基板２は、絶縁層２１を有している。絶縁層２１は、上面と下面とを
有している。絶縁基板２には、絶縁層２１の上面に金属層２２、絶縁層２１の下面に金属
層２３が形成されている。絶縁層２１の下面側の金属層２３は、絶縁基板下接合材３によ
りベース板１の上面と接合されている。絶縁基板２は板状であり、板状の絶縁基板２を平
面方向から見た場合において、金属層２２，２３の大きさは、絶縁層２１を挟んで、金属
層２２が、金属層２３およびベース板１との間で沿面放電を抑制（沿面距離を確保）する
ために、絶縁層２１の大きさよりも小さくなっている。また、絶縁層２１の上面側の金属
層２２は、目的に応じて複数に分割され、回路パターンを形成してもよい。絶縁基板２の
絶縁層２１の材料としては、酸化アルミニウム（Ａｌ２Ｏ３）や窒化アルミニウム（Ａｌ
Ｎ）や窒化珪素（Ｓｉ３Ｎ４）などを用いることができる。絶縁基板２の金属層２２，２
３の材料としては、銅合金やアルミニウム合金などを用いることができる。絶縁基板２の
金属層２２の上面には、半導体素子７が半導体素子下接合材８で接合されている。
ベース板１は、板状であり、半導体装置１００の底面部（底板）である。ベース板１は、半導体装置１００内部で発生した熱を半導体装置１００の外部へ放熱する放熱部材として機能する。ベース板１は、ベース板１の上面が絶縁基板２の下面側の金属層２３の下面と、絶縁基板下接合材３を介して（用いて）接合されている。ベース板１の材料としては、銅合金またはアルミニウム合金などを用いることができる。
絶縁基板下接合材３は、ベース板１と絶縁基板２とを接合するための接合材である。絶縁基板下接合材３の材料としては、はんだが用いられ、必要に応じて焼結銀、焼結銅などを用いてもよい。
ケース部材４は、半導体装置１００の外枠体である。ベース板１の中央領域には、絶縁基板２が接合され、絶縁基板２を取り囲むベース板１の外周領域において、ケース部材４は、ベース板１と接着剤５で接着されている。ケース部材４は、半導体装置１００の使用温度領域内で熱変形をおこさず、絶縁性を維持することが求められる。このため、ケース部材４の材料としては、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂やＰＢＴ（Ｐｏｌｙ Ｂｕｔｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ）樹脂を用いることができる。
接着剤５は、ベース板１の上面とケース部材４の底面とを接着する。接着剤５の材料としては、一般にはシリコーン樹脂、エポキシ樹脂等が用いられ、ケース部材４およびベース板１の少なくとも一方に接着剤５を塗布し、ケース部材４とベース板１とを固定した後、熱硬化により接着させている。
半導体素子下接合材８は、絶縁基板２の上面側の金属層２２の上面と半導体素子７とを接合するための接合材である。半導体素子下接合材８の材料としては、絶縁基板下接合材３と同様に、はんだ、焼結銀または焼結銅などを用いることができる。
配線部材９は、半導体素子７と端子１０とを電気的に接続している。また、配線部材９は、絶縁基板２の上面側の金属層２２と端子１０とを電気的に接続している。さらに、複数の半導体素子７を用いている場合では、複数の半導体素子７間を電気的に接続する。配線部材９としては、アルミニウム合金製ワイヤ、銅合金製ワイヤ、銅合金製リード、アルミニウム合金製リボンまたは銅合金製リボンなどを用いることができる。
端子１０は、半導体装置１００の内部と半導体装置１００の外部とを電気的に接続するためのものである。端子１０は、半導体装置１００の外部から半導体素子７へ電力供給する、または半導体素子７へ駆動信号を供給するために用いられる。端子１０の材料としては、銅合金などを用いることができる。端子１０は、ケース部材４に内蔵されているインサート型でも、ケース部材４の内周面（内壁）側に接して設けられるアウトサート型でもよい。また、端子１０は、金属層２２によって構成される配線パターンに対応して外部と接続するために、ケース部材４の内部に配置してもよい。
半導体素子７は、絶縁基板２の上面側の金属層２２の上面に接合材である半導体素子下接合材８を介して接合されている。半導体素子７は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの電力用半導体素子などを用いることができる。また、半導体素子の材料としては、珪素（Ｓｉ：Ｓｉｌｉｃｏｎ）や炭化珪素（ＳｉＣ：Ｓｉｌｉｃｏｎ Ｃａｂｉｄｅ）などを用いることができる。
充填部材１１は、半導体装置１００の内部における絶縁性を確保する目的で、ケース部材４とベース板１とで囲まれた領域内に充填されている。充填部材１１は、絶縁基板２（絶縁層２１、金属層２２，２３）、押さえ部材６、半導体素子７および配線部材９を封止する。充填部材１１としては、例えば、シリコーン樹脂を用いるが、これに限定されるものではなく、所望の弾性率と耐熱性および接着性を有する材料であればよい。また、充填部材１１の材料としては、例えば、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂等を用いてもよく、強度や放熱性を高めるためにセラミック粉を分散させた樹脂材料を用いてもよい。
図１、図３において、押さえ部材６は、絶縁基板２をベース板１の上面側（方向）へ押し付ける（押さえつける）ためのものである。押さえ部材６は、例えば、帯状（矩形）であり、長辺と短辺とを有している。押さえ部材６は、長辺方向が半導体素子７付近の金属層２２（絶縁基板２）の対向する辺を跨いで（対向する辺間を横断して）、絶縁基板２の上面と接している。本実施の形態１においては、押さえ部材６は、絶縁基板２の上面側の金属層２２の上面と接している。押さえ部材６は、絶縁基板２の対向する辺を連続して（一体として）跨いでいる。押さえ部材６の下面は、金属層２２の上面と直接接している。押さえ部材６は、ケース部材４の内周面に接して、または、内周面から内側へ突出して配置されている。押さえ部材６が、絶縁基板２の対向する辺を連続して跨いで配置されることで、絶縁基板２を介して基板下接合材３に対して、ベース板１方向への押圧力を均一に発生させることができる。また、押さえ部材６は複数配置されていてもよく、それぞれの押さえ部材６は、平面視において、絶縁基板２の対向する辺の一方を外側から内側へ向かって跨ぎ、絶縁基板２の上面に接して、絶縁基板２の対向する他方の辺を内側から外側へ向かって跨いで配置される。
絶縁基板２の上面側の金属層２２は電流が流れる部位（部材）であるため、押さえ部材６の接する領域（下面側）または押さえ部材６自体は、電気的に絶縁されていることが望ましく、押さえ部材６の材料としては、絶縁体を用いることができる。ただし、押さえ部材６は、金属層２２の上面と接する箇所が絶縁されていれば金属部材を用いてもよい。また、押さえ部材６としては、弾性体を用いてもよい。押さえ部材６として弾性体を用いることで、押さえ部材６は、金属層２２の上面に押し当てられて弾性変形するので、金属層２２との接触面積が増加し、押圧力を均一に付与することができる。弾性体としては、例えば、ゴム、樹脂または繊維などを用いることができる。樹脂としては、ケース部材４と同様の材料を用いることができる。押さえ部材６が樹脂を用いて構成される場合、押さえ部材６は樹脂部材である充填部材１１よりも硬い樹脂部材である。さらに、押さえ部材６として、熱伝導性の良い材料を用いることで、ベース板１側からだけではなく、押さえ部材６の上面側からも放熱することができ、絶縁基板下接合材３への熱応力を低減できる。
押さえ部材６の厚さとしては、例えば、１００μｍから１０００μｍ程度である。押さえ部材６の厚さが薄い場合（１００μｍ未満）、押さえ部材６で絶縁基板２を押さえたときに押さえ部材６の強度が得られず、押さえ部材６自体が破損する場合がある。また、押さえ部材６の厚さが厚い場合（１０００μｍ以上）、絶縁基板２に押圧力を付与することはできるが、変形しにくくなるため、絶縁基板２の形状に対応できなくなり、押圧力が均一に付与できない場合がある。また、配線部材９の下に配置する場合、配線部材９のループ高さを高くする必要があり、配置が難しくなる。そのため、押さえ部材６の厚さとしては、適度に変形可能な厚さである１００μｍから１０００μｍ程度の厚さであればよい。なお、押さえ部材６の幅としては、金属層２２の上面に配置された半導体素子７または配線部材９の配置が可能である幅であればよい。
上述のように、押さえ部材６は、金属層２２の対向する辺を跨いで、金属層２２の上面に接して配置されたので、金属層２２全体がベース板１の方向（厚み方向）に押圧され、絶縁基板下接合材３の内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３とベース板１若しくは絶縁基板２との剥離が抑制されることで、絶縁基板下接合材３の熱応力による損傷を低減することができ、半導体装置１００の信頼性を向上することができる。
次に、上述のように構成された本実施の形態１の半導体装置１００の製造方法について説明する。
はじめに、半導体装置１００の底面部となるベース板１を準備する（ベース板準備工程）。
次に、絶縁層２１の上面と下面とに金属層２２，２３が設けられた絶縁基板２を準備する（絶縁基板準備工程）。絶縁層２１と金属層２２，２３との接合は、ロウ付けなどにより行う。金属層２２，２３には、それぞれ電気回路が形成されるため、パターン形状が異なることがよくある。このような場合、金属層２２，２３の大きさ、厚みを調整することで、絶縁層２１の上下（おもて裏）面間で熱応力の発生を抑えるようにしてもよい。
次に、絶縁基板２の上面側の金属層２２の上面に、半導体素子７を半導体素子下接合材８を用いて接合する（半導体素子接合工程）。半導体素子７を絶縁基板２の上面側の金属層２２の上面に接合した後、ベース板１の上面と絶縁層２１の下面側の金属層２３の下面とを絶縁基板下接合材３で接合する（絶縁基板接合工程）ことで、ベース板１と絶縁基板２とが接合される。
次に、絶縁基板２が接合されたベース板１の上面の外周領域に絶縁基板２を取り囲むケース部材４を配置する（ケース部材配置工程）。ケース部材４は、ベース板１と接着剤５を用いて接着されている。
次に、ベース板１とケース部材４とで囲まれた領域内に絶縁基板２の対向する辺を跨ぎ、絶縁層２１の上面側の金属層２２の上面に接する押さえ部材６を配置する（押さえ部材配置工程）。
押さえ部材６を配置後、半導体素子７と端子１０、または絶縁基板２の上面側の金属層２２と端子１０とを配線部材９を用いて電気的に接続する（配線部材形成工程）。
配線部材９を形成した後、ベース板１とケース部材４とで囲まれた領域内に充填部材１１を充填して、絶縁基板２、半導体素子７、押さえ部材６及び配線部材９を封止する（充填部材充填工程）。充填部材１１は、例えば、ディスペンサを用いて、ケース部材４とベース板１とで囲まれた領域内へ充填される。充填部材１１の充填位置（充填量）としては、配線部材９を覆う（封止する）位置まで充填される。
ベース板１とケース部材４とで囲まれた領域内に充填部材１１を充填後、充填部材１１の内部に残留する気泡を除去するために、脱泡処理を行う（充填部材脱泡工程）。充填部材１１の脱泡処理後、充填部材１１を硬化させるために硬化処理を行う（充填部材硬化工程）。例えば、充填部材１１の硬化処理条件としては、１５０℃、２時間の条件で行う。このように、硬化処理を行うことで充填された充填部材１１が硬化される。
以上の主要な製造工程を経ることで、図１に示す半導体装置１００が製造できる。
図４から図７は、本発明の実施の形態１における半導体装置の押さえ部材を示す断面構造模式図である。
図１において、押さえ部材６の形状は、例えば、棒状である。または、押さえ部材６は、棒状部材を使用できる。図４から図７において、棒状の押さえ部材６の金属層２２の上面に接する領域と垂直方向の断面形状は、例えば、四角形、円形、三角形または六角形等を用いることができる。押さえ部材６の断面形状は、金属層２２の上面と接することができる多角形状であればよい。押さえ部材６の断面形状が、四角形、三角形などの多角形であれば、押さえ部材６は、金属層２２の上面とは面で接触し、円形であれば接する部分は線となる。したがって、より大きな押圧力が必要であれば、断面形状は円ではなく、より大きい面積で押圧することができる断面形状である四角形、三角形等が望ましい。
図８から図１１は、本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。図８から図１１には、押さえ部材６とケース部材４との接続（接合）状態、または押さえ部材６の支持（保持）状態を示している。
図８において、半導体装置１０１では、ケース部材４は、ケース部材４の押さえ部材６を配置する領域に、ケース台座部であるケース台座４１とスリット部であるスリット４２とを備えている。上面視において、スリット４２の形状は、ケース部材４の内周側から外周側へ向かう凹部形状である（図示せず）。スリット４２に押さえ部材６を挿入し、ケース台座４１で押さえ部材６を支持すると共に、押さえ部材６の配置高さを調整する。ケース台座４１の上面の高さを絶縁基板２の上面側の金属層２２の上面の高さと同じ、あるいは若干低く設定することで、絶縁基板２にベース板１方向への押圧力を付与することができる。押さえ部材６の長さとしては、押さえ部材６が配置される位置のケース部材４の内周面間で、押さえ部材６は支持（保持）されることができればよい。すなわち、押さえ部材６の長さは、ケース部材４の内周面間の長さよりも若干長い長さであればよい。
図９において、半導体装置１０２では、ケース部材４は、ケース部材４の押さえ部材６を配置する領域に、ケース台座４１とケース台座４１に設けたねじ穴４３とを備えている。押さえ部材６とケース部材４との接続には、ねじ１２を用いて、ケース台座４１に設けたねじ穴４３と押さえ部材６に設けたねじ穴６１とで締結する。ケース台座４１に設けたねじ穴４３の深さ（長さ）は、ねじの長さに合わせた深さでもよく、押さえ部材６を貫通してもよい。ケース台座４１に設けたねじ穴４３の深さが、ねじ１２の長さよりも深い場合、ねじ１２で押さえ部材６をケース部材４へ締結する締め付け具合（トルク）により、絶縁基板２のベース板１方向への押圧力を調整することができる。ねじ１２を締めることで、押圧力を強く（大きく）することができる。また、押さえ部材６の上面とねじ１２との間にばねを配置して、ばねにより、押圧力を付与してもよい（図示せず）。
図１０において、半導体装置１０３では、ケース部材４は、ケース部材４の押さえ部材６を配置する領域に、ケース台座４１とケース台座４１に設けた凹部４４とを備えている。また、押さえ部材６には、ケース台座４１の凹部４４に対応する位置に、凸部６２を設けている。押さえ部材６の凸部６２とケース台座４１の凹部４４とを嵌め合わせる（嵌め込む）ことで、押さえ部材６とケース部材４とを接続する。図１０においては、押さえ部材６に凸部６２、ケース台座４１に凹部４４を設けたが、ケース部材４と押さえ部材６とが接続できれば、凹部と凸部とが逆に形成されてもよい。図８から図１１に示したように構成したので、押さえ部材６の金属層２２の上面と接する箇所の位置決めと押さえ部材６の固定とをすることができる。
図１１において、半導体装置１０４は、押さえ部材６とケース部材４とが一体的に形成されている。この場合、押さえ部材６は、絶縁基板２の上面側の金属層２２の上面の押さえ部材６の配置位置に対応する領域のケース部材４の内周面から突出している。このように、押さえ部材６とケース部材４とを一体的に形成した場合においても、押さえ部材６を用いて、絶縁基板２をベース板１方向へ押圧することができる。
図１２は、本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。図１２は、半導体装置１０５を上面から見た平面構造模式図である。図１２において、半導体装置１０５では、押さえ部材６が絶縁基板２の上面側の金属層２２と接する領域が、半導体素子７付近に加えて、金属層２２の外周部であり、矩形である押さえ部材６の長辺が金属層２２の辺部の長さ方向の全長にわたる（沿う）領域（辺部の一方の角部から辺部の他方の角部までの間）にも接している。押さえ部材６を金属層２２の外周部に配置したので、絶縁基板下接合材３の端部にも確実に圧縮応力（押圧力）を発生させることができる。この結果、絶縁基板下接合材３の端部にき裂あるいは剥離が進展しやすい構成である、例えば、絶縁基板２とベース板１との熱膨張係数が異なる場合においても、き裂あるいは剥離の発生を抑制ことができる。
また、図１２に示したように、押さえ部材６が配線部材９の下に（配線部材９のループ内を通して）配置されていてもよい。このような構成は、絶縁基板２の上面側の金属層２２の上面に押さえ部材６を配置した後に、配線部材９を形成する。または、押さえ部材６を配線部材９の下に配置できるように、押さえ部材６を複数に分割可能とし、押さえ部材６を組み立て式にすることで実現できる。さらに、押さえ部材６同士が交差して配置される場合には、押さえ部材６が交差する部分では、交差した押さえ部材６が、絶縁基板２の上面側の金属層２２の上面と接するように、交差される押さえ部材６側に窪んだ凹部を形成することで、ベース板１方向へ押圧力を発生さえることができる。
図１３は、本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。図１３は、半導体装置１０６を上面から見た平面構造模式図である。図１３において、半導体装置１０６は、絶縁基板２の上面側の金属層２２が２枚配置されている。金属層２２が２枚以上配置されている場合には、それぞれの金属層２２の上面と押さえ部材６が接するように配置される。それぞれの金属層２２の上面における押さえ部材６の配置は、金属層２２が１枚である場合と同様に配置することで対応できる。このように、金属層２２が複数枚ある場合おいても、それぞれの金属層２２に押さえ部材６を配置することで、それぞれの金属層２２の下部に位置する絶縁基板下接合材３のき裂または剥離などの損傷を低減することができる。
図１４は、本発明の実施の形態１における他の半導体装置を示す平面構造模式図である。図１５は、本発明の実施の形態１における他の半導体装置を示す断面構造模式図である。図１４は、半導体装置１０７を上面から見た平面構造模式図である。図１５は、図１４の一点鎖線ＣＣにおける断面構造模式図である。図において、半導体装置１０７は、押さえ部材６が梁部６７と支持部６９を有する第二の梁部６８とばね部材であるばね１３とを備えている。押さえ部材６は、梁部６７（第一の梁部）と第二の梁部６８との複数の部材で構成されている。梁部６７は、ケース部材４の内壁に固定されている。梁部６７は、所定の位置に支持部６９を通すための穴を有している。第二の梁部６８は、押圧力を絶縁基板２へ伝えるための部材である。このように、金属層２２と梁部６７との間にばね１３を通した第二の梁部６８を配置することで、金属層２２と梁部６７との隙間（間隔）とばね１３のばね定数とを調整することで押さえ部材６の押圧力を調整することができる。また、ばね１３を複数個用いることで、押さえ部材６から絶縁基板２への押圧力を均一に付与することができる。
図１４、図１５のような構成とする場合は、押さえ部材配置工程処理中に、ばね部材１３で押さえ部材６を押さえる（押さえ部材押さえ工程）ことで製造できる。
なお、押さえ部材６の個数としては、絶縁基板２の形態に対応させて、適宜選択可能で、１個でもよく、複数個用いてもよい。また、押さえ部材６は、上述のような固定方法を用いず接着剤等を用いて所定の位置に固定配置されていればよい。
以上のように構成された半導体装置１００，１０１，１０２，１０３，１０４，１０５，１０６，１０７においては、押さえ部材６は、金属層２２の対向する辺を跨いで金属層２２の上面に接して配置したので、金属層２２全体がベース板１の方向に押圧されることにより、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されることで、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置１００，１０１，１０２，１０３，１０４，１０５，１０６，１０７の信頼性を向上することができる。
実施の形態２．
本実施の形態２においては、実施の形態１で用いた押さえ部材６を絶縁層２１（絶縁基板２）の対向する辺を跨いで、絶縁基板２の絶縁層２１の上面と接して設けたことが異なる。このように、絶縁層２１の対向する辺を跨いで絶縁基板２の絶縁層２１の上面と接する押さえ部材６を形成したので、絶縁層２１全体がベース板１の方向に押圧されることで、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図１６は、本発明の実施の形態２における半導体装置を示す平面構造模式図である。図１７は、本発明の実施の形態２における半導体装置を示す断面構造模式図である。図１６は、半導体装置２００を上面から見た平面構造模式図である。図１７は、図１６の一点鎖線ＤＤにおける断面構造模式図である。
図において、半導体装置２００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図１６において、押さえ部材６は、ケース部材４の内周面側に接している。押さえ部材６は、金属層２２から露出した部分の絶縁層２１の外周部の上面に接して、絶縁層２１の対向する辺を跨いで配置されている。
図１７において、押さえ部材６は、絶縁層２１（絶縁基板２）の対向する辺を跨いで（対向する辺間を横断して）、絶縁基板２の上面と接している。本実施の形態２においては、押さえ部材６は、絶縁層２１の上面に接して配置されている。押さえ部材６が配置された絶縁層２１の反対側である絶縁層２１の下面側には、充填部材１１が配置されている。絶縁層２１は、金属層２２，２３から突出しているので、押さえ部材６が配置されていない領域は充填部材１１で覆われることになる。
この結果、絶縁基板２全体がベース板１方向に押圧されることにより、接合材である絶縁基板下接合材３の内部全体に圧縮応力が生じる。したがって、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑えられることで、絶縁基板下接合材３の損傷を低減することが可能になる。
本実施の形態２の押さえ部材６のケース部材４への固定方法としては、図８から図１１に記載した実施の形態１で用いた形態を適用することができる。
図１８は、本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。図１８は、半導体装置２０１を上面から見た平面構造模式図である。図１８において、半導体装置２０１では、押さえ部材６が絶縁基板２の上面側の絶縁層２１の上面と接する領域が、１組の対向する辺間だけではなく、他の対向する辺間の絶縁層２１の外周部であり、矩形である押さえ部材６の長辺が絶縁層２１の辺部の長さ方向の全長にわたる（沿う）領域（辺部の一方の角部から辺部の他方の角部までの間）にも接している。押さえ部材６を絶縁層２１の外周部に配置したので、絶縁基板下接合材３の端部にも確実に圧縮応力（押圧力）を発生させることができる。この結果、絶縁基板下接合材３の端部にき裂あるいは剥離が進展しやすい構成である、例えば、絶縁基板２とベース板１との熱膨張係数が異なる場合においても、き裂あるいは剥離の発生を抑制ことができる。
また、図１８に示す半導体装置２０１のように、押さえ部材６が配線部材９の下に配置されていてもよい。このような構成は、絶縁基板２の上面側の絶縁層２１の上面に押さえ部材６を配置した後に、配線部材９を形成する。または、押さえ部材６を配線部材９の下に配置できるように、押さえ部材６を複数に分割可能とし、押さえ部材６を組み立て式にすることで実現できる。押さえ部材６同士が交差して配置される場合には、押さえ部材６が交差する部分では、交差した押さえ部材６が、絶縁基板２の上面側の絶縁層２１の上面と接するように、交差される押さえ部材６側に窪んだ凹部を形成したので、ベース板１方向へ押圧力を発生さえることができる。
図１９は、本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。図１９は、半導体装置２０２を上面から見た平面構造模式図である。図１９において、半導体装置２０２は、絶縁基板２の上面側の金属層２２が２枚配置されている。金属層２２が２枚以上配置されている場合には、それぞれの金属層２２を挟んで、絶縁基板２の絶縁層２１の上面と押さえ部材６とが接するように配置される。それぞれの絶縁層２１の上面における押さえ部材６の配置は、絶縁層２１が１枚である場合と同様に配置することで対応できる。このように、金属層２２が複数枚ある場合に、それぞれの金属層２２を挟んで絶縁層２１の上面に押さえ部材６を配置したので、絶縁層２１の下部に位置する絶縁基板下接合材３のき裂または剥離などの損傷を低減することができる。
図２０は、本発明の実施の形態２における他の半導体装置を示す平面構造模式図である。図２１は、本発明の実施の形態２における他の半導体装置を示す断面構造模式図である。図２０は、半導体装置２０３を上面から見た平面構造模式図である。図２１は、図２０の一点鎖線ＥＥにおける断面構造模式図である。図において、半導体装置２０３は、押さえ部材６が梁部６７と支持部６９を有する第二の梁部６８とばね部材であるばね１３とを備えている。押さえ部材６は、梁部６７（第一の梁部）と第二の梁部６８との複数の部材で構成されている。梁部６７は、ケース部材４の内壁に固定されている。梁部６７は、所定の位置に支持部６９を通すための穴を有している。このように、絶縁層２１と梁部６７との間にばね１３を通した第二の梁部６８を配置することで、絶縁層２１と梁部６７との隙間（間隔）とばね１３のばね定数とを調整することで押さえ部材６の押圧力を調整することができる。また、ばね１３を複数個用いることで、押さえ部材６から絶縁基板２への押圧力を均一に付与することができる。
以上のように構成された半導体装置２００，２０１，２０２，２０３においては、押さえ部材６は、絶縁層２１の対向する辺を跨いで、絶縁層２１の上面に接して配置したので、絶縁層２１全体がベース板１の方向に押圧されることにより、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されることで、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置２００，２０１，２０２，２０３の信頼性を向上することができる。
実施の形態３．
本実施の形態３においては、実施の形態１で用いた押さえ部材６をベース板１の上面から上方へ突出させ、絶縁基板２の上面側へ屈曲して、金属層２２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたことが異なる。このように、ベース板１の上面から上方へ突出させ、絶縁基板２の上面側（上面部方向）へ屈曲して、金属層２２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接する押さえ部材６を形成したので、金属層２２全体がベース板１の方向に押圧されることで、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。なお、その他の点については、実施の形態１と同様であるので、詳しい説明は省略する。
図２２は、本発明の実施の形態３における半導体装置を示す平面構造模式図である。図２３は、本発明の実施の形態３における半導体装置を示す断面構造模式図である。図２２は、半導体装置３００を上面から見た平面構造模式図である。図２３は、図２２の一点鎖線ＦＦにおける断面構造模式図である。
図において、半導体装置３００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図２２、図２３において、押さえ部材６の形状は、ベース板１側が開口したコの字形状である。押さえ部材６は、足部６６と梁部６７とを有している。押さえ部材６の足部６６は、ベース板１の上面から上方（絶縁基板２の上面側）へ突出している。押さえ部材６の梁部６７は、絶縁基板２の対向する辺を跨いで、絶縁基板２の上面側の金属層２２の上面と接している。
押さえ部材６は、ベース板１の上面から上方へ突出している。押さえ部材６のベース板１の上面からの突出位置は、ケース部材４の内周（内壁）側から内側へ離間した絶縁基板２の外周側である。また、押さえ部材６は、絶縁基板２の上面側の金属層２２の上面に接して配置される。さらに、押さえ部材６は、絶縁基板２の上面側の金属層２２の上面と接するために、絶縁基板２の上面側へ屈曲している。また、押さえ部材６は、絶縁基板２（絶縁基板２の上面側の金属層２２）の対向する辺を跨いで配置される。さらに、押さえ部材６は、ベース板１の上面から突出し、絶縁基板２を囲んで配置される。また、押さえ部材６の絶縁基板２の上面側の金属層２２との接する位置は、絶縁基板２の上面側の金属層２２の上面に配置された半導体素子７を挟んで両側に配置される。さらに、押さえ部材６は、ケース部材４の内周面から内側へ離間した位置のベース板１の上面から突出しているので、ケース部材４と押さえ部材６の足部６６との間にも充填部材１１が配置される。
このように、押さえ部材６を配置したので、押さえ部材６で、絶縁基板２の上面側の金属層２２全体がベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。この結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置３００の信頼性を向上することができる。
図２４から図２６は、本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。図２４から図２６には、押さえ部材６とベース板１との接続（接合）状態を示している。
図２４において、半導体装置３０１では、押さえ部材６が、絶縁基板２の上面側の金属層２２の上面と接する梁部６７とベース板１から突出した足部６６とで構成され、梁部６７と足部６６とをねじ１２で固定している。押さえ部材６の梁部６７を押さえ部材６の足部６６にねじ１２を用いて固定しているので、押さえ部材６の梁部６７と金属層２２の上面との接触高さをねじ１２の締め付けトルクのよって調整することができる。足部６６の上端部の高さを絶縁基板２の上面側の金属層２２の上面の高さと同じ、あるいは若干低く設定したので、絶縁基板２にベース板１方向への押圧力を付与することができる。
図２５において、半導体装置３０２では、ベース板１は、ベース板１の上面の押さえ部材６を配置する領域に、凹部１４を備えている。また、押さえ部材６の足部６６の底部（底面）には、ベース板１の凹部１４に対応する位置に、凸部６３を設けている。押さえ部材６の足部６６の底部の凸部６３とベース板１の凹部１４とを嵌め合わせる（嵌め込む）ことで、押さえ部材６とベース板１とを接続する。図２５においては、押さえ部材６の足部に凸部６３、ベース板１に凹部１４を設けたが、ベース板１と押さえ部材６とが接続できれば、凹部１４と凸部６３とが逆に形成されてもよい。
図２６において、半導体装置３０３では、押さえ部材６とベース板１とが一体的に形成されている。このように、押さえ部材６をベース板１と一体的に形成した場合においても、押さえ部材６を用いて、絶縁基板２をベース板１方向へ押圧することができる。
図２７は、本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。図２７は、半導体装置３０４を上面から見た平面構造模式図である。図２７において、半導体装置３０４では、押さえ部材６が絶縁基板２の上面側の金属層２２と接する領域が、半導体素子７付近に加えて、金属層２２の外周部であり、矩形である押さえ部材６の長辺が金属層２２の辺部の長さ方向の全長にわたる（沿う）領域（辺部の一方の角部から辺部の他方の角部までの間）にも接している。押さえ部材６を金属層２２の外周部にも配置したので、絶縁基板下接合材３の端部にも確実に圧縮応力（押圧力）を発生させることができる。この結果、絶縁基板下接合材３の端部にき裂あるいは剥離が進展しやすい構成である、例えば、絶縁基板２とベース板１との熱膨張係数が異なる場合においても、き裂あるいは剥離の発生を抑制ことができる。
また、図２７に示したように、押さえ部材６が配線部材９の下に配置されていてもよい。このような構成は、絶縁基板２の上面側の金属層２２の上面に押さえ部材６を配置した後に、配線部材９を形成する。または、押さえ部材６を配線部材９の下に配置できるように、押さえ部材６を複数に分割可能とし、押さえ部材６を組み立て式にすることで実現できる。押さえ部材６同士が交差して配置される場合には、押さえ部材６が交差する部分では、交差した押さえ部材６が、絶縁基板２の上面側の金属層２２の上面と接するように、交差される押さえ部材６側に窪んだ凹部を形成したので、ベース板１方向へ押圧力を発生させることができる。
図２８は、本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。図２８は、半導体装置３０５を上面から見た平面構造模式図である。図２８において、半導体装置３０５は、絶縁基板２の上面側の金属層２２が２枚配置されている。金属層２２が２枚以上配置されている場合には、それぞれの金属層２２の上面と押さえ部材６が接するように配置される。それぞれの金属層２２の上面における押さえ部材６の配置は、金属層２２が１枚である場合と同様に配置することで対応できる。このように、金属層２２が複数枚ある場合に、それぞれの金属層２２に押さえ部材６を配置したので、それぞれの金属層２２の下部に位置する絶縁基板下接合材３のき裂または剥離などの損傷を低減することができる。
図２９は、本発明の実施の形態３における他の半導体装置を示す平面構造模式図である。図３０は、本発明の実施の形態３における他の半導体装置を示す断面構造模式図である。図２９は、半導体装置３０６を上面から見た平面構造模式図である。図３０は、図２９の一点鎖線ＧＧにおける断面構造模式図である。図において、半導体装置３０６は、押さえ部材６の梁部６７の上面側から足部６６にわたるねじ穴６１と、押さえ部材６の梁部６７の上面側にねじ１２と、ねじ１２を通すばね１３とを備えている。押さえ部材６の足部６６と梁部６７とは別部材で構成されている。このように、ばね１３を用いたので、ばね１３のばね定数とねじ１２の締め付け具合を調整することで、押さえ部材６の押圧力を調整することができる。また、ねじ１２の位置と半導体装置３０６の構成部材との位置関係を調整することで押圧力の調整がしやすくなる。また、ばね１３が外れないように、押さえ部材６の上面のねじ穴６１に対応する位置に、ばね１３を固定するためのガイドを設けてもよい。
以上のように構成された半導体装置３００，３０１，３０２，３０３，３０４，３０５，３０６においては、押さえ部材６は、ベース板１の上面から上方へ突出させ、絶縁基板２の上面側へ屈曲して、金属層２２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたので、金属層２２全体がベース板１の方向に押圧されることにより、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されることで、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置３００，３０１，３０２，３０３，３０４，３０５，３０６の信頼性を向上することができる。
実施の形態４．
本実施の形態４においては、実施の形態３で用いた押さえ部材６が、絶縁基板２の絶縁層２１の上面と接して設けたことが異なる。このように、ベース板１の上面から上方へ突出させ、絶縁基板２の上面側へ屈曲して、絶縁層２１の対向する辺を跨いで、絶縁基板２の絶縁層２１の上面と接する押さえ部材６を設けたので、絶縁層２１全体がベース板１の方向に押圧されることで、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。なお、その他の点については、実施の形態２と同様であるので、詳しい説明は省略する。
図３１は、本発明の実施の形態４における半導体装置を示す平面構造模式図である。図３２は、本発明の実施の形態４における半導体装置を示す断面構造模式図である。図３１は、半導体装置４００を上面から見た平面構造模式図である。図３２は、図３１の一点鎖線ＨＨにおける断面構造模式図である。図において、半導体装置４００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図３１において、押さえ部材６は、ケース部材４の内周面から離間して配置されている。押さえ部材６は、金属層２２から露出した部分の絶縁層２１の辺部の全長にわたる領域（辺部の一方の角部から辺部の他方の角部までの間）にも接している。絶縁層２１の上面に接して、絶縁層２１の対向する辺を跨いで配置されている。
図３２において、押さえ部材６は、ベース板１の上面から上方へ突出した足部６６と絶縁層２１の上面と接する梁部６７とを備えている。押さえ部材６が配置された絶縁層２１の反対面側である絶縁層２１の下面側には、充填部材１１が配置されている。絶縁層２１は、金属層２２，２３から突出しているので、押さえ部材６が配置されていない領域は充填部材１１で覆われることになる。
このように、絶縁基板２全体が押さえ部材６によりベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。その結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。
本実施の形態４の押さえ部材６のベース板１への固定方法としては、図２４から図２６に記載した実施の形態３で用いた同様の形態を適用することができる。
図３３は、この発の実施の形態４における他の半導体装置を示す平面構造模式図である。図３３は、半導体装置４０１を上面から見た平面構造模式図である。図３３において、半導体装置４０１では、押さえ部材６が絶縁基板２の上面側の絶縁層２１の上面と接する領域が、１組の対向する辺間だけではなく、他の対向する辺間の絶縁層２１の外周部であり、矩形である押さえ部材６の長辺が絶縁層２１の辺部の長さ方向の全長にわたる（沿う）領域（辺部の一方の角部から辺部の他方の角部までの間）にも接している。押さえ部材６を絶縁層２１の外周部に配置したので、絶縁基板下接合材３の端部にも確実に圧縮応力（押圧力）を発生させることができる。この結果、絶縁基板下接合材３の端部にき裂あるいは剥離が進展しやすい構成である、例えば、絶縁基板２とベース板１との熱膨張係数が異なる場合においても、絶縁基板下接合材３のき裂あるいは剥離の発生を抑制ことができる。
また、図３３に示す半導体装置４０１のように、押さえ部材６が配線部材９の下に配置されていてもよい。このような構成は、絶縁基板２の絶縁層２１の上面に押さえ部材６を配置した後に、配線部材９を形成する。または、押さえ部材６を配線部材９の下に配置できるように、押さえ部材６を複数に分割可能とし、押さえ部材６を組み立て式にすることで実現できる。押さえ部材６同士が交差して配置される場合には、押さえ部材６が交差する部分では、交差した押さえ部材６が、絶縁基板２の絶縁層２１の上面と接するように、交差される押さえ部材６側に窪んだ凹部を形成することで、ベース板１方向へ押圧力を発生さえることができる。
図３４は、本発明の実施の形態４における他の半導体装置を示す平面構造模式図である。図３４は、半導体装置４０２を上面から見た平面構造模式図である。図３４において、半導体装置４０２は、絶縁基板２の上面側の金属層２２が２枚配置されている。金属層２２が２枚以上配置されている場合には、それぞれの金属層２２を挟んで、絶縁基板２の絶縁層２１の上面と押さえ部材６とが接するように配置される。絶縁層２１の上面における押さえ部材６の配置は、絶縁層２１が１枚である場合と同様に金属層２２の周囲に配置することで対応できる。このように、金属層２２が複数枚ある場合に、それぞれの金属層２２を挟んで絶縁層２１の上面に押さえ部材６を配置したので、絶縁層２１の下部に位置する絶縁基板下接合材３のき裂または剥離などの損傷を低減することができる。
図３５は、本発明の実施の形態４における他の半導体装置を示す平面構造模式図である。図３６は、本発明の実施の形態４における他の半導体装置を示す断面構造模式図である。図３５は、半導体装置４０３を上面から見た平面構造模式図である。図３６は、図３５の一点鎖線ＩＩにおける断面構造模式図である。図において、半導体装置４０３は、押さえ部材６の梁部６７の上面側から足部６６にわたるねじ穴６１と、押さえ部材６の梁部６７の上面側にねじ１２と、ねじ１２を通すばね１３とを備えている。押さえ部材６の足部６６と梁部６７とは別部材で構成されている。このように、ばね１３を用いたので、ばね１３のばね定数とねじ１２の締め付け具合を調整することで、押さえ部材６の押圧力を調整することができる。また、ねじ１２の位置と半導体装置２０３の構成部材との位置関係を調整することで押圧力の調整をしやすくなる。また、ばね１３が外れないように、押さえ部材６の上面のねじ穴６１に対応する位置に、ばね１３を固定するためのガイドを設けてもよい。
以上のように構成された半導体装置４００，４０１，４０２，４０３においては、押さえ部材６は、ベース板１の上面から上方へ突出させ、絶縁基板２の上面側へ屈曲して、絶縁層２１の対向する辺を跨いで、絶縁基板２の絶縁層２１の上面と接して設けたので、絶縁層２１全体がベース板１の方向に押圧されることにより、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置４００，４０１，４０２，４０３の信頼性を向上することができる。
実施の形態５．
本実施の形態５においては、実施の形態１，２，３，４で用いた押さえ部材６の形状を棒状部材から板状部材にしたことが異なる。このように、板状の押さえ部材６０を用いた場合においても、絶縁層２１または金属層２２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して押さえ部材６０を形成したので、金属層２２全体がベース板１の方向に押圧されることで、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。なお、その他の点については、実施の形態１，２，３，４と同様であるので、詳しい説明は省略する。
図３７は、本発明の実施の形態５における半導体装置を示す平面構造模式図である。図３８は、本発明の実施の形態５における半導体装置を示す断面構造模式図である。図３８は、半導体装置５００を上面から見た平面構造模式図である。図３８は、図３７の一点鎖線ＪＪにおける断面構造模式図である。図において、半導体装置５００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６０と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図３７において、押さえ部材６０は、ケース部材４の内周面側に接して配置されている。押さえ部材６０のケース部材４との接触箇所は、ケース部材４の内周面全周（四辺）と接しているが、必ずしもケース部材４の内周面全周と接する必要はなく、金属層２２の上面に接して絶縁基板２にベース板１方向へ圧縮応力を発生させればよい。このため、充填部材１１をベース板１とケース部材４とで囲まれた領域に充填する場合に、充填部材１１を充填しやすいように、押さえ部材６０に切れ込み（窪み）部を設けてもよい。
押さえ部材６０は、配線部材９が接続する領域に開口部６４を備えている。押さえ部材６０の開口部６４においては、半導体素子７の上面、端子１０の接合部の上面および金属層２２の上面が露出している。
図３８において、押さえ部材６０は、端子１０、半導体素子７および絶縁基板２の上面側の金属層２２の上面の対応する位置に開口部６４を備えている。押さえ部材６０の開口部６４では、配線部材９と開口部６４から露出した端子１０、半導体素子７の上面および絶縁基板２の上面側の金属層２２の上面とが接合している。押さえ部材６０の外形は、絶縁基板２の外形よりも大きく、絶縁基板２の全面を覆っている。
このように、押さえ部材６０を板状部材とし、絶縁基板２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたので、絶縁基板２全体が押さえ部材６０によりベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。その結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。
図３９は、本発明の実施の形態５における他の半導体装置を示す平面構造模式図である。図４０は、本発明の実施の形態５における他の半導体装置を示す断面構造模式図である。図３９は、半導体装置６００を上面から見た平面構造模式図である。図４０は、図３９の一点鎖線ＫＫにおける断面構造模式図である。図において、半導体装置６００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６０と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図３９において、押さえ部材６０は、ケース部材４の内周面から内側へ離間して配置されている。押さえ部材６０は、配線部材９が接続する領域に開口部６４を備えている。押さえ部材６０の開口部６４においては、半導体素子７の上面、端子１０の接合部および金属層２２の上面が露出している。
図４０において、押さえ部材６０は、端子１０、半導体素子７および絶縁基板２の上面側の金属層２２の上面に対応する位置に開口部６４を備えている。押さえ部材６０の開口部６４では、配線部材９と開口部６４から露出した端子１０、半導体素子７の上面および絶縁基板２の上面側の金属層２１の上面とが接合している。半導体素子７は、開口部６４の周辺の押さえ部材６０の上面よりも上方へ突出している。押さえ部材６０は、ベース板１の上面に接して上方へ突出した足部６６と、絶縁基板２の上面側の金属層２２の上面と接する梁部６７とを備えている。押さえ部材６０の梁部６７には、所定の位置に開口部６４を備えている。押さえ部材６０の足部６６は、ケース部材４の内周面から内側へ離間して、ベース板１の上面から突出している。押さえ部材６０の足部６６とケース部材４の内周面との間には、充填部材１１が配置されている。
このように、押さえ部材６０を板状部材とし、絶縁基板２の対向する辺を跨いで、絶縁基板２の上面側の金属層２２の上面と接して設けたので、絶縁基板２全体が押さえ部材６０によりベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。その結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。
図４１は、本発明の実施の形態５における半導体装置を示す平面構造模式図である。図４２は、本発明の実施の形態５における半導体装置を示す断面構造模式図である。図４１は、半導体装置７００を上面から見た平面構造模式図である。図４２は、図４１の一点鎖線ＬＬにおける断面構造模式図である。図において、半導体装置７００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６０と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図４１において、押さえ部材６０は、ケース部材４の内周面側に接して配置されている。押さえ部材６０のケース部材４との接触箇所は、ケース部材４の内周面全周（四辺）と接しているが、必ずしもケース部材４の内周面全周と接する必要はなく、金属層２２に接して絶縁基板２にベース板１方向へ圧縮応力を発生できればよい。このため、充填部材１１をベース板１とケース部材４とで囲まれた領域に充填する場合に、充填部材１１を充填しやすいように、押さえ部材６０の周縁部に充填部材１１を流入させるための切れ込み（窪み）部を設けてもよい。
押さえ部材６０は、配線部材９が接続する領域に開口部６４を備えている。押さえ部材６０の開口部６４においては、半導体素子７の上面、端子１０の接合部および金属層２２の上面が露出している。また、押さえ部材６０は、押さえ部材６０の外周領域に沿って複数の貫通穴である貫通穴６５を備えている。押さえ部材６０の貫通穴６５は、押さえ部材６０を貫通しており、ベース板１とケース部材４とで囲まれた領域に充填する充填部材１１で発生する気泡を押さえ部材６０の上面側へ放出するためのものである。これにより、充填部材１１内部に残留する気泡を低減できる。
充填部材１１を充填する際に、充填部材１１内に気泡が存在すると、この気泡が起点となり剥離が発生し、部分放電を起こすことで半導体装置の耐圧を低下させる原因となる。このため、充填部材１１内の気泡は低減することが望ましく、一般的に、充填部材１１を充填して、充填部材１１を硬化させる前に脱泡処理を行う。このとき、押さえ部材６０はケース部材４の内周面に接して配置するため、気泡の外部への抜けがよくない場合がある。しかしながら、図４１に示したように、押さえ部材６０の外周領域に貫通穴６５を設けることで、貫通穴６５を通して気泡が充填部材１１の内部から外部へ放出され、気泡による充填部材１１の剥離を低減することで、半導体装置の耐圧の劣化を抑制することができる。
図４２において、押さえ部材６０は、端子１０、半導体素子７および絶縁基板２の上面側の金属層２２の上面の対応する位置に開口部６４を備えている。押さえ部材６０の開口部６４では、配線部材９と開口部６４から露出した端子１０、半導体素子７の上面および絶縁基板２の上面側の金属層２２の上面とが接合している。半導体素子７は、開口部６４の周辺の押さえ部材６０の上面よりも上方へ突出している。開口部６４の内部には、充填部材１１が充填されている。押さえ部材６０の外形は、絶縁基板２の外形よりも大きく、絶縁基板２の全面を覆っている。押さえ部材６０の外周領域には、充填部材１１で発生した気泡を押さえ部材６０の上面側へ誘導するための貫通穴６５を備えている。
押さえ部材６０は、押さえ部材６０の外周領域に沿って複数の貫通穴６５を備えている。押さえ部材６０の貫通穴６５は、押さえ部材６０を貫通しており、ベース板１とケース部材４とで囲まれた領域に充填する充填部材１１で発生する気泡を押さえ部材６０の上面側へ放出するためのものである。押さえ部材６０の外形は、絶縁基板２の外形よりも大きく、絶縁基板２の全面を覆っている。
このように、押さえ部材６０を板状部材とし、絶縁基板２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたので、絶縁基板２全体が、押さえ部材６０によりベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。その結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。また、押さえ部材６０の外周領域に貫通穴６５を設けたので、押さえ部材６０の下面側の充填部材１１内部で発生した気泡を貫通穴６５を通して押さえ部材６０の上面側へ誘導することができ、気泡による充填部材１１の剥離を低減したので、半導体装置の耐圧の劣化を抑制でき、半導体装置の信頼性を向上することができる。
なお、押さえ部材６０に設ける貫通穴６５は、押さえ部材６０の外周領域以外に設けてもよく、押さえ部材６０で絶縁基板２にベース板１方向へ圧縮応力を発生することができれば、貫通穴６５の形成位置、形成個数は任意に設定可能である。また、貫通穴６５の形状は、例えば、円形を用いることができるが、円形に限定されるものではなく、四角形等の多角形でもよく、押さえ部材６の辺部に沿ったスリット形状でもよい。
図４３は、本発明の実施の形態５における半導体装置を示す平面構造模式図である。図４４は、本発明の実施の形態５における半導体装置を示す断面構造模式図である。図４３は、半導体装置８００を上面から見た平面構造模式図である。図４４は、図４３の一点鎖線ＭＭにおける断面構造模式図である。図において、半導体装置８００は、ベース板１と、絶縁基板２と、接合材である絶縁基板下接合材３と、ケース部材４と、接着剤５と、押さえ部材６０と、半導体素子７と、半導体素子下接合材８と、配線部材９と、端子１０と、充填部材１１と、を備えている。
図４３において、押さえ部材６０は、ケース部材４の内周面から内側へ離間して配置されている。また、押さえ部材６０は、配線部材９が接続する領域に開口部６４を備えている。押さえ部材６０の開口部６４においては、半導体素子７の上面、端子１０の接合部および金属層２２の上面が露出している。
押さえ部材６０は、配線部材９が接続する領域に開口部６４を備えている。押さえ部材６０の開口部６４においては、半導体素子７の上面、端子１０の接合部および金属層２２の上面が露出している。また、押さえ部材６０は、押さえ部材６０の外周領域に沿って複数の貫通穴である貫通穴６５を備えている。押さえ部材６０の貫通穴６５は、押さえ部材６０を貫通しており、ベース板１とケース部材４とで囲まれた領域に充填する充填部材１１で発生する気泡を押さえ部材６０の上面側へ放出するためのものである。これにより、充填部材１１内部に残留する気泡を低減できる。
充填部材１１を充填する際に、充填部材１１内に気泡が存在すると、この気泡が起点となり、部分放電を起こすことで半導体装置の耐圧を低下させる原因となる。このため、充填部材１１内の気泡は低減することが望ましく、一般的に、充填部材１１を充填して、充填部材１１を硬化させる前に脱泡処理を行う。このとき、押さえ部材６０はケース部材４の内周面に接して配置するため、気泡の外部への抜けがよくない場合がある。しかしながら、図４１に示したように、押さえ部材６０の外周領域に貫通穴６５を設けることで、この貫通穴６５を通して気泡が外部へ放出され、気泡による充填部材１１の剥離を低減したので、半導体装置の耐圧の劣化を抑制することができる。
図４４において、押さえ部材６０は、端子１０、半導体素子７および絶縁基板２の上面側の金属層２２の上面に対応する位置に開口部６４を備えている。押さえ部材６０の開口部６４では、配線部材９と開口部６４から露出した端子１０、半導体素子７の上面および絶縁基板２の上面側の金属層２２の上面とが接合している。半導体素子７は、貫通穴６５の周辺の押さえ部材６０の上面よりも上方へ突出している。開口部６４の内部には、充填部材１１が充填されている。
押さえ部材６０は、ベース板１の上面に接して上方へ突出した足部６６と、絶縁基板２の上面側の金属層２２の上面と接する梁部６７とを備えている。押さえ部材６０の梁部６７には、所定の位置に開口部６４を備えている。押さえ部材６０の足部６６は、ケース部材４の内周面から内側へ離間して、ベース板１の上面から突出している。押さえ部材６０の足部６６とケース部材４の内周面との間には、充填部材１１が配置されている。押さえ部材６０で囲まれた絶縁基板２の周囲にも充填部材１１が充填されるが、押さえ部材６０の足部６６の外周面（側面）側から絶縁基板２の周囲に充填部材１１を流入しやすくするために、足部６６にスリット（開口部）を設けてもよい。
押さえ部材６０は、押さえ部材６０の外周領域に沿って複数の貫通穴６５を備えている。押さえ部材６０の貫通穴６５は、押さえ部材６０を貫通しており、ベース板１とケース部材４とで囲まれた領域に充填する充填部材１１で発生する気泡を押さえ部材６０の上面側へ放出するためのものである。押さえ部材６０の外形は、絶縁基板２の外形よりも大きく、絶縁基板２の全面を覆っている。
このように、押さえ部材６０を板状部材とし、絶縁基板２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたので、絶縁基板２全体が押さえ部材６０によりベース板１方向に押圧され、接合材である絶縁基板下接合材３内部全体に圧縮応力が生じる。その結果、絶縁基板下接合材３内のき裂の発生および進展または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置の信頼性を向上することができる。また、押さえ部材６０の外周領域に貫通穴６５を設けたので、押さえ部材６０の下面側の充填部材１１内部で発生した気泡を貫通穴６５を通して押さえ部材６０の上面側へ誘導することができ、気泡による充填部材１１の剥離を低減したので、半導体装置の耐圧の劣化を抑制でき、半導体装置の信頼性を向上することができる。
なお、押さえ部材６０に設けた貫通穴６５は、外周領域以外に設けてもよく、押さえ部材６０で絶縁基板２にベース板１方向へ圧縮応力を発生することができれば、貫通穴６５の形成位置、形成個数は任意に設定可能である。
また、本実施の形態５の押さえ部材６０のケース部材４、またはベース板１への固定方法としては、図８から図１１に記載した実施の形態１で用いた形態、図２４から図２６に記載した実施の形態３で用いた同様の形態を適用することができる。これらの固定方法を本実施の形態５に適用する場合、押さえ部材６０は、ケース部材４またはベース板１と全周にわたって同様の構成でなくてもよく、ケース部材４またはベース板１で押さえ部材６０を支持できれば、部分的に適用してもよい。
さらに、押さえ部材６０の枚数としては、絶縁基板２の形態に対応させて、適宜選択可能で、１枚でもよく、複数枚に分割された押さえ部材６０を複数配置してもよい。
以上のように構成された半導体装置５００，６００，７００，８００においては、板状の押さえ部材６０を、絶縁基板２の対向する辺を跨いで、絶縁基板２の金属層２２の上面と接して設けたので、金属層２２全体がベース板１の方向に押圧されることにより、絶縁基板下接合材３内部全体に圧縮応力を発生させる。この結果、絶縁基板下接合材３内でのき裂の発生および進展、または絶縁基板下接合材３の剥離が抑制されるので、絶縁基板下接合材３の熱応力による損傷を低減でき、半導体装置５００，６００，７００，８００の信頼性を向上することができる。
また、半導体装置７００，８００においては、板状の押さえ部材６０の外周領域に貫通穴６５を設けたので、押さえ部材６０の下面側の充填部材１１内部で発生した気泡を貫通穴６５を通して押さえ部材６０の上面側へ誘導し、気泡による充填部材１１の剥離を低減したので、耐圧の劣化を抑制でき、半導体装置７００，８００の信頼性を向上することができる。
実施の形態６．
本実施の形態６は、上述した実施の形態１から５のいずれかに係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態６として、三相のインバータに本発明を適用した場合について説明する。
図４５は、本発明の実施の形態６における電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図４５に示す電力変換システムは、電源１０００、電力変換装置２０００、負荷３０００を備えている。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することができ、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路、ＡＣ／ＤＣコンバータなどで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図４５に示すように、電源１０００から入力される直流電力を交流電力に変換して出力する主変換回路２００１と、主変換回路２００１を制御する制御信号を主変換回路２００１に出力する制御回路２００３とを備えている。
負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、空調機器向けの電動機等として用いられる。
以下、電力変換装置２０００の詳細を説明する。主変換回路２００１は、半導体装置２００２に内蔵されたスイッチング素子と還流ダイオードとを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２００１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２００１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続された６つの還流ダイオードとから構成することができる。主変換回路２００１は、各スイッチング素子、各還流ダイオードなどを内蔵する上述した実施の形態１から５のいずれかに相当する半導体装置２００２によって構成される。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。各上下アームの出力端子、すなわち主変換回路２００１の３つの出力端子は、負荷３０００に接続される。
また、主変換回路２００１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えている。駆動回路は半導体装置２００２に内蔵されていてもよいし、半導体装置２００２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２００１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２００１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２００３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２００３は、負荷３０００に所望の電力が供給されるよう主変換回路２００１のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２００１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２００１を制御することができる。また、各時点においてオン状態となるべきスイッチング素子にはオン信号を出力し、オフ状態となるべきスイッチング素子にはオフ信号を出力されるように、主変換回路２００１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のように構成された本実施の形態６に係る電力変換装置においては、主変換回路２００１の半導体装置２００２として実施の形態１または５にかかる半導体装置を適用するため、信頼性向上を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベル、マルチレベルの電力変換装置であってもよいし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用してもよい。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータなどに本発明を適用することもできる。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器、非接触器給電システムの電源装置等として用いることもでき、さらには、太陽光発電システム、蓄電システム等のパワーコンディショナーとして用いることもできる。
特に、半導体素子７として、ＳｉＣを用いた場合、電力用半導体素子はその特徴を生かすために、Ｓｉの時と比較してより高温で動作させることになる。ＳｉＣデバイスを搭載する半導体装置においては、より高い信頼性が求められるため、高信頼の半導体装置を実現するという本発明のメリットはより効果的なものとなる。
上述した実施の形態は、すべての点で例示であって制限的なものではないと解されるべきである。本発明の範囲は、上述した実施形態の範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更を含むものである。また、上記の実施形態に開示されている複数の構成要素を適宜組み合わせることにより発明を形成してもよい。
１ ベース板、２ 絶縁基板、３ 絶縁基板下接合材、４ ケース部材、５ 接着剤、６，６０ 押さえ部材、７ 半導体素子、８ 半導体素子下接合材、９ 配線部材、１０ 端子、１１ 充填部材、１２ ねじ、１３ ばね、１４，４４ 凹部、２１ 絶縁層、２２，２３ 金属層、４１ ケース台座、４２ スリット、４３，６１ ねじ穴、６２，６３ 凸部、６４ 開口部、６５ 貫通穴、６６ 足部、６７ 梁部、６８ 第二梁部、６９ 支持部、１００, １０１，１０２，１０３，１０４，１０５，１０６，１０７，２００, ２０１，２０２，２０３，３００, ３０１，３０２，３０３，３０４，３０５，３０６，４００, ４０１，４０２，４０３，５００，６００，７００，８００，２００２ 半導体装置、１０００ 電源、２０００ 電力変換装置、２００１ 主変換回路、２００３ 制御回路、３０００ 負荷。

Claims (20)

  1. ベース板と、
    絶縁層を有し、前記絶縁層の上面と下面とに金属層が設けられ、下面側が平坦な絶縁基板
    と、
    前記ベース板の上面と前記絶縁層の下面側の前記金属層の下面とを接合する接合材と、
    前記ベース板の上面に配置され、前記絶縁基板を取り囲むケース部材と、
    前記ベース板と前記ケース部材とで囲まれた領域内に配置され、前記絶縁基板の対向する
    辺を跨ぎ、跨いだ前記絶縁基板の対向する辺間にわたり前記絶縁基板の上面に接する押さ
    え部材と、
    を備えた半導体装置。
  2. 前記押さえ部材は、前記ケース部材の内周に接して配置される、請求項１に記載の半導体
    装置。
  3. 前記押さえ部材は、前記ベース板の上面に接する、請求項１に記載の半導体装置。
  4. 前記押さえ部材は、棒状であり、前記絶縁層の上面側の前記金属層の上面または前記絶縁
    層の上面に接する、請求項１から請求項３のいずれか１項に記載の半導体装置。
  5. 前記絶縁層の上面側の前記金属層の上面には、半導体素子が配置され、前記押さえ部材は
    、前記半導体素子が配置された前記絶縁層の上面側の前記金属層の上面に接する、
    請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 前記押さえ部材は、断面形状が円形または多角形である、請求項１から請求項５のいずれ
    か１項に記載の半導体装置。
  7. 前記押さえ部材は、前記金属層または前記絶縁層の外周部で前記金属層または前記絶縁層
    の辺部に沿って配置される、請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 前記押さえ部材は、前記絶縁基板の上面を覆う板状部材であり、前記絶縁層の上面側の前
    記金属層の上面に接する、請求項１から請求項４のいずれか１項に記載の半導体装置。
  9. 前記押さえ部材は、複数配置される、請求項１から請求項８のいずれか１項に記載の半導
    体装置。
  10. 前記押さえ部材は、弾性体である、請求項１から請求項９のいずれか１項に記載の半導体
    装置。
  11. 前記押さえ部材は、ばね部材を含む、請求項１から請求項１０のいずれか１項に記載の半
    導体装置。
  12. 前記押さえ部材には、貫通穴が形成されている、請求項８に記載の半導体装置。
  13. 前記ケース部材には、前記押さえ部材を支持する台座部が設けられている、請求項１から
    請求項１２のいずれか１項に記載の半導体装置。
  14. 前記ケース部材には、前記押さえ部材を配置するスリット部が設けられている、請求項１
    から請求項１３のいずれか１項に記載の半導体装置。
  15. 前記押さえ部材は、前記ケース部材または前記ベース板と一体的に形成されている、請求
    項１から請求項１４のいずれか１項に記載の半導体装置。
  16. ベース板を準備するベース板準備工程と、
    絶縁層の上面と下面とに金属層が設けられ、下面側が平坦な絶縁基板を準備する絶縁基板
    準備工程と、
    前記ベース板の上面と前記絶縁層の下面側の前記金属層の下面とを接合材で接合する絶縁
    基板接合工程と、
    前記ベース板の上面に接して前記絶縁基板を取り囲むケース部材を配置するケース部材配
    置工程と、
    前記ベース板と前記ケース部材とで囲まれた領域内に配置され、前記絶縁基板の対向する
    辺を跨ぎ、跨いだ前記絶縁基板の対向する辺間にわたり前記絶縁基板の上面に接する押さ
    え部材を配置する押さえ部材配置工程と、
    を備えた半導体装置の製造方法。
  17. 前記押さえ部材は、前記絶縁層の上面側の前記金属層の上面または前記絶縁層の上面に接
    する、請求項１６に記載に半導体装置の製造方法。
  18. 前記絶縁層の上面側の前記金属層の上面には、半導体素子が配置され、前記押さえ部材は
    、前記半導体素子が配置された前記絶縁層の上面側の前記金属層の上面に接する、請求項
    １６または請求項１７に半導体装置の製造方法。
  19. 前記押さえ部材配置工程は、ばね部材で前記押さえ部材を押さえる押さえ部材押さえ工程
    を備える、請求項１６から請求項１８のいずれか１項に記載の半導体装置の製造方法。
  20. 請求項１から請求項１５のいずれか１項に記載の半導体装置を有し、入力される電力を変
    換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2019563303A 2019-07-02 2019-07-02 半導体装置、半導体装置の製造方法および電力変換装置 Active JP6680419B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/026306 WO2021001927A1 (ja) 2019-07-02 2019-07-02 半導体装置、半導体装置の製造方法および電力変換装置

Publications (2)

Publication Number Publication Date
JP6680419B1 true JP6680419B1 (ja) 2020-04-15
JPWO2021001927A1 JPWO2021001927A1 (ja) 2021-09-13

Family

ID=70166473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563303A Active JP6680419B1 (ja) 2019-07-02 2019-07-02 半導体装置、半導体装置の製造方法および電力変換装置

Country Status (5)

Country Link
US (1) US20220199476A1 (ja)
JP (1) JP6680419B1 (ja)
CN (1) CN114008765A (ja)
DE (1) DE112019007524T5 (ja)
WO (1) WO2021001927A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134983A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd 半導体装置
US5801330A (en) * 1995-02-09 1998-09-01 Robert Bosch Gmbh Housing for an electrical device having spring means
JP2004096034A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2015122453A (ja) * 2013-12-25 2015-07-02 ダイキン工業株式会社 パワーモジュール
JP2015216349A (ja) * 2014-04-21 2015-12-03 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2016096188A (ja) * 2014-11-12 2016-05-26 富士電機株式会社 半導体装置
JP2016157835A (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール、及びパワーモジュールの製造方法
JP2019036677A (ja) * 2017-08-21 2019-03-07 三菱電機株式会社 パワーモジュールおよび電力変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627145A (ja) 1985-07-02 1987-01-14 Sharp Corp 電力半導体装置
JPH11330328A (ja) 1998-05-14 1999-11-30 Denso Corp 半導体モジュール
JP2000299419A (ja) 1999-04-15 2000-10-24 Denso Corp 半導体装置
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP4461639B2 (ja) * 2001-05-29 2010-05-12 株式会社豊田自動織機 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801330A (en) * 1995-02-09 1998-09-01 Robert Bosch Gmbh Housing for an electrical device having spring means
JPH09134983A (ja) * 1995-11-09 1997-05-20 Hitachi Ltd 半導体装置
JP2004096034A (ja) * 2002-09-04 2004-03-25 Denki Kagaku Kogyo Kk モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2015122453A (ja) * 2013-12-25 2015-07-02 ダイキン工業株式会社 パワーモジュール
JP2015216349A (ja) * 2014-04-21 2015-12-03 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2016096188A (ja) * 2014-11-12 2016-05-26 富士電機株式会社 半導体装置
JP2016157835A (ja) * 2015-02-25 2016-09-01 三菱電機株式会社 パワーモジュール、及びパワーモジュールの製造方法
JP2019036677A (ja) * 2017-08-21 2019-03-07 三菱電機株式会社 パワーモジュールおよび電力変換装置

Also Published As

Publication number Publication date
WO2021001927A1 (ja) 2021-01-07
CN114008765A (zh) 2022-02-01
JPWO2021001927A1 (ja) 2021-09-13
US20220199476A1 (en) 2022-06-23
DE112019007524T5 (de) 2022-03-24

Similar Documents

Publication Publication Date Title
JP6399272B1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
WO2018185974A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
WO2018056287A1 (ja) 半導体装置および電力変換装置
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6826665B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
WO2019049400A1 (ja) パワーモジュール及びその製造方法並びに電力変換装置
JP6999807B2 (ja) 半導体装置及び電力変換装置
US11450594B2 (en) Semiconductor device and power converter
JP6680419B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP5840102B2 (ja) 電力用半導体装置
JPWO2019216161A1 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
JP7479771B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP6279186B1 (ja) 半導体装置および電力変換装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP7176662B1 (ja) 半導体装置および電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP7237258B1 (ja) 半導体装置および電力変換装置
JP6885522B1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
WO2021028965A1 (ja) 半導体装置
WO2020255297A1 (ja) 半導体装置及び電力変換装置
JP2024077117A (ja) 半導体装置、半導体装置の製造方法および電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R151 Written notification of patent or utility model registration

Ref document number: 6680419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250