WO2021028965A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021028965A1
WO2021028965A1 PCT/JP2019/031631 JP2019031631W WO2021028965A1 WO 2021028965 A1 WO2021028965 A1 WO 2021028965A1 JP 2019031631 W JP2019031631 W JP 2019031631W WO 2021028965 A1 WO2021028965 A1 WO 2021028965A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
metal plate
semiconductor package
semiconductor device
spring
Prior art date
Application number
PCT/JP2019/031631
Other languages
English (en)
French (fr)
Inventor
吉松　直樹
慎太郎 荒木
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to DE112019007624.8T priority Critical patent/DE112019007624T5/de
Priority to JP2021539701A priority patent/JP7192998B2/ja
Priority to PCT/JP2019/031631 priority patent/WO2021028965A1/ja
Priority to US17/440,700 priority patent/US20220173011A1/en
Priority to CN201980099008.9A priority patent/CN114270504B/zh
Publication of WO2021028965A1 publication Critical patent/WO2021028965A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031—Packaged discrete devices, e.g. to-3 housings, diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 discloses a semiconductor module having a first through hole in the central portion.
  • a spring is arranged on the upper surface side of the semiconductor module.
  • a cooling device having screw holes is arranged on the lower surface side of the semiconductor module.
  • the screw having the head is screwed into the screw hole of the cooling device through the first through hole of the semiconductor module to fix the semiconductor module to the cooling device.
  • the head of the screw keeps a constant distance from the upper surface of the semiconductor module, and sandwiches a spring between the head of the screw and the upper surface of the semiconductor module.
  • gaps may occur between parts at high or low temperatures due to the difference in expansion and contraction of stacked parts.
  • the parts may be overpressurized. If gaps are generated and overpressurization occurs repeatedly, the grease applied between the parts may pump out.
  • Patent Document 1 the resin surface of the resin-molded package is pushed by a spring. This presses the cooling surface of the package against the cooler. Therefore, a stable pressing force can be obtained in response to a change in the environmental temperature, and pumping out of grease applied between the package cooling surface and the cooler can be suppressed.
  • the present invention has been made to solve the above-mentioned problems, and an object thereof is to obtain a semiconductor device capable of improving reliability.
  • the semiconductor device is provided on a cooler, a semiconductor package provided on the upper surface of the cooler, a metal plate having a main portion provided on the upper surface of the semiconductor package, and the main portion.
  • the main portion has a flat surface facing the upper surface of the semiconductor package.
  • the semiconductor package is pushed by the elastic force of the spring on the flat surface of the metal plate. Therefore, it is possible to suppress the local stress applied to the semiconductor package as compared with the case where the semiconductor package is directly pressed by the spring. Therefore, it is possible to suppress the occurrence of creep or cracks in the semiconductor package, and it is possible to improve the reliability.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing of the semiconductor module which concerns on Embodiment 1.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 2.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 3.
  • FIG. It is sectional drawing of the semiconductor device which concerns on Embodiment 3.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 4.
  • FIG. It is a top view of the semiconductor device which concerns on Embodiment 5.
  • FIG. 1 is a plan view of the semiconductor device 100 according to the first embodiment.
  • FIG. 2 is a cross-sectional view of the semiconductor device 100 according to the first embodiment.
  • the semiconductor device 100 includes a cooler 10.
  • the cooler 10 is also called a heat sink.
  • the cooler 10 is made of, for example, metal.
  • a semiconductor module 20 is provided on the upper surface of the cooler 10.
  • the semiconductor module 20 is, for example, a power module.
  • the semiconductor module 20 may be, for example, a three-phase inverter circuit.
  • the semiconductor device 100 is used in an inverter that controls a motor of, for example, an electric vehicle or a train.
  • the semiconductor device 100 may be used as a converter for regeneration.
  • the semiconductor module 20 has a semiconductor package 21 provided on the upper surface of the cooler 10.
  • the semiconductor package 21 is made of resin.
  • the semiconductor module 20 is molded with resin.
  • Grease 70 is provided between the cooler 10 and the semiconductor package 21.
  • the grease 70 is applied so as to fill a fine gap between the back surface of the semiconductor package 21 and the cooler 10.
  • the back surface of the semiconductor package 21 is a cooling surface.
  • the main terminal 22 and the signal terminal 23 extend from the semiconductor package 21.
  • the main terminal 22 is a power supply terminal of the semiconductor module 20.
  • the main terminal 22 extends horizontally from the side surface of the semiconductor package 21.
  • the horizontal direction is a direction along the upper surface of the cooler 10.
  • the signal terminal 23 is a terminal for inputting a signal for turning on / off the semiconductor chip included in the semiconductor package 21.
  • the signal terminal 23 extends horizontally from the side surface of the semiconductor package 21 and bends upward.
  • a metal plate 30 is provided on the semiconductor package 21.
  • the entire metal plate 30 of the present embodiment is provided directly above the semiconductor package 21.
  • the metal plate 30 may have at least a portion provided on the upper surface of the semiconductor package 21.
  • the metal plate 30 of the present embodiment has a flat plate shape.
  • the metal plate 30 may have a flat surface facing the upper surface of the semiconductor package 21.
  • the upper surface of the semiconductor package 21 is a resin surface and is a flat surface.
  • the upper surface of the semiconductor package 21 and the flat surface of the metal plate 30 come into contact with each other.
  • a spring 40 is provided on the metal plate 30.
  • the spring 40 is, for example, a Belleville spring.
  • the spring 40 is pushed from above by a fixture 50 described later to generate an elastic force in a direction perpendicular to the upper surface of the metal plate 30. Therefore, the spring 40 pushes the metal plate 30 toward the upper surface of the semiconductor package 21 by elastic force.
  • the spring 40 is provided in the central portion of the semiconductor package 21.
  • the semiconductor device 100 has a fixture 50.
  • the fixture 50 is, for example, a screw.
  • a recess 11 is formed on the upper surface of the cooler 10.
  • a through hole 24 is formed in the semiconductor package 21 so as to penetrate from the upper surface to the back surface.
  • a through hole 31 is formed in the metal plate 30 so as to penetrate from the upper surface to the back surface.
  • the spring 40 is also formed with a through hole 41 penetrating from the upper surface to the back surface.
  • the recess 11, the through holes 24, 31, and 41 overlap in a plan view.
  • the recess 11, the through holes 24, 31, and 41 are screw holes, respectively.
  • the head of the fixture 50 is provided on the spring 40.
  • the fixture 50 is inserted into the recess 11 from above the spring 40 through the through holes 41, 31, and 24.
  • the fixture 50 penetrates the spring 40, the metal plate 30, and the semiconductor package 21 to reach the cooler 10. As a result, the semiconductor module 20 can be tightened and fixed to the cooler 10.
  • the fixture 50 fixes the spring 40 to the upper surface of the metal plate 30 in a state where the spring 40 exerts an elastic force.
  • the outer peripheral portion of the spring 40 presses the metal plate 30.
  • the metal plate 30 presses the upper surface of the semiconductor package 21.
  • the fixture 50 is made of metal.
  • the metal plate 30 and the cooler 10 are electrically connected by the fixture 50.
  • FIG. 3 is a cross-sectional view of the semiconductor module 20 according to the first embodiment.
  • the semiconductor module 20 has a heat spreader 27, a plurality of semiconductor chips 26 provided on the heat spreader 27, and an insulating sheet 28 provided under the heat spreader 27.
  • the insulating sheet 28 is provided to electrically insulate the cooler 10 and the heat spreader 27.
  • the plurality of semiconductor chips 26, the heat spreader 27, and the insulating sheet 28 are covered with resin.
  • the through hole 24 is formed in the resin portion of the semiconductor package 21.
  • the upper surface of the semiconductor chip 26 is joined to the main terminal 22 with solder 25. Further, one of the plurality of semiconductor chips 26 is connected to the signal terminal 23 by a wire 29.
  • the wire 29 is, for example, an aluminum wire.
  • the lower surface of the semiconductor chip 26 is joined to the heat spreader 27 with solder 25. Therefore, the heat spreader 27 serves as an electrode on the lower surface of the semiconductor chip 26.
  • the heat spreader 27 is soldered to a main terminal 22 different from the main terminal 22 shown in FIG.
  • the semiconductor chip 26 and the main terminal 22 may be connected by a wire.
  • the semiconductor chip 26 connected to the signal terminal 23 by the wire 29 is, for example, a switching element.
  • the switching element is an IGBT (Insulated Gate Bipolar Transistor) or the like.
  • IGBT Insulated Gate Bipolar Transistor
  • the emitter and collector are electrically connected to the main terminal 22.
  • the gate is electrically connected to the signal terminal 23.
  • the other semiconductor chip 26 is, for example, an FWD (Free Wheeling Diode).
  • the semiconductor module 20 has a plurality of semiconductor chips 26. Not limited to this, the semiconductor module 20 may have one or more semiconductor chips 26.
  • the semiconductor device 100 When a signal is input from the signal terminal 23, the semiconductor chip 26 is turned on. As a result, a current flows through the main terminal 22. By controlling the weak current or voltage of the signal terminal 23, the on / off of the current flowing through the main circuit to which the main terminal 22 is connected is controlled.
  • the main circuit is a circuit formed by a plurality of semiconductor chips 26.
  • DC loss occurs when the semiconductor chip 26 is energized. Further, in general, when the semiconductor chip 26 is turned on and off, a switching loss occurs. The semiconductor chip 26 generates heat due to these losses.
  • the cooler 10 has a function of dissipating heat from the semiconductor module 20.
  • the cooling surface of the semiconductor package 21 and the cooler 10 are in close contact with each other. As a result, heat can be efficiently transferred from the semiconductor module 20 to the cooler 10.
  • grease 70 is applied between the cooling surface of the semiconductor package 21 and the cooler 10.
  • the grease 70 is, for example, a heat-dissipating grease containing a filler and having high thermal conductivity. As a result, it is possible to fill a minute gap between the semiconductor package 21 and the cooler 10 and improve heat dissipation.
  • the semiconductor device 100 a plurality of members are laminated. These members repeatedly expand and contract according to the coefficient of linear expansion as the temperature changes.
  • the temperature change is caused by, for example, heat generation of the semiconductor chip 26 or a change in the environmental temperature.
  • the semiconductor package 21 is pressed against the cooler 10 by the elastic force of the spring 40. Therefore, the expansion and contraction of the members constituting the semiconductor device 100 can be absorbed by the stroke of the spring 40. As a result, the semiconductor package 21 can be stably pressurized from above, and pumping out of the grease 70 due to a temperature change can be suppressed.
  • a Belleville spring as the spring 40, a high load can be obtained while suppressing the thickness.
  • a leaf spring may be used as the spring 40. By using a leaf spring, the degree of freedom in the shape of the spring 40 can be improved.
  • the sealing resin may soften.
  • the contact portion of the resin surface with the spring to which a large stress is applied is likely to be depressed.
  • the load from the spring to the semiconductor package may decrease.
  • the grease provided on the back surface of the semiconductor package may come out and the heat dissipation may be lowered.
  • the spring 40 does not come into contact with the resin surface. Further, the flat surface of the metal plate 30 holds down the semiconductor package 21. Therefore, it is possible to prevent one-sided contact by the spring 40. Therefore, it is possible to suppress the local stress applied to the semiconductor package 21 as compared with the case where the semiconductor package 21 is directly pressed by the spring 40. That is, the load can be made uniform on the upper surface of the semiconductor package 21.
  • the semiconductor package 21 can be uniformly pressed while applying a high load to the semiconductor package 21. Therefore, it is possible to suppress the occurrence of creep or crack in the semiconductor package 21. As a result, a stable pressing force can be secured and the pumping out of the grease 70 can be suppressed. Therefore, the temperature rise of the semiconductor chip 26 and the thermal destruction of the semiconductor module 20 can be suppressed. Therefore, long-term reliability can be ensured.
  • the metal plate 30 can be pressed isotropically with respect to the center of the spring 40. Therefore, the semiconductor package 21 can be pressurized in a more balanced manner.
  • the spring 40 preferably has a large diameter within a range within the upper surface of the metal plate 30 so that a wide range can be pressurized.
  • the diameter of the Belleville spring may be larger than half the width of the upper surface of the semiconductor package 21, for example.
  • the semiconductor chip 26 turns on and off a large current at a high frequency. Therefore, the semiconductor chip 26 tends to generate electromagnetic noise.
  • the electromagnetic noise generated by the semiconductor chip 26 can be shielded by the metal plate 30.
  • the metal plate 30 and the cooler 10 are electrically connected by the fixture 50. Therefore, the metal plate 30 has the same potential as the cooler 10 which is the frame ground. Therefore, a high shielding effect can be obtained. This makes it possible to prevent malfunction of the control board arranged around the semiconductor module 20.
  • the metal plate 30 and the cooler 10 do not have to be electrically connected.
  • the fixture 50 may be a part other than a screw.
  • the fixture 50 only needs to be able to fix the spring 40 to the upper surface of the metal plate 30 while exerting an elastic force.
  • the area of the metal plate 30 is large as long as the insulation distance from the main terminal 22 and the signal terminal 23 can be maintained. Further, in order to improve the shielding effect of electromagnetic noise, it is preferable that the area of the metal plate 30 is large.
  • the metal plate 30 may cover, for example, 90% or more of the upper surface of the semiconductor package 21.
  • the metal plate 30 may cover the entire upper surface of the semiconductor package 21.
  • the semiconductor chip 26 may be formed of a wide bandgap semiconductor.
  • the wide bandgap semiconductor is silicon carbide, gallium nitride based material or diamond. According to this embodiment, creep of the resin can be suppressed even when the semiconductor chip 26 formed of the wide bandgap semiconductor having high heat resistance is operated at a high temperature.
  • FIG. 4 is a plan view of the semiconductor device 200 according to the second embodiment.
  • the structure of the metal plate 230 is different from that of the first embodiment.
  • the metal plate 230 has a flat plate shape.
  • the metal plate 230 has a main portion 234 provided on the upper surface of the semiconductor package 21.
  • the main portion 234 corresponds to the metal plate 30 of the first embodiment and is pressed by the spring 40.
  • the first portion 232 and the second portion 233 extend from the main portion 234 to the outside of the semiconductor package 21 in a plan view.
  • the first portion 232 and the second portion 233 extend in the horizontal direction.
  • the direction in which the first portion 232 and the second portion 233 extend may be inclined with respect to the horizontal direction.
  • the first part 232 overlaps with the main terminal 22 in a plan view.
  • electromagnetic noise associated with turning on / off the energization of the main terminal 22 can be shielded.
  • the metal plate 230 can separate the terminals such as the main terminal 22 extending from the semiconductor package 21 from the control board. As a result, it is possible to suppress the control board from being affected by electromagnetic noise from the main terminals 22 and the like.
  • the end of the main terminal 22 on the opposite side of the semiconductor package 21 protrudes from the metal plate 230 in a plan view. As a result, it is possible to prevent the wiring to the main terminal 22 from being obstructed by the metal plate 230. Not limited to this, the entire main terminal 22 may be covered with the metal plate 230 in a plan view.
  • the second part 233 surrounds the signal terminal 23.
  • An opening is formed in the second portion 233.
  • the signal terminal 23 extends upward through the opening of the second portion 233. Therefore, electromagnetic noise from the semiconductor chip 26, the main terminal 22, and the like can be shielded. Therefore, it is possible to suppress the influence of electromagnetic noise on the signal terminal 23.
  • FIG. 5 is a plan view of the semiconductor device 300 according to the third embodiment.
  • FIG. 6 is a cross-sectional view of the semiconductor device 300 according to the third embodiment.
  • the structure of the metal plate 330 is different from that of the first embodiment.
  • the metal plate 330 has a main portion 334 provided on the upper surface of the semiconductor package 21.
  • the main portion 334 has a flat plate shape and corresponds to the metal plate 30 of the first embodiment.
  • the first portion 332 and the second portion 333 extend to the outside of the semiconductor package 21 in a plan view.
  • the metal plate 330 is bent upward on the outside of the main portion 334.
  • the first portion 332 and the second portion 333 are formed.
  • the upper ends of the first portion 332 and the second portion 333 are respectively bent outward.
  • the upper ends of the first portion 332 and the second portion 333 extend in the horizontal direction.
  • the first part 332 overlaps with the main terminal 22 in a plan view.
  • electromagnetic noise from the main terminal 22 can be shielded as in the second embodiment.
  • the second portion 333 surrounds the signal terminal 23. Thereby, as in the second embodiment, it is possible to suppress the signal terminal 23 from being affected by the electromagnetic noise from the semiconductor chip 26, the main terminal 22, or the like.
  • the metal plate 330 by bending the metal plate 330 upward, the distance between the terminal extending from the semiconductor package 21 and the metal plate 30 can be secured. In particular, the creepage distance between the metal plate 330 and the main terminal 22 and the signal terminal 23 can be secured. Therefore, creeping discharge between the metal plate 330 and the main terminal 22 or the signal terminal 23 can be suppressed.
  • the metal plate 330 inside the end of the semiconductor package 21 it is possible to secure a large creepage distance between the metal plate 330 and the main terminal 22 and the signal terminal 23.
  • the semiconductor device 300 includes a control board 360 provided above the metal plate 330.
  • the first portion 332 extends upward from the main portion 334 and supports the control board 360.
  • the first portion 332 is a support portion that supports the control board 360.
  • the control board 360 is mounted on the horizontally extending portion of the first portion 332 at the upper end.
  • a stud bolt 362 is embedded in the first part 332.
  • the control board 360 is fixed to the metal plate 330 with stud bolts 362. According to the stud bolt 362, positioning when mounting the control board 360 can be performed.
  • the control board 360 may be fixed to the metal plate 330 by bolts other than the stud bolts 362. The method of fixing the control board 360 is not limited.
  • Electronic components 361 such as ICs are mounted on the upper surface of the control board 360. Further, the signal terminal 23 extends upward and is electrically connected to the control board 360. The control board 360 controls the on / off of the semiconductor chip 26 via, for example, the signal terminal 23.
  • the metal plate 330 can be used as a support member for the control board 360. Therefore, the number of parts for mounting the control board 360 can be reduced. Further, the semiconductor package 21, the main terminal 22, and the control board 360 are separated by a metal plate 330. Therefore, the influence of electromagnetic noise on the control board 360 can be suppressed.
  • the bending portion of the metal plate 330 serves as a fulcrum and the force of lifting at the central portion of the main portion 334 is applied. May work. At this time, a large stress is applied to the portion of the semiconductor package 21 in contact with the bent portion of the metal plate 330, which may cause creep or the like.
  • the spring 40 is fixed to the upper surface of the main portion 334 in a state of exerting an elastic force.
  • the spring 40 is provided on the main portion 334 and pushes the main portion 334 toward the upper surface of the semiconductor package 21 by an elastic force.
  • the spring 40 pushes only the flat plate-shaped main portion 334 of the metal plate 330, so that the stress applied to the semiconductor package 21 can be made uniform. Therefore, it is possible to suppress the occurrence of creep or crack in the semiconductor package 21. If the surface of the main portion 334 facing the upper surface of the semiconductor package 21 is flat, the effect of the present embodiment can be obtained.
  • FIG. 7 is a plan view of the semiconductor device 400 according to the fourth embodiment.
  • the structure of the semiconductor module 420 of the semiconductor device 400 is different from that of the second embodiment.
  • the shape of the semiconductor package 421 of the semiconductor module 420 is different from that of the semiconductor module 20. Other than this, it is the same as that of the second embodiment.
  • a step 421a is formed in a portion of the semiconductor package 421 provided between the metal plate 230 and the terminal extending from the semiconductor package 421.
  • a step 421a is formed between the main terminal 22 and the first portion 232 of the semiconductor package 421 and between the signal terminal 23 and the second portion 233.
  • the creepage distance between the metal plate 330 and the main terminal 22 and the signal terminal 23 can be secured. Therefore, creeping discharge between the metal plate 330 and the main terminal 22 or the signal terminal 23 can be suppressed. Further, in the present embodiment, the metal plate 230 does not need to be bent. Therefore, creeping discharge can be suppressed at a lower cost than in the third embodiment.
  • the step 421a may be formed on the entire outer peripheral portion of the semiconductor package 421. Further, it may be formed only between the metal plate 230 and the terminal. Further, the shape of the step 421a is not limited to that shown in FIG. As the shape of the step 421a, any shape that can extend the creepage distance between the metal plate 330 and the main terminal 22 and the signal terminal 23 can be adopted.
  • FIG. 8 is a plan view of the semiconductor device 500 according to the fifth embodiment.
  • the semiconductor device 500 includes a semiconductor module 520.
  • the semiconductor module 520 is different from the first embodiment in that the protrusion 521a is provided on the upper surface of the semiconductor package 521.
  • the protrusions 521a are provided at two positions diagonally on the upper surface of the semiconductor package 521.
  • the semiconductor device 500 includes a metal plate 530.
  • the metal plate 530 is different from the first embodiment in that an opening 535 is formed.
  • the opening 535 is formed at a position corresponding to the protrusion 521a.
  • the metal plate 530 can be positioned by fitting the protrusion 521a into the opening 535. Therefore, the semiconductor device 500 can be easily assembled.
  • the metal plate 530 and the upper surface of the semiconductor package 521 may be fitted by providing the protrusions on the back surface of the metal plate 530 and the recesses on the upper surface of the semiconductor package 521. Further, the positions, numbers and shapes of the protrusions 521a and the openings 535 are not limited to those shown in FIG. By providing a plurality of protrusions 521a, positioning can be performed accurately.
  • FIG. 9 is a plan view of the semiconductor device 600 according to the sixth embodiment.
  • FIG. 10 is a cross-sectional view of the semiconductor device 600 according to the sixth embodiment.
  • the semiconductor device 600 is different from the third embodiment in that the grounding pattern 663 is provided on the surface opposite to the upper surface of the control board 360. Other structures are the same as in the third embodiment.
  • the grounding pattern 663 is provided on the first portion 332, which is a support portion, and is electrically connected to the metal plate 330. Therefore, the grounding pattern 663 has the same potential as the frame ground via the metal plate 330. Therefore, the grounding pattern 663 can further shield the electromagnetic noise generated by the semiconductor chip 26 or the main terminal 22. Therefore, it is possible to suppress the control board 360 from being affected by electromagnetic noise.
  • FIG. 11 is a cross-sectional view of the semiconductor device 700 according to the seventh embodiment.
  • the semiconductor device 700 is different from the sixth embodiment in that the grounding pattern 763 is provided on the upper surface of the control board 360.
  • the electronic component 361 is mounted on the back surface of the control board 360.
  • the control board 360 is fixed to the first portion 332 of the metal plate 330 with stud bolts 362.
  • the stud bolt 362 penetrates the first portion 332, the control board 360, and the grounding pattern 763.
  • the grounding pattern 763 is electrically connected to the metal plate 330 by a stud bolt 362. Therefore, the grounding pattern 763 has the same potential as the frame ground via the metal plate 330. Therefore, the grounding pattern 763 can shield electromagnetic noise from peripheral devices or wiring. Therefore, it is possible to suppress the control board 360 from being affected by electromagnetic noise.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本願の発明に係る半導体装置は、冷却器と、冷却器の上面に設けられた半導体パッケージと、半導体パッケージの上面に設けられた主部を有する金属板と、主部の上に設けられ、弾性力により主部を半導体パッケージの上面に向かって押すバネと、バネが弾性力を及ぼす状態でバネを主部の上面に固定する固定具と、を備え、主部は、半導体パッケージの上面と対向する面が平らである。

Description

半導体装置
　この発明は、半導体装置に関する。
　特許文献１には、中央部に第１貫通穴を有する半導体モジュールが開示されている。半導体モジュールの上面側にはバネが配置される。また、半導体モジュールの下面側には、ネジ穴を有する冷却装置が配置される。頭部を有するネジは、半導体モジュールの第１貫通穴を通って、冷却装置のネジ穴に螺合され、半導体モジュールを冷却装置に固定する。ネジの頭部は、半導体モジュールの上面に対して一定の間隔を保ち、半導体モジュールの上面との間にバネを挟む。
日本特許第５７５４５２８号公報
　半導体装置では、積層された部品の膨張収縮差によって、高温または低温時に部品間に隙間が発生することがある。また、部品間が過加圧の状態となることがある。隙間の発生および過加圧の状態が繰り返し起こると、部品間に塗布されたグリースがポンピングアウトするおそれがある。
　特許文献１では、樹脂モールドされたパッケージの樹脂面をバネで押す。これにより、パッケージの冷却面を冷却器に押し当てる。このため、環境温度の変化に対応して安定した加圧力を得ることができ、パッケージ冷却面と冷却器の間に塗布されたグリースのポンピングアウトを抑制できる。
　しかし、バネを直接樹脂面に接触させて押さえる場合、応力の高い部分で樹脂のクリープまたはクラックが起こるおそれがある。
　本発明は上述の問題を解決するためになされたものであり、その目的は、信頼性を向上できる半導体装置を得ることである。
　本願の発明に係る半導体装置は、冷却器と、該冷却器の上面に設けられた半導体パッケージと、該半導体パッケージの上面に設けられた主部を有する金属板と、該主部の上に設けられ、弾性力により該主部を該半導体パッケージの該上面に向かって押すバネと、該バネが該弾性力を及ぼす状態で該バネを該主部の上面に固定する固定具と、を備え、該主部は、該半導体パッケージの該上面と対向する面が平らである。
　本願の発明に係る半導体装置では、バネの弾性力により金属板の平らな面で半導体パッケージが押される。このため、半導体パッケージがバネによって直接押される場合と比較して、局所的に半導体パッケージに応力が加わることを抑制できる。従って、半導体パッケージにクリープまたはクラックが発生することを抑制でき、信頼性を向上できる。
実施の形態１に係る半導体装置の平面図である。 実施の形態１に係る半導体装置の断面図である。 実施の形態１に係る半導体モジュールの断面図である。 実施の形態２に係る半導体装置の平面図である。 実施の形態３に係る半導体装置の平面図である。 実施の形態３に係る半導体装置の断面図である。 実施の形態４に係る半導体装置の平面図である。 実施の形態５に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の平面図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る半導体装置の断面図である。
　本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置１００の平面図である。図２は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００は、冷却器１０を備える。冷却器１０は、ヒートシンクとも呼ばれる。冷却器１０は例えば金属から形成される。
　冷却器１０の上面には半導体モジュール２０が設けられる。半導体モジュール２０は例えばパワーモジュールである。半導体モジュール２０は、例えば三相インバータ回路であっても良い。半導体装置１００は、例えば電気自動車または電車等のモータを制御するインバータに使用される。半導体装置１００は、回生用のコンバータに使用されても良い。
　半導体モジュール２０は、冷却器１０の上面に設けられた半導体パッケージ２１を有する。半導体パッケージ２１は樹脂から形成される。半導体モジュール２０は、樹脂でモールドされている。
　冷却器１０と半導体パッケージ２１との間にはグリース７０が設けられる。グリース７０は、半導体パッケージ２１の裏面と冷却器１０との間の細かい隙間を埋めるように塗布されている。半導体パッケージ２１の裏面は冷却面となる。
　半導体パッケージ２１からは、主端子２２および信号端子２３が延びる。主端子２２は、半導体モジュール２０の電源端子である。主端子２２は、半導体パッケージ２１の側面から水平方向に延びる。水平方向は、冷却器１０の上面に沿った方向である。信号端子２３は半導体パッケージ２１に含まれる半導体チップをオンオフする信号を入力する端子である。信号端子２３は、半導体パッケージ２１の側面から水平方向に延び、上方に向かって屈曲する。
　半導体パッケージ２１の上には金属板３０が設けられる。本実施の形態の金属板３０は、全体が半導体パッケージ２１の直上に設けられる。これに限らず、金属板３０は、少なくとも半導体パッケージ２１の上面に設けられた部分を有すれば良い。また、本実施の形態の金属板３０は平板状である。これに限らず、金属板３０は半導体パッケージ２１の上面と対向する面が平らであれば良い。
　半導体パッケージ２１の上面は樹脂面であり、平面である。半導体パッケージ２１の上面と、金属板３０のフラットな面は接触する。
　金属板３０の上には、バネ４０が設けられる。バネ４０は例えばサラバネである。バネ４０は、後述する固定具５０で上から押されることで、金属板３０の上面と垂直な方向に弾性力を発生させる。このため、バネ４０は、弾性力により金属板３０を半導体パッケージ２１の上面に向かって押す。バネ４０は半導体パッケージ２１の中央部に設けられる。
　半導体装置１００は固定具５０を有する。固定具５０は例えばネジである。冷却器１０の上面には凹部１１が形成される。半導体パッケージ２１には上面から裏面に貫通する貫通孔２４が形成される。金属板３０には上面から裏面に貫通する貫通孔３１が形成される。さらに、バネ４０にも上面から裏面に貫通する貫通孔４１が形成される。凹部１１、貫通孔２４、３１、４１は平面視で重なる。
　凹部１１、貫通孔２４、３１、４１はそれぞれネジ穴である。固定具５０の頭部はバネ４０の上に設けられる。固定具５０は、バネ４０の上方から、貫通孔４１、３１、２４を通って凹部１１に挿入される。固定具５０は、バネ４０と金属板３０と半導体パッケージ２１とを貫通して冷却器１０に至る。これにより、半導体モジュール２０を冷却器１０に締め付けて固定できる。
　固定具５０は、バネ４０が弾性力を及ぼす状態で、バネ４０を金属板３０の上面に固定する。バネ４０を固定具５０で締め付けると、バネ４０の外周部分が金属板３０を押さえる。これにより、金属板３０が半導体パッケージ２１の上面を押さえる。
　また、固定具５０は金属から形成される。固定具５０により、金属板３０と冷却器１０は電気的に接続される。
　図３は、実施の形態１に係る半導体モジュール２０の断面図である。半導体モジュール２０は、ヒートスプレッダ２７と、ヒートスプレッダ２７の上に設けられた複数の半導体チップ２６と、ヒートスプレッダ２７下に設けられた絶縁シート２８とを有する。絶縁シート２８は冷却器１０とヒートスプレッダ２７を電気的に絶縁するために設けられる。複数の半導体チップ２６、ヒートスプレッダ２７および絶縁シート２８は樹脂で覆われている。貫通孔２４は、半導体パッケージ２１の樹脂部分に形成される。
　半導体チップ２６の上面は主端子２２とはんだ２５で接合される。また、複数の半導体チップ２６の一方は信号端子２３とワイヤ２９で接続される。ワイヤ２９は例えばアルミワイヤである。半導体チップ２６の下面は、ヒートスプレッダ２７とはんだ２５で接合される。このため、ヒートスプレッダ２７は半導体チップ２６の下面の電極となる。ヒートスプレッダ２７は、図３に示される主端子２２とは別の主端子２２とはんだで接合される。半導体チップ２６と主端子２２はワイヤで接続されても良い。
　信号端子２３とワイヤ２９で接続された半導体チップ２６は例えばスイッチング素子である。スイッチング素子は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等である。半導体チップ２６がＩＧＢＴの場合、エミッタおよびコレクタは主端子２２と電気的に接続される。また、ゲートは信号端子２３と電気的に接続される。他方の半導体チップ２６は例えばＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）である。
　本実施の形態では、半導体モジュール２０は複数の半導体チップ２６を有する。これに限らず、半導体モジュール２０は半導体チップ２６を１つ以上有すれば良い。
　次に半導体装置１００の動作について説明する。信号端子２３から信号が入力されると半導体チップ２６がオンする。これにより、主端子２２に電流が流れる。信号端子２３の微弱な電流または電圧を制御することで、主端子２２が接続される主回路を流れる電流のオンオフが制御される。ここで、主回路は複数の半導体チップ２６が形成する回路である。
　一般に半導体チップ２６の通電時には、ＤＣロスが生じる。また、一般に半導体チップ２６がオンオフする際には、スイッチングロスが発生する。これらのロスによって半導体チップ２６は発熱する。
　冷却器１０は、半導体モジュール２０を放熱させる機能を有する。本実施の形態では、半導体パッケージ２１の冷却面と冷却器１０を密着させている。これにより、半導体モジュール２０から冷却器１０に効率よく熱を伝えることができる。
　さらに、半導体パッケージ２１の冷却面と冷却器１０の間には、グリース７０が塗布される。グリース７０は、例えばフィラーを含有した熱伝導率の高い放熱グリースである。これにより、半導体パッケージ２１と冷却器１０との間の微小な隙間を埋めて、放熱性を向上させることができる。
　また、半導体装置１００では複数の部材が積層している。これらの部材は、温度変化によって、それぞれ線膨張係数に従って膨張および収縮を繰り返す。温度変化は、例えば半導体チップ２６の発熱または環境温度の変化によって生じる。これに対し、本実施の形態では、半導体パッケージ２１をバネ４０の弾性力で冷却器１０に押し付ける。このため、半導体装置１００を構成する部材の膨張および収縮を、バネ４０のストロークで吸収できる。これにより、半導体パッケージ２１を上方から安定して加圧でき、温度変化によるグリース７０のポンピングアウトを抑制できる。
　また、バネ４０としてサラバネを用いることで、厚さを抑制しつつ高い荷重を得ることができる。バネ４０として板バネを用いても良い。板バネを用いることで、バネ４０の形状の自由度を向上できる。
　また、バネで樹脂面を直接押さえる場合、半導体パッケージに局所的に大きい応力が加わり、クリープまたはクラックが発生するおそれがある。特に、半導体チップが動作して高温となると、封止樹脂が軟化することがある。これにより、樹脂面のうち大きい応力が加わるバネとの接触部が陥没し易くなる。このとき、バネから半導体パッケージへの荷重が低下するおそれがある。荷重が低下すると、半導体パッケージの裏面に設けられたグリースが抜け出し、放熱性が低下するおそれがある。
　これに対し、本実施の形態ではバネ４０は樹脂面と接触しない。また、金属板３０の平らな面が半導体パッケージ２１を押さえる。このため、バネ４０による片当たりを防止できる。従って、半導体パッケージ２１がバネ４０によって直接押される場合と比較して、局所的に半導体パッケージ２１に応力が加わることを抑制できる。つまり、半導体パッケージ２１の上面において、荷重を均一化できる。
　このように、本実施の形態では半導体パッケージ２１に高い荷重を加えながら、半導体パッケージ２１を均一に押さえることができる。従って、半導体パッケージ２１にクリープまたはクラックが発生することを抑制できる。これにより、安定した加圧力を確保でき、グリース７０のポンピングアウトを抑制できる。このため、半導体チップ２６の温度上昇および半導体モジュール２０の熱破壊を抑制できる。従って、長期の信頼性を確保できる。
　また、バネ４０として円形のサラバネを用いることで、バネ４０の中心に対して等方的に金属板３０を加圧できる。従って、さらにバランスよく半導体パッケージ２１を加圧できる。また、バネ４０は広い範囲を加圧できるように、金属板３０の上面に収まる範囲で直径が大きい方が好ましい。サラバネの直径は、例えば半導体パッケージ２１の上面の幅の半分より大きくても良い。
　また、一般に半導体チップ２６は高い周波数で大電流のオンオフを行なう。このため、半導体チップ２６は電磁ノイズを発し易い。本実施の形態では、半導体チップ２６が発する電磁ノイズを、金属板３０で遮蔽できる。特に、金属板３０と冷却器１０は固定具５０で電気的に接続される。このため、金属板３０はフレームグランドである冷却器１０と同電位となる。従って、高い遮蔽効果を得ることができる。これにより、半導体モジュール２０の周囲に配置される制御基板の誤動作を防止できる。
　なお、電磁ノイズの遮蔽効果が不要な場合は、金属板３０と冷却器１０は電気的に接続されなくても良い。
　また、固定具５０はネジ以外の部品であっても良い。固定具５０は、弾性力を及ぼす状態でバネ４０を金属板３０の上面に固定できれば良い。
　また、半導体パッケージ２１の上面への荷重を均一化するためには、金属板３０の面積は主端子２２、信号端子２３との絶縁距離を保てる範囲であれば大きい方が好ましい。また、電磁ノイズの遮蔽効果を向上するためにも金属板３０の面積は大きい方が好ましい。金属板３０は、半導体パッケージ２１の上面のうち、例えば９割以上を覆っても良い。金属板３０は、半導体パッケージ２１の上面の全てを覆っても良い。
　また、半導体チップ２６はワイドバンドギャップ半導体によって形成されていても良い。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。本実施の形態によれば、耐熱性の高いワイドバンドギャップ半導体で形成された半導体チップ２６を高温動作させる場合にも、樹脂のクリープを抑制できる。
　これらの変形は以下の実施の形態に係る半導体装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図４は、実施の形態２に係る半導体装置２００の平面図である。半導体装置２００では、金属板２３０の構造が実施の形態１と異なる。金属板２３０は平板状である。金属板２３０は、半導体パッケージ２１の上面に設けられた主部２３４を有する。主部２３４は実施の形態１の金属板３０に対応し、バネ４０によって押圧される。
　主部２３４からは平面視で半導体パッケージ２１の外側に第１部分２３２と第２部分２３３が延びる。第１部分２３２と第２部分２３３は水平方向に延びる。第１部分２３２と第２部分２３３が延びる方向は水平方向に対して傾いていても良い。
　第１部分２３２は平面視で主端子２２と重なる。これにより、主端子２２への通電のオンオフに伴う電磁ノイズを遮蔽できる。特に、金属板２３０の上方に制御基板が設けられる場合に、半導体パッケージ２１から延びる主端子２２等の端子と制御基板とを、金属板２３０で隔てることができる。これにより、制御基板が主端子２２等からの電磁ノイズの影響を受けることを抑制できる。
　主端子２２の半導体パッケージ２１と反対側の端部は、平面視で金属板２３０から突出している。これにより、主端子２２への配線が金属板２３０に妨げられることを防止できる。これに限らず、主端子２２の全体が平面視で金属板２３０に覆われても良い。
　また、第２部分２３３は信号端子２３を囲む。第２部分２３３には開口が形成される。信号端子２３は第２部分２３３の開口を通って上方に延びる。これにより、半導体チップ２６または主端子２２等からの電磁ノイズを遮蔽できる。従って、電磁ノイズの影響を信号端子２３が受けることを抑制できる。
実施の形態３．
　図５は、実施の形態３に係る半導体装置３００の平面図である。図６は、実施の形態３に係る半導体装置３００の断面図である。半導体装置３００では、金属板３３０の構造が実施の形態１と異なる。金属板３３０は、半導体パッケージ２１の上面に設けられた主部３３４を有する。主部３３４は平板状であり、実施の形態１の金属板３０に対応する。
　主部３３４からは、平面視で半導体パッケージ２１の外側に第１部分３３２と第２部分３３３が延びる。金属板３３０は主部３３４の外側で上方に向かって屈曲している。これにより、第１部分３３２と第２部分３３３が形成される。第１部分３３２と第２部分３３３の上端部は、それぞれ外側に屈曲する。第１部分３３２と第２部分３３３の上端部は水平方向に延びる。
　第１部分３３２は平面視で主端子２２と重なる。これにより、実施の形態２と同様に主端子２２からの電磁ノイズを遮蔽できる。また、第２部分３３３は信号端子２３を囲む。これにより、実施の形態２と同様に、信号端子２３が半導体チップ２６または主端子２２等からの電磁ノイズの影響を受けることを抑制できる。
　また、金属板３３０が上方に曲げられることで、半導体パッケージ２１から延びる端子と金属板３０との距離を確保できる。特に、金属板３３０と主端子２２および信号端子２３との沿面距離を確保できる。従って、金属板３３０と、主端子２２または信号端子２３との間の沿面放電を抑制できる。ここで、半導体パッケージ２１の端部よりも内側で金属板３３０を曲げることで、金属板３３０と主端子２２および信号端子２３との沿面距離を大きく確保できる。
　また、半導体装置３００は、金属板３３０の上方に設けられた制御基板３６０を備える。第１部分３３２は、主部３３４から上方に向かって延び、制御基板３６０を支持する。第１部分３３２は、制御基板３６０を支持する支持部である。制御基板３６０は、第１部分３３２のうち上端部において水平方向に延びた部分の上に搭載される。
　第１部分３３２には、スタッドボルト３６２が埋め込まれる。制御基板３６０は、スタッドボルト３６２で金属板３３０に固定される。スタッドボルト３６２によれば、制御基板３６０を取り付ける際の位置決めを行うことができる。制御基板３６０は、スタッドボルト３６２以外のボルトにより金属板３３０に固定されても良い。制御基板３６０の固定方法は限定されない。
　制御基板３６０の上面には、ＩＣなどの電子部品３６１が実装される。また、信号端子２３は上方に延びて、制御基板３６０と電気的に接続される。制御基板３６０は、例えば信号端子２３を介して半導体チップ２６のオンオフの制御を行う。
　本実施の形態では、金属板３３０を制御基板３６０の支持部材として利用できる。従って、制御基板３６０を搭載するためのパーツを削減できる。また、半導体パッケージ２１および主端子２２と、制御基板３６０との間は金属板３３０で隔てられる。このため、制御基板３６０への電磁ノイズの影響を抑制できる。
　また、例えば金属板３３０のうち主部３３４から上方に延びた部分を押さえて半導体パッケージ２１を押圧する構成では、金属板３３０の折り曲げ部が支点となって主部３３４の中央部で浮き上がる力が働く場合がある。このとき、半導体パッケージ２１のうち金属板３３０の折り曲げ部と接する部分に大きい応力が加わり、クリープ等が発生するおそれがある。
　これに対し、本実施の形態では、バネ４０は、弾性力を及ぼす状態で主部３３４の上面に固定される。バネ４０は主部３３４の上に設けられ、弾性力により主部３３４を半導体パッケージ２１の上面に向かって押す。このように、バネ４０が金属板３３０のうち平板状の主部３３４のみを押すことで、半導体パッケージ２１に加わる応力を均一化できる。従って、半導体パッケージ２１にクリープまたはクラックが発生することを抑制できる。なお、主部３３４は、半導体パッケージ２１の上面と対向する面が平らであれば、本実施の形態の効果を得ることができる。
実施の形態４．
　図７は、実施の形態４に係る半導体装置４００の平面図である。半導体装置４００は、半導体モジュール４２０の構造が実施の形態２と異なる。半導体モジュール４２０は半導体パッケージ４２１の形状が半導体モジュール２０と異なる。これ以外は、実施の形態２と同様である。
　半導体パッケージ４２１のうち金属板２３０と半導体パッケージ４２１から延びる端子との間に設けられた部分には、段差４２１ａが形成される。本実施の形態では、半導体パッケージ４２１のうち主端子２２と第１部分２３２との間、および、信号端子２３と第２部分２３３との間に段差４２１ａが形成される。
　これにより、金属板３３０と主端子２２および信号端子２３との沿面距離を確保できる。従って、金属板３３０と、主端子２２または信号端子２３との間の沿面放電を抑制できる。また、本実施の形態では、金属板２３０に曲げ加工が不要となる。従って、実施の形態３よりも低コストで沿面放電を抑制できる。
　段差４２１ａは、半導体パッケージ４２１の外周部全体に形成されても良い。また、金属板２３０と端子との間のみに形成されても良い。また、段差４２１ａの形状は図７に示されるものに限らない。段差４２１ａの形状として、金属板３３０と主端子２２および信号端子２３との沿面距離を延長できるあらゆる形状を採用できる。
実施の形態５．
　図８は、実施の形態５に係る半導体装置５００の平面図である。半導体装置５００は、半導体モジュール５２０を備える。半導体モジュール５２０は、半導体パッケージ５２１の上面に突起５２１ａが設けられている点が実施の形態１と異なる。突起５２１ａは、半導体パッケージ５２１の上面の対角位置に２箇所設けられる。
　また、半導体装置５００は、金属板５３０を備える。金属板５３０は、開口５３５が形成されている点が実施の形態１と異なる。開口５３５は、突起５２１ａに対応する位置に形成される。
　本実施の形態では、突起５２１ａを開口５３５に嵌め込むことで、金属板５３０の位置決めができる。従って、半導体装置５００の組み立てが容易にできる。
　また、金属板５３０の裏面に突起が設けられ、半導体パッケージ５２１の上面に凹部が設けられることで、金属板５３０と半導体パッケージ５２１の上面とが嵌合しても良い。また、突起５２１ａおよび開口５３５の位置、数および形状は、図８に示されるものに限らない。なお、突起５２１ａを複数設けることで、位置決めを正確にできる。
実施の形態６．
　図９は、実施の形態６に係る半導体装置６００の平面図である。図１０は、実施の形態６に係る半導体装置６００の断面図である。半導体装置６００は制御基板３６０の上面と反対側の面に接地用パターン６６３が設けられた点が実施の形態３と異なる。その他の構造は実施の形態３と同様である。
　接地用パターン６６３は、支持部である第１部分３３２の上に設けられ、金属板３３０と電気的に接続される。このため、接地用パターン６６３は、金属板３３０を介してフレームグランドと同電位となる。よって、接地用パターン６６３により、半導体チップ２６または主端子２２の発する電磁ノイズをさらに遮蔽できる。従って、制御基板３６０が電磁ノイズの影響を受けることを抑制できる。
実施の形態７．
　図１１は、実施の形態７に係る半導体装置７００の断面図である。半導体装置７００は、制御基板３６０の上面に接地用パターン７６３が設けられている点が実施の形態６と異なる。電子部品３６１は、制御基板３６０の裏面に実装される。
　制御基板３６０は、金属板３３０の第１部分３３２にスタッドボルト３６２で固定される。スタッドボルト３６２は、第１部分３３２、制御基板３６０および接地用パターン７６３を貫通する。接地用パターン７６３は、スタッドボルト３６２により金属板３３０と電気的に接続される。このため、接地用パターン７６３は、金属板３３０を介してフレームグランドと同電位となる。よって、接地用パターン７６３により、周辺機器または配線からの電磁ノイズを遮蔽できる。従って、制御基板３６０が電磁ノイズの影響を受けることを抑制できる。
　なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。
　１０　冷却器、１１　凹部、２０　半導体モジュール、２１　半導体パッケージ、２２　主端子、２３　信号端子、２４　貫通孔、２５　基板、２６　半導体チップ、３０　金属板、３１　貫通孔、４０　バネ、４１　貫通孔、５０　固定具、７０　グリース、１００、２００　半導体装置、２３０　金属板、２３２　第１部分、２３３　第２部分、２３４　主部、３００　半導体装置、３３０　金属板、３３２　第１部分、３３３　第２部分、３３４　主部、３６０　制御基板、３６１　電子部品、３６２　スタッドボルト、４００　半導体装置、４２０　半導体モジュール、４２１　半導体パッケージ、４２１ａ　段差、５００　半導体装置、５２０　半導体モジュール、５２１　半導体パッケージ、５２１ａ　突起、５３０　金属板、５３５　開口、６００　半導体装置、６６３　接地用パターン、７００　半導体装置、７６３　接地用パターン

Claims (17)

  1. 　冷却器と、
    　前記冷却器の上面に設けられた半導体パッケージと、
    　前記半導体パッケージの上面に設けられた主部を有する金属板と、
    　前記主部の上に設けられ、弾性力により前記主部を前記半導体パッケージの前記上面に向かって押すバネと、
    　前記バネが前記弾性力を及ぼす状態で前記バネを前記主部の上面に固定する固定具と、
    　を備え、
    　前記主部は、前記半導体パッケージの前記上面と対向する面が平らであることを特徴とする半導体装置。
  2. 　前記固定具は、前記バネと前記金属板と前記半導体パッケージとを貫通して前記冷却器に至るネジであり、
    　前記ネジにより前記金属板と前記冷却器は電気的に接続されることを特徴とする請求項１に記載の半導体装置。
  3. 　前記半導体パッケージから延びる信号端子を備え、
    　前記金属板は、平面視で前記半導体パッケージの外側に延び、前記信号端子を囲むことを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記半導体パッケージから延びる主端子を備え、
    　前記金属板は、平面視で前記半導体パッケージの外側に延び、前記主端子と重なることを特徴とする請求項１から３の何れか１項に記載の半導体装置。
  5. 　前記金属板は、前記主部の外側で上方に向かって屈曲していることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
  6. 　前記半導体パッケージのうち前記金属板と前記半導体パッケージから延びる端子との間に設けられた部分には、段差が形成されることを特徴とする請求項１から５の何れか１項に記載の半導体装置。
  7. 　前記金属板の上方に設けられた制御基板を備えることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
  8. 　前記半導体パッケージから延びる端子と前記制御基板とは、前記金属板で隔てられることを特徴とする請求項７に記載の半導体装置。
  9. 　前記金属板は、前記主部から上方に向かって延びる支持部を有し、
    　前記制御基板は前記支持部に支持されることを特徴とする請求項７または８に記載の半導体装置。
  10. 　前記制御基板の上面と反対側の面には接地用パターンが設けられ、
    　前記接地用パターンは、前記支持部の上に設けられ、前記金属板と電気的に接続されることを特徴とする請求項９に記載の半導体装置。
  11. 　前記制御基板の上面には接地用パターンが設けられ、
    　前記制御基板は、前記支持部にボルトで固定され、
    　前記接地用パターンは、前記ボルトにより前記金属板と電気的に接続されることを特徴とする請求項９に記載の半導体装置。
  12. 　前記金属板と前記半導体パッケージの前記上面とは嵌合していることを特徴とする請求項１から１１の何れか１項に記載の半導体装置。
  13. 　前記バネはサラバネであることを特徴とする請求項１から１２の何れか１項に記載の半導体装置。
  14. 　前記冷却器と前記半導体パッケージとの間にグリースが設けられることを特徴とする請求項１から１３の何れか１項に記載の半導体装置。
  15. 　前記半導体パッケージは樹脂から形成されることを特徴とする請求項１から１４の何れか１項に記載の半導体装置。
  16. 　前記半導体パッケージは半導体チップを有し、
    　前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から１５の何れか１項に記載の半導体装置。
  17. 　前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項１６に記載の半導体装置。
PCT/JP2019/031631 2019-08-09 2019-08-09 半導体装置 WO2021028965A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE112019007624.8T DE112019007624T5 (de) 2019-08-09 2019-08-09 Halbleitervorrichtung
JP2021539701A JP7192998B2 (ja) 2019-08-09 2019-08-09 半導体装置
PCT/JP2019/031631 WO2021028965A1 (ja) 2019-08-09 2019-08-09 半導体装置
US17/440,700 US20220173011A1 (en) 2019-08-09 2019-08-09 Semiconductor device
CN201980099008.9A CN114270504B (zh) 2019-08-09 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/031631 WO2021028965A1 (ja) 2019-08-09 2019-08-09 半導体装置

Publications (1)

Publication Number Publication Date
WO2021028965A1 true WO2021028965A1 (ja) 2021-02-18

Family

ID=74570638

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/031631 WO2021028965A1 (ja) 2019-08-09 2019-08-09 半導体装置

Country Status (4)

Country Link
US (1) US20220173011A1 (ja)
JP (1) JP7192998B2 (ja)
DE (1) DE112019007624T5 (ja)
WO (1) WO2021028965A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100327A (ja) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013118423A (ja) * 2013-03-21 2013-06-13 Mitsubishi Electric Corp 半導体装置
JP2014033119A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体装置
CN109712949A (zh) * 2017-10-26 2019-05-03 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及功率半导体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5754528B2 (ja) 1973-09-17 1982-11-18
US6058014A (en) * 1998-10-13 2000-05-02 International Business Machines Corporation Enhanced mounting hardware for a circuit board
US20070000544A1 (en) * 2005-07-01 2007-01-04 Thompson Steven N Valve assembly for positive displacement pumps
JP2013077781A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 電子機器
EP2816598B1 (en) * 2012-02-13 2020-03-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9570374B2 (en) * 2014-01-03 2017-02-14 Rockwell Automation Technologies, Inc. Systems and methods for coupling a semiconductor device of an automation device to a heat sink
US9468087B1 (en) * 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
US10410996B2 (en) * 2016-12-02 2019-09-10 Dialog Semiconductor (Uk) Limited Integrated circuit package for assembling various dice in a single IC package
US10616993B1 (en) * 2018-01-15 2020-04-07 Arista Networks, Inc. Heatsink backing plate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100327A (ja) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2014033119A (ja) * 2012-08-06 2014-02-20 Mitsubishi Electric Corp 半導体装置
JP2013118423A (ja) * 2013-03-21 2013-06-13 Mitsubishi Electric Corp 半導体装置
CN109712949A (zh) * 2017-10-26 2019-05-03 赛米控电子股份有限公司 具有开关装置的功率半导体模块以及功率半导体装置

Also Published As

Publication number Publication date
CN114270504A (zh) 2022-04-01
DE112019007624T5 (de) 2022-04-21
JP7192998B2 (ja) 2022-12-20
US20220173011A1 (en) 2022-06-02
JPWO2021028965A1 (ja) 2021-02-18

Similar Documents

Publication Publication Date Title
KR100709278B1 (ko) 전력용 반도체장치
JP6356550B2 (ja) 半導体装置およびその製造方法
JP4967447B2 (ja) パワー半導体モジュール
JP5701377B2 (ja) パワー半導体モジュール及びパワーユニット装置
US20110304039A1 (en) Semiconductor device
US9728484B2 (en) Power module package and method for manufacturing the same
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2007012831A (ja) パワー半導体装置
JPWO2015111202A1 (ja) 半導体モジュール
JP5899952B2 (ja) 半導体モジュール
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP2015076511A (ja) 半導体装置およびその製造方法
WO2021028965A1 (ja) 半導体装置
CN110462820B (zh) 具有带有凹形弯曲部的底板的半导体模块
JP5195828B2 (ja) 半導体装置
JP5840102B2 (ja) 電力用半導体装置
CN114270504B (zh) 半导体装置
JP2018133598A (ja) 半導体装置およびその製造方法
JP6680419B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
WO2022239154A1 (ja) パワーモジュールおよび電力変換装置
KR101830509B1 (ko) 소자와 패턴의 방열 히트싱크 및 이를 포함한 회로기판
JP2024060122A (ja) 半導体モジュール
WO2018092185A1 (ja) 半導体モジュール及び半導体装置
CN117476571A (zh) 半导体模块及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19941020

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021539701

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19941020

Country of ref document: EP

Kind code of ref document: A1