JPH09283887A - 半導体装置及びこの装置に用いる金属絶縁基板 - Google Patents

半導体装置及びこの装置に用いる金属絶縁基板

Info

Publication number
JPH09283887A
JPH09283887A JP9438796A JP9438796A JPH09283887A JP H09283887 A JPH09283887 A JP H09283887A JP 9438796 A JP9438796 A JP 9438796A JP 9438796 A JP9438796 A JP 9438796A JP H09283887 A JPH09283887 A JP H09283887A
Authority
JP
Japan
Prior art keywords
insulating substrate
power element
semiconductor device
electrode
metal insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9438796A
Other languages
English (en)
Inventor
Wataru Ito
伊藤　　渉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9438796A priority Critical patent/JPH09283887A/ja
Publication of JPH09283887A publication Critical patent/JPH09283887A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]

Abstract

(57)【要約】 【課題】 半導体装置の損失の低減と、放熱性の向上、
並びに小形化を図り、併せて半導体装置に用いる金属絶
縁基板の生産性を向上させるようにする。 【解決手段】 金属絶縁基板３２の回路配線３０に対す
るパワー素子２５の表面電極２５ａの接合をはんだ３３
で行なうことにより、接合面積を大きく確保して、接合
部分のインピーダンスが小さくなるようにした。又、金
属絶縁基板３２にははんだ３３接合部分を通じて熱が伝
達され、放熱されるようにした。更に、金属絶縁基板３
２は両面基板として、回路配線３０を下面に有し、上面
の回路配線３１の電極３１ａには他の電子部品を３４，
３５を実装することにより、半導体装置全体としての部
品配置の広がりを抑制し、小形化を可能ならしめるよう
にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は金属絶縁基板上にパ
ワー素子を実装した半導体装置及びこの装置に用いる金
属絶縁基板に関する。
【０００２】
【従来の技術】パワー素子を搭載した半導体装置は、図
７に示すように、金属ベース１の上面にガラスエポキシ
樹脂やセラミック等の絶縁体２を設け、これの上面に銅
等の導電性金属を材料とする回路配線３を形成した金属
絶縁基板４を使用しており、この金属絶縁基板４上の回
路配線３の電極３ａにパワー素子５をはんだ６を用いて
実装している。
【０００３】パワー素子５の表面の電極５ａから他のパ
ワー素子の表面の電極へは、導電性金属、一般的にはア
ルミニウムを材料とするワイヤ７を用いて接合してお
り、又、パワー素子５の表面の電極５ａから金属絶縁基
板４上の回路配線３へもワイヤ７を用いて接合してい
る。そして、外部入出力端子８と回路配線３をはんだ９
を用いて接合し、金属絶縁基板４にケース１０を接着し
て、ケース１０内を絶縁性の樹脂例えばシリコンゲル１
１で埋め尽くす構造となっている。
【０００４】このような半導体装置は、あらゆる分野で
使用されている。こうした半導体装置において、特にパ
ワー素子５がトランジスタのような場合には、コレクタ
とエミッタ間の飽和電圧及び順電圧が“ゼロ”ではな
く、損失分として発生している。この損失は、通常発熱
となり、使用時に半導体装置の温度上昇を招き、半導体
装置の寿命、信頼性に影響を与える。
【０００５】図７に示すような半導体装置においては、
使用時に損失により温度が上昇すると、熱疲労が発生す
る。特に過大な負荷をかけた場合には、この熱疲労が大
きくなり、ワイヤ７のボンディング接合部７ａでワイヤ
７の剥離を生じさせ、半導体装置が故障することが考え
られる。
【０００６】又、パワー素子５を覆ったシリコンゲル１
１の熱伝導率は小さく、パワー素子５の損失により発生
する熱の大部分は下方の金属絶縁基板４に伝達される。
この金属絶縁基板４からは、一般的に金属絶縁基板４の
下面に設けられた放熱フィン１２を通じて放熱されてい
るが、一方向のみの熱伝達であり放熱効率が非常に悪
い。このため、大きな放熱フィン１２を必要とし、小形
化が困難であった。
【０００７】ことに近年、半導体装置を用いた産業用イ
ンバータ等では、インバータの長寿命化、高信頼性化、
小形化が望まれており、そのため半導体装置の損失低減
及び放熱性の向上が要望されている。
【０００８】
【発明が解決しようとする課題】上述のごとく、半導体
装置の損失は半導体装置の信頼性に影響を与えるもので
ある。半導体装置の損失は、パワー素子５自体の特性か
らくる損失と、半導体装置を構成する構成材料、接合構
造の特性によって決定される。このうち、半導体装置の
構成材料、接合構造の改善による損失低減は、接合構造
がワイヤによる電極のボンディング方式である以上困難
であった。従って、パワー素子自体の特性改善による損
失低減が行なわれ、各種電気的特性が大幅に改善されて
きた。しかしながら、パワー素子自体の改善による損失
低減には限界があり、最近ではその限界に近付きつつあ
るため、半導体装置の損失低減が困難な状況にある。
又、従来のワイヤボンディングによる接合方式では、前
述のごとく放熱が下方の放熱フィン１２のみの一方向で
あり、小形化が困難であった。
【０００９】本発明は上述の事情に鑑みてなされたもの
であり、従ってその目的は、損失の低減、放熱性の向
上、小形化を図ることのできる半導体装置を提供し、併
せて、生産性を向上できる半導体装置装置用の金属絶縁
基板を提供するにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置においては、第１に、金属絶縁
基板上にパワー素子を実装したものにあって、そのパワ
ー素子の上方に両面金属絶縁基板を配置し、この両面金
属絶縁基板の下面の銅を材料とした回路配線の電極と上
記パワー素子のアルミニウムを材料とした表面の電極と
をその銅とアルミニウムとに接合可能な材料から成るは
んだを用いて接合し、且つ上記両面金属絶縁基板の上面
の回路配線の電極に他の電子部品を実装して成ることを
特徴とする。
【００１１】このものによれば、パワー素子の表面電極
の接合がパワー素子の表面電極の材料並びに接合相手の
回路配線の電極の材料に合ったはんだでなされる。この
はんだによるパワー素子の表面電極の接合面積は従来の
ワイヤによるボンディング接合のそれに比して大きく、
その分、接合部分のインピーダンスが小さくなって、半
導体装置としての損失が低減される。又、パワー素子の
表面電極の接合相手の回路配線は上方の両面金属絶縁基
板の下面に形成されており、よって、パワー素子の表面
電極のはんだ接合部分を通じて上方の両面金属絶縁基板
にも熱が伝達され、放熱性が向上する。更に、その上方
の両面金属絶縁基板には上面の回路配線の電極に他の電
子部品を実装していることで、その分、半導体装置全体
としての部品配置の広がりを抑制でき、小形化が可能と
なる。
【００１２】本発明の半導体装置においては、第２に、
パワー素子の表面の電極材料をアルミニウムに代えて一
般的な錫と鉛とを主成分とするはんだが接合可能な金属
とし、このパワー素子の表面の電極と両面金属絶縁基板
の下面の回路配線の電極とを一般的な錫と鉛を主成分と
するはんだを用いて接合したことを特徴とする。このも
のによれば、パワー素子の表面電極の接合が一般的なは
んだでなされるようになり、そのほか、上記同様の作用
が得られる。
【００１３】本発明の半導体装置においては、第３に、
パワー素子の上方に両面金属絶縁基板に代えて片面金属
絶縁基板を配置し、この片面金属絶縁基板の回路配線の
電極とパワー素子の表面の電極とをはんだを用いて接合
したことを特徴とする。このものによれば、小形化以
外、上記同様の作用が得られる。
【００１４】本発明の半導体装置においては、第４に、
パワー素子とこれを実装した金属絶縁基板との間、又は
パワー素子とこれの上方に位置する金属絶縁基板との間
に、放熱板を設けてはんだ接合したことを特徴とする。
このものによれば、放熱性が更に向上する。
【００１５】そして、本発明の半導体装置に用いる金属
絶縁基板においては、パワー素子を実装する箇所に窪み
を持たせてパワー素子が嵌合実装される凹状の電極を形
成したことを特徴とする。このものによれば、凹状の電
極にパワー素子を嵌合実装することで、パワー素子を実
装する際の位置決めが別途位置決め治具を要することな
くできるようになる。
【００１６】
【発明の実施の形態】以下、本発明の第１実施例につ
き、図１及び図２を参照して説明する。まず図１には半
導体装置の全体構成を示しており、金属ベース２１と、
これの上面に設けたガラスエポキシ樹脂やセラミック等
の絶縁体２２、及びこの絶縁体２２の上面に形成した銅
等の導電性金属を材料とする回路配線２３から成る金属
絶縁基板２４を主体としていて、これの回路配線２３の
電極２３ａにパワー素子２５をはんだ２６を用いて実装
し、下面には放熱フィン２７を設けている。
【００１７】パワー素子２５の上方には、金属ベース２
８と、これの上下両面に設けた上述同様のガラスエポキ
シ樹脂やセラミック等の絶縁体２９、及びこの絶縁体２
９の上下両面に形成した銅等の導電性金属を材料とする
回路配線３０，３１から成る両面金属絶縁基板３２を配
置しており、パワー素子２５のアルミニウムを材料とし
た表面の電極２５ａと、上記両面金属絶縁基板３１の下
面の銅を材料とした回路配線３０の電極３０ａとを、そ
の銅とアルミニウムとに接合可能な材料から成るはんだ
３３を用いて接合している。
【００１８】更に、上記両面金属絶縁基板３２の上面の
回路配線３１の電極３１ａには他の電子部品であるＩＣ
部品３４やチップ部品３５並びにコネクタ３６のコネク
タピン３６ａをそれぞれはんだ３７により接合して実装
している。そして、そのコネクタ３６とケース３８とで
金属絶縁基板２４及び両面金属絶縁基板３２の周囲を覆
い、その内方を絶縁性の樹脂例えばシリコンゲル３９で
埋め尽くしている。
【００１９】このように本構成のものでは、パワー素子
２５の表面電極２５ａの接合を、パワー素子２５の表面
電極２５ａの材料並びに接合相手の回路配線３０の電極
３０の材料に合ったはんだ３３でなしているもので、こ
のはんだ３３によるパワー素子２５の表面電極２５ａの
接合面積は従来のワイヤによるボンディング接合のそれ
に比して大きく、その分、接合部分のインピーダンスを
小さくできて、半導体装置としての損失を低減できる。
【００２０】又、パワー素子２５の表面電極２５ａの接
合相手の回路配線３０は上方の両面金属絶縁基板３２の
下面に形成しており、よって、パワー素子２５の表面電
極２５ａのはんだ接合部分を通じて上方の両面金属絶縁
基板３２にも熱が伝達され、放熱性を向上させることが
できる。更に、その上方の両面金属絶縁基板３２には上
面の回路配線３１の電極３１ａに他の電子部品３４，３
５を実装しており、これによって、半導体装置全体とし
ての部品配置の広がりを抑制でき、小形化を可能ならし
めることができる。
【００２１】図２は、同一ロットのパワー素子で、従来
のワイヤボンディング接合によるトランジスタと本発明
の構成によるトランジスタのそれぞれコレクタ・エミッ
タ間の飽和電圧及び順電圧を比較したものである。この
コレクタ・エミッタ間の飽和電圧及び順電圧は、その値
が大きいほど損失が大きい。この図２から明らかなよう
に、コレクタ・エミッタ間の飽和電圧及び順電圧とも
に、本発明の構成によるトランジスタのほうが小さくな
っており、損失を低減していることが分かる。
【００２２】下記の表１は、同一ロットのパワー素子
で、従来のワイヤボンディング接合によるトランジスタ
と本発明の構成によるトランジスタとで、上述同様に定
格電流の１２０［％］の負荷電流を２秒間加え、１８秒
間停止させることを繰返し行なったときの、パワー素子
２５を実装した下方の金属絶縁基板２４の負荷電流を加
えたときの温度上昇を測定した結果を示している。
【００２３】
【表１】
【００２４】この表１から明らかなように、従来のワイ
ヤボンディング接合によるトランジスタでは約８［℃］
の温度上昇があるのに対して、本発明の構成によるトラ
ンジスタでは、前述のごとく上方の両面金属絶縁基板３
２にも熱が伝達されるため、約５［℃］の温度上昇しか
なく、放熱性に優れていることが分かる。
【００２５】又、下記の表２は、同一ロットのパワー素
子で、従来のワイヤボンディング接合によるトランジス
タと本発明の構成によるトランジスタとで、上述同様に
定格電流の１２０［％］の負荷電流を２秒間加え、１８
秒間停止させることを繰返し行なったときの、故障する
までのサイクル数を示したものである。
【００２６】
【表２】
【００２７】この表２から明らかなように、従来のワイ
ヤボンディング接合によるトランジスタでは約４０００
回で故障したのに対して、本発明の構成によるトランジ
スタでは約８０００回で故障しており、信頼性の高いこ
とが確認された。
【００２８】更に、下記の表３は、本発明による構成を
用いてインバータ回路を作製したものと、従来のワイヤ
ボンディング接合によるトランジスタと制御基板とを組
合わせたものとの、面積並びに体積を比較した結果を示
している。
【００２９】
【表３】
【００３０】この表３から明らかなように、本発明の構
成によるインバータ回路では、従来のワイヤボンディン
グ接合によるトランジスタと制御基板とを組合わせたも
のより、面積及び体積ともに約１／２になっており、充
分に小形化できることが分かる。
【００３１】なお、パワー素子２５の表面電極２５ａの
材料は前述のアルミニウムに代えて一般的な錫と鉛とを
主成分とするはんだが接合可能な金属とすることによ
り、このパワー素子２５の表面電極２５ａと両面金属絶
縁基板３２の下面の回路配線３１の電極３１ａとを一般
的な錫と鉛を主成分とするはんだを用いて接合すること
が可能となり、そのほか、上記同様の作用効果を得るこ
とができる。
【００３２】以上に対して、図３は本発明の第２実施例
を示すもので、パワー素子２５の上方に、上述の両面金
属絶縁基板３２に代えて、金属ベース４１と、これの下
面の片面にのみ設けたガラスエポキシ樹脂やセラミック
等の絶縁体４２、及びこの絶縁体４２の下面に形成した
銅等の導電性金属を材料とする回路配線４３から成る片
面金属絶縁基板４４を配置し、この片面金属絶縁基板４
４の回路配線４３の電極４３ａとパワー素子２５の表面
電極２５ａとをはんだ４５を用いて接合したものを示し
ている。
【００３３】このものによれば、小形化以外、第１実施
例同様の作用が得られる。なお、この場合、前述のコネ
クタ３６に代えて外部入出力端子４６を用い、これの端
子リード４６ａを片面金属絶縁基板４４の回路配線４３
にはんだ４７により接合して、これとケース３８とで周
囲を覆った金属絶縁基板２４及び両面金属絶縁基板３２
間にシリコンゲル３９を充填している。
【００３４】図４は本発明の第３実施例を示すもので、
パワー素子２５とこれを実装した金属絶縁基板２４との
間に放熱板５１をはんだ５２により接合して設けると共
に、パワー素子２５とこれの上方に位置する金属絶縁基
板（この場合、両面金属絶縁基板３２であるが、片面金
属絶縁基板４４でも良い）との間にも放熱板５３をはん
だ５４により接合して設けたものを示している。このも
のによれば、放熱性を更に向上させることができる。
【００３５】下記の表４は、同一ロットのパワー素子
で、前述同様に、従来のワイヤボンディング接合による
トランジスタと本発明（第３実施例）の構成によるトラ
ンジスタとで、定格電流の１２０［％］の負荷電流を２
秒間加え、１８秒間停止させることを繰返し行なったと
きの、パワー素子２５を実装した下方の金属絶縁基板２
４の負荷電流を加えたときの温度上昇を測定した結果を
示している。
【００３６】
【表４】
【００３７】この表４から明らかなように、従来のワイ
ヤボンディング接合によるトランジスタでは約８［℃］
の温度上昇があるのに対して、本発明（第３実施例）の
構成によるトランジスタでは、約４［℃］の温度上昇し
かなく、前記第１実施例のものよりも更に放熱性に優れ
ていることが分かる。なお、この場合、放熱板５１，５
３はその両方ではなく、一方のみを設けるようにしても
良い。
【００３８】図５及び図６は本発明の第４実施例を示す
もので、金属ベース６１と、これの上面に設けたガラス
エポキシ樹脂やセラミック等の絶縁体６２、及びこの絶
縁体６２の上面に形成した銅等の導電性金属を材料とす
る回路配線６３から成る金属絶縁基板６４にあって、パ
ワー素子２５を実装する箇所以外の絶縁体６２の厚さを
大きくして、パワー素子２５を実装する箇所に窪みをも
たせることにより、パワー素子２５が嵌合実装される凹
状の電極６５を形成したものを示している。
【００３９】このものによれば、凹状の電極６５にパワ
ー素子２５を嵌合実装することで、パワー素子２５を実
装する際の位置決めが別途位置決め治具を要することな
くでき、生産性を向上させることができる。なお、凹状
の電極６５の形成は、絶縁体６２の厚さを変えず、金属
ベース６０に窪みをもたせることで実現するようにして
も良い。このほか、本発明は上記し且つ図面に示した実
施例にのみ限定されるものではなく、要旨を逸脱しない
範囲内で適宜変更して実施し得る。
【００４０】
【発明の効果】本発明は以上説明したとおりのもので、
下記の効果を奏する。請求項１の半導体装置によれば、
損失を低減できると共に、放熱性を向上でき、小形化を
達成することもできる。請求項２の半導体装置によれ
ば、パワー素子の表面電極の接合が一般的なはんだでで
き、そのほか、上記同様の効果が得られる。
【００４１】請求項３の半導体装置によれば、小形化以
外、請求項１の半導体装置同様の効果が得られる。請求
項４の半導体装置によれば、放熱性を更に向上させるこ
とができる。請求項５の半導体装置に用いる金属絶縁基
板によれば、生産性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す装置全体の縦断面図
【図２】特性図
【図３】本発明の第２実施例を示す図１相当図
【図４】本発明の第３実施例を示す図１相当図
【図５】本発明の第４実施例を示す金属絶縁基板単体の
縦断面図
【図６】図１相当図
【図７】従来例を示す図１相当図
【符号の説明】
２３は回路配線、２３ａは電極、２４は金属絶縁基板、
２５はパワー素子、２５ａは電極、３０，３１は回路配
線、３０ａ，３１ａは電極、３２は両面金属絶縁基板、
３３ははんだ、３４はＩＣ部品（他の電子部品）、３５
はチップ部品（他の電子部品）、４４は片面金属絶縁基
板、４３は回路配線、４３ａは電極、４５ははんだ、５
１は放熱板、５２ははんだ、５３は放熱板、５４ははん
だ、６４は金属絶縁基板、６５は電極を示す。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 金属絶縁基板上にパワー素子を実装した
    ものにおいて、そのパワー素子の上方に両面金属絶縁基
    板を配置し、この両面金属絶縁基板の下面の銅を材料と
    した回路配線の電極と前記パワー素子のアルミニウムを
    材料とした表面の電極とをその銅とアルミニウムとに接
    合可能な材料から成るはんだを用いて接合し、且つ前記
    両面金属絶縁基板の上面の回路配線の電極に他の電子部
    品を実装して成ることを特徴とする半導体装置。
  2. 【請求項２】 パワー素子の表面の電極材料をアルミニ
    ウムに代えて一般的な錫と鉛とを主成分とするはんだが
    接合可能な金属とし、このパワー素子の表面の電極と両
    面金属絶縁基板の下面の回路配線の電極とを一般的な錫
    と鉛を主成分とするはんだを用いて接合したことを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 パワー素子の上方に両面金属絶縁基板に
    代えて片面金属絶縁基板を配置し、この片面金属絶縁基
    板の回路配線の電極とパワー素子の表面の電極とをはん
    だを用いて接合したことを特徴とする請求項１又は２記
    載の半導体装置。
  4. 【請求項４】 パワー素子とこれを実装した金属絶縁基
    板との間、又はパワー素子とこれの上方に位置する金属
    絶縁基板との間に、放熱板を設けてはんだ接合したこと
    を特徴とする請求項１ないし３のいずれかに記載の半導
    体装置。
  5. 【請求項５】 パワー素子を実装する箇所に窪みを持た
    せてパワー素子が嵌合実装される凹状の電極を形成した
    ことを特徴とする、請求項１ないし４のいずれかに記載
    の半導体装置に用いる金属絶縁基板。
JP9438796A 1996-04-16 1996-04-16 半導体装置及びこの装置に用いる金属絶縁基板 Pending JPH09283887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9438796A JPH09283887A (ja) 1996-04-16 1996-04-16 半導体装置及びこの装置に用いる金属絶縁基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9438796A JPH09283887A (ja) 1996-04-16 1996-04-16 半導体装置及びこの装置に用いる金属絶縁基板

Publications (1)

Publication Number Publication Date
JPH09283887A true JPH09283887A (ja) 1997-10-31

Family

ID=14108880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9438796A Pending JPH09283887A (ja) 1996-04-16 1996-04-16 半導体装置及びこの装置に用いる金属絶縁基板

Country Status (1)

Country Link
JP (1) JPH09283887A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2879021A1 (fr) * 2004-01-07 2006-06-09 Mitsubishi Electric Corp Dispositif a semiconducteur de puissance
EP2061289A1 (en) * 2007-11-13 2009-05-20 St Microelectronics S.A. Interconnection of embedded passive components and substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2879021A1 (fr) * 2004-01-07 2006-06-09 Mitsubishi Electric Corp Dispositif a semiconducteur de puissance
US7535076B2 (en) 2004-01-07 2009-05-19 Alstom Transport Sa Power semiconductor device
US7859079B2 (en) 2004-01-07 2010-12-28 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
EP2061289A1 (en) * 2007-11-13 2009-05-20 St Microelectronics S.A. Interconnection of embedded passive components and substrates

Similar Documents

Publication Publication Date Title
US9035453B2 (en) Semiconductor device
US8030749B2 (en) Semiconductor device
US7859079B2 (en) Power semiconductor device
KR900000206B1 (ko) 전력용 반도체 모듈의 배선구조
US8004070B1 (en) Wire-free chip module and method
JP3448159B2 (ja) 電力用半導体装置
US20140110833A1 (en) Power module package
JP2005116702A (ja) パワー半導体モジュール
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP4096741B2 (ja) 半導体装置
US5200640A (en) Hermetic package having covers and a base providing for direct electrical connection
JP2000049281A (ja) 半導体装置
JP2020065017A (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP4039258B2 (ja) 電力用半導体装置
JP2020053503A (ja) パワーモジュール
JP2003514395A (ja) 高電力用マルチチップモジュール
JPH09283887A (ja) 半導体装置及びこの装置に用いる金属絶縁基板
JPH11238962A (ja) 半導体装置の製造方法及び半導体装置
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPH05315467A (ja) 混成集積回路装置
CN217361562U (zh) 一种半导体功率模块
JPH10163416A (ja) パワー半導体モジュール
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体