KR100876868B1 - 인터포저를 이용한 칩 크기 패키지 및 그 제조방법 - Google Patents

인터포저를 이용한 칩 크기 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100876868B1
KR100876868B1 KR1020070060057A KR20070060057A KR100876868B1 KR 100876868 B1 KR100876868 B1 KR 100876868B1 KR 1020070060057 A KR1020070060057 A KR 1020070060057A KR 20070060057 A KR20070060057 A KR 20070060057A KR 100876868 B1 KR100876868 B1 KR 100876868B1
Authority
KR
South Korea
Prior art keywords
interposer
semiconductor chip
bond
chip
csp
Prior art date
Application number
KR1020070060057A
Other languages
English (en)
Other versions
KR20080111738A (ko
Inventor
박민서
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020070060057A priority Critical patent/KR100876868B1/ko
Publication of KR20080111738A publication Critical patent/KR20080111738A/ko
Application granted granted Critical
Publication of KR100876868B1 publication Critical patent/KR100876868B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지 제조용 기판을 사용하지 않고 크기가 더욱 경박 단소화된 인터포저를 이용한 칩 크기 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 ① 반도체 칩과, ② 반도체 칩의 활성면 위에 본드패드가 노출되는 형태로 도포된 접착층과, ③ 반도체 칩 위에 상기 접착층에 의해 접합되고 본드패드가 외부로 노출되는 형태로 부착된 연결용 인터포저(interposer)와, ④ 반도체 칩의 본드패드와 인터포저의 본드핑거를 연결하는 와이어와, ⑤ 인터포저 위에서 본드패드, 본드핑거 및 와이어를 덮도록 형상의 보호층과, ⑥ 인터포저의 솔더볼 패드에 부착된 솔더볼을 구비하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 및 그 제조방법을 제공한다.
반도체 칩, 칩 크기 패키지(CSP), 인터포저(interposer).

Description

인터포저를 이용한 칩 크기 패키지 및 그 제조방법{An Chip size semiconductor package using a interposer and method for manufacturing the same}
도 1은 종래 기술에 의한 칩 크기 반도체 패키지를 설명하기 위한 단면도이다.
도 2는 본 발명의 제1 실시예에 의한 칩 크기 반도체 패키지의 단면도이다.
도 3은 본 발명의 제2 실시예에 의한 칩 크기 반도체 패키지의 단면도이다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따라 인터포저를 이용한 칩 크기 패키지(CSP)의 제조방법을 설명하기 위한 단면도들이다.
도 10 내지 도 14는 본 발명의 제1 실시예에 의한 칩 크기 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다.
도 15 내지 도 19는 본 발명의 제2 실시예에 의한 칩 크기 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다.
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 패키지용 기판을 사용하지 않고, 조립공정에서 본드패드 재배치를 할 수 있는 칩 크기 패키지(CSP: Chip Size Package, 이하 'CSP') 및 그 제조방법에 관한 것이다.
최근 휴대폰, 노트북, 디.엠.비(DMB: Digital Multimedia Broadcasting) 수신기, MP3 플레이어 등의 휴대용 전자기기의 기능이 복합화 및 소형화되고 있다. 이에 따라 이러한 전자기기에 탑재되는 반도체 패키지의 크기 역시 더욱 소형화되고 있으며, 이러한 전자기기 내부에 들어가는 보드(board)의 실장 밀도 역시 더욱 고밀도화 되고있다.
이러한 고밀도화 된 보드에 탑재하기 적합한 작은 크기의 반도체 패키지로서, BGA(Ball Grid Array)가 있다.
도 1은 종래 기술에 의한 칩 크기 반도체 패키지를 설명하기 위한 단면도이다.
도 1을 참조하면, BGA 패키지의 단면도로서, 그 제조방법은 판상의 인쇄회로기판(10)에 접착제(20)를 이용하여 반도체 칩(30)을 접착한다. 이어서 도전성 와이어(40)를 사용하여 인쇄회로기판(10)과 반도체 칩(30)을 전기적으로 서로 연결한다. 그 후, 봉지재(50)를 이용하여 상기 인쇄회로기판(10)의 상부, 반도체 칩(30) 및 와이어(40)를 밀봉하는 몰딩 공정을 수행하여 반도체 패키지(90)의 몸체를 만든다. 그리고 상기 몸체가 형성된 인쇄회로기판의 반대면에 솔더볼(60)을 부착한 후, 개별 유닛으로 분류하기 위한 싱귤레이션 공정(singulation process)을 진행하여 통상적인 BGA 패키지를 제조한다.
그러나 상술한 종래 기술은, 반도체 패키지를 제조하기 위하여 인쇄회로기판을 별도로 사용해야 하는 단점과, 그 크기가 반도체 칩과 비교하여 상대적으로 크며, 제조공정이 길어지며 제조비용이 높은 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 반도체 패키지용 기판을 사용하지 않고, 특히 반도체 패키지 제조공정에서 본드 패드 재배치 패턴을 형성할 수 있는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 제조방법에 의해 만들어진 인터포저를 이용한 칩 크기 패키지(CSP)를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법은, 도체 칩을 포함하는 웨이퍼를 준비하는 단계와, 상기 반도체 칩의 활성면에 접착층을 도포하여 연결용 인터포저(interposer)를 부착하는 단계와, 상기 반도체 칩의 본드패드와 상기 연결용 인터포저의 본드핑거를 와이어로 연결하는 단계와, 상기 연결용 인터포저의 솔더볼 패드만을 노출시키고 상기 반도체 칩 상부에 보호층을 형성하는 단계와, 상기 인터포저의 솔더볼 패드에 솔더볼을 부착하는 단계와, 상기 솔더볼이 부착된 반도체 칩을 웨이퍼로부터 분리하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 접착층은 상기 반도체 칩의 본드 패드 영역이 노출되도록 도포되는 것이 적합하고, 상기 연결용 인터포저는, 단층의 절연기판과, 상기 절연기판의 상부에 형성된 복수개의 본드핑거 및 상기 절연기판 상부에 형성된 복수개의 솔더볼 패드를 포함하는 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 보호층은 본드핑거, 본드패드 및 와이어 존재하는 반도체 칩의 가장자리를 덮는 형태이거나 혹은 반도체 칩의 중앙부와 가장자리를 함께 덮는 형태인 것이 적합하다.
바람직하게는, 상기 보호층을 형성하는 방법은, 몰딩, 스크린 프린팅 및 디스팬싱(dispensing) 방식 중에서 선택된 하나의 방식으로 형성하는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 칩과, 상기 반도체 칩의 활성면 위에 본드패드가 노출되는 형태로 도포된 접착층과, 상기 반도체 칩 위에 상기 접착층에 의해 접합되고 본드패드가 외부로 노출되는 형태로 부착된 연결용 인터포저와, 상기 반도체 칩의 본드패드와 상기 인터포저의 본드핑거를 연결하는 와이어와, 상기 인터포저 위에서 상기 본드패드, 본드핑거 및 와이어를 덮는 형상의 보호층과, 상기 인터포저의 솔더볼 패드에 부착된 솔더볼을 구비하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP)를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 연결용 인터포저는, 단층의 절연기판과, 상기 절연기판의 상부에 형성된 복수개의 본드핑거 및 상기 절연기판 상부에 형성된 복수개의 솔더볼 패드를 포함하는 것이 적합하다.
바람직하게는, 상기 보호층은 본드핑거, 본드패드 및 와이어 존재하는 반도 체 칩의 가장자리를 덮는 형태이거나 혹은 반도체 칩의 중앙부와 가장자리를 함께 덮는 형태인 것이 적합하다.
본 발명에 따르면, 반도체 패키지 제조용 인쇄회로기판을 별도로 사용하지 않고 CSP를 만들 수 있기 때문에 제조비용이 줄어들고, 반도체 패키지 크기를 경박단소화시킬 수 있으며, 반도체 패키지 조립 단계에서 본드패드 재배선 패턴을 간단한 공정을 통하여 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
도 2는 본 발명의 제1 실시예에 의한 칩 크기 반도체 패키지의 단면도이다.
도 2를 참조하면, 반도체 패키지(100)의 중앙부에 솔더볼(112)이 형성되는 BGA 패키지형 CSP로서, 본 발명의 제1 실시예에 의한 인터포저를 이용한 칩 크기 패키지(100)는, 반도체 칩(102)과, 상기 반도체 칩(102)의 활성면 위에 본드패드가 노출되는 형태로 도포된 접착층(104)과, 상기 반도체 칩(102) 위에 상기 접착층(104)에 의해 접합되고 본드패드가 외부로 노출되는 형태로 부착된 연결용 인터포저(106)와, 상기 반도체 칩(102)의 본드패드와 상기 인터포저의 본드핑거를 연결하는 와이어(108), 상기 인터포저(108) 위에서 상기 본드패드, 본드핑거 및 와이어(108)를 덮는 형상의 보호층(110)과, 상기 인터포저(106)의 솔더볼 패드에 부착된 솔더볼(112)을 포함하여 이루어진다.
이때, 상기 반도체 칩(102)은 본드패드가 반도체 칩(102)의 가장자리를 따라 형성된 것을 사용하는 것이 적합하며, 상기 연결용 인터포저(interposer, 106)는, 단층의 절연기판 위에 복수개의 본드핑거 및 솔더볼 패드가 형성된 것으로, 상기 와이어 본딩이 수행되는 본드핑거와 솔더볼이 부착되는 솔더볼 패드는 인쇄회로패턴을 통해 서로 전기적으로 연결되어 있다.
도 3은 본 발명의 제2 실시예에 의한 칩 크기 반도체 패키지의 단면도이다.
도 3을 참조하면, 반도체 칩(102)에 있는 본드패드가 중앙부에 몰려있는 것을 패키징한 CSP로서, 본 발명의 제2 실시예에 의한 인터포저를 이용한 칩 크기 패키지(200)는, 반도체 칩(202)과, 상기 반도체 칩(202)의 활성면 위에 본드패드가 노출되는 형태로 도포된 접착층(204)과, 상기 반도체 칩(202) 위에 상기 접착층(202)에 의해 접합되고 본드패드가 외부로 노출되는 형태로 부착된 연결용 인터포저(206)와, 상기 반도체 칩(202)의 본드패드와 상기 인터포저의 본드핑거를 연결하는 와이어(208), 상기 인터포저(208) 위에서 상기 본드패드, 본드핑거 및 와이어(208)를 덮는 형상의 보호층(210A, 210B)과, 상기 인터포저(206)의 솔더볼 패드에 부착된 솔더볼(212)을 포함하여 이루어진다.
이때, 상기 반도체 칩(202)은 본드패드가 반도체 칩(202)의 중앙부를 따라 형성된 것을 사용하는 것이 적합하며, 상기 연결용 인터포저(interposer, 206)는, 단층의 절연기판 위에 복수개의 본드핑거 및 솔더볼 패드가 형성된 것으로, 상기 본드핑거와 솔더볼 패드는 인쇄회로패턴을 통해 서로 전기적으로 연결되어 있다. 또한 상기 보호층(210A, 210B)은 와이어 및 본드패드를 보호하는 부분(210A), 반도체 칩(202)의 가장자리를 보호하는 부분(210B)으로 구분된다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따라 인터포저를 이용한 칩 크기 패키지(CSP)의 제조방법을 설명하기 위한 단면도들이다.
도 4 내지 도 9를 참조하면, 반도체 칩이 형성된 웨이퍼(102)를 준비한다. 상기 웨이퍼(102)는 플라즈마 세정을 통해 표면에 불순물이 물질이 제거된 상태인 것이 적합하다. 상기 웨이퍼(102)를 세정하는 방식을 플라즈마 세정 외에 기타 다른 방식을 통해서 세정할 수도 있다. 상기 웨이퍼의 반도체 칩(102) 위에 접착층(104)을 형성시킨다(도4). 도면의 참조부호 300은 접착층(104)을 도포하는 도구를 가리킨다. 상기 접착층(104)은 반도체 칩(102) 위에 있는 활성면에서 본드패드 영역을 노출시키도록 형성하는 것이 적합하다.
이어서 상기 접착층(104)이 형성된 반도체 칩(103) 위에 연결용 인터포저(interposer, 106)를 픽 앤 플레이서 툴(pick & place tool, 302)을 사용하여 탑재시킨다. 따라서 연결용 인터포저(106)는 상기 접착층(104)의 접착력에 의해 반도체 칩(102)에서 본드 패드를 노출시킨 상태로 탑재된다(도5). 상기 연결용 인터포저(106)는 기판 위에 본드핑거 및 솔더볼 패드 형태의 인쇄회로패턴이 형성된 중간접착층을 가리킨다.
계속해서 상기 연결용 인터포저(106)에 형성된 본드핑거(bond finger)와 반도체 칩(102) 위에 마련된 본드패드를 와이어(108)를 통해 연결하는 와이어 본딩공정을 진행한다(도6). 상기 와이어 본딩이 진행된 반도체 칩(102) 상부에 몰 딩(molding) 공정을 수행하여 상기 와이어(108), 본드핑거 및 본드 패드를 덮는 보호층(110)을 형성한다(도7). 상기 보호층을 형성하는 방법은, 상기한 몰딩 공정 외에 스크린 프린팅 방식 혹은 앤캡슐런트(encapsulant)를 디스팬싱(dispensing)하는 방식으로 변형할 수도 있다. 따라서 상기 보호층(110)은 연결용 인터포저(106)의 솔더볼 패드만을 외부로 노출시키고 나머지 반도체 칩(102)의 가장자리 상부를 모두 덮는다.
마지막으로 보호층(110)에 의해 외부로 노출된 연결용 인터포저(106)의 솔더볼 패드에 솔더볼(112)을 통상의 방법에 의해 부착(도 8)시킨 후, 블레이드(blade, 306)를 이용한 싱귤레이션(singulation) 공정을 통해 웨이퍼에서 단위 반도체 칩(102)을 분리시켜 본 발명의 바람직한 실시예에 의한 인터포저를 이용한 칩 크기 반도체 패키지의 제조공정을 완료한다.
도 10 내지 도 14는 본 발명의 제1 실시예에 의한 칩 크기 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다.
도 10 내지 도 14를 참조하면, 본 발명의 바람직한 제1 실시예에 의한 칩 크기 반도체 패키지(100)는 도 2에 단면이 도시된 바와 같이 보호층(110)이 반도체 칩(102)의 가장자리를 따라 형성된 칩 크기 패키지(100)이다.
본 실시예에서는 웨이퍼(101) 위에 형성된 하나의 반도체 칩(102)의 평면을 중심으로 설명하기로 한다. 먼저 반도체 칩의 가장자리에 본드패드(103)가 형성된 웨이퍼를 준비한다(도10). 이어서 상기 반도체 칩(102) 위에 접착층을 도포하고, 연결용 인터포저(106)를 부착한다(도 11). 이때 반도체 칩(102) 위에 형성된 본드 패드(103)는 연결용 인터포저 외곽으로 노출되는 것을 확인할 수 있다. 상기 연결용 인터포저(106)의 구조를 설명하면, 절연재질의 단층 기판(120) 위에 본드핑거(bond finger, 122)와 솔더볼 패드(124)가 각각 형성되어 있으며, 상기 본드핑거(122)는 인쇄회로패턴을 통해 상기 솔더볼 패드(124)와 각각 서로 전기적으로 연결되어 있다.
계속해서 연결용 인터포저(106)의 가장자리에 형성된 본드핑거(122)와 반도체 칩(102) 위에 있는 본드 패드(103)를 와이어(108)로 각각 연결한다(도 12). 상기 와이어 본딩이 수행된 결과물의 가장자리에 보호층(110)을 형성하여 연결용 인터포저(106)의 솔더볼 패드(124)만 외부로 노출되도록 한다(도 13).
마지막으로 외부로 노출된 연결용 인터포저(106)의 솔더볼 패드(124) 위에 솔더볼(112)을 부착하고 싱귤레이션 공정을 통해 웨이퍼로부터 본 발명의 제1 실시예에 따라 제조된 단위 칩 크기 패키지(100)를 분리한다.
도 15 내지 도 19는 본 발명의 제2 실시예에 의한 칩 크기 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도들이다.
도 15 내지 도 19를 참조하면, 본 발명의 바람직한 제2 실시예에 의한 칩 크기 반도체 패키지(200)는 도 3에 단면이 도시된 바와 같이 보호층(210A, 210B)이 반도체 칩(202)의 중앙부 및 가장자리에 각각 형성된 칩 크기 패키지(200)이다.
먼저 반도체 칩(202)의 중앙부에 본드패드(203)가 형성된 웨이퍼를 준비한다(도15). 이어서 상기 반도체 칩(202) 위에 접착층을 도포하고, 연결용 인터포저(206)를 부착한다(도 16). 이때 반도체 칩(202)의 중앙부에 형성된 본드패 드(203)는 연결용 인터포저(206)의 중앙에 마련된 슬릿(slit)을 통해 외부로 노출된 것을 확인할 수 있다. 상기 연결용 인터포저(206)의 구조를 설명하면, 절연재질의 단층 기판(220) 위에 본드핑거(bond finger, 222)와 솔더볼 패드(224)가 각각 형성되어 있으며, 상기 본드핑거(222)는 인쇄회로패턴을 통해 상기 솔더볼 패드(224)와 각각 서로 전기적으로 연결되어 있다.
계속해서 연결용 인터포저(206)의 슬릿(slit) 가장자리에 형성된 본드핑거(222)와 반도체 칩(202) 위에 있는 본드 패드(203)를 와이어(208)로 각각 연결한다(도 17). 상기 와이어 본딩이 수행된 결과물의 중앙부(210A) 및 가장자리(210B)에 보호층(210)을 형성하여 연결용 인터포저(206) 위에 있는 솔더볼 패드(224)만 외부로 노출되도록 한다(도 18).
마지막으로 외부로 노출된 연결용 인터포저(206)의 솔더볼 패드(224) 위에 솔더볼(212)을 부착하고 싱귤레이션 공정을 통해 웨이퍼로부터 본 발명의 제2 실시예에 따라 제조된 단위 칩 크기 패키지(200)를 분리한다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 반도체 칩을 반도체 패키지의 제조공정에서 기본 프레임으로 사용되는 인쇄회로기판에 붙이는 방식이 아니라, 반도체 칩을 기본 프레임으로 사용하여 연결용 인터포저를 부착하는 방식으로 CSP를 만들기 때문에 비용을 절감하고, 반도체 패키지의 두께를 더욱 얇게 만들 수 있으며, 그 크기를 더욱 작게 만들 수 있는 장점이 있다.
둘째, 웨이퍼 제조공정이 아니라, 반도체 패키지 조립공정에서 연결용 인터포저를 사용하여 반도체 칩 위에 형성된 본드패드 패턴의 재배선을 달성할 수 있는 장점이 있다.

Claims (10)

  1. 반도체 칩을 포함하는 웨이퍼를 준비하는 단계;
    상기 반도체 칩의 활성면에 접착층을 도포하여 연결용 인터포저(interposer)를 부착하는 단계;
    상기 반도체 칩의 본드패드와 상기 연결용 인터포저의 본드핑거를 와이어로 연결하는 단계;
    상기 연결용 인터포저의 솔더볼 패드만을 노출시키고 상기 반도체 칩 상부에 보호층을 형성하는 단계;
    상기 인터포저의 솔더볼 패드에 솔더볼을 부착하는 단계; 및
    상기 솔더볼이 부착된 반도체 칩을 웨이퍼로부터 분리하는 단계를 포함하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  2. 제1항에 있어서,
    상기 접착층은 상기 반도체 칩의 본드패드 영역이 노출되도록 도포되는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  3. 제1항에 있어서,
    상기 연결용 인터포저는,
    단층의 절연기판;
    상기 절연기판의 상부에 형성된 복수개의 본드핑거; 및
    상기 절연기판 상부에 형성된 복수개의 솔더볼 패드를 포함하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  4. 제1항에 있어서,
    상기 보호층은 본드핑거, 본드패드 및 와이어 존재하는 반도체 칩의 가장자리를 덮는 형태인 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  5. 제1항에 있어서,
    상기 보호층은 본드핑거, 본드패드 및 와이어가 존재하는 반도체 칩의 중앙부와 가장자리를 함께 덮는 형태인 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  6. 제1항에 있어서,
    상기 보호층을 형성하는 방법은, 몰딩, 스크린 프린팅 및 디스팬싱(dispensing) 방식 중에서 선택된 하나의 방식으로 형성하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP) 제조방법.
  7. 반도체 칩;
    상기 반도체 칩의 활성면 위에 본드패드가 노출되는 형태로 도포된 접착층;
    상기 반도체 칩 위에 상기 접착층에 의해 접합되고 본드패드가 외부로 노출되는 형태로 부착된 연결용 인터포저;
    상기 반도체 칩의 본드패드와 상기 인터포저의 본드핑거를 연결하는 와이어;
    상기 인터포저 위에서 상기 본드패드, 본드핑거 및 와이어를 덮는 형상의 보호층; 및
    상기 인터포저의 솔더볼 패드에 부착된 솔더볼을 구비하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP).
  8. 제7항에 있어서,
    상기 연결용 인터포저는,
    단층의 절연기판;
    상기 절연기판의 상부에 형성된 복수개의 본드핑거; 및
    상기 절연기판 상부에 형성된 복수개의 솔더볼 패드를 포함하는 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP).
  9. 제7항에 있어서,
    상기 보호층은 본드핑거, 본드패드 및 와이어 존재하는 반도체 칩의 가장자리를 덮는 형태인 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP).
  10. 제7항에 있어서,
    상기 보호층은 본드핑거, 본드패드 및 와이어 존재하는 반도체 칩의 가장자리 및 중앙부를 덮는 형태인 것을 특징으로 하는 인터포저를 이용한 칩 크기 패키지(CSP).
KR1020070060057A 2007-06-19 2007-06-19 인터포저를 이용한 칩 크기 패키지 및 그 제조방법 KR100876868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070060057A KR100876868B1 (ko) 2007-06-19 2007-06-19 인터포저를 이용한 칩 크기 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070060057A KR100876868B1 (ko) 2007-06-19 2007-06-19 인터포저를 이용한 칩 크기 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080111738A KR20080111738A (ko) 2008-12-24
KR100876868B1 true KR100876868B1 (ko) 2008-12-31

Family

ID=40369814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060057A KR100876868B1 (ko) 2007-06-19 2007-06-19 인터포저를 이용한 칩 크기 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100876868B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11166368B2 (en) 2019-02-12 2021-11-02 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) 2003-01-29 2004-08-19 Sharp Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235352A (ja) 2003-01-29 2004-08-19 Sharp Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11166368B2 (en) 2019-02-12 2021-11-02 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package including the same

Also Published As

Publication number Publication date
KR20080111738A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
US7888172B2 (en) Chip stacked structure and the forming method
TWI255538B (en) Semiconductor package having conductive bumps on chip and method for fabricating the same
KR100574947B1 (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
JP5215587B2 (ja) 半導体装置
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
WO2005001935A2 (en) Integrated circuit package having stacked integrated circuits and method therefor
CN101325188A (zh) 具双面增层之晶圆级半导体封装及其方法
JP2008277570A (ja) 半導体装置及びその製造方法
TW200939428A (en) Multi-chip package structure and method of fabricating the same
JP2007088453A (ja) スタックダイパッケージを製造する方法
US8772922B2 (en) Chip structure having redistribution layer
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
US20080224276A1 (en) Semiconductor device package
JPH1084076A (ja) 半導体装置およびその製造方法
US11004776B2 (en) Semiconductor device with frame having arms and related methods
TWI468088B (zh) 半導體封裝件及其製法
US20090146299A1 (en) Semiconductor package and method thereof
KR100876868B1 (ko) 인터포저를 이용한 칩 크기 패키지 및 그 제조방법
US8410598B2 (en) Semiconductor package and method of manufacturing the same
TW201214650A (en) Chip package having fully covering shield connected to GND ball
KR100824542B1 (ko) 배선용 봉지층을 이용한 웨이퍼 레벨 패키지 제조방법
KR100533761B1 (ko) 반도체패키지
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171113

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee