CN103824818B - 射频微机电器件板级互连封装结构及其封装方法 - Google Patents
射频微机电器件板级互连封装结构及其封装方法 Download PDFInfo
- Publication number
- CN103824818B CN103824818B CN201410091878.0A CN201410091878A CN103824818B CN 103824818 B CN103824818 B CN 103824818B CN 201410091878 A CN201410091878 A CN 201410091878A CN 103824818 B CN103824818 B CN 103824818B
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- salient point
- electrode
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012856 packing Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000004806 packaging method and process Methods 0.000 claims abstract description 39
- 230000005540 biological transmission Effects 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 15
- 238000005538 encapsulation Methods 0.000 claims abstract description 14
- 239000003292 glue Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002604 ultrasonography Methods 0.000 description 2
- 206010007247 Carbuncle Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011093 chipboard Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000004531 microgranule Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
本发明公开了电子元器件技术领域内的一种射频微机电器件的板级互连封装结构及其封装方法，包括射频微机电器件芯片、凸点桥、封装基板和密封材料，射频微机电器件芯片底部粘接在封装基板上，射频微机电器件芯片上侧设有芯片电极，封装基板上设有基板电极，所述凸点桥包括凸点桥高频基板，凸点桥高频基板上制作有若干射频传输线电极，各射频传输线电极两端分别设有金属凸点球，凸点桥倒置并跨接在芯片电极与基板电极之间，使金属凸点球与对应的基板电极、芯片电极相连；所述密封材料填充在凸点桥高频基板和封装基板的边缘间隙内。本发明可实现互连与封装一体化，其射频损耗小，结构简单，易于实现。
Description
技术领域
本发明涉及一种微电子元器件的结构及其封装方法，特别涉及射频器件的外互连封装结构及其封装方法。
背景技术
外互连和封装是完整实现射频器件功能的重要工艺环节。射频微机电器件对封装的特殊要求有：（1）气密的封闭容腔，提供器件中微机械结构的工作空间及保证其免受外界不利因素如水汽或腐蚀性气体，污染微粒，外应力应变等的影响；（2）有效的射频信号互连，要求具有尽可能小的射频信号损耗，包括插入损耗和反射损耗等。现有射频微机电器件的板级互连方法主要有：（1）引线键合，即利用加热、加压或超声的方法使金属引线与芯片和封装基板电极连接，实现芯片与封装基板间的电互连，其工艺简单易实现，但射频特性差，对器件整体性能的不利影响较大；（2）硅过孔技术，即在芯片或封装基板上制作垂直导电通孔并与电极连接，实现芯片与封装基板间的电互连，其射频特性优于引线键合方法，但工艺复杂，对技术和设备要求较高。其不足之处在于：现有的射频微机电器件封装技术中，无论是芯片级封装还是圆片级封装，器件芯片的外互连和封装大多分为两个独立的结构部分及两个分立的工艺步骤，其对封装和互连的设计和工艺条件要求较高，造成产品的合格率低、成本高。
发明内容
本发明的目的之一是针对现有技术中的不足，提供了一种射频微机电器件板级互连封装结构，使互连与封装一体化，射频损耗小，且结构简单，易于实现。
为此，本发明的技术方案为：一种射频微机电器件板级互连封装结构，包括射频微机电器件芯片、凸点桥、封装基板和密封材料，射频微机电器件芯片底部粘接在封装基板上，射频微机电器件芯片上侧设有芯片电极，封装基板上设有基板电极，所述凸点桥包括凸点桥高频基板，凸点桥高频基板上制作有若干射频传输线电极，各射频传输线电极两端分别设有金属凸点球，凸点桥倒置并跨接在芯片电极与基板电极之间，使金属凸点球与对应的基板电极、芯片电极相连；所述密封材料填充在凸点桥高频基板和封装基板的边缘间隙内。
本发明与现有技术相比，其有益效果为：该结构在凸点桥高频基板和封装基板之间经密封材料连接成气密封装容腔，射频微机电器件芯片、芯片电极、金属凸点球及射频传输线电极封装在该容腔内，射频传输线电极、芯片电极及基板电极的互连路径较短，射频损耗低于引线键合和硅过孔方法；制造工艺较硅过孔方法简单，易于工艺实现，并且可以实现芯片与芯片之间的直接互连；凸点桥高频基板可作为封装盖板，金属凸点球可作为支撑体，凸点桥既作为互连通道，也作为密闭空间的支撑结构，与封装基板以及填充在凸点桥高频基板和封装基板之间的密封材料一起构成射频微机电器件，使其可有效地用于射频信号的处理和传输中。
本发明的进一步改进在于所述射频微机电器件芯片为两个或两个以上时，相邻射频微机电器件芯片的芯片电极之间经金属凸点球和射频传输线电极互连。该结构提供了将两个或两个以上的射频微机电器件芯片封装在一起的技术思路，使电子元器件体积更小，信号传递更加可靠。
为进一步降低射频损耗，所述射频传输线电极、芯片电极及基板电极的阻抗相匹配。
本发明的目的之二是提供一种射频微机电器件板级互连封装结构的封装方法，通过该封装方法，可实现快速、简便地封装射频微机电器件芯片。
本发明的射频微机电器件板级互连封装结构的封装方法，其包含以下步骤：
（1）在凸点桥高频基板上制作射频传输线电极；
（2）在各个射频传输线电极两端制作金属凸点球，形成凸点桥；
（3）用粘片胶将射频微机电器件芯片粘接在封装基板上；
（4）倒置凸点桥，使其射频传输线电极两端的金属凸点球分别对准对应的芯片电极和基板电极，利用超声热压使金属凸点球与对应的芯片电极、基板电极相粘接；
（5）在凸点桥高频基板和封装基板之间的边缘间隙中填充密封材料，完成射频微机电器件芯片的封装。所述密封材料可为气密性高分子材料，例如环氧树脂。
通过上述射频微机电器件的封装方法，其工艺简单，易于实现，成品率高。
附图说明
图1是本发明中凸点桥结构的俯视图。
图2是本发明中凸点桥结构的主视图。
图3是本发明中凸点桥结构的左视图。
图4是单个射频微机电器件芯片互连封装的结构示意图。
图5是两个射频微机电器件芯片互连封装的结构示意图。
具体实施方式
下面结合附图和实施例，对本发明作进一步说明。
实施例
1
如图1、图2、图3和图4所示，为单个射频微机电开关芯片板级互连封装结构，该结构包括射频微机电器件芯片1、凸点桥3、封装基板2和密封材料5，射频微机电器件芯片1底部经粘片胶4粘接在封装基板2上，射频微机电器件芯片1上侧设有芯片电极11，封装基板2上设有基板电极21，凸点桥3包括凸点桥高频基板31，凸点桥高频基板31上制作有若干射频传输线电极32，各射频传输线电极32两端分别设有金属凸点球33，凸点桥3倒置并跨接在芯片电极11与基板电极21之间，使金属凸点球33与对应的基板电极21、芯片电极11相连；密封材料5填充在凸点桥高频基板31和封装基板2的边缘间隙内。射频传输线电极32、芯片电极11及基板电极21的阻抗相匹配。
该结构的封装过程，包括以下步骤：
（1）在凸点桥高频基板31上采用光刻及腐蚀工艺在设计的位置形成若干射频传输线电极32；光刻及腐蚀工艺为现有技术中制作电极的常规手段；
（2）在各射频传输线电极32的两端放置锡金合材料制成的金属凸点球33，采用超声波热压技术使传输线电极32与金属凸点球33相互粘接；
（3）用粘片胶4将射频微机电开关芯片1粘接在封装基板2上；封装基板2和凸点桥高频基板31采用ROGERS-4350基板制作；
（4）倒置凸点桥3，使其各射频传输线电极32两端的金属凸点球33分别对准芯片的对应电极11和封装基板的对应电极21，超声热压使之相互粘接，完成芯片与封装基板的互连。
（5）在凸点桥高频基板31和封装基板2之间的边缘间隙中填充环氧树脂密封材料5，完成单个射频微机电开关芯片的封装。
实施例
2
如图1、图2，图3和图5所示，为两个射频微机电开关芯片板级互连封装结构，该结构包括射频微机电器件芯片1、凸点桥3、封装基板2和密封材料5，射频微机电器件芯片1有两个，射频微机电器件芯片1底部经粘片胶4粘接在封装基板2上，射频微机电器件芯片1上侧设有芯片电极11，封装基板2上设有基板电极21，凸点桥3包括凸点桥高频基板31，凸点桥高频基板31上制作有若干射频传输线电极32，各射频传输线电极32两端分别设有金属凸点球33，凸点桥3倒置并跨接在芯片电极11与基板电极21之间，使金属凸点球33与对应的基板电极21、芯片电极11相连；密封材料5填充在高频基板31和封装基板2的边缘间隙内。射频传输线电极32、芯片电极11及基板电极21的阻抗相匹配。两射频微机电器件芯片1的芯片电极11之间经对应的金属凸点球33和射频传输线32电极互连封装时，按以下步骤进行：
（1）在凸点桥高频基板31上制作射频传输线电极32；
（2）在各个射频传输线电极32两端制作金属凸点球33，形成凸点桥；
（3）用粘片胶4将射频微机电器件芯片1粘接在封装基板2上；
（4）倒置凸点桥3，使其射频传输线电极32两端的金属凸点球33分别对准对应的芯片电极11和基板电极21，利用超声波热压使金属凸点球33与对应的芯片电极11、基板电极21相粘接；
（5）在凸点桥高频基板31和封装基板2之间的边缘间隙中填充环氧树脂密封材料5（该环氧树脂材料可用其他气密性高分子材料替代），完成射频微机电器件芯片的封装。
本发明并不局限于上述实施例，在本发明公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本发明的保护范围内。例如射频微机电器件芯片可以有两个或两个以上，相邻射频微机电器件芯片的芯片电极之间经对应的金属凸点球和射频传输线电极互连。
Claims (5)
1.一种射频微机电器件板级互连封装结构，其特征在于：包括射频微机电器件芯片、凸点桥、封装基板和密封材料，射频微机电器件芯片底部粘接在封装基板上，射频微机电器件芯片上侧设有芯片电极，封装基板上设有基板电极，所述凸点桥包括凸点桥高频基板，凸点桥高频基板上制作有若干射频传输线电极，各射频传输线电极两端分别设有金属凸点球，凸点桥倒置并跨接在芯片电极与基板电极之间，使金属凸点球与对应的基板电极、芯片电极相连；所述密封材料填充在凸点桥高频基板和封装基板的边缘间隙内。
2.根据权利要求1所述的射频微机电器件板级互连封装结构，其特征在于：所述射频微机电器件芯片有两个或两个以上，相邻射频微机电器件芯片的芯片电极之间经对应的金属凸点球和射频传输线电极互连。
3.根据权利要求1或2所述的射频微机电器件板级互连封装结构，其特征在于：所述射频传输线电极、芯片电极及基板电极的阻抗相匹配。
4.一种射频微机电器件板级互连封装结构的封装方法，其特征在于，包含以下步骤：
（1）在凸点桥高频基板上制作射频传输线电极；
（2）在各个射频传输线电极两端制作金属凸点球，形成凸点桥；
（3）用粘片胶将射频微机电器件芯片粘接在封装基板上；
（4）倒置凸点桥，使其射频传输线电极两端的金属凸点球分别对准对应的芯片电极和基板电极，利用超声热压使金属凸点球与对应的芯片电极、基板电极相粘接；
（5）在凸点桥高频基板和封装基板之间的边缘间隙中填充密封材料，完成射频微机电器件芯片的封装。
5.根据权利要求4所述的一种射频微机电器件板级互连封装结构的封装方法，其特征在于，所述密封材料为气密性高分子材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410091878.0A CN103824818B (zh) | 2014-03-13 | 2014-03-13 | 射频微机电器件板级互连封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410091878.0A CN103824818B (zh) | 2014-03-13 | 2014-03-13 | 射频微机电器件板级互连封装结构及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824818A CN103824818A (zh) | 2014-05-28 |
| CN103824818B true CN103824818B (zh) | 2016-08-31 |
Family
ID=50759803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410091878.0A Expired - Fee Related CN103824818B (zh) | 2014-03-13 | 2014-03-13 | 射频微机电器件板级互连封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824818B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166434A (en) * | 1997-09-23 | 2000-12-26 | Lsi Logic Corporation | Die clip assembly for semiconductor package |
| TW550770B (en) * | 2002-06-20 | 2003-09-01 | Advanced Semiconductor Eng | Optical integrated circuit element package and process for making the same |
| CN1612340A (zh) * | 2003-06-27 | 2005-05-04 | 三星电子株式会社 | 具有多个倒装芯片的多芯片封装及其制造方法 |
| US6909176B1 (en) * | 2003-11-20 | 2005-06-21 | Altera Corporation | Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate |
| JP2007042786A (ja) * | 2005-08-02 | 2007-02-15 | Sony Corp | マイクロデバイス及びそのパッケージング方法 |
| CN102449756A (zh) * | 2009-03-27 | 2012-05-09 | 莫列斯日本有限公司 | 结合散热器的封装组件以及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200834756A (en) * | 2007-02-01 | 2008-08-16 | Advanced Semiconductor Eng | Package and method of making the same |
| KR101479506B1 (ko) * | 2008-06-30 | 2015-01-07 | 삼성전자주식회사 | 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법 |
-
2014
- 2014-03-13 CN CN201410091878.0A patent/CN103824818B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166434A (en) * | 1997-09-23 | 2000-12-26 | Lsi Logic Corporation | Die clip assembly for semiconductor package |
| TW550770B (en) * | 2002-06-20 | 2003-09-01 | Advanced Semiconductor Eng | Optical integrated circuit element package and process for making the same |
| CN1612340A (zh) * | 2003-06-27 | 2005-05-04 | 三星电子株式会社 | 具有多个倒装芯片的多芯片封装及其制造方法 |
| US6909176B1 (en) * | 2003-11-20 | 2005-06-21 | Altera Corporation | Structure and material for assembling a low-K Si die to achieve a low warpage and industrial grade reliability flip chip package with organic substrate |
| JP2007042786A (ja) * | 2005-08-02 | 2007-02-15 | Sony Corp | マイクロデバイス及びそのパッケージング方法 |
| CN102449756A (zh) * | 2009-03-27 | 2012-05-09 | 莫列斯日本有限公司 | 结合散热器的封装组件以及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824818A (zh) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106301283A (zh) | 声表面波滤波器的封装结构及制作方法 | |
| US7829961B2 (en) | MEMS microphone package and method thereof | |
| TWI469233B (zh) | 具有中空封裝件之封裝系統 | |
| TWI333264B (en) | Packaging structure and method of mems microphone | |
| US9406747B2 (en) | Component in the form of a wafer level package and method for manufacturing same | |
| CN104661164B (zh) | 半导体器件以及形成半导体器件的方法 | |
| CN104779221A (zh) | 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备 | |
| TWI485819B (zh) | 封裝結構及其製造方法 | |
| CN103434998B (zh) | 晶圆级气密性的测试结构及测试方法 | |
| CN104241220A (zh) | 一种超小尺寸无塑封装 | |
| CN103325755A (zh) | 半导体封装结构 | |
| CN103011053A (zh) | 传感器芯片正面向下外露的封装结构及封装方法 | |
| CN107324274A (zh) | 用于sip三维集成的封装载体 | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN103824818B (zh) | 射频微机电器件板级互连封装结构及其封装方法 | |
| KR101953089B1 (ko) | Mems 트랜스듀서 패키지들의 제조시 사용된 리드 프레임 기반 칩 캐리어 | |
| CN104760920B (zh) | 具有mems ic的紧凑电子封装体和相关方法 | |
| CN203754411U (zh) | 一种双腔体mems混合集成金属封装结构 | |
| CN205845941U (zh) | Pip封装结构 | |
| CN109037171A (zh) | 集成电路封装体及其制造方法 | |
| CN201829490U (zh) | 芯片区打孔集成电路引线框架 | |
| CN104779224B (zh) | 一种功率器件的qfn封装结构 | |
| CN207330353U (zh) | 用于sip三维集成的封装载体 | |
| CN206003767U (zh) | 一种超薄封装器件 | |
| CN103943598B (zh) | 一种通用预封装基板结构、封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220511 Address after: 225000 room 206, building 2, No. 217, Kaifa West Road, high tech Industrial Development Zone, Yangzhou City, Jiangsu Province Patentee after: Yangzhou Panfeng Network Technology Co.,Ltd. Address before: 225009 No. 88, South University Road, Jiangsu, Yangzhou Patentee before: YANGZHOU University |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160831 |