CN117690922A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN117690922A
CN117690922A CN202311674862.8A CN202311674862A CN117690922A CN 117690922 A CN117690922 A CN 117690922A CN 202311674862 A CN202311674862 A CN 202311674862A CN 117690922 A CN117690922 A CN 117690922A
Authority
CN
China
Prior art keywords
substrate
chips
metal wire
package structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311674862.8A
Other languages
English (en)
Inventor
王海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Technology Group Co ltd
Original Assignee
Changxin Technology Group Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Technology Group Co ltd filed Critical Changxin Technology Group Co ltd
Priority to CN202311674862.8A priority Critical patent/CN117690922A/zh
Publication of CN117690922A publication Critical patent/CN117690922A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种封装结构及其制造方法，结构包括：基板、堆叠结构、连接部和金属线，基板的表面具有焊垫；堆叠结构位于基板上，堆叠结构包括依次堆叠的多个芯片，其中，位于顶层的芯片为顶层芯片，顶层芯片具有相对的正面和背面，顶层芯片的背面朝向基板，顶层芯片的正面具有第一焊盘；连接部位于基板上且位于堆叠结构的侧面，连接部内具有沿垂直于基板表面方向贯穿连接部的导电柱，导电柱的底部与焊垫电连接；金属线位于堆叠结构远离基板的表面且位于连接部远离基板的表面，金属线的一端与导电柱的顶部电连接，金属线的另一端与第一焊盘电连接。本公开实施例提供的封装结构及其制造方法至少有利于提高封装结构的稳定性。

Description

封装结构及其制造方法
技术领域
本公开实施例涉及半导体领域，特别涉及一种封装结构及其制造方法。
背景技术
随着电子产品功能与应用的需求的急速增加，封装技术也朝着高密度微小化、单芯片封装到多芯片封装、二维尺度到三维尺度的方向发展。其中系统化封装技术(SystemIn Package)是一种可整合不同电路功能芯片的较佳方法，利用表面粘着(Surface MountTechnology：SMT)工艺将不同的芯片堆栈整合于同一基板上，借以有效缩减封装面积，具有体积小、高频、高速、生产周期短与低成本的优点。
目前，封装结构的可靠性有待提高。
发明内容
本公开实施例提供一种封装结构及其制造方法，至少有利于提高封装结构的稳定性。
根据本公开一些实施例，本公开实施例一方面提供一种封装结构，包括：基板，基板的表面具有焊垫；堆叠结构，堆叠结构位于基板上，堆叠结构包括依次堆叠的多个芯片，其中，位于顶层的芯片为顶层芯片，顶层芯片具有相对的正面和背面，顶层芯片的背面朝向基板，顶层芯片的正面具有第一焊盘；连接部，连接部位于基板上且位于堆叠结构的侧面，连接部内具有沿垂直于基板表面方向贯穿连接部的导电柱，导电柱的底部与焊垫电连接；金属线，金属线位于堆叠结构远离基板的表面且位于连接部远离基板的表面，金属线的一端与导电柱的顶部电连接，金属线的另一端与第一焊盘电连接。
在一些实施例中，在堆叠结构中，位于顶层芯片和基板之间的芯片为中间芯片，中间芯片远离基板的表面具有第二焊盘；封装结构还包括：连接线，连接线的一端与焊垫电接触，连接线的另一端与第二焊盘电接触。
在一些实施例中，在垂直于基板表面的方向上，相对于基板表面，连接线的线弧顶点的高度低于导电柱顶面的高度。
在一些实施例中，还包括：封装层，封装层覆盖基板表面，封装层包裹堆叠结构和金属线，还包裹连接部的部分表面且暴露连接部远离堆叠结构的侧面。
在一些实施例中，连接部的导热系数高于封装层的导热系数。
在一些实施例中，还包括：第一焊球和第二焊球，第一焊球位于第一焊盘的表面，第二焊球位于导电柱的顶面，金属线的一端与第一焊球电接触，金属线的另一端与第二焊球电接触。
在一些实施例中，第一焊球和第二焊球中至少一者的材料与金属线的材料相同。
在一些实施例中，垂直于基板表面方向上，相对于基板表面，第二焊球的顶面高度与第一焊盘的顶面高度的差值小于等于7μm。
在一些实施例中，还包括：第三焊球，第三焊球位于导电柱的底面与焊垫之间。
根据本公开一些实施例，本公开实施例另一方面还提供一种封装结构的制造方法，包括：提供基板，基板的表面具有焊垫；在基板上设置堆叠结构，堆叠结构包括依次堆叠的多个芯片，其中，位于顶层的芯片为顶层芯片，顶层芯片具有相对的正面和背面，顶层芯片的背面朝向基板，顶层芯片的正面具有第一焊盘；在基板上设置连接部，连接部位于堆叠结构的侧面，连接部内具有沿垂直于基板表面方向贯穿连接部的导电柱，导电柱的底部与焊垫电连接；形成金属线，金属线位于堆叠结构远离基板的表面且位于连接部远离基板的表面，金属线的一端与导电柱的顶部电连接，金属线的另一端与第一焊盘电连接。
本公开实施例提供的技术方案至少具有以下优点：
本实施例提供的封装结构中，基板上具有堆叠结构，堆叠结构中具有多个依次堆叠的芯片，基板上的焊垫用于与堆叠结构中的芯片电器连接，如此可以实现超高密度或多芯片模块化的封装。其中，堆叠结构中位于顶层的芯片为顶层芯片，顶层芯片的远离基板的正面具有第一焊盘，基板上还具有位于堆叠结构侧面的连接部，连接部内具有沿垂直于基板表面方向贯穿连接部的导电柱，导电柱的顶部通过金属线与第一焊盘电连接，导电柱的底部与焊垫电连接，如此，顶层芯片可以通过金属线和导电柱与基板电器连接。由于金属线位于堆叠结构远离基板的表面且位于连接部远离基板的表面，金属线不需要形成线弧，相较于直接采用打线将基板与顶层芯片连接的方式，可以有利于降低金属线的线弧高度，进而降低封装结构的整体高度，同时还有利于提高第一焊盘与基板电器连接的稳定性。此外，顶层芯片的背面朝向基板，即顶层芯片的正面朝上，顶层芯片正面上未与金属线连接第一焊盘还可以与基板上的其他器件电连接，以实现更丰富的电器连接方式，以满足不同的电路使用需求。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图8为本公开实施例提供的多种封装结构的示意图；
图9至图16为本公开实施例提供的一种封装结构的制造方法的各个步骤对应的结构示意图。
具体实施方式
图1为本公开实施例提供的第一种封装结构的示意图。
参考图1，封装结构包括：基板100以及位于基板100上的堆叠结构110。基板100表面具有焊垫101，堆叠结构110包括依次堆叠的多个芯片111，芯片111远离基板100的表面具有焊盘121。封装结构还可以包括打线130，打线130的一端与焊垫101电连接，打线130的另一端与焊盘121电连接。
图1所示的封装结构中，堆叠结构110中的芯片111通过打线130与基板100电连接，堆叠结构110中各层的芯片111可以相同或者不同，如此可以实现超高密度或多芯片模块化的封装。但是随着芯片111数量增多，芯片111在基板100上堆叠的高度越高，位于高层的芯片111与基板100之间的距离越大。当位于高层的芯片111通过打线130连接基板100时，打线130的距离相应越长，越容易造成打线130的不稳定，甚至发生断线等情况。此外，在制作打线130时，为了避免芯片111出现应力集中发生破裂的问题，芯片111上的焊盘121需要尽量靠近芯片111的中心，远离芯片111的边缘，相应的打线130的线弧高度需要适当增加，而连接位于顶层的芯片111与基板100的打线130的线弧高度越高，越容易出现断接的问题，同时线弧高度影响着封装结构的整体高度，线弧的高度越高相应的封装结构的高度和体积越大。
本公开实施例提供一种封装结构，至少有利于提高封装结构稳定性。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下将结合附图对本实施例提供的封装结构进行详细说明。
图2为本公开实施例提供的第二种封装结构的示意图。
封装结构，包括：基板200、堆叠结构210、连接部240和金属线230。基板200的表面具有焊垫201；堆叠结构210位于基板200上，堆叠结构210包括依次堆叠的多个芯片，其中，位于顶层的芯片为顶层芯片213，顶层芯片213具有相对的正面和背面，顶层芯片213的背面朝向基板200，顶层芯片213的正面具有第一焊盘215；连接部240位于基板200上且位于堆叠结构210的侧面，连接部240内具有沿垂直于基板200表面方向贯穿连接部240的导电柱241，导电柱241的底部与焊垫201电连接；金属线230位于堆叠结构210远离基板200的表面且位于连接部240远离基板200的表面，金属线230的一端与导电柱241的顶部电连接，金属线230的另一端与第一焊盘215电连接。
本实施例提供的封装结构中，基板200上具有堆叠结构210，堆叠结构210中具有多个依次堆叠的芯片，基板200上的焊垫201用于与堆叠结构210中的芯片电器连接，如此可以实现超高密度或多芯片模块化的封装。其中，堆叠结构210中位于顶层的芯片为顶层芯片213，顶层芯片213的远离基板200的正面具有第一焊盘215，基板200上还具有位于堆叠结构210侧面的连接部240，连接部240内具有沿垂直于基板200表面方向贯穿连接部240的导电柱241，导电柱241的顶部通过金属线230与第一焊盘215电连接，导电柱241的底部与焊垫201电连接，如此，顶层芯片213可以通过金属线230和导电柱241与基板200电器连接。由于金属线230位于堆叠结构210远离基板200的表面且位于连接部240远离基板200的表面，金属线230不需要形成线弧，相较于直接采用打线将基板200与顶层芯片213连接的方式，可以有利于降低金属线230的线弧高度，进而降低封装结构的整体高度，同时还有利于提高第一焊盘215与基板200电器连接的稳定性。此外，顶层芯片213的背面朝向基板200，即顶层芯片213的正面朝上，顶层芯片213正面上未与金属线230连接第一焊盘215还可以与基板200上的其他器件电连接，以实现更丰富的电器连接方式，以满足不同的电路使用需求。
基板200可以为芯片或者电子元器件等提供电器连接、保护、支撑、散热和组装等作用，以实现缩小封装产品体积、改善电器性和散热性的功能。在一些实施例中，基板200可以由导线架、印刷电路板或者晶粒承载器所构成。例如，基板200的材料可以采用双马来酰亚胺三嗪树脂、玻璃纤维增强聚酰亚胺、铝或者铜等。
基板200表面的焊垫201可以采用镍、锌、铝、银或者金等材料。
堆叠结构210中的芯片可以包括存储芯片或者逻辑芯片，例如，存储芯片可以包括NAND FLASH、NOR FLASH或者DRAM等；逻辑芯片可以包括中央处理器(CPU)、图像处理器(GPU)、专用处理器(ASIC)或者现场可编程门阵列(FGPA)等。
在堆叠结构210中，位于顶层的芯片为顶层芯片213，位于顶层芯片213与基板200之间的芯片为中间芯片212。在一些实施例中，顶层芯片213的种类可以与中间芯片212的种类相同或者不同。
此外，在图2中示出的中间芯片212的数量不构成对中间芯片212的限定。在一些实施例中，中间芯片212的数量可以是1个、3个或者5个等。当中间芯片212的数量为多个时，位于不同层的中间芯片212的种类可以相同或者不同。
顶层芯片213正面的第一焊盘215可以采用镍、锌、铝、银或者金等材料。
图3为本公开实施例提供的第三种封装结构的示意图。
参考图3，在一些实施例中，堆叠结构110中的芯片111之间可以通过粘接层216粘接在一起。例如，粘接层216的材料可以为芯片贴合膜(Die Attach Film，DAF)，芯片键合膜具有良好的粘附性，能够简化封装工艺，提高制造效率。
在一些实施例中，中间芯片212远离基板200的表面可以具有第二焊盘214，封装结构还可以包括：连接线250，连接线250的一端与焊垫201电接触，连接线250的另一端与第二焊盘214电接触，如此，可以通过打线的方式将中间芯片212与基板200电器连接。
在图3中，以导电柱241连接的焊垫201与连接线250连接的焊垫201为不同的焊垫201为例。在一些实施例中，导电柱和连接线可以与同一焊垫连接。
第二焊盘214可以采用镍、锌、铝、银或者金等材料。连接线250的材料可以金、银合金、钯铜合金或者纯铜等。
在一些实施例中，中间芯片的表面还可以具有重布线层，中间芯片的重布线层可以朝向基板，且相邻中间芯片的重布线层可以相对设置，如此，中间芯片与基板之间可以直接通过重布线层电器连接，且相邻的中间芯片可以直接通过重布线层电连接。
在一些实施例中，中间芯片内部还可以具有硅通孔(Through Silicon Via，TSV)，硅通孔内可以采用铜、钨、多晶硅等导电物质的填充，相邻中间芯片的硅通孔在沿垂直于基板表面的方向上相互导通，且位于底层的中间芯片内的硅通孔与基板上的焊垫电连接，如此实现中间芯片之间的互联以及中间芯片与基板的互联。
在图3中，以堆叠结构210中相邻的芯片尺寸相同为例，堆叠结构210中相邻的芯片之间错位堆叠，如此，每一中间芯片212表面的第二焊盘214均可以暴露出来，以便于通过连接线250将各层的中间芯片212与基板200电器连接。在一些实施例中，堆叠结构中的各个芯片的尺寸可以不同，相邻的芯片之间也可以不错位堆叠，以使中间芯片212表面的第二焊盘214可以通过连接线250与基板200的焊垫201电连接即可。
在一些实施例中，参考图3，在垂直于基板200表面的方向上，相对于基板200表面，连接线250的线弧顶点的高度低于导电柱241顶面的高度。如此，连接线250的线弧不会高于金属线230的线弧高度，即使需要连接线250向中间芯片212的中心靠拢，以避免中间芯片212破裂的情况下，连接线250的线弧也不会影响到封装结构的整体高度，同时也有利于中间芯片212与基板200电器连接的稳定性。
图4为本公开实施例提供的第四种封装结构的示意图。
在图2和图3中，以金属线230的一端与第一焊盘215电接触，且金属线230的另一端与导电柱241的顶面电接触为例。在一些实施例中，参考图4，封装结构还可以包括：第一焊球261和第二焊球262，第一焊球261位于第一焊盘215的表面，第二焊球262位于导电柱241的顶面，金属线230的一端与第一焊球261电接触，金属线230的另一端与第二焊球262电接触。
也就是说，金属线230的一端可以通过第一焊球261与第一焊盘215电连接，金属线230的另一端可以通过第二焊球262与导电柱241的顶面电连接，当导电柱241的材料与金属线230的材料不同时，为了避免焊接应力过大导致导电柱241裂开的问题，可以设置第一焊球261作为金属线230与导电柱241的过渡材料，同理，当金属线230的材料与第一焊盘215的材料不同时，为了避免焊接应力过大导致第一焊盘215裂开的问题，也可以设置第二焊球262作为金属线230与导电柱241的过渡材料。
导电柱241的材料可以包括铜、镍或者锡等。
在一些实施例中，金属线的材料与导电柱的材料不同，且金属线的材料与第一焊盘的材料不同，如此可以同时设置第一焊球和第二焊球。在一些实施例中，金属线的材料与导电柱的材料相同，且金属线的材料与第一焊盘的材料不同，则可以仅在第一焊盘上设置第一焊球以作为金属线与第一焊盘之间的过渡，金属线的另一端可以直接与导电柱电接触；当金属线的材料与导电柱的材料不同，且金属线的材料与第一焊盘的材料相同时，则可以仅在导电柱的顶面设置第二焊球以作为金属线与导电柱的过渡，金属线的一端可以直接与第一焊盘电接触。
第一焊球261的材料和第二焊球262的材料均可以包括金、银合金、钯铜合金或者纯铜等。
金属线230的材料可以包括金、银合金、钯铜合金或者纯铜等。
在一些实施例中，第一焊球261和第二焊球262中至少一者的材料与金属线230的材料相同。如此，第一焊球261或者第二焊球262与金属线230的焊接应力较小，可以避免出现焊接应力较大导致第一焊球261或者第二焊球262碎裂的问题，且第一焊球261的材料或者第二焊球262的材料与金属线230的材料相同时，第一焊球261或者第二焊球262与金属线230焊接强度更高，焊接的稳定性提高，有利于提高封装结构的稳定性。
在一些实施例中，垂直于基板200表面方向上，相对于基板200表面，第二焊球262的顶面高度与第一焊盘215的顶面高度的差值小于等于7μm，例如可以是7μm、6.3μm、6μm、5.4μm、5.1μm、4.3μm、3.7μm、2.5μm、1.7μm、0.6μm或者0μm。由于金属线230位于连接部240的顶面且位于顶层芯片213的顶面，第二焊球262的顶面高度与第一焊盘215的顶面高度的差值关乎金属线230两端的高度差，当第二焊球262的顶面高度与第一焊盘215的顶面高度的差值在适当的范围内时，不论第一焊盘215的顶面是否设置第一焊球261，金属线230两端的高度差均能够保持金属线230稳定的电连接第一焊盘215和导电柱241，同时不会导致金属线230的线弧较大，避免对封装结构的整体高度造成影响。
图5为本公开实施例提供的第五种封装结构的示意图。
在图2至图4中，以导电柱241的底面与焊垫201直接电接触为例。参考图5，在一些实施例中，封装结构还可以包括：第三焊球263，第三焊球263位于导电柱241的底面与焊垫201之间。也就是说，导电柱241的底面与焊垫201之间通过第三焊球263电连接，如此，当导电柱241的材料与焊垫201的材料不同时，第三焊球263可以作为导电柱241与焊垫201之间的过渡材料，可以提高导电柱241与焊垫201之间的焊接稳定性。
第三焊球263的材料可以采用锡、银或者锡银合金等。
图6为本公开实施例提供的第六种封装结构的示意图。
参考图6，在一些实施例中，封装材料还可以包括：封装层270，封装层270覆盖基板200表面，封装层270包裹堆叠结构210和金属线230，还包裹连接部240的部分表面且暴露连接部240远离堆叠结构210的侧面。封装层270可以作为基板200上各个元器件的绝缘保护，避免基板200上的元器件受到灰尘、水分、冲击、振动和化学物质等外界因素的干扰，保证元器件的正常工作。
封装层270可以采用封装树脂，例如环氧树脂。在一些实施例中，环氧树脂包括双酚A系(bisphenol-A)、环氧化的丁二烯、环状脂肪族环氧树脂(cyclic aliphatic epoxy)等。
图7为本公开实施例提供的第七种封装结构的示意图。
在基板200被切割之前，基板200可以包括芯片区202和切割道区203，芯片区202用于设置堆叠结构210或者其他的电子元器件，切割道区203用于将基板200分隔为多个独立的单元，在对基板200的切割道区203进行切割之后可以形成多个独立的封装结构。参考图7，在设置连接部240时，连接部240设置于芯片区202和切割道区203的交界处，其中，导电柱241在基板200表面的正投影位于芯片区202，则连接部240可以不占用过多的芯片区202的面积，有利于提高封装结构的集成密度，进而对切割道区203进行切割之后，可以形成如图6所示的封装结构，连接部240远离堆叠结构210的侧面被封装层270暴露。
图8为本公开实施例提供的第八种封装结构的示意图。
在一些实施例中，参考图8，在基板200被切割之前，相邻芯片区202上的堆叠结构210之间可以共用同一连接部240，连接部240内可以具有两个导电柱241，相邻的堆叠结构210分别利用各自对应的金属线230和导电柱241连接基板200。在对基板200进行切割之后，同样可以形成如图6所示的封装结构。
在一些实施例中，连接部240的导热系数可以高于封装层270的导热系数。封装层270暴露连接部240远离堆叠结构210的侧面，当连接部240的导热系数高于封装层270的导热系数时，可以有利于提高封装结构的散热性能。
在一些实施例中，连接部240的材料可以为硅或者锗硅。以封装层270的材料为环氧树脂为例，环氧树脂的导热系数为0.2～0.4W/m·K，硅的导热系数为150W/m·K，如此，连接部240的导热系数远大于封装层270，封装结构在工作过程中产生的热量可以通过连接部240散发出来，以有利于提高封装结构的工作效率。
本实施例提供的封装结构中，基板200上具有堆叠结构210，堆叠结构210中具有多个依次堆叠的芯片，基板200上的焊垫201用于与堆叠结构210中的芯片电器连接，如此可以实现超高密度或多芯片模块化的封装。其中，堆叠结构210中位于顶层的芯片为顶层芯片213，顶层芯片213的远离基板200的正面具有第一焊盘215，基板200上还具有位于堆叠结构210侧面的连接部240，连接部240内具有沿垂直于基板200表面方向贯穿连接部240的导电柱241，导电柱241的顶部通过金属线230与第一焊盘215电连接，导电柱241的底部与焊垫201电连接，如此，顶层芯片213可以通过金属线230和导电柱241与基板200电器连接。由于金属线230位于堆叠结构210远离基板200的表面且位于连接部240远离基板200的表面，金属线230不需要形成线弧，相较于直接采用打线将基板200与顶层芯片213连接的方式，可以有利于降低金属线230的线弧高度，进而降低封装结构的整体高度，同时还有利于提高第一焊盘215与基板200电器连接的稳定性。此外，顶层芯片213的背面朝向基板200，即顶层芯片213的正面朝上，顶层芯片213正面上未与金属线230连接第一焊盘215还可以与基板200上的其他器件电连接，以实现更丰富的电器连接方式，以满足不同的电路使用需求。
本公开另一实施例提供一种封装结构的制造方法，可用于形成上述封装结构，以提高封装结构的稳定性。需要说明的是，与上述实施例相同或者相应的部分，可参考前述实施例的相应说明，以下将不做详细赘述。以下将结合附图对本实施例提供的封装结构的制造方法进行详细说明。
图9至图16为本公开实施例提供的一种封装结构的制造方法的各个步骤对应的结构示意图。
参考图9至图16，封装结构的制造方法，包括：
参考图9，提供基板200，基板200的表面具有焊垫201。
基板200可以为芯片或者电子元器件等提供电器连接、保护、支撑、散热和组装等作用，以实现缩小封装产品体积、改善电器性和散热性的功能。在一些实施例中，基板200可以由导线架、印刷电路板或者晶粒承载器所构成。例如，基板200的材料可以采用双马来酰亚胺三嗪树脂、玻璃纤维增强聚酰亚胺、铝或者铜等。
基板200表面的焊垫201可以采用镍、锌、铝、银或者金等材料。
在一些实施例中，基板200可以包括芯片区202和位于相邻芯片区202之间的切割道区203。芯片区202用于设置电子元器件并形成电路连接，切割道区203用于将基板200分隔为多个独立的单元，在对基板200的切割道区203进行切割之后可以形成多个独立的封装结构，如此，可以在同一基板200上同时形成多个独立的封装结构，提高封装结构的制造效率。
在本实施例中，以基板200上具有两个芯片区202为例，并不构成对芯片区202数量的限定。在一些实施例中，基板200上可以具有3个、8个或者20个芯片区。
参考图10，在基板200上设置堆叠结构210，堆叠结构210包括依次堆叠的多个芯片，其中，位于顶层的芯片为顶层芯片213，位于顶层芯片213与基板200之间的芯片为中间芯片212，顶层芯片213具有相对的正面和背面，顶层芯片213的背面朝向基板200，顶层芯片213的正面具有第一焊盘215。
顶层芯片213和中间芯片212均可以包括存储芯片或者逻辑芯片，例如，存储芯片可以包括NAND FLASH、NOR FLASH或者DRAM等；逻辑芯片可以包括中央处理器(CPU)、图像处理器(GPU)、专用处理器(ASIC)或者现场可编程门阵列(FGPA)等。
在一些实施例中，顶层芯片213的种类可以与中间芯片212的种类相同或者不同。在一些实施例中，位于不同层的中间芯片212的种类可以相同或者不同。
在一些实施例中，中间芯片212可以采用如图3所示的方式与基板200电器连接，或者，中间芯片可以通过重布线层或者硅通孔的方式相互连接并与基板互联。本实施例不对中间芯片之间的互联以及中间芯片与基板的互联方式做限定。
参考图11，在基板200上设置连接部240，连接部240位于堆叠结构210的侧面，连接部240内具有沿垂直于基板200表面方向贯穿连接部240的导电柱241，导电柱241的底部与焊垫201电连接。
在一些实施例中，连接部204位于芯片区202和切割道区203的交界处，且导电柱241在基板200表面的正投影位于芯片区202内，如此，连接部204可以不占用过多的芯片区202的面积，以有利于提高封装结构的集成密度。
在一些实施例中，在基板200上设置连接部240包括：结合参考图11和图12，提供初始连接部243，初始连接部243的厚度T大于堆叠结构210相对于基板200表面的高度H；在初始连接部243内形成初始导电柱244，初始导电柱244沿初始连接部243的厚度方向延伸，且初始导电柱244的长度大于堆叠结构210相对于基板200表面的高度H。返回参考图11，对初始连接部244进行平坦化处理，以使初始连接部244的两侧表面分别暴露初始导电柱244的两个端面，剩余的初始连接部244作为连接部240，剩余的初始导电柱243作为导电柱241，其中，连接部240的厚度与堆叠结构210相对于基板200表面的高度H相等；将导电柱241的底部与焊垫201电连接。
在一些实施例中，在初始连接层243内部形成初始导电柱244的工艺可以采用硅通孔技术。
在一些实施例中，平坦化处理可以采用化学机械抛光(Chemical MechanicalPolishing，CMP)工艺。
在一些实施例中，将导电柱241的底部与焊垫201电连接包括：参考图13，在导电柱241的底面形成第三焊球263；将连接部240放置于基板200表面，以使第三焊球263与焊垫201相接触；进行回流焊工艺，以使第三焊球263与焊垫201焊接。
第三焊球263的材料可以采用锡、银或者锡银合金等低熔点的材料。
在一些实施例中，还可以采用热压键合的方式以使导电柱与焊垫键合。
参考图14，形成金属线230，金属线230位于堆叠结构210远离基板200的表面且位于连接部240远离基板200的表面，金属线230的一端与导电柱241的顶部电连接，金属线230的另一端与第一焊盘215电连接。
在一些实施例中，金属线230与第一焊盘215或者导电柱241的连接可以采用超声波键合、热压键合或者热超声波键合等方式进行焊接。
在一些实施例中，参考图15，在形成金属线230之前，包括：在第一焊盘215的表面形成第一焊球261；在导电柱241的顶面形成第二焊球262；形成金属线230包括：将金属线230的一端与第一焊球261电接触，且将金属线230的另一端与第二焊球262电接触。如此，第一焊球261可以作为金属线230与导电柱241之间的过渡材料，第二焊球262可以作为金属线230与导电柱241之间的过渡材料，以避免金属线230直接与第一焊盘215或者导电柱241的焊接应力过大造成第一焊盘215或者导电柱241碎裂的问题。
第一焊球261的材料和第二焊球262的材料均可以包括金、银合金、钯铜合金或者纯铜等。
在一些实施例中，形成金属线230、第一焊球261和第二焊球262可以采用同一工艺设备。例如，参考图16，以先在导电柱241顶面形成第二焊球262为例，在第一焊盘215的表面烧结形成第一焊球261之后，直接拉线弧以形成金属线230，然后到第二焊球262的顶面将线弧拉断，则第一焊球261与第二焊球262通过金属线230连接。
在一些实施例中，也可以先在第一焊盘的表面形成第一焊球，然后在导电柱的顶面形成第二焊球之后拉线弧以形成金属线。
在一些实施例中，在形成金属线230之后还可以包括：参考图7，形成封装层270，封装层270覆盖基板200表面，封装层270包裹堆叠结构210和金属线230，还包裹连接部240的部分表面且暴露连接部240远离堆叠结构210的侧面。封装层270可以作为基板200上各个元器件的绝缘保护，避免基板200上的元器件受到灰尘、水分、冲击、振动和化学物质等外界因素的干扰，保证元器件的正常工作。
封装层可以采用封装树脂，例如环氧树脂。在一些实施例中，环氧树脂包括双酚A系(bisphenol-A)、环氧化的丁二烯、环状脂肪族环氧树脂(cyclic aliphatic epoxy)等。
在一些实施例中，在形成封装层270之后还可以：对切割道区203进行切割，以形成图图6所示的封装结构。在一些实施例中，连接部240的导热系数可以高于封装层270的导热系数。封装层270暴露连接部240远离堆叠结构210的侧面，当连接部240的导热系数高于封装层270的导热系数时，可以有利于提高封装结构的散热性能。
本公开实施例提供的封装结构的制备方法，在基板200上设置堆叠结构210，堆叠结构210中具有多个依次堆叠的芯片，基板200上的焊垫201用于与堆叠结构210中的芯片电器连接，如此可以实现超高密度或多芯片模块化的封装。另外，堆叠结构210中位于顶层的芯片为顶层芯片213，顶层芯片213的远离基板200的正面具有第一焊盘215，在基板200上设置了位于堆叠结构210侧面的连接部240，连接部240内具有沿垂直于基板200表面方向贯穿连接部240的导电柱241，导电柱241的顶部通过金属线230与第一焊盘215电连接，导电柱241的底部与焊垫201电连接，如此，顶层芯片213可以通过金属线230和导电柱241与基板200电器连接。由于金属线230位于堆叠结构210远离基板200的表面且位于连接部240远离基板200的表面，金属线230不需要形成线弧，相较于直接采用打线将基板200与顶层芯片213连接的方式，可以有利于降低金属线230的线弧高度，进而降低封装结构的整体高度，同时还有利于提高第一焊盘215与基板200电器连接的稳定性。此外，顶层芯片213的背面朝向基板200，即顶层芯片213的正面朝上，顶层芯片213正面上未与金属线230连接第一焊盘215还可以与基板200上的其他器件电连接，以实现更丰富的电器连接方式，以满足不同的电路使用需求。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

Claims (10)

1.一种封装结构，其特征在于，包括：
基板，所述基板的表面具有焊垫；
堆叠结构，所述堆叠结构位于所述基板上，所述堆叠结构包括依次堆叠的多个芯片，其中，位于顶层的所述芯片为顶层芯片，所述顶层芯片具有相对的正面和背面，所述顶层芯片的背面朝向所述基板，所述顶层芯片的正面具有第一焊盘；
连接部，所述连接部位于所述基板上且位于所述堆叠结构的侧面，所述连接部内具有沿垂直于所述基板表面方向贯穿所述连接部的导电柱，所述导电柱的底部与所述焊垫电连接；
金属线，所述金属线位于所述堆叠结构远离所述基板的表面且位于所述连接部远离所述基板的表面，所述金属线的一端与所述导电柱的顶部电连接，所述金属线的另一端与所述第一焊盘电连接。
2.根据权利要求1所述的封装结构，其特征在于，在所述堆叠结构中，位于所述顶层芯片和所述基板之间的所述芯片为中间芯片，所述中间芯片远离所述基板的表面具有第二焊盘；
所述封装结构还包括：连接线，所述连接线的一端与所述焊垫电接触，所述连接线的另一端与所述第二焊盘电接触。
3.根据权利要求2所述的封装结构，其特征在于，在垂直于所述基板表面的方向上，相对于所述基板表面，所述连接线的线弧顶点的高度低于所述导电柱顶面的高度。
4.根据权利要求1所述的封装结构，其特征在于，还包括：封装层，所述封装层覆盖所述基板表面，所述封装层包裹所述堆叠结构和所述金属线，还包裹所述连接部的部分表面且暴露所述连接部远离所述堆叠结构的侧面。
5.根据权利要求4所述的封装结构，其特征在于，所述连接部的导热系数高于所述封装层的导热系数。
6.根据权利要求1所述的封装结构，其特征在于，还包括：第一焊球和第二焊球，所述第一焊球位于所述第一焊盘的表面，所述第二焊球位于所述导电柱的顶面，所述金属线的一端与所述第一焊球电接触，所述金属线的另一端与所述第二焊球电接触。
7.根据权利要求6所述的封装结构，其特征在于，所述第一焊球和所述第二焊球中至少一者的材料与所述金属线的材料相同。
8.根据权利要求6所述的封装结构，其特征在于，垂直于所述基板表面方向上，相对于所述基板表面，所述第二焊球的顶面高度与所述第一焊盘的顶面高度的差值小于等于7μm。
9.根据权利要求1所述的封装结构，其特征在于，还包括：第三焊球，所述第三焊球位于所述导电柱的底面与所述焊垫之间。
10.一种封装结构的制造方法，其特征在于，包括：
提供基板，所述基板的表面具有焊垫；
在所述基板上设置堆叠结构，所述堆叠结构包括依次堆叠的多个芯片，其中，位于顶层的所述芯片为顶层芯片，所述顶层芯片具有相对的正面和背面，所述顶层芯片的背面朝向所述基板，所述顶层芯片的正面具有第一焊盘；
在所述基板上设置连接部，所述连接部位于所述堆叠结构的侧面，所述连接部内具有沿垂直于所述基板表面方向贯穿所述连接部的导电柱，所述导电柱的底部与所述焊垫电连接；
形成金属线，所述金属线位于所述堆叠结构远离所述基板的表面且位于所述连接部远离所述基板的表面，所述金属线的一端与所述导电柱的顶部电连接，所述金属线的另一端与所述第一焊盘电连接。
CN202311674862.8A 2023-12-01 2023-12-01 封装结构及其制造方法 Pending CN117690922A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311674862.8A CN117690922A (zh) 2023-12-01 2023-12-01 封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311674862.8A CN117690922A (zh) 2023-12-01 2023-12-01 封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN117690922A true CN117690922A (zh) 2024-03-12

Family

ID=90125745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311674862.8A Pending CN117690922A (zh) 2023-12-01 2023-12-01 封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN117690922A (zh)

Similar Documents

Publication Publication Date Title
US6777797B2 (en) Stacked multi-chip package, process for fabrication of chip structuring package, and process for wire-bonding
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
US8089143B2 (en) Integrated circuit package system using interposer
US7847379B2 (en) Lightweight and compact through-silicon via stack package with excellent electrical connections and method for manufacturing the same
US8026586B2 (en) Semiconductor package
US20220310577A1 (en) Semiconductor package
US8361857B2 (en) Semiconductor device having a simplified stack and method for manufacturing thereof
CN111128914A (zh) 一种低翘曲的多芯片封装结构及其制造方法
US20230133322A1 (en) Semiconductor package and method of manufacturing the same
CN108735684B (zh) 多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
KR102644598B1 (ko) 반도체 패키지
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US20230089399A1 (en) Semiconductor device and semiconductor package including the same
CN116798962A (zh) 电子封装件及其制法
CN117690922A (zh) 封装结构及其制造方法
KR20220135447A (ko) 반도체 패키지 및 이의 제조 방법
KR20220009534A (ko) 반도체 패키지 및 이의 제조 방법
KR101096440B1 (ko) 듀얼 다이 패키지
KR20080067891A (ko) 멀티 칩 패키지
TWI788045B (zh) 扇出型封裝結構及其製造方法
US20240071951A1 (en) Semiconductor package and method of fabricating the same
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
US20240153886A1 (en) Semiconductor package
WO2024022116A1 (zh) 半导体结构及其制作方法
US20210082854A1 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination