JPS63144550A - 光デジタルリンクモジユ−ル - Google Patents
光デジタルリンクモジユ−ルInfo
- Publication number
- JPS63144550A JPS63144550A JP61294489A JP29448986A JPS63144550A JP S63144550 A JPS63144550 A JP S63144550A JP 61294489 A JP61294489 A JP 61294489A JP 29448986 A JP29448986 A JP 29448986A JP S63144550 A JPS63144550 A JP S63144550A
- Authority
- JP
- Japan
- Prior art keywords
- metallic cap
- metal cap
- internal
- wiring
- ground wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000919 ceramic Substances 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims description 30
- 238000007789 sealing Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000004308 accommodation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は光デジタルリンクモジュールに関し、特にそ
のメタルキャップ封止型セラミックパッケージに関する
ものである。
のメタルキャップ封止型セラミックパッケージに関する
ものである。
従来の光デジタルリンクモジュールについて第３図を用
いて説明する。第３図は、従来の光デジタルリンクモジ
ュールの断面構造を示し、第３図において、１はセラミ
ック基板、２はメタルキャップ、３は内部配線、４は外
部回路との接続のためのビン、５は内部配線３と外部ピ
ン４とを、あるいはセラミック基板１間の内部配線３同
士を結ぶためのスルーホール、６はパフケージ内部のＩ
Ｃあるいはチップ部品などの内部素子である。
いて説明する。第３図は、従来の光デジタルリンクモジ
ュールの断面構造を示し、第３図において、１はセラミ
ック基板、２はメタルキャップ、３は内部配線、４は外
部回路との接続のためのビン、５は内部配線３と外部ピ
ン４とを、あるいはセラミック基板１間の内部配線３同
士を結ぶためのスルーホール、６はパフケージ内部のＩ
Ｃあるいはチップ部品などの内部素子である。
このような装置では、セラミック基板１を積層している
ので、接地配線３とメタルキャップ２とを接続するため
に接地配線３をスルーホール５を用いて一番上層のセラ
ミック基板１の表面までもってきて、その上にメタルキ
ャップ２を配置して゛両者を接触させ、表面をシールド
している。また、セラミック基板１を積層し、メタルキ
ャップ２をフラット、あるいはそれに近い状態で配置し
ているため、セラミック基板１は内部素子６の収φに必
要な厚み以上の厚さとなっている。
ので、接地配線３とメタルキャップ２とを接続するため
に接地配線３をスルーホール５を用いて一番上層のセラ
ミック基板１の表面までもってきて、その上にメタルキ
ャップ２を配置して゛両者を接触させ、表面をシールド
している。また、セラミック基板１を積層し、メタルキ
ャップ２をフラット、あるいはそれに近い状態で配置し
ているため、セラミック基板１は内部素子６の収φに必
要な厚み以上の厚さとなっている。
従来の光デジタルリンクモジュールは以上のようにセラ
ミック基板１を積層した構造になっているので、メタル
キャップ２を接地するための内部配線３をスルーホール
５を介して基板表面までもってこなければならず、さら
に、積層構造なるがゆえに組み立て後の厚さが厚くなる
などの問題点があった。
ミック基板１を積層した構造になっているので、メタル
キャップ２を接地するための内部配線３をスルーホール
５を介して基板表面までもってこなければならず、さら
に、積層構造なるがゆえに組み立て後の厚さが厚くなる
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、構造が簡単で、組み立て後の厚さを最小限に
おさえることができる光デジタルリンクモジュールを得
ることを目的とする。
たもので、構造が簡単で、組み立て後の厚さを最小限に
おさえることができる光デジタルリンクモジュールを得
ることを目的とする。
この発明に係る光デジタルリンクモジュールは、セラミ
ック基板の裏面に接地配線を設け、メタルキャップに内
部素子の高さに合った最小限の深さを持たせ、さらにメ
タルキャップの周縁部の一部に、上記接地配線と接続す
るための接触片を設けたものである。
ック基板の裏面に接地配線を設け、メタルキャップに内
部素子の高さに合った最小限の深さを持たせ、さらにメ
タルキャップの周縁部の一部に、上記接地配線と接続す
るための接触片を設けたものである。
この発明においては、セラミック基板の裏面に接地配線
を設け、メタルキャップに内部素子の高さに合った最小
限の深さを持たせ、さらにメタルキャップの周縁部の一
部に、上記接地配線と接続するための接触片を設けたか
ら、構造を簡単にでき、かつ組み立て後の厚さを最小限
におさえることができる。
を設け、メタルキャップに内部素子の高さに合った最小
限の深さを持たせ、さらにメタルキャップの周縁部の一
部に、上記接地配線と接続するための接触片を設けたか
ら、構造を簡単にでき、かつ組み立て後の厚さを最小限
におさえることができる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による光デジタルリンクモジュー
ルの構造を示し、第１図において、１はその裏面に接地
配線（裏面配線）３ａを有するセラミック基板、３は内
部配線、４は外部接続のためのピン、５ａは内部配線３
と外部ピン４とを、あるいは内部配線３と裏面配線３ａ
とを結ぶための基板側面配線、６はＩＣあるいはチップ
部品等の内部素子、７は内部配線３とメタルキャップ２
を絶縁するための保護膜である。また、２はその周縁部
にフランジ部２ａを有する断面コ字形状のメタルキャッ
プ、２ｂは該フランジ部２ａの一部に形成され上記基板
側面配線５ａ及び裏面配線３ａと接続するための断面り
字状接触片である。
図は本発明の一実施例による光デジタルリンクモジュー
ルの構造を示し、第１図において、１はその裏面に接地
配線（裏面配線）３ａを有するセラミック基板、３は内
部配線、４は外部接続のためのピン、５ａは内部配線３
と外部ピン４とを、あるいは内部配線３と裏面配線３ａ
とを結ぶための基板側面配線、６はＩＣあるいはチップ
部品等の内部素子、７は内部配線３とメタルキャップ２
を絶縁するための保護膜である。また、２はその周縁部
にフランジ部２ａを有する断面コ字形状のメタルキャッ
プ、２ｂは該フランジ部２ａの一部に形成され上記基板
側面配線５ａ及び裏面配線３ａと接続するための断面り
字状接触片である。
また第２図は基板に取り付ける前の状態のメタルキャッ
プを示す平面図であり、この状態では上記接触片２ｂは
上記フランジ２ａの一部から外へ突出している。
プを示す平面図であり、この状態では上記接触片２ｂは
上記フランジ２ａの一部から外へ突出している。
次に作用効果について説明する。上述のような構造の光
デジタルリンクモジュールでは、内部配線３を外部ピン
４と接続するために、スルーホールを使わずに基板側面
配線５ａを使っている。また内部配線３がメタルキャッ
プ２の下を通ることになるので絶縁のための保護膜７を
つけており、これは、従来技術の積層構造のセラミック
基板１と同じ役割をはたしている。またメタルキャップ
２は従来技術と異なり、内部素子６の高さに合った深さ
を有し、このため、セラミック基板１とあわせた全体の
厚さは、セラミック基板１枚分の厚さ、内部素子６の高
さ、内部素子６及びメタルキャップ間の余裕を合せた厚
さとなり、従来の積層構造のものと比較して装置全体の
厚さが薄くなる。
デジタルリンクモジュールでは、内部配線３を外部ピン
４と接続するために、スルーホールを使わずに基板側面
配線５ａを使っている。また内部配線３がメタルキャッ
プ２の下を通ることになるので絶縁のための保護膜７を
つけており、これは、従来技術の積層構造のセラミック
基板１と同じ役割をはたしている。またメタルキャップ
２は従来技術と異なり、内部素子６の高さに合った深さ
を有し、このため、セラミック基板１とあわせた全体の
厚さは、セラミック基板１枚分の厚さ、内部素子６の高
さ、内部素子６及びメタルキャップ間の余裕を合せた厚
さとなり、従来の積層構造のものと比較して装置全体の
厚さが薄くなる。
また、セラミック基ｆ！１とメタルキャップ２だけでパ
ッケージの周壁を構成できるので、構造を簡単にできる
。さらにメタルキャップ２では、第２図に示すように、
舌状接触片２ｂがフランジ部２ａの一部から外へ突出し
ており、これを折り曲げて裏面の接地配線３ａと接続す
るようにしであるので、メタルキャップ２自体を容易に
接地することができ、内部素子６のシールドも容易であ
る。
ッケージの周壁を構成できるので、構造を簡単にできる
。さらにメタルキャップ２では、第２図に示すように、
舌状接触片２ｂがフランジ部２ａの一部から外へ突出し
ており、これを折り曲げて裏面の接地配線３ａと接続す
るようにしであるので、メタルキャップ２自体を容易に
接地することができ、内部素子６のシールドも容易であ
る。
なお、上記実施例では、スルーホールのない場合を示し
たが、スルーホール５が必要な場合でも、た深さを持っ
たメタルキャップ２を用いることにより、組み立て後の
厚さを薄くした光デジタルリンクモジュールを得ること
ができる。第４図はこの場合の例を示し、この例では、
２つの基板１を積層しているが、この基板は２Ｎで第１
図の基板１層と同じ厚さにしであるため、組み立て後の
厚さは、第１図のものと同じになり、また、厚さだけで
なく外形も同一の形状にできる。
たが、スルーホール５が必要な場合でも、た深さを持っ
たメタルキャップ２を用いることにより、組み立て後の
厚さを薄くした光デジタルリンクモジュールを得ること
ができる。第４図はこの場合の例を示し、この例では、
２つの基板１を積層しているが、この基板は２Ｎで第１
図の基板１層と同じ厚さにしであるため、組み立て後の
厚さは、第１図のものと同じになり、また、厚さだけで
なく外形も同一の形状にできる。
〔発明の効果）
以上のようにこの発明にかかる光デジタルリンクモジュ
ールによれば、セラミック゛基板の裏面に接地配線を設
け、メタルキャップに内部素子の高さに合った最小限の
深さを持たせ、さらにメタルキャップの周縁部の一部に
、上記接地配線と接続でき、さらにセラミック基板裏面
の接地配線とメタルキャップとを容易に接続できるとと
もに、内部素子のシールドも容易に行うことができる効
果がある。
ールによれば、セラミック゛基板の裏面に接地配線を設
け、メタルキャップに内部素子の高さに合った最小限の
深さを持たせ、さらにメタルキャップの周縁部の一部に
、上記接地配線と接続でき、さらにセラミック基板裏面
の接地配線とメタルキャップとを容易に接続できるとと
もに、内部素子のシールドも容易に行うことができる効
果がある。
第１図はこの発明の一実施例による光デジタルリンクモ
ジュールの断面構造を示す図、第２図は該モジュールの
メタルキャップを示す平面図、第３図は従来技術の光デ
ジタルリンクモジュールの断面構造を示す図、第４図は
この発明の他の実施例を示す断面図である。 図において１はセラミック基板、２はメタルキャップ、
２ａはフランジ、２ｂは接触片、３は内部配線、３ａは
接地配線、４は外部接続ビン、５ａは基板側面配線、６
は内部素子、７は保護膜である。 なお、図中同一符号は同−又は相当部分を示す。
ジュールの断面構造を示す図、第２図は該モジュールの
メタルキャップを示す平面図、第３図は従来技術の光デ
ジタルリンクモジュールの断面構造を示す図、第４図は
この発明の他の実施例を示す断面図である。 図において１はセラミック基板、２はメタルキャップ、
２ａはフランジ、２ｂは接触片、３は内部配線、３ａは
接地配線、４は外部接続ビン、５ａは基板側面配線、６
は内部素子、７は保護膜である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）内部素子が搭載され内部配線が施されたセラミッ
ク基板と、該セラミック基板を封止するためのメタルキ
ャップと、上記基板と外部回路とを接続するためのピン
とを有する光デジタルリンクモジュールにおいて、 上記セラミック基板はその裏面に接地配線を有するもの
であり、 上記メタルキャップは上記内部素子の高さに合った最小
限の深さを有し、かつその周縁部の一部に上記接地配線
との接続のための接触片を有するものであることを特徴
とする光デジタルリンクモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294489A JPS63144550A (ja) | 1986-12-09 | 1986-12-09 | 光デジタルリンクモジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294489A JPS63144550A (ja) | 1986-12-09 | 1986-12-09 | 光デジタルリンクモジユ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144550A true JPS63144550A (ja) | 1988-06-16 |
Family
ID=17808425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61294489A Pending JPS63144550A (ja) | 1986-12-09 | 1986-12-09 | 光デジタルリンクモジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144550A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208861A (ja) * | 1993-01-12 | 1994-07-26 | Yazaki Corp | 液体容器内からのリード線の導出構造 |
| JPH0660947U (ja) * | 1993-02-08 | 1994-08-23 | 横河電機株式会社 | 単眼反射形光電スイッチ |
| JP2005057073A (ja) * | 2003-08-05 | 2005-03-03 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
| JP2009076949A (ja) * | 2009-01-15 | 2009-04-09 | Nichia Corp | Ｌｅｄ表示装置およびその使用方法 |
| JP2009182251A (ja) * | 2008-01-31 | 2009-08-13 | Fujitsu Ltd | 光受信サブアセンブリおよび光受信モジュール |
| CN103311225A (zh) * | 2012-03-08 | 2013-09-18 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
-
1986
- 1986-12-09 JP JP61294489A patent/JPS63144550A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06208861A (ja) * | 1993-01-12 | 1994-07-26 | Yazaki Corp | 液体容器内からのリード線の導出構造 |
| JPH0660947U (ja) * | 1993-02-08 | 1994-08-23 | 横河電機株式会社 | 単眼反射形光電スイッチ |
| JP2005057073A (ja) * | 2003-08-05 | 2005-03-03 | Nichia Chem Ind Ltd | 発光装置及びその製造方法 |
| JP2009182251A (ja) * | 2008-01-31 | 2009-08-13 | Fujitsu Ltd | 光受信サブアセンブリおよび光受信モジュール |
| JP2009076949A (ja) * | 2009-01-15 | 2009-04-09 | Nichia Corp | Ｌｅｄ表示装置およびその使用方法 |
| CN103311225A (zh) * | 2012-03-08 | 2013-09-18 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4905124A (en) | IC card | |
| US5838551A (en) | Electronic package carrying an electronic component and assembly of mother board and electronic package | |
| JP2010206158A (ja) | デバイス | |
| JPS63144550A (ja) | 光デジタルリンクモジユ−ル | |
| JPS6348183B2 (ja) | ||
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JPS60254646A (ja) | 半導体装置 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPS6027196B2 (ja) | 半導体集積回路装置 | |
| JPS6218049Y2 (ja) | ||
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPS62137860A (ja) | 半導体集積回路用セラミツクスケ−ス | |
| JPS5821180Y2 (ja) | 半導体装置 | |
| JPH0121568Y2 (ja) | ||
| JPS6041728Y2 (ja) | 半導体装置 | |
| JP2604102Y2 (ja) | 気密端子 | |
| JPS60169850U (ja) | 光モジユ−ル | |
| JPS635236Y2 (ja) | ||
| JPS63110646A (ja) | フオトデイテクタ部を有する集積回路の実装構造 | |
| JPH0739244Y2 (ja) | 混成集積回路装置 | |
| JPH0289347A (ja) | パッケージ | |
| JPS60113451A (ja) | 半導体パツケ−ジ | |
| JPS6246983B2 (ja) | ||
| JPH03120749A (ja) | 半導体素子パッケージ |