JP2023056335A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2023056335A JP2023056335A JP2021165625A JP2021165625A JP2023056335A JP 2023056335 A JP2023056335 A JP 2023056335A JP 2021165625 A JP2021165625 A JP 2021165625A JP 2021165625 A JP2021165625 A JP 2021165625A JP 2023056335 A JP2023056335 A JP 2023056335A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- wiring board
- pad
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 209
- 229910000679 solder Inorganic materials 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 228
- 230000002093 peripheral effect Effects 0.000 claims description 31
- 239000002335 surface treatment layer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 description 19
- 239000011162 core material Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- -1 imidazole compound Chemical class 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線基板の品質向上。【解決手段】実施形態の配線基板は、第１絶縁層２と、第１絶縁層２上に形成されている第１導体層と、第１絶縁層２上及び第１導体層２上に形成されているソルダーレジスト層４と、を含んでいて、第１面及び第１面の反対面である第２面を有している。第１導体層は略矩形の平面形状を有する導体パッド３ａを含み、ソルダーレジスト層４は、導体パッド３ａにおける第１絶縁層２と反対側の表面である主面３ａ１の面積の５０％以上を露出させる開口４ａを有し、導体パッド３ａの周縁３ｂにおける２組の対向する２辺のうちの長辺側の組において、導体パッドの側面３ａ２及び主面３ａ１が開口４ａ内に露出しており、２組の対向する２辺のうちの短辺側の組及び周縁３ｂのうちの角部３ｂ３において、導体パッド３ａの側面３ａ２及び主面３ａ１がソルダーレジスト層４に覆われている。【選択図】図４
Description
本発明は配線基板に関する。
特許文献１には、絶縁層上に形成されていて半導体素子に接合されるパッド部を有する多層配線基板が開示されている。絶縁層上にはソルダーレジストが設けられており、パッド部は、ソルダーレジストの開口中にソルダーレジストから離れた状態となるように配置されている。
特許文献１に開示のパッド部のように絶縁層上に形成された導体パッド及びその下層の絶縁層には、導体パッドと絶縁層との熱膨張率の相違や、導体パッドに接続される外部の部品から加わる外力などによって応力が生じることがある。そのため、導体パッド及びその近傍の絶縁層では、この応力によるクラックや、絶縁層と導体パッドとの間の界面剥離などの不具合が生じ易いと考えられる。
本発明の配線基板は、第１絶縁層と、前記第１絶縁層上に形成されている第１導体層と、前記第１絶縁層上及び前記第１導体層上に形成されているソルダーレジスト層と、を含んでいて、第１面及び前記第１面の反対面である第２面を有している。そして、前記第１導体層は略矩形の平面形状を有する導体パッドを含み、前記ソルダーレジスト層は、前記導体パッドにおける前記第１絶縁層と反対側の表面である主面の面積の５０％以上を露出させる開口を有し、前記導体パッドの周縁における２組の対向する２辺のうちの長辺側の組において、前記導体パッドの側面及び前記主面が前記開口内に露出しており、前記２組の対向する２辺のうちの短辺側の組及び前記周縁のうちの角部において、前記導体パッドの前記側面及び前記主面が前記ソルダーレジスト層に覆われている。
本発明の実施形態によれば、配線基板に設けられる導体パッドにおいて必要な大きさの露出部分を確保しながら、その周辺部の絶縁層におけるクラックなどの不具合の発生が生じ難いと考えられる、高い品質の配線基板を提供することができる。
本発明の実施形態の配線基板が図面を参照しながら説明される。図１には、一実施形態の配線基板の一例である配線基板１の断面図が示されており、図２には、図１における下面側からの配線基板１の平面図が示されている。図２のＩ－Ｉ線での断面図が図１である。また図３には、図２のIII－III線での断面図が示されている。なお図３では、配線基板１の図１における下面付近の領域だけが示されており、その他の領域は省略されている。
図１に示されるように、配線基板１は、絶縁層２０と、絶縁層２０の両面それぞれに交互に積層された導体層及び絶縁層とを含んでいる。絶縁層２０の上面２０ａ上には、３つの導体層３１のそれぞれと２つの絶縁層２１のそれぞれとが交互に積層され、その上に、さらに絶縁層２３が積層され、絶縁層２３上に導体層３３が形成されている。同様に、絶縁層２０の上面２０ａの反対面である下面２０ｂ上には、３つの導体層３２のそれぞれと２つの絶縁層２２のそれぞれとが交互に積層され、その上に、さらに絶縁層（第１絶縁層）２が積層され、絶縁層２上に導体層（第１導体層）３が形成されている。絶縁層２３及び導体層３３上には、ソルダーレジスト層（第２ソルダーレジスト層）４０が形成されている。絶縁層２及び導体層３上にはソルダーレジスト層４が形成されている。このように、実施形態の配線基板１は、絶縁層２と、絶縁層２上に形成されている導体層３と、絶縁層２上及び導体層３上に形成されているソルダーレジスト層４と、を少なくとも含んでおり、図１の例ではさらに絶縁層２３及び導体層３３を含んでいる。
配線基板１は、配線基板１の厚さ方向と直交する方向に広がる２つの表面として第１面１１、及び第１面１１の反対面である第２面１２を有している。配線基板１の厚さ方向は、以下では単に「Ｚ方向」とも称される。配線基板１において、絶縁層２３、導体層３３、及びソルダーレジスト層４０は配線基板１の第１面１１側に形成されており、配線基板１の第１面１１側の表層部を形成している。第１面１１は、絶縁層２３、導体層３３、及びソルダーレジスト層４０それぞれにおけるＺ方向に直交する露出面によって構成されている。また、絶縁層２、導体層３、及びソルダーレジスト層４は、配線基板１の第２面１２側に形成されており、配線基板１の第２面１２側の表層部を形成している。第２面１２は、絶縁層２、導体層３、及びソルダーレジスト層４それぞれにおけるＺ方向に直交する露出面によって構成されている。
絶縁層２０には、導体層３１と導体層３２とを接続するスルーホール導体２０ｃが形成されている。絶縁層２０、上面２０ａ上の導体層３１、及び下面２０ｂ上の導体層３２は、配線基板１のコア基板を構成している。絶縁層２及び絶縁層２１～２３それぞれには、絶縁層２及び絶縁層２１～２３それぞれを挟む導体層同士を接続するビア導体２ｖが形成されている。
絶縁層２及び絶縁層２０～２３は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などの絶縁性樹脂を用いて形成される。各絶縁層は、ガラス繊維、アラミド繊維、又は、アラミド不織布などの補強材（芯材）及び／又はシリカなどの無機フィラーを含んでいてもよい。
導体層３及び導体層３１～３３、ビア導体２ｖ、及びスルーホール導体２０ｃは、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び／又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成される。従って、導体層３及び導体層３１～３３、ビア導体２ｖ、及びスルーホール導体２０ｃは、図１では単層構造で示されているが、２つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層２０の上面２０ａ及び下面２０ｂそれぞれに形成されている導体層３１及び導体層３２は、金属箔、無電解めっき膜、及び電解めっき膜を含む３層構造を有し得る。また、導体層３、導体層３３、絶縁層２１又は絶縁層２２上に形成されている導体層３１及び導体層３２、ビア導体２ｖ、並びにスルーホール導体２０ｃは、例えば無電解めっき膜及び電解めっき膜を含む２層構造を有し得る。
各導体層は、所定の導体パッド及び／又は配線パターンを有するようにパターニングされている。図１の例の配線基板１では、導体層３３は複数の部品実装パッド３３ａを有するようにパターニングされている。すなわち配線基板１は第１面１１に形成されている複数の部品実装パッド３３ａを含んでいる。複数の部品実装パッド３３ａは絶縁層２３上に形成されている。各部品実装パッド３３ａは、配線基板１の使用時に配線基板１に実装される部品Ｅ１がその表面に載置される導体パッドである。すなわち第１面１１は配線基板１の部品実装面である。部品実装パッド３３ａには、例えばはんだなどの接合材（図示せず）を介して部品Ｅ１の電極Ｅ２が電気的及び機械的に接続される。
部品Ｅ１としては、例えば、半導体集積回路装置やトランジスタなどの能動部品、及び、電気抵抗などの受動部品のような電子部品が例示される。部品Ｅ１は、半導体基板上に形成された微細配線を含む配線材であってもよい。しかし、部品Ｅ１はこれらに限定されない。
本実施形態では、導体層３は複数の導体パッド３ａを含んでおり、そのため、配線基板１は第２面１２に複数の導体パッド３ａを備えている。導体パッド３ａは、図２に示されるように略矩形の平面形状を有している。「平面形状」は、導体パッド３ａのような対象物の平面視における形状であり、「平面視」は、対象物をＺ方向と平行な視線で見ることを意味している。
上記及び下記の説明において略矩形の平面形状における「矩形」とは、互いに平行な２つの辺（線分）と、その２つの辺に直交する互いに平行な２つの辺（線分）とによって囲まれる形状を意味している。この「矩形」において、互いに隣接すると共に直交する二辺は、その交点において必ずしも直角の交角をなすように接していなくてもよく、その交点付近の部分（角部）が、Ｃ面取り又はＲ面取りなどで面取りされた形状を有していてもよい。その場合、略矩形の各一辺の直線部分は、好ましくは、その一辺と直交する他の二辺間の距離の１／３以上の長さを有している。図２の例の導体パッド３ａでは、４つの角部はいずれもＲ面取りされている。
図１の例の配線基板１において、第２面１２は、第１面１１と同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。また第２面１２は、外部の配線基板、例えば任意の電気機器のマザーボードなどの外部要素Ｓ１に配線基板１自体が実装される場合に、外部要素Ｓ１に接続される接続面であってもよい。すなわち、配線基板１は、例えば第１面１１に実装される半導体集積回路などの部品Ｅ１のパッケージの一部を構成してもよい。その場合、配線基板１は、図１に示されるように第２面１２を外部要素Ｓ１に向けて外部要素Ｓ１に部品Ｅ１と共に実装されてもよい。
第２面１２が外部要素Ｓ１との接続面である場合、第２面１２は、外部要素Ｓ１との接続部を備え得る。図１の例の配線基板１は、導体パッド３ａにおいて外部要素Ｓ１と接続される。従って図１の例の導体パッド３ａは、配線基板１において外部要素Ｓ１に接続される接続パッドであり、図１の配線基板１における外部要素Ｓ１との接続パッドは導体パッド３ａからなる。
図１の例では、導体パッド３ａは、導体層３に含まれる、導体パッド３ａ以外の他の導体パッド及び／又は配線パターンと直接接続されていない。すなわち、図１の例の導体パッド３ａは、所謂独立パッドである。また、図１の例では、導体パッド３ａは、絶縁層２を挟む導体層（導体層３及び導体層（第２導体層）３２）同士を接続するビア導体２ｖに接続されている。従って図１の例の導体パッド３ａは、所謂ビアパッドである。
導体パッド３ａは、例えば、はんだなどの接合材によって外部要素Ｓ１の電極Ｓ１１に電気的及び機械的に接続され得る。外部要素Ｓ１は、前述したように、任意の電気機器を構成するマザーボードであってもよく、配線基板１よりも大きなパッケージサイズを有する任意の電子部品であってもよい。導体パッド３ａは、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。
図１の例では、導体パッド３ａは、第１面１１側に設けられている導体層３３の複数の部品実装パッド３３ａのいずれよりも大きい。部品Ｅ１よりも大きな外部要素Ｓ１と配線基板１とが、大きな面積で強固に接続されると考えられる。
ソルダーレジスト層４、４０は、例えばエポキシ樹脂又はポリイミド樹脂などを用いて形成されている。ソルダーレジスト層４０は、部品実装パッド３３ａを露出させる開口４０ａを有している。図１の例では、ソルダーレジスト層４０は、各部品実装パッド３３ａの周縁部を覆っており、開口４０ａには、各部品実装パッド３３ａの周縁部以外の部分が露出している。
一方、ソルダーレジスト層４は、図１～図３に示されるように、導体パッド３ａを露出させる開口４ａを有している。開口４ａは、導体パッド３ａにおける絶縁層２と反対側の表面である主面３ａ１の面積の５０％以上を露出させている。開口４ａは、導体パッド３ａの主面３ａ１の過半を露出させていてもよい。導体パッド３ａは、その周縁部の一部を除いて、開口４ａ内に露出している。従って、配線基板１と外部要素Ｓ１とが大きな面積で強固に接続され得る。
本実施形態において導体パッド３ａの周縁３ｂは、図１～図３に示されるように一部においてソルダーレジスト層４に覆われずに開口４ａ内に露出し、図１～図３に示されるように部分的にソルダーレジスト層４に覆われている。
図４、図５Ａ及び図５Ｂをさらに参照して、導体パッド３ａ及びソルダーレジスト層４の開口４ａが説明される。図４には、図２のIV部の拡大図が示され、図５Ａには、図１のVA部の拡大図が示され、図５Ｂには、図３のVB部の拡大図が示されている。なお、図５Ａ及び図５Ｂでは、図３と同様に、配線基板１の第２面１２付近の領域だけが示されており、その他の領域は省略されている。
上述のように、導体パッド３ａは、２組の対向する２辺を含む略矩形の平面形状を有している。例えば、導体パッド３ａの略矩形の導体パッドの周縁３ｂは、２組のうちの長辺側の２つの辺部（長辺部）３ｂ１及び短辺側の２つの辺部（短辺部）３ｂ２、ならびに、角部３ｂ３で構成されている。
ここで、本実施形態において、周縁の「角部」は、隣接する二辺（長辺部３ｂ１及び短辺部３ｂ２）の交点（交点付近が面取りされている場合は二辺それぞれの延長線の交点、例えば図４における点Ｐ）から各辺において特定の長さ以内の部分である。また「辺部」は、略矩形の導体パッドの周縁における「角部」以外の部分である。なお「特定の長さ」は、例えば、各辺において、その各辺と直交する他の二辺間の距離の１／４以内の長さ、好ましくは、１／１０以上の長さである。短辺についての「特定の長さ」以内の部分が、その二辺に関する「角部」であってもよい。例えば、図４において点Ｐを挟む長辺部３ｂ１及び短辺部３ｂ２の二辺に関する角部３ｂ３は、長辺部３ｂ１及び短辺部３ｂ２の二辺それぞれにおいて、点Ｐから、２つの長辺部３ｂ１間の距離ｄ１の１／４の長さ以内の部分である。なお、実施形態の配線基板の導体パッドが図４の例の導体パッド３ａのように略矩形の交点において面取りされている場合は、「角部」は、面取り部分であってもよく、上記「特定の長さ」以内の部分と面取り部分とのうちの小さい方であってもよい。
図４及び図５Ａに示されるように、平面視における導体パッド３ａの周縁３ｂのうちの短辺部３ｂ２において、導体パッド３ａの側面３ａ２及び主面３ａ１がソルダーレジスト層４に覆われている。また、平面視における導体パッド３ａの周縁３ｂのうちの角部３ｂ３において、導体パッド３ａの側面３ａ２及び主面３ａ１がソルダーレジスト層４に覆われている。一方、図４及び図５Ｂに示されるように、平面視における導体パッド３ａの周縁３ｂのうちの長辺部３ｂ１において、導体パッド３ａの側面３ａ２及び主面３ａ１が開口４ａ内に露出している。
導体パッド３ａ及び絶縁層２には、前述したように、両者の間の熱膨張率の相違や外力などによって応力が生じることがある。その場合、その応力は、絶縁層２の表面上において導体パッド３ａが存在する領域と存在しない領域との境界となる導体パッド３ａの周縁３ｂ付近に集中し易い。そして、集中する応力に絶縁層２が耐え切れずに導体パッド３ａの周縁３ｂと重なる部分にクラックが生じたり、導体パッド３ａの周縁３ｂを発端とする絶縁層２と導体パッド３ａとの界面剥離が生じたりすることがある。そしてこのような応力集中は、導体パッド３ａの周縁３ｂのうち直線状の部分よりも曲折している部分において顕著になることがある。そのため、導体パッド３ａの周縁３ｂのうちの角部３ｂ３では、の長辺部３ｂ１や短辺部３ｂ２よりもクラックなどが生じ易いと考えられる。
これに対して本実施形態では、導体パッド３ａの周縁３ｂのうちの角部３ｂ３では、導体パッド３ａがソルダーレジスト層４に覆われているので、絶縁層２に作用する力が緩和されると推察される。例えば、導体パッド３ａの存在によってもたらされる応力がソルダーレジスト層４側にも分散されたり、導体パッド３ａの絶縁層２に対する相対的な挙動がソルダーレジスト層４によって制限されたりすることがある。その結果、本実施形態では、導体パッド３ａにおける角部３ｂ３の周辺でのクラックや界面剥離などの不具合が抑制されると考えられる。好ましくは、図４に示されるように、４つの角部３ｂ３の全てにおいて導体パッド３ａがソルダーレジスト層４に覆われている。
本実施形態では、導体パッド３ａの周縁３ｂは、角部３ｂ３に加えて、短辺部３ｂ２においてもソルダーレジスト層４によって被覆されている。したがって、導体パッド３ａの周縁３ｂ付近の不具合がさらに抑制されていると考えられる。絶縁層２のクラックや、絶縁層２と導体パッド３ａとの界面剥離などが起こりにくい。
また、このように角部３ｂ３に加えて、対向する２辺もソルダーレジスト層４で被覆されることによって、開口４ａの形状がシンプルになって、容易に安定して、設計通りの開口４ａが形成され得る。そしてこのように対向する２辺をソルダーレジスト層４で被覆する場合、本実施形態に示されるように、長辺部３ｂ１を被覆するよりも、短辺部３ｂ２を被覆する方が、以下に述べるように有利なことがある。
例えば、実施形態の配線基板において、平面視における導体パッド３ａの２つの短辺部３ｂ２間の距離ｄ２は、２つの長辺部３ｂ１間の距離ｄ１の約１．３倍以上、約２．０倍以下程度、好ましくは、約１．５倍以上、約１．６倍以下である。本実施形態では、導体パッド３ａの周縁３ｂにおける長辺側の辺部（長辺部３ｂ１）がソルダーレジスト層４から露出している。短辺部３ｂ２を被覆し、長辺部３ｂ１を露出させることにより、長辺部３ｂ１を被覆して短辺部３ｂ２を露出させる場合と比較して、導体パッド３ａの主面３ａ１の導体として使用できる面積がより多く確保され得ると考えられる。絶縁層２のクラックや絶縁層２と導体パッド３ａとの界面剥離などを、導体パッド３ａの周縁３ｂの角部３ｂ３及び短辺部３ｂ２を被覆するソルダーレジスト層４によって抑制しつつ、導体パッド３ａにおいて、外部要素Ｓ１と接続するために確実かつ十分な面積の接続領域を提供することができる。
換言すると、長辺部３ｂ１よりも短辺部３ｂ２が被覆されることによって、所望の接続領域を確保するために導体パッド３ａ全体で必要とされる面積を小さくできることがある。すなわち、導体パッド３ａの辺部をソルダーレジスト層４で被覆する場合のソルダーレジスト層４の開口４ａからの該辺部までの距離を被覆幅Ｗ（図４参照）とした場合、長辺部３ｂ１が被覆される場合の、所望の接続領域の面積に加えて被覆される部分として拡大すべき面積（長辺部３ｂ１の長さ×被覆幅Ｗ）は、短辺部３ｂ２が被覆される場合に拡大すべき面積（短辺部３ｂ２の長さ×被覆幅Ｗ）よりも、明らかに大きくなる。そのため、導体パッド３ａ全体の面積が大きくなり、ファインピッチでの導体パッド３ａの配置が阻害されることがある。また、導体パッド３ａの面積の拡大は、特性インピーダンスの急変箇所となって高速信号の伝送において反射ロスを引き起こすことがある。しかし本実施形態では、短辺部３ｂ２が被覆されるため、ファインピッチ化や信号伝送品質が影響を受け難い。
ここで「接続領域」とは、導体パッド３ａの全表面のうち導体パッド３ａに接続される外部要素との接続に寄与し得る領域であって、導体パッド３ａの主面３ａ１及び側面３ａ２のうちのソルダーレジスト層４に覆われていない領域である。接続領域の面積が小さくなると、十分な接続強度が得られないことがある。
また、上述のような距離ｄ１及びｄ２で規定される２つの短辺部３ｂ２及び２つの長辺部３ｂ１を含む略矩形の導体パッド３ａにおいては、短辺部３ｂ２をソルダーレジスト層４で被覆することにより、開口４ａが露出する導体パッド３ａの主面３ａ１の平面形状を略正方形に近づけることができる。図１に示される外部要素Ｓ１の電極Ｓ１１などとの接続がより容易になると考えられる。好ましくは、ソルダーレジスト層４の開口４ａによって露出される導体パッド３ａの主面３ａ１の平面形状は略正方形である。
本実施形態では、導体パッド３ａの周縁３ｂのうちの長辺部３ｂ１では、導体パッド３ａの側面３ａ２及び主面３ａ１が開口４ａ内に露出している。主面３ａ１だけでなく側面３ａ２においても、外部要素との接続に用いられる接合材（図示せず）と導体パッド３ａとが接合され得る。導体パッド３ａの面積に対する接続領域の比率が高められている。必要十分な接続強度が得られ易いと考えられる。また、接続面積が増大すると共に、導体パッド３ａの主面３ａ１と平行な方向に作用する力に対する耐性も向上する場合がある。導体パッド３ａと、図１に示される外部要素Ｓ１などとが強固に接続されると考えられる。
本実施形態の配線基板１では、前述したように導体パッド３ａは、第１面１１側に設けられている複数の部品実装パッド３３ａのいずれよりも大きい。従って、その平面面積は大きく、導体パッド３ａは絶縁層２との間に比較的大きな界面を有し得る。従って周縁３ｂに集中する応力も過大になり易い。導体パッド３ａのように比較的大きな平面面積を有する導体パッドにおいて本実施形態は特に有益であると考えられる。
大きな平面面積を有する導体パッドにおいて、周縁の全域をソルダーレジスト層で覆い、且つ、十分な接続領域を確保しようとすると、導体パッドの高密度な配置や配線基板１の小型化が困難となり易い。本実施形態では、導体パッド３ａは、短辺部３ｂ２及びクラックなどの不具合が生じ易い角部３ｂ３においてソルダーレジスト層４に覆われ、長辺部３ｂ１では開口４ａ内に露出される。そのため、導体パッド３ａの高密度配置などを阻害することなく、且つクラックなどの不具合を効果的に抑制しながら、十分な接続領域が確保されると考えられる。クラックなどの不具合の発生を抑制するような、絶縁層の改良等も不要である。高品質かつ配線デザインに関し制約の少ない配線板が提供され得る。
本実施形態では、導体パッド３ａの周縁３ｂのうちの角部３ｂ３を介して隣接する二辺それぞれにおいて、角部３ｂ３の少なくとも５０％以上の部分がソルダーレジスト層４に覆われている。また、導体パッド３ａの周縁３ｂのうちの長辺部３ｂ１において、少なくとも長辺部３ｂ１の５０％以上の部分がソルダーレジスト層４の開口４ａ内に露出されている。十分な接続領域が確保されると共に、導体パッド３ａの周縁３ｂ付近の不具合が抑制され易いと考えられる。なお本実施形態では、各角部３ｂ３の全体がソルダーレジスト層４に覆われていなくてもよく、長辺部３ｂ１の全体が露出していなくてもよい。
図４に示されるように、ソルダーレジスト層４の開口４ａは、略矩形の平面形状を有している。開口４ａの各辺は、導体パッド３ａの周縁３ｂの各辺にそれぞれ略平行となるように形成されている。しかしながら、本実施形態のソルダーレジスト層４の開口４ａの形状は、図４に例示の形状に限定されない。開口４ａは、導体パッド３ａの周縁３ｂのうちの長辺部３ｂ１の５０％以上の部分を露出するように形成されていればよい。
好ましくは、ソルダーレジスト層４の一つの開口４ａは、一つの導体パッド３ａの主面３ａ１を露出している。また、好ましくは、開口４ａの平面視における面積は、導体パッド３ａの主面３ａ１の平面視における面積の約１２０％以上、約１５０％以下程度とされ得る。導体パッド３ａにおいて十分な接続領域が確保されると考えられる。
先に参照した図１～図３では省略されているが、図４、図５Ａ及び図５Ｂに示されるように、配線基板１は、導体パッド３ａの主面３ａ１及び側面３ａ２を覆う表面処理層５を含んでいる。表面処理層５は、例えば導体パッド３ａの主面３ａ１及び側面３ａ２などの露出部分の防食処理及び／又は防錆処理によって形成される被膜である。表面処理層５によって、導体パッド３ａの腐食や酸化などが防がれる。
表面処理層５は、例えば、導体パッド３ａとは異なる金属を含む金属被膜や、イミダゾール化合物などの有機物を含む有機被膜である。導体パッド３ａが銅で形成されている場合、表面処理層５は、ニッケル、パラジウム、銀、金、若しくはこれらの合金、又ははんだなどによって形成され得る。図４、図５Ａ及び図５Ｂの例では、表面処理層５は、導体パッド３ａの本体側に形成されている下層５１と下層５１上に形成されている上層５２とを含む２層構造を有している。下層５１は、例えばニッケル膜若しくはニッケルとパラジウムとの合金膜であり、上層は、例えば金からなる金属膜である。
表面処理層５が、導体パッド３ａの本体部分を構成する材料の熱膨張率と絶縁層２の熱膨張率の間の熱膨張率を有する材料を用いて形成されると、表面処理層５が形成されない場合と比べて、絶縁層２及び導体パッド３ａにおいて生じる応力が低減されると考えられる。また、表面処理層５が、絶縁層２との熱膨張率の差が導体パッド３ａよりも大きい材料で形成される場合でも、本実施形態では導体パッド３ａの短辺部３ｂ２及び角部３ｂ３がソルダーレジスト層４で覆われるので、クラックなどの不具合が生じ難いと考えられる。
実施形態の配線基板は、任意の一般的な配線基板の製造方法によって製造され得る。図６を参照して、図１に示される配線基板１が製造される場合を例に、製造方法の一例が概説される。図６に示されるように、コア基板１０が用意され、コア基板１０の一面１０ａ側に絶縁層２１が積層され、その絶縁層２１上に導体層３１が形成される。同様に、コア基板１０の他面１０ｂ側に、絶縁層２２が積層され、その絶縁層２２上に導体層３２が形成される。そしてコア基板１０の両面において、各絶縁層の積層と導体層の形成とが繰り返され、コア基板１０の一面１０ａ側及び他面１０ｂ側に、最表層の絶縁層２３及び最表層の絶縁層２が形成される。
コア基板１０の用意では、例えば、絶縁層２０を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層３１、３２を絶縁層２０の両面に形成すると共にスルーホール導体２０ｃを絶縁層２０内に形成することによってコア基板１０が用意される。絶縁層２１、２２、及び、絶縁層２１又は絶縁層２２上の導体層３１、３２は、例えば一般的なビルドアップ基板の製造方法によって、それぞれ形成される。例えば各絶縁層は、フィルム上のエポキシ樹脂を、コア基板１０又は先に形成されている各絶縁層及び各導体層上に熱圧着することによって形成される。また、各導体層は、例えば、めっきレジストの形成及びパターンめっきなどを含むセミアディティブ法やフルアディティブ法などの導体パターンの任意の形成方法を用いて形成される。セミアディティブ法などの導体パターンの形成方法を用いる各導体層の形成では、ビア導体２ｖが各絶縁層内に形成され得る。
図６に示されるように、絶縁層２３上にさらに導体層３３が形成され、絶縁層２上にさらに導体層３が形成される。導体層３は、導体パッド３ａを含むように、適切な開口パターンを有するめっきジスト（図示せず）を用いるセミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。同様に、導体層３３は、部品実装パッド３３ａを含むように任意の導体パターンの形成方法を用いて形成される。
そして、図１に示されるように、ソルダーレジスト層４０が絶縁層２３及び導体層３３上に形成され、ソルダーレジスト層４が絶縁層２及び導体層３上に形成される。ソルダーレジスト層４、４０それぞれには、開口４ａ又は開口４０ａが設けられる。ソルダーレジスト層４、４０は、それぞれ、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを塗布したり噴霧したりフィルム状で積層したりすることによって形成される。そして、例えば露光及び現像、又はレーザー加工などによって、開口４ａ、４０ａが、それぞれ形成される。開口４ａ内に露出する導体パッド３ａの表面上、及び開口４０ａ内に露出する部品実装パッド３３ａの表面上には、表面処理層５（図５Ａ及び５Ｂ参照）が形成され得る。表面処理層５は、導体パッド３ａの表面上及び部品実装パッド３３ａの表面上に、無電解めっき、電解めっきなどによって、ニッケル、パラジウム、金などの金属を析出させること、又は、又はスプレーイングによって耐熱性の有機物を塗布することによって形成され得る。以上の工程を経ることによって図１の例の配線基板１が完成する。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示される構造、形状、及び材料を備えるものに限定されない。実施形態の配線基板は任意の積層構造を有し得る。例えば実施形態の配線基板はコア基板を含まないコアレス基板であってもよい。実施形態の配線基板は任意の数の導体層及び絶縁層を含み得る。実施形態の配線基板は所謂両面基板であってもよく、片面基板であってもよい。導体パターン３ａは表面処理層５を備えなくてもよい。前述したように、ソルダーレジスト層によって周縁の角部を覆われていてその周縁の辺部においてソルダーレジスト層の開口内に露出する導体パッドは、配線基板の両方の表面に設けられていてもよく、いずれか一方の表面だけに設けられていてもよい。
１ 配線基板
１１ 第１面
１２ 第２面
２ 絶縁層（第１絶縁層）
２０～２３ 絶縁層
３ 導体層（第１導体層）
３１～３３ 導体層
３ａ 導体パッド
３ａ１ 主面
３ａ２ 側面
３ｂ 周縁
３ｂ１ 長辺部
３ｂ２ 短辺部
３ｂ３ 角部
３３ａ 部品実装パッド
４、４０ ソルダーレジスト層
４ａ、４０ａ 開口
５ 表面処理層
Ｓ１ 外部要素
１１ 第１面
１２ 第２面
２ 絶縁層（第１絶縁層）
２０～２３ 絶縁層
３ 導体層（第１導体層）
３１～３３ 導体層
３ａ 導体パッド
３ａ１ 主面
３ａ２ 側面
３ｂ 周縁
３ｂ１ 長辺部
３ｂ２ 短辺部
３ｂ３ 角部
３３ａ 部品実装パッド
４、４０ ソルダーレジスト層
４ａ、４０ａ 開口
５ 表面処理層
Ｓ１ 外部要素
Claims (12)
- 第１絶縁層と、
前記第１絶縁層上に形成されている第１導体層と、
前記第１絶縁層上及び前記第１導体層上に形成されているソルダーレジスト層と、
を含んでいて、第１面及び前記第１面の反対面である第２面を有する配線基板であって、
前記第１導体層は略矩形の平面形状を有する導体パッドを含み、
前記ソルダーレジスト層は、前記導体パッドにおける前記第１絶縁層と反対側の表面である主面の面積の５０％以上を露出させる開口を有し、
前記導体パッドの周縁における２組の対向する２辺のうちの長辺側の組において、前記導体パッドの側面及び前記主面が前記開口内に露出しており、
前記２組の対向する２辺のうちの短辺側の組及び前記周縁のうちの角部において、前記導体パッドの前記側面及び前記主面が前記ソルダーレジスト層に覆われている。 - 請求項１記載の配線基板であって、前記導体パッドは、前記第１導体層に含まれる前記導体パッド以外のパッド又は配線と直接接続されていない独立パッドである。
- 請求項１記載の配線基板であって、前記第１絶縁層を介して前記第１導体層と反対側に形成されている第２導体層、及び前記第２導体層と前記第１導体層とを前記第１絶縁層を貫通して接続するビアをさらに含み、
前記導体パッドは、前記ビアに接続されているビアパッドである。 - 請求項１記載の配線基板であって、前記短辺側の組の２辺の間の距離は、前記長辺側の組の２辺の間の距離の１．３倍以上、２．０倍以下である。
- 請求項１記載の配線基板であって、前記ソルダーレジスト層の前記開口が略矩形の平面形状を有する。
- 請求項１記載の配線基板であって、前記ソルダーレジスト層は、前記導体パッドの前記周縁における全ての前記角部を覆っている。
- 請求項１記載の配線基板であって、さらに、前記導体パッドを覆う表面処理層を含んでいる。
- 請求項１記載の配線基板であって、
前記第１面は部品が実装される部品実装面であり、
前記第１導体層は前記第２面側に形成されている。 - 請求項１記載の配線基板であって、前記導体パッドは外部要素に接続される接続パッドである。
- 請求項８記載の配線基板であって、さらに、前記第１面に形成されている複数の部品実装パッドを含み、
前記第１導体層の前記導体パッドは、前記複数の部品実装パッドのいずれよりも大きい。 - 請求項１０記載の配線基板であって、さらに前記第１面に第２ソルダーレジスト層を備え、
前記第２ソルダーレジスト層は前記部品実装パッドの周縁部を覆っており、
前記第２ソルダーレジスト層の開口には前記部品接続パッドの周縁部以外の部分が露出している。 - 請求項１記載の配線基板であって、前記導体パッドの前記角部がＲ面取りされている。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021165625A JP2023056335A (ja) | 2021-10-07 | 2021-10-07 | 配線基板 |
| US17/936,000 US11903128B2 (en) | 2021-10-07 | 2022-09-28 | Wiring substrate |
| CN202211210744.7A CN116153899A (zh) | 2021-10-07 | 2022-09-30 | 布线基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021165625A JP2023056335A (ja) | 2021-10-07 | 2021-10-07 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023056335A true JP2023056335A (ja) | 2023-04-19 |
Family
ID=85797118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021165625A Pending JP2023056335A (ja) | 2021-10-07 | 2021-10-07 | 配線基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11903128B2 (ja) |
| JP (1) | JP2023056335A (ja) |
| CN (1) | CN116153899A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230172910A (ko) * | 2022-06-16 | 2023-12-26 | 삼성전기주식회사 | 인쇄회로기판 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004022713A (ja) | 2002-06-14 | 2004-01-22 | Dainippon Printing Co Ltd | 多層配線基板 |
-
2021
- 2021-10-07 JP JP2021165625A patent/JP2023056335A/ja active Pending
-
2022
- 2022-09-28 US US17/936,000 patent/US11903128B2/en active Active
- 2022-09-30 CN CN202211210744.7A patent/CN116153899A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11903128B2 (en) | 2024-02-13 |
| CN116153899A (zh) | 2023-05-23 |
| US20230115650A1 (en) | 2023-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6226167B2 (ja) | 多層配線板 | |
| JP2018018936A (ja) | 配線基板 | |
| US10945334B2 (en) | Wiring substrate | |
| US11903128B2 (en) | Wiring substrate | |
| US11277910B2 (en) | Wiring substrate | |
| US11160164B2 (en) | Wiring substrate | |
| JP3856743B2 (ja) | 多層配線基板 | |
| US20220192018A1 (en) | Wiring substrate | |
| US11792937B2 (en) | Component built-in wiring substrate | |
| JP2022108485A (ja) | 配線基板 | |
| US12027451B2 (en) | Wiring substrate | |
| US20230109322A1 (en) | Wiring board | |
| US20240008176A1 (en) | Wiring substrate | |
| JP2022098059A (ja) | 配線基板 | |
| JP2022108487A (ja) | 配線基板 | |
| US20220248530A1 (en) | Wiring substrate | |
| US20220369456A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| JP2023021709A (ja) | 配線基板 | |
| JP2023119420A (ja) | 配線基板 | |
| JP2023131595A (ja) | 配線基板 | |
| JP2023170480A (ja) | 配線基板 | |
| JP2024020960A (ja) | 配線基板 | |
| JP2024061418A (ja) | 配線基板 | |
| JP2022107282A (ja) | 配線基板 | |
| JP2023111607A (ja) | 配線基板 |