JPH0423367A

JPH0423367A - 発光装置

Info

Publication number: JPH0423367A
Application number: JP2123302A
Authority: JP
Inventors: Yukihisa Kusuda; 幸久楠田; Yasuhisa Kuroda; 黒田　靖尚
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1990-05-14
Filing date: 1990-05-14
Publication date: 1992-01-27
Anticipated expiration: 2012-12-03
Also published as: JP2683781B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、集積されて形成されたスイッチ素子と発光素
子とを有し、これらの素子に自己走査機能をもたせた発
光装置に係り、特に光プリンタ等に適用することができ
る発光装置に関する。

〔従来の技術〕

先に、発明者らは、例えば特開平１−２３８９６２号公
報などに開示されるように、発光素子アレイ自身に自己
走査機能をもたせた発光装置を提案した。このような発
光装置の従来例を図面を用いて以下に説明する。

第４図は従来の発光装置を示す平面図であり、第５図は
第４図中のｘ−ｘ’に沿う部分の断面図である。第４図
および第５図において、発光素子（発光サイリスク）Ｔ
は、Ｎ形半導体基板（Ｎ形ＧａＡｓ基板）ｌ上にｌ１ｌ
ｉにＮ形半導体層（Ｎ形ＧａＡｓ層）２４ｂ、Ｎ形半導
体層（Ｎ形ＡｌＧａＡｓ層）２４ａ、Ｐ形半導体層（Ｐ
形ＧａＡｓ層）２３ａ、Ｎ形半導体層（Ｎ形ＧａＡｓ層
）２２ａ、Ｐ形半導体層（Ｐ形Ａｆ！ＧａＡｓ層）２１
ｂ、Ｐ形半導体層（Ｐ形ＧａＡｓ層）２１ａを積層され
て構成されている。

なお、発光素子Ｔは、ホトリソグラフィ及びエツチング
等により分離溝５ｏを形成されて、単体の発光素子Ｔ、
−，，、Ｔ、。）　、Ｔ　ｎ）に分離されている。

各発光素子Ｔに対してＮ形Ｇ　ａ　Ａ　ｓ基板１はカソ
ードになり、Ｎ形ＧａＡｓ層２２ａはゲートになり、Ｐ
形ＧａＡｓ層２１ａとＰｌＡＥＧａＡｓ層２１ｂとはア
ノードになっている。各発光素子Ｔのゲー）２２ａは、
絶縁保護膜３ｏに設けられたコンタクト孔Ｃ８絶縁保ｔ
ＪＭ３０上に設けられた配線用の金属薄膜４１、絶縁保
護膜３ｏに設けられたコンタクト孔ｃ３、Ｎ形ＧａＡｓ
基板１上に積層されて発光素子アレイと分離されたＮ形
ＧａＡｓ層２２ａ、コンタクト孔ｃ８、金属薄膜４１、
コンタクト孔ＣＩを介して各々、接続されている。

また、各発光素子Ｔのゲー）　２．２　ａは、絶縁保護
膜３０上に設けられた配線用の金属薄膜４２を介して電
源電圧ＶＧＫの直流電源に接続されている。

なお、各発光素子Ｔ上には、絶縁保護膜３１が設けられ
ている。

一方、各発光素子Ｔのアノードは、絶縁保護膜３０に設
けられたコンタクト孔ｃ７、絶縁保護膜３０上に設けら
れた配線用の金属薄膜４ｏ、金属薄膜４０上の絶縁保護
膜３１に設けられたコンタクト孔Ｃ３を介してクロック
ラインに接続されている。クロンクラインは、第４図に
示すように、ＣＬ、〜ＣＬ、の３つが設けられている。

そして、各発光素子Ｔのアノードは、クロックラインＣ
Ｌ、〜ＣＬ　３のいずれが１本に、長さ方向に向がって
ＣＬ、　、ＣＬｔ　、ＣＬ、の順番で繰り返すように接
続されている。

なお、クロックラインＣＬ、には転送りロックφ１が供
給され、クロックラインＣＬ、には転送りロックφ２が
供給される。さらに、クロンクラインＣＬ、には転送り
ロックφ３が供給されるものである。

また、第４図において、抵抗６３は各々のゲート間を接
続する抵抗ネットワークを形成している。

この抵抗６３は、光吸収ブロンクロ２によって、発光素
子Ｔからの光が他の発光素子Ｔに入射しないように設け
られている。

さらに、第５図においては、活性層であるＰ形ＧａＡｓ
層２３ａ及びＮ形ＧａＡｓ層２２ａヘキャリアを閉じ込
めるために、バンド幅の大きいＰ形Ａｊ！ＧａＡｓ１ｇ
２１ｂとＮ形Ａ１ＧａＡｓ層２４ａとで上記の活性層２
３ａ、２２ａが挟まれて構成されている。このような構
成にすることにより、発光素子Ｔの発光効率を向上させ
ている。

次に、第６図は第４図及び第５図に示す従来の発光装置
の等価回路図である。第６図において、各発光素子Ｔ（
−０〜Ｔ、２．は、各結合用抵抗Ｒ１により、それぞれ
のゲートＧ−Ｚ−ｃ、間を電気的に結合されている。ま
た、発光素子Ｔ、、、〜Ｔ、２゜の各ゲートＣ，２〜Ｃ
２は、それぞれゲート負荷抵抗ＲＬ−Ｚ〜ＲＬＺを介し
て電源ラインへ接続されている。この電源ラインには、
電源電圧ｖ１、にの直流電源が接続されている。

なお、ゲート負荷抵抗ＲＬ−Ｚ〜ＲＬ２は、それぞれ第
４図に示す抵抗６３で構成されている。ゲート負荷抵抗
Ｒｔ−ｚ〜ＲＬ２は、各ゲートＧ　−ｚ〜Ｇ２に印加さ
れる電源電圧■。による発光素子の発光状Ｂｉ（オン状
ｗｉｔ、＞の電流量を制限するものである。

さらに、−各発光素子Ｔ、−，，〜Ｔ、２．のアノード
は、クロックラインＣＬ、−ＣＬ、の１つに接続されて
おり、転送りロックφ、〜φ、のいずれかが印加可能で
ある。また、各発光素子Ｔ、−０〜Ｔ（２）のカソード
は接地されている。

次に、上記構造の発光装置の動作を説明する。

今、転送りロックφ、がハイレベルの電圧となり、発光
素子Ｔ　＜ｏ）がオン状態（即ち、発光状態）になって
いるとする。このとき、発光素子Ｔ、。。

のゲートＧ０はほぼ零ボルトとなる。このため各発光素
子Ｔのゲートを結合した抵抗ネットワークに電流が流れ
る。そして、発光素子Ｔ、。）に近いゲー）Ｇ−、、Ｇ
、は最も電圧が引き下げられ、ゲートＧ　ｏから離れて
いるゲートはどその影響は少なくなる。

例えば、次の転送りロックφ１にハイレベルの電圧が設
定されると、３素子おきの発光素子Ｔ、１゜とＴ、−２
，とがオン可能になる。しかし、ゲートＧ１の方がゲー
トＧ−２より低い電圧となっている。

このため、電源電圧■。を発光素子Ｔく、）が動作する
しきい電圧より高く、がっ発光素子Ｔ、−，，が動作す
るしきい電圧より低く設定すると、発光素子Ｔ（１）の
みをオンさせることができる。

この動作を繰り返すと、３つのクロックラインＣＬ、〜
ＣＬ、を用いて発光素子Ｔの走査（即ち、情報の転送）
を行なうことができる。

上記のように、第４図〜第６図に示した発光装置は、発
光素子のターンオン電圧または電流が、別の発光素子の
オン状態に関連づけられるように（即ち、相互作用を生
じるように）ｆｌＩ成されたことにより発光の自己走査
機能を実現したものである。

−ｉに、光プリンタ等に適用される発光装置は、発光状
態の移動だけでなく発光強度の変調も必要である。上記
した自己走査形の発光装置においては、以下に述べる駆
動方法によって発光強度の変調が可能である。

この駆動方法の原理を第７図（ａ）、（ｂ）に示す。な
お、第７図（ａ）に示す回路図では特に示されていない
が、各発光素子Ｔのゲートは第６図に示すような電気的
手段または光学的手段で接続されている。

各発光素子ＴのアノードにはクロックラインＣＬ、−Ｃ
Ｌ、のいずれか１つが、図の右方向にＣＬ、　、ＣＬ２
、ＣＬ、の順番で繰り返し接続されている。また、クロ
ックラインＣＬ、　、ＣＬ、、ＣＬ３には、それぞれ電
流源１．．１．．１．が接続され、これらの１１〜Ｉ３
は制御回路信号φ１により制御可能に構成されている。

そして、発光素子Ｔ＜−９にはスタートパルスφ、が供
給されている。

クロックラインＣＬ　＋〜ＣＬ　ｘには、転送りロック
φ１〜φ３として矩形信号が時刻りに対してそれぞれ遅
れｔ１、で供給される。各転送りロックφ１〜φ、はわ
ずかに時間の重なりを有するように設定されている。

発光素子Ｔ、ｆｆ、に矩形のスタートパルスφ、が供給
され、このスタートパルスφ、にわずかな重なり時間を
有する転送りロックφ１が供給される。

そして、転送りロックφ、に引き続いて順に転送りロッ
クφ２、φ、が供給される。以後、φ、〜φ３が繰り返
し供給されることにより、発光素子アレイは自己走査を
始める。

ここで、制御回路信号φ、として転送り０．７りφ１〜
φ、に同期した信号が供給され、転送りロックφ１〜φ
、にそれぞれ電流源１１〜■、の出力電流を重畳する。

このことにより、発光状態にある発光素子Ｔを他の発光
素子Ｔよりも強く発光させることができる。

第７図（ｂ）では、発光素子Ｔ、。、の輝度ＬＩＩを特
に強くするように、自己走査により発光素子Ｔ（。、が
発光状態になる時刻も、〜ｔ４において、転送りロック
φ、に電流源Ｉ３の出力電流１、を加えている。上記の
自己走査形の発光装置は、このような方法によって任意
の位置の輝度ＬＲを強くすることができる。このために
、光プリンタ等に適用する場合において、発光装置に画
像情報を書き込むことが可能になる。

〔発明が解決しようとする課題］しかしながら、上記従来技術によれば、第７図（ｂ）に
示す発光強度（輝度）ＬＲがら明らかなように、画像情
報の書き込みを行なう発光素子Ｔ（０）以外の素子もあ
る程度の発光（以下、バイアス光と呼ぶ）を生じる。こ
れはオン状態を転送する際に、オン状態を維持するため
の電流により発光が生じるためである。このために光プ
リンタ等に発光装置を適用した場合、全体にある程度の
光が照射されてしまう。従って、画像情報の品位が悪化
してしまうという問題点があった。

また、上記従来技術によれば、画像情報を発光装置に書
き込むために、電流源の数をクロックラインの数だけ設
けなければならず、駆動回路の部分が複雑化して高価に
なるという問題点があった。

さらに、上記従来技術によれば、発光素子Ｔの発光のデ
ユーティサイクルが低いために、平均的な発光強度が低
くなっていた。この場合に、強い発光を行なおうとする
と発光装置の寿命が短くなるという問題点があった。

即ち、従来の自己走査形の発光装置において、オン状態
にある発光素子Ｔは、転送りロックが重なっている場合
を除いて常に１つづつである。従って、例えば２０４８
ビツトの発光装置を構成したとすると、１ビット当りの
発光時間は全体の発光の１／２０４　Ｂである。このた
め、デユーティサイクルが１の場合と同じ光量を得よう
とすれば２０４８倍以上の電流を一時的に各発光素子Ｔ
に流す必要があり、このことによって単体の発光素子Ｔ
の寿命が短くなるという問題点を生じていた。

〔課題を解決するための手段〕

上記従来技術の問題点を解決するために、本発明の発光
装置は、スインチング動作のためのしきい電圧またはし
きい電流を外部から制御するだめの第１の制ｍ電極をそ
れぞれ有する複数のスイッチ素子が配列されており、各
々の前記第１の制御電極が互いに第１の電気的手段にて
接続されるとともに電源ラインが各々の前記スイッチ素
子に第２の電気的手段にて接続されており、かつ情報の
転送−を行なうためのクロックラインが各・々の前記ス
イッチ素子に接続されており、情報を書き込むための゛
信号を前記複数のスイッチ素子のうちの一部に供給され
るスイッチ素子アレイと、発光動作のためのしきい電圧
またはしきい電流を外部から制御するための第２の制御
電極をそれぞれ有する複数の発光素子が配列されており
、前記発光素子を発光させるための電流を供給する電流
供給ラインが各々の前記発光素子に接続されている発光
素子アレイと、前記スイッチ素子の前記第１の制御電極
と前記発光素子の前記第２の制御電極とを個々に接続し
ている第３の電気的手段とを備えるとともに、前記電流
供給ラインが供給する前記電流の量が制御されることに
よって、前記スイッチ素子アレイに外部から書き込まれ
た各々の前記スイッチ素子のオン／オフ状態の情報が前
記発光素子アレイに書き込まれ、かつ前記発光素子アレ
イに書き込まれたオン／オフ状態の情報が所望の期間だ
け保持されるように構成される。

好ましくは、本発明の発光装置は前記スイッチ素子およ
び前記発光素子がそれぞれ半導体のＰＮＰＮ構造を有す
る同一構造の素子で形成される。

さらに好ましくは、本発明の発光装置は前記第３の電気
的手段がダイオードであるように構成される。

〔作用〕

発光素子アレイに設けられた電流供給ラインは、それら
の発光素子の発光を制御するラインとして使用される。

走査するためのスイッチ素子アレイ（走査回路）と発光
素子とが分離され、スイッチ素子アレイにより生じるバ
イアス光が遮蔽される。

つまり、発光素子には発光が必要な時間だけ発光させる
ことが可能になる。従って、光プリンタ等に本発明によ
る発光装置を適用した場合、画像情報の品位の悪化が防
止される。

即ち、本発明では従来の自己走査形の発光素子アレイを
転送（走査）用のスイッチ素子アレイとして使用し、は
ぼ同一構造の別の発光素子アレイに発光機能を分離する
。そこで、バイアス光の原因となるオン状態の転送を行
なうスイッチ素子アレイの上部に光遮蔽層を設けること
ができる。そして、画像の書き込みに対するバイアス光
の影響を除（ことができる。

また、前記スイッチ素子の一部に供給されるスタートパ
ルスのラインにだけ発光強度の変調を行なうための電流
源を設ければよいので、電流源の数は少なくて済み、駆
動回路の部分は複雑化せず、従って安価に発光装置を構
成できる。即ち、画像の書込み信号は、従来のクロック
ラインにではなく、スイッチ素子のスタートパルスの一
部とじてスイッチ素子アレイに直接入力でき、このため
、駆動回路の構成が簡略化されて低価格になる。

さらに、前記電流供給ラインが供給する電流の量が制御
されることによって、スイッチ素子アレイに書き込まれ
た画像情報（スイッチ素子のオン／オフ状態の情報）が
、第３の電気的手段を介して発光素子アレイに所定のタ
イミングで一斉に書き込まれる。この結果、発光素子は
発光し、その発光状態はそのまま保持される。従って、
発光装置が次の期間における走査信号によってリセット
されるまで、画像情報は発光素子に保持されたままにな
る。

このため、発光のデユーティサイクルはほぼ１に設定さ
れ、発光素子に流れる電流（ピーク値）を低減でき、発
光装置の寿命を長くできる。

なお、スイッチ素子と発光素子とは同一の構造の素子で
形成できるので、製造工程は複雑化せず、フォトレジス
トパターンを変更することにより、従来技術における素
子の製造工程がそのまま利用され得る。

〔実施例〕

第１図は本発明の発光装置の一実施例を示す等価回路図
である。第１図においては、スイッチ素子アレイＳＤＡ
と発光素子アレイＬＭＡとがそれぞれ上下に分けて記載
されている。

まず、シフトレジスタ機能を有するスイッチ素子アレイ
ＳＤＡについて説明する。５（−２１〜Ｓ、２゜はスイ
ッチ素子（ＰＮＰＮ構造を有するサイリスタ）である。

φ１、φ２はそれぞれスイッチ素子アレイＳＤＡを駆動
する転送りロックである。そして、ＣＬ、は転送りロッ
クφ１を供給されるクロックラインであり、ＣＬ２は転
送りロックφ２を供給されるクロックラインである。各
スイッチ素子Ｓ　（−Ｚ）〜５（２）　のゲートＧ　−
ｚ〜Ｇ２　（第１の制？Ｉ［ｌｔ極）の間は、それぞれ
結合用ダイオードＤ２〜Ｄ、（第１の電気的手段）によ
って、接続されている。

このようなダイオード結合方式を採用しているために、
スイッチ素子アレイＳＤＡは２相の転送りロックφ１、
φ２にて情報の転送動作を行なうことができる。

また、ＲＡ１、ＲＡ２はそれぞれ各スイッチ素子Ｓ、−
２，〜Ｓ、２．のアノードとクロックラインＣＬ、、Ｃ
Ｌ２のいずれか一方とを接続するアノード負荷抵抗であ
る。このアノード負荷抵抗ＲＡ１％　ＲＡ２は、各スイ
ッチ素子５（−２１〜Ｓ、２．のオン状態での電流量を
制限するためのものである。そして、各スイッチ素子５
（−２１〜Ｓ、２．のカソードはそれぞれ接地されてい
る。

さらに、ＲＬ１、ＲＬＺはそれぞれ各スイッチ素子Ｓ　
（−２１〜Ｓ、２．のゲートＧ−’ｚ〜Ｇ２と電源電圧
■■の直流電源とを接続するゲート負荷抵抗（第２の電
気的手段）である。このゲート負荷抵抗ＲＬ１、Ｒ１４
は、電源電圧■。の直流電源から各ゲートＧ２〜Ｇ２に
流れる電流量を制限するものである。

そして、各ゲートＧ−２、Ｇ、、Ｇ２は、それぞれダイ
オードＤ−２′、Ｄｏ　′、Ｄ２　′　（第３の電気的
手段）のカソードに接続されている。

なお、第１図のスイッチ素子アレイＳＤＡにおいて、ス
イッチ素子Ｓ　Ｔ−２１の左側には、図示しないスイッ
チ素子５（−３１が設けられている。このスイッチ素子
Ｓ　（−３１のゲートＧ−３は結合用ダイオードＤ−３
（図示せず）によって、結合用ダイオードＤ−２と同様
に、スイッチ素子Ｓ　（−ｍｌのゲートＧ−２に接続さ
れている。また、このスイッチ素子Ｓ（３、のゲートＧ
−１は、ゲート負荷抵抗Ｒい、（図示せず）を介して電
源電圧■ＧＫの直流電源に接続されている。

さらに、スイッチ素子５ｔ−３＋のアノードは、アノー
ド負荷抵抗Ｒａ−ｚ　　（図示せず）を介してスタート
パルスφ、が供給される端子に接続されている。そして
、５（−３１のカソードは接地されている。

なお、上記のスタートパルスφＳが供給される端子また
はラインに発光強度の変調を行なうための電流源が設け
られるものであるが、第１図では図示を省いている。

次に、発光素子アレイＬＭＡについて説明する。

φ７は発光素子（発光サイリスタ）Ｌ（〜２）、Ｌ（Ｏ
ｌ−Ｌｉ２．への情報の書き込みの許可／禁止を制御し
、かつ書き込まれた状態をリセットするクロック（走査
信号）である。そして、ＣＬ、はクロックφ６を供給さ
れる電流供給ラインである。

また、ＲＡＩは各発光素子Ｌ　＋−ｚ＋、Ｌ（。）、Ｌ
（２）のアノードと電流供給ラインＣＬ　＊　とを接続
するアノード負荷抵抗である。このアノード負荷抵抗Ｒ
Ａ３は、各発光素子Ｌ（−２１、Ｌ、。＋、Ｌ＋ｚ＋　
のオン状態での電流量を制限するためのものである。

そして、各発光素子Ｌ（−２＋、Ｌ、。）、Ｌ（２１の
カソードはそれぞれ接地されている。

さらに、ＲＬ３は各発光素子Ｌ（−Ｚ）、Ｌ（。）、Ｌ
（２）　のゲート（第２の制御電極）Ｇ−、’、００Ｇ
２′と電源電圧ＶＧＫの直流電源とを接続するゲート負
荷抵抗である。このゲート負荷抵抗Ｒ１は、電源電圧■
。の直流電源から各ゲートＧ−２′、Ｇ。′、０２′に
流れる電流量を制限するものである。

そして、各ゲート０４′、Ｇｏ′、０２′は、それぞれ
ダイオードＤ−ｚ′、ＤＯ′、Ｄｚ　　（第３の電気的
手段）のアノードに接続されている。

即ち、第１図においては、スイッチ素子５（−２１、Ｓ
、。）、５（２１のゲートＧ−２、Ｇｏ、Ｇ２が、それ
ぞれダイオードＤ−２′、Ｄ０゛、Ｄ２’を介して、発
光素子Ｌ（−Ｚ）　％　Ｌ　（。）、Ｌ（Ｚ）　のゲー
トＧ　−ｚＧｏ’、Ｇｚ’に個々に接続されている。

次に、スイッチ素子アレイＳＤＡの部分の動作を説明す
る。

今、スタートパルスφ３としてハイレベルまたはローレ
ベルの電圧がスイッチ素子５（−３１のアノード（図示
せず）に供給されたとする。この場合に、ハイレベルの
電圧が、電源電圧■６Ｋに拡散電位■４．．を加えた電
圧以上に高ければ、スイッチ素子Ｓ、−９はオン状態に
なる。そして、次に供給されるスタートパルスφ、のロ
ーレベルの電圧が、スイッチ素子Ｓ　（−３１のオン状
態維持電圧よりも低ければ、スイッチ素子Ｓ、−９はオ
フ状態になる。

オン状態ではスイッチ素子Ｓ、−９のゲート電圧はほぼ
零ボルトとなり、オフ状態ではゲート電圧は電源電圧Ｖ
（、にと同じ電圧になる。スイッチ素子５（−３１のゲ
ート電圧がほぼ零ポルトになれば、結合用ダイオードＤ
−３（図示せず）によってスイッチ素子Ｓ＋−ｚ＋のゲ
ート電圧が低下する。そして、スイッチ素子Ｓ＋−２１
のターンオン電圧も低下する。

従って、転送りロックφ２によってスイッチ素子Ｓ　（
−２１をオン状態に設定することができる。

このオン状態は転送りロックφ１、φ２によって順次、
第１図の右方向に転送されていく。つまり、スタートパ
ルスφ、のハイレベルの電圧によって、スイッチ素子ア
レイＳＤＡにオン状態が書き込まれ、その状態が順次右
方向に転送されていくことになる。

但し、全てのビットがオン状態である場合に、このオン
状態を転送することは本スイッチ素子アレイの構成上か
ら不可能であって、１ビツトおきにオンとオフとを繰り
返して転送することになる。

即ち、スタートパルスφ、の波形も転送りロックφ１、
φ２に同期してハイレベルとローレベルとを交互に送る
必要がある。

今、偶数ビットのみのオン状態およびオフ状態に有効な
情報があるものとして、オン状態を１、オフ状態を０と
すると、スタートパルスφ、によって１または０が書き
込まれ、転送りロックφ１、φ２によって、その１．０
が転送されて行くことになる。このようにして、■また
はＯという信号（情報）がスイッチ素子アレイＳＤＡに
書き込まれる。

次に、発光素子Ｌ＋−Ｚ）、（１，＋。）　、Ｌ（２）
　）の動作について説明する。

仮にＬ　ｔ−ｔ）、がＯであるとすると、クロックφ□
の電圧が零ボルトであれば発光素子Ｌ（−２１はオン状
態にはならない。即ち、発光素子Ｌ（４１は書き込み禁
止の状態に設定される。クロックφえの電圧が発光素子
Ｌ＋−ｚ＋のオン状態維持電圧から■ＧＫ＋Ｖｄ１ｆの
間の電圧に設定されたとすると、発光素子Ｌ＋４１は書
き込み許可の状態に設定される。

そして、ゲー、トＧ−２′の電圧が変化させられること
によって、発光素子Ｌ　（−２１はオン状態に設定可能
になる。

さて、スイッチ素子アレイＳＤＡから発光素子アレイＬ
ＭＡへの情報の書込みについて説明する。

スイッチ素子アレイＳＤＡは、前述したように■または
Ｏの情報が書き込まれる。最後のビットまで情報が書き
込まれた段階で、転送りロックφ１、φ２がそれぞれロ
ーレベル、ハイレベルの状態に維持される。これによっ
て、情報の転送動作が終了し、スイッチ素子アレイＳＤ
Ａに書き込まれた情報は保持される（特に、偶数ビット
において保持されている）。

スイッチ素子アレイの偶数ビットにおいて、オン状態の
スイッチ素子Ｓのゲート電圧はほぼ零ボルトであり、オ
フ状態のスイッチ素子Ｓのゲート電圧はＶ　ｄ　ｆ　ｆ
の約２倍以上である。なお、オフ状態のスイッチ素子Ｓ
のゲート電圧については、転送方向に対して逆方向に位
置する最も隣接する偶数ビットがオン状態の場合にＶ　
ｄ　ｉ　ｆの約２倍の電圧であり、それ以外はＶ　ｄ　
ｉ　ｆの約２倍の電圧よりも大きくなる。なお、ここで
Ｖ　ｄ　ｉ　ｆはＰＮ接合の拡散電位である。

スイッチ素子Ｓ　（−Ｚ）、Ｓ、。）　、Ｓ　（２１の
それぞれのゲート電圧は、ダイオードＤ−２′、Ｄ０Ｄ
ｚ′によって対応する発光素子Ｌ（−ＨｌＬ、。２、Ｌ
、２．のゲートＧ−ｚ　　、Ｇｏ　、Ｇｚ’に伝達され
る。従って、発光素子Ｌｌ−２１、Ｌ（。）、Ｌ＋Ｋｌ
　のゲート電圧は、オン状態の場合で■６８．となり、
オフ状態の場合でＶ　ｄ　ｉ　ｆの３倍以上となる。そ
して、オン状態の場合で発光素子のターンオン電圧は■
４．．の２倍となり、オフ状態の場合で■４、。

の４倍となる。

一方、クロックφ８については、−旦零ボルトに設定し
て全体を発光をなくシ（即ち、リセットする）、その後
にハイレベルの電圧■□に上昇させる。この電圧■□が
、２　Ｖａ＋ｒ　＜　Ｖｓ＊＜　４　Ｖａｒｔの範囲に設
定されていると、オン状態のスイッチ素子Ｓに対応する
発光素子りがオン状態になり、オフ状態のスイッチ素子
Ｓに対応する発光素子りはオフ状態のままになる。

従って、スイッチ素子アレイＳＤＡに書き込まれた１、
０の情報がそのまま発光素子アレイＬＭＡに書き込まれ
ることになる。

この後、電圧■。は発光素子のオン状態維持電圧以上で
あって■４．．の２倍の電圧未満の値に再設定される。

このことにより、発光素子りは、スイッチ素子Ｓのゲー
ト電圧に影響されな（なり、書き込まれた情報を保持し
続ける。そして、発光素子アレイＬＭＡが情報の保持状
態にある間に、前述と同様にして、スイッチ素子アレイ
ＳＤＡは次の情報を書き込まれる。

やがて、クロックφ３がローレベルの電圧に設定されて
、各発光素子りかリセットされる。リセット後、再び情
報が発光素子アレイＬＭＡに書き込まれる。以上のよう
にして、一連の動作が繰り返し行なわれる。

次に、第１図に示す発光装置を光プリンタ用の書き込み
光源に適用した場合について述べる。

例えば、発光装置が２０４８ビツトの発光素子りを有す
るものとすると、スイッチ素子Ｓはその倍（７）４０９
６ビツトを必要とする。光プリンタにおける書き込み光
源の電流量は約５ｍＡであるから、全てのビットの発光
素子りが発光状態であるとすると、約１０Ａという電流
が流れる。一方、スイッチ素子Ｓからの情報転送のため
の電流は、ゲート負荷抵抗ＲＬ３が３０にΩの場合に０
．５ｍＡであることが実験的に分かっているので、全て
のビットの発光素子りが発光状態であれば、ＩＡ程度で
ある。

なお、この情報転送のための電流量は、光プリンティン
グに必要な電流１０Ａに比べて１割であり、実用上問題
のない値である。

また、スイッチ素子Ｓからの情報が発光素子りに移動さ
せられた段階で転送りロックφ３、φ２の電圧を＝旦零
ボルトに低下させることにより、スイッチ素子アレイＳ
ＤＡ全体がオフ状態になってリセットが行なわれる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流量が下がること
になる。

つまり、前述のＩＡに比べて等価的に０．５Ａ程度まで
電流量が下がることになる。

発光素子りの２０４８ビツトに対して、スタートパルス
φ、が供給されるデータ入力端（図示せず）が１つだけ
では、情報の転送速度はがなり高速であることが必要で
ある。この点については、データ入力端を複数設けるこ
とによって、情報の転送速度を低下させることができる
。例えば、６４ビツトまたは１２８ビツトを一単位とし
て発光素子りのチップが形成され、このチップごとに情
報が入力されてもよい。

１２８ビン）ごとに情報の人力を並列に行なった場合、
２０４８ビツトに対して２０個のデータ入力端を有する
ことになる。このため、情報の転送速度は１／２０でよ
いことになる。従って、発光装置は余裕のある動作を行
なうことができる。

なお、発光素子りにおける出力光の光量のばらつきを防
ぐために、アノード負荷抵抗Ｒ１ｌ＋をレーザ等を用い
て微調整することが可能である。このことによって、出
力光の光量のばらつきのない発光装置を得ることができ
る。

また、第１図では、スイッチ素子アレイＳＤＡにおける
偶数ビットの右側に接続される結合用ダイオードＤ−２
、Ｄｏの特性と、奇数ビットの右側に接続される結合用
ダイオードＤ−，、Ｄｌの特性とが異なっている。従っ
て、偶数ビットと奇数ピントとで動作電流等を分けて最
適化することが重要である。このために、ＲＬ２　＜　
Ｒｔ＋、ＲＡＩ＜ＲＡ□に設定する方が望ましく、この
場合には発光装置はより安定で高速な動作を行ない得る
。

さらに、第１図では、ダイオード結合方式と呼ばれる構
成を採用しているが、結合方式はこれに限られない。例
えば、第６図に示すように抵抗Ｒ１を用いる抵抗結合方
式や、スイッチ素子Ｓの発光機能および受光機能を利用
する光結合方式であってもよい。

なお、第１図では転送りロックの数として２つ（２相）
の場合を説明したが、３つ（３相）以上であってもよい
。但し、３相によるスイッチ素子Ｓの駆動の場合には、
３ビツトのスイッチ素子Ｓに対して１ビツトの発光素子
りが対応することになる。

また通常、このような発光装置（デバイス）が製作され
る際にＧａＡｓに代表される直接遷移形の半導体が使用
されるが、必ずしもこれに限られるものではない。

次に、第２図は第１図に示した等価回路を同一の半導体
基板上に形成した場合の一例を示す断面図である。第２
図において、７１はＮ形半導体基板であり、８１はＰ形
半導体層、８２はＮ形半導体層、８３はＰ形半導体層で
ある。なお、第１回と同一物には同一符号が記載されて
いる。

この第２図に示す実施例で重要な点は、第１図に示した
スイッチ素子Ｓ、結合用ダイオードＤ−２〜Ｄ１、Ｄ−
ｚ　′〜Ｄ２　゛、発光素子り等が半導体層８１．８２
．８３、半導体基板７１の組合せで形成でき、従って、
製造工程を複雑化することなく、第１図の回路構成が集
積化されて形成されることである。

例えばスイッチ素子５（−２１において、最上層のＰ形
半導体層８１がアノードになり、Ｎ形半導体層８２がゲ
ー）Ｃ，２になり、Ｎ形半導体基板７１がカソードにな
っている。そして、Ｎ形半導体層８２の上に形成された
Ｐ形半導体層８１の２つの島が結合用ダイオードＤ−，
、Ｄ−２′になっている。

これらのダイオードＤ−２、Ｄ−２′は、スイッチ素子
Ｓ　（−２１と同様の構造を有しており、５（−２１と
全く同じ製造工程で形成される。

また、発光素子Ｌ　＋−２１についても、スイッチ素子
５（−２１と全く同じ構造を有し、やはり同じ製造工程
で形成される。

なお、各抵抗ＲＡＩ〜ＲＡ３、ＲＬＩ−ＲＬ３は薄膜抵
抗によって形成することができ、また各半導体層８１．
８２．８３を利用して形成することもできる。また、ス
イッチ素子Ｓの上部には光遮蔽層が設けられるものであ
るが、第２図では図示を省いている。このような第２図
に示される構造によれば、発光装置は第１図で説明した
ものと全く同じ動作を行なうことができる。

また、第２図の構造では発光素子として自然発光を利用
したモードのデバイスを例示したが、誘導放出によるモ
ード（即ち、レーザのモード）であっても全く問題なく
動作する。

次に、第３図は第２図の平面構造の一例を示す平面図で
ある。第３図において、第１図および第２図と同一物に
は同一符号が記載されている。第３図に示すように、ス
イッチ素子アレイＳＤＡと発光素子アレイＬＭＡとが上
下に分けて配置されている。そして、各抵抗ＲＡＩ〜Ｒ
Ａ３、Ｒｔ　＋　””　ＲＬ　３が薄膜抵抗によって形
成されている（半導体層８１〜８３を用いて形成するこ
ともできる）。

なお、スイッチ素子Ｓの上部にはバイアス光を遮蔽する
ための光遮蔽層が設けられるものであるが、第３図では
図示を省いている。

第３図では、２つのスイッチ素子Ｓに対して１つの発光
素子りが設けられており、発光素子りの配列ピンチがス
イッチ素子Ｓの配列ピッチの２倍になっている。このた
めに集積度が上がらないかのように見えるが、この点に
ついてはスイッチ素子Ｓの配列の仕方を２列としてジグ
ザクに配列することにより解決することができる。また
、もう１つのスイッチ素子アレイＳＤＡを発光素子アレ
イＬＭＡの反対側に設けることにより、発光素子りの配
列ピッチを小さくする、：ともできる。

なお、上記実施例では半導体の積層の仕方を上部からＰ
ＮＰＮとした場合について説明したが、ＮＰＮＰとした
場合でも動作電圧、転送りロック等の極性を反転すれば
同様に動作させることができる。

また、上記実施例ではシフトレジスタ機能を有する部分
としてＰＮＰＮ形のサイリスタ構成を例に説明したが、
電圧を検知してしきい電圧が低下することを利用して情
報の転送動作を行なわせるという構成は、その機能を構
成できる素子であれば特に限定されない。例えば、ＰＮ
ＰＨの４層構成でなく、６層以上の構成でも全（同様の
シフトレジスタ機能を達成できる。

さらに、上記実施例ではＰＮＰＮ形のサイリスク構成を
例に説明したが、静電誘導（ＳＩ）サイリスタまたは電
界制御サイリスタ（ＦＣＴ）を用いても全く同様の機能
を達成できる。

なお、上記実施例では接地された半導体基板を用いた場
合について説明したが、本発明はこれに限られず、基板
として他の物質を用いてもよい。

例えば、クロム（Ｃ，）等をドウプした半絶縁性ＧａＡ
ｓ基板上にＮ形ＧａＡｓ層を形成し、この層の上に上記
実施例で述べた構造を形成してもよい。また、ガラス、
アルミナ等の絶縁性基板上に半導体膜を形成し、この半
導体膜を用いて上記実施例で述べた構造を形成してもよ
い。

［発明の効果］以上述べたように、本発明の発光装置は、従来の自己走
査形の発光装置を転送用スイ・ノチアレイとして使用し
、はぼ同一構造の別の発光素子アレイに発光機能を分離
したので、バイアス光の原因となるオン状態の転送を行
なうスイッチ素子の上部に光遮蔽層を設けることができ
、画像情報の書き込みに対するバイアス光の影響を除去
できる。

このため、光プリンタ等への発光装置の応用を行なう際
には光プリンタ等の品位を向上させることができる。

また、画像情報を書き込むための信号は、従来技術のよ
うにクロックラインに供給されるのではなく、スタート
パルスの一部としてスイッチ素子に直接入力できる。こ
のため、駆動回路が簡略化されて低価格になる。

さらに、発光素子に書き込まれた情報は走査信号（クロ
ックφＲ）によってリセットされるまで維持されるので
、発光のデユーティサイクルがほぼ１に設定される。従
って、発光素子に流れる電流（ピーク値）を少なくする
ことができるので、発光装置の長寿命化を実現できる。

なお、発光素子アレイを設けることにより、発光のデユ
ーティサイクルがほぼ１０発光装置を、比較的簡単な製
造工程にて実現できる。

また、本発明の発光装置はデイスプレィ等にも適用でき
、これらの機器の性能向上、低価格化に大きく寄与する
ことができる。

【図面の簡単な説明】

第１図は本発明の発光装置の一実施例を示す等価回路図
、第２図は第１図の等価回路を同一半導体基板上に形成
した場合の一例を示す断面図、第３図は第２図の平面構
造の一例を示す平面図、第４図は従来の発光素子アレイ
の構造を示す平面図、第５図は第４図のｘ−ｘ’に沿う
断面図、第６図は第４図および第５図の等価回路図、第
７図（ａ）、（ｂ）は従来の発光素子アレイの駆動方法
を説明するための図ある。なお、図面に用いた符号において、ＳＤＡ・−・−−−−一一一−−−−−−スイッチ素子
アレイ５Ｌ−０〜Ｓ　（２１’−・スイッチ素子ＣＬ　
Ｉ　””　ＣＬ　Ｚ　　−・−クロ・ンクラインＧ　−
ｚ〜Ｇｚ　　’−−−−−−−−−ゲート（第１の制御
電極−）Ｄ−ｚ〜Ｄ、　・−−−−−−−・結合用ダイ
オード（第１の電気的手段）ＲＬＩ％ＲＬ□−一一−−−−−−−−ゲート負荷抵抗
（第２の電気的手段）Ｇ−２′、Ｇｏ’、Ｇｚ′ ・−一−−−−−−−ダイオード（第３の電気的手段）ＬＭＡ−ｍ−・−−−−−一一一−−−−−発光素子ア
レイＬ　（４１、Ｌ（。ｌ、Ｌ（２１ −・−−−−−−−一一〜−−発光素子ＣＬ。電流供給ラインＧ。Ｇｚ′ ゲート（第２の制御電極）である。代理人土屋勝第１図第６図番番 ↓ ＋ ÷ ◆ ◆

Claims

【特許請求の範囲】１、スイッチング動作のためのしきい電圧またはしきい
電流を外部から制御するための第１の制御電極をそれぞ
れ有する複数のスイッチ素子が配列されており、各々の
前記第１の制御電極が互いに第１の電気的手段にて接続
されるとともに電源ラインが各々前記スイッチ素子に第
２の電気的手段にて接続されており、かつ情報の転送を
行なうためのクロックラインが各々の前記スイッチ素子
に接続されており、情報を書き込むための信号を前記複
数のスイッチ素子のうちの一部に供給されるスイッチ素
子アレイと、発光動作のためのしきい電圧またはしきい電流を外部か
ら制御するための第２の制御電極をそれぞれ有する複数
の発光素子が配列されており、前記発光素子を発光させ
るための電流を供給する電流供給ラインが各々の前記発
光素子に接続されている発光素子アレイと、前記スイッチ素子の前記第１の制御電極と前記発光素子
の前記第２の制御電極とを個々に接続している第３の電
気的手段とを備えるとともに、前記電流供給ラインが供
給する前記電流の量が制御されることによって、前記ス
イッチ素子アレイに外部から書き込まれた各々の前記ス
イッチ素子のオン／オフ状態の情報が前記発光素子アレ
イに書き込まれ、かつ前記発光素子アレイに書き込まれ
たオン／オフ状態の情報が所望の期間だけ保持されるよ
うに構成されたことを特徴とする発光装置。２、前記スイッチ素子および前記発光素子は、それぞれ
半導体のＰＮＰＮ構造を有する同一構造の素子で形成さ
れていることを特徴とする請求項１に記載の発光装置。３、前記第３の電気的手段はダイオードであることを特
徴とする請求項１または２に記載の発光装置。