JP2022547670A - 歪み緩和構造を組み込んだled前駆体 - Google Patents
歪み緩和構造を組み込んだled前駆体 Download PDFInfo
- Publication number
- JP2022547670A JP2022547670A JP2022514734A JP2022514734A JP2022547670A JP 2022547670 A JP2022547670 A JP 2022547670A JP 2022514734 A JP2022514734 A JP 2022514734A JP 2022514734 A JP2022514734 A JP 2022514734A JP 2022547670 A JP2022547670 A JP 2022547670A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- sublayer
- mesa
- strained
- monolithic led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000002243 precursor Substances 0.000 title claims abstract description 87
- 239000004065 semiconductor Substances 0.000 claims abstract description 502
- 238000000034 method Methods 0.000 claims abstract description 100
- 239000000758 substrate Substances 0.000 claims description 68
- 238000010438 heat treatment Methods 0.000 claims description 42
- 238000005036 potential barrier Methods 0.000 claims description 42
- 229910052738 indium Inorganic materials 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 578
- 239000000203 mixture Substances 0.000 description 27
- 230000000903 blocking effect Effects 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 18
- 239000013078 crystal Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000002800 charge carrier Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000004320 controlled atmosphere Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 208000012868 Overgrowth Diseases 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052984 zinc sulfide Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001199 N alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
1つの既知のタイプのIII族窒化物LEDは、In-Ga-N合金系を利用してLEDの活性領域内に複数の量子井戸を画定する。典型的には、GaNおよびInxGa1-xNの交互の層が量子井戸を画定するために提供される。青色LEDの場合、インジウムモル分率Xは、典型的には0.2未満である。InxGa1-xN層に組み込まれるインジウムの量を増加させると、ポテンシャル井戸の深さが増加し、それによってLEDによって放出される光の波長が増加する。
(a)基板上に第1の半導体層を形成するステップであって、
基板の表面上に第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層を形成すること、および
基板に対して第1の半導体副層の反対側で第1の半導体副層上にIII族窒化物を備える歪み副層を形成することであって、歪み副層は、歪み副層と第1の半導体副層との間の界面において、界面における歪み副層の面内格子定数が第1の面内格子定数であるように圧縮歪み下にある、歪み副層を形成すること
を備える、第1の半導体層を形成するステップと、
(b)第1の半導体層がバルク半導体層表面から延在するメサ構造を画定するように、第1の半導体層のバルク半導体層表面を露出させるために第1の半導体層の一部分を選択的に除去するステップと、
(c)歪み副層を歪み緩和温度まで加熱するステップであって、歪み副層は塑性変形によって緩和して歪み緩和副層を形成し、メサ構造は、第1の面内格子定数よりも大きい第2の面内格子定数を有する歪み緩和副層の一部分から形成されたメサ表面を有する、加熱するステップと、
(d)メサ表面およびバルク半導体表面を覆うように第1の半導体層上にモノリシックLED構造を形成するステップであって、モノリシックLED構造は複数のIII族窒化物層を備え、モノリシックLED構造は、
メサ表面の上に設けられた第1のモノリシックLED構造部分、および
第1のモノリシックLED構造部分を取り囲み、メサ表面に対して傾斜した側壁表面を有する第2のモノリシックLED構造部分
を有する、モノリシックLED構造を形成するステップと
を備える。
(a)基板上に第1の半導体層を形成するステップであって、
基板の表面上に第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層を形成すること、および
基板に対して第1の半導体副層の反対側で第1の半導体副層上にIII族窒化物を備える歪み副層を形成することであって、歪み副層は、歪み副層と第1の半導体副層との間の界面において、界面における歪み副層の面内格子定数が第1の面内格子定数であるように圧縮歪み下にある、歪み副層を形成すること
を備える、第1の半導体層を形成するステップと、
(b)第1の半導体層が、各々がバルク半導体層表面から延在する複数のメサ構造を画定するように、第1の半導体層のバルク半導体層表面を露出させるために第1の半導体層の一部分を選択的に除去するステップと、
(c)歪み副層を歪み緩和温度まで加熱するステップであって、歪み副層は塑性変形によって緩和して歪み緩和副層を形成し、各メサ構造は、第1の面内格子定数よりも大きい第2の面内格子定数を有する歪み緩和副層の一部分から形成されたメサ表面を有する、加熱するステップと、
(d)メサ表面およびバルク半導体表面を覆うように第1の半導体層上にモノリシックLED構造を形成するステップであって、モノリシックLED構造は複数のIII族窒化物層を備え、モノリシックLED構造は、
各々がそれぞれのメサ表面の上に設けられている複数の第1のモノリシックLED構造部分、および
各々が第1のモノリシックLED構造部分を取り囲み、それぞれのメサ表面に対して傾斜した側壁表面を有する複数の第2のモノリシックLED構造部分
を有する、モノリシックLED構造を形成するステップと
を備える。
いくつかの実施形態では、第2の半導体層30の柱は、切頭六角錐である。
第2の半導体層30上への活性層40の堆積は、メサ表面27上の第2の半導体層35の第1の部分上では比較的高い堆積速度で、かつ傾斜した側壁上では著しく低い堆積速度で行われ得る。この効果は、様々な表面の異なる結晶面配向から生じ、傾斜側壁35上よりもメサ表面27の上がより厚い活性層40をもたらす。この効果は、英国特許第1811190.6号明細書にさらに詳細に記載されている。
第1の半導体層20は、100nm~8μm、好ましくは3μm~5μmの厚さ(基板表面に垂直な方向の)を有してもよい。第1の半導体層20の部分を選択的に除去して、バルク半導体表面26に垂直な高さが少なくとも100nm、200nm、300nm、または500nmのメサ構造を画定することができる。メサ構造の高さは、4μm以下であってもよい。いくつかの実施形態では、メサ構造は、1μm~2μmの高さを有してもよい。メサ構造の高さは、上記表面に垂直な方向におけるバルク半導体表面26とメサ表面27との間の距離であり得る。
本開示の別の実施形態によれば、LEDアレイ前駆体を形成する方法を提供することができる。
本開示のさらなる実施形態によれば、LEDアレイ前駆体が提供される。
Claims (14)
- 発光ダイオード(LED)前駆体を形成する方法であって、
(a)基板上に第1の半導体層を形成するステップであって、
前記基板の表面上に第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層を形成すること、および
前記基板に対して前記第1の半導体副層の反対側で前記第1の半導体副層上にIII族窒化物を備える歪み副層を形成することであって、前記歪み副層は、前記歪み副層と前記第1の半導体副層との間の界面において、前記界面における前記歪み副層の面内格子定数が前記第1の面内格子定数であるように圧縮歪み下にある、歪み副層を形成すること
を備える、第1の半導体層を形成するステップと、
(b)前記第1の半導体層がバルク半導体層表面から延在するメサ構造を画定するように、前記第1の半導体層の前記バルク半導体層表面を露出させるために前記第1の半導体層の一部分を選択的に除去するステップと、
(c)前記歪み副層を歪み緩和温度まで加熱するステップであって、前記歪み副層は塑性変形によって緩和して歪み緩和副層を形成し、前記メサ構造は、前記第1の面内格子定数よりも大きい第2の面内格子定数を有する前記歪み緩和副層の一部分から形成されたメサ表面を有する、加熱するステップと、
(d)前記メサ表面および前記バルク半導体表面を覆うように前記第1の半導体層上にモノリシックLED構造を形成するステップであって、前記モノリシックLED構造は複数のIII族窒化物層を備え、前記モノリシックLED構造は、
前記メサ表面の上に設けられた第1のモノリシックLED構造部分、および
前記第1のモノリシックLED構造部分を取り囲み、前記メサ表面に対して傾斜した側壁表面を有する第2のモノリシックLED構造部分
を有する、モノリシックLED構造を形成するステップと
を備える、方法。 - 前記第1の半導体層の一部分を選択的に除去するステップは、前記バルク半導体層表面が前記第1の半導体副層内に形成されるように、前記歪み副層の一部分を、前記歪み副層の厚さおよび前記第1の半導体副層の対応する部分を通じて除去することを含む、請求項1に記載の方法。
- 前記歪み副層はInXGa1-XNを備え、0<X≦1である、請求項1または2に記載の方法。
- 前記歪み副層は、GaNを備える第1の歪み層とInXGa1-XNを備える第2の歪み層とが交互になっている複数の層を備え、0<X≦1である、請求項3に記載の方法。
- 前記歪み副層のIn含有量(X)は、前記第1の半導体副層から離れる厚さ方向に減少する、請求項3又は4に記載の方法。
- 前記モノリシックLED構造は、
前記第1の半導体層の前記メサ表面および前記バルク半導体層表面の上に設けられた第2の半導体層と、
前記第2の半導体層上に設けられた複数のIII族窒化物層を備える活性層と、
前記活性層上に形成されたIII族窒化物を備えるp型半導体層と
を備える、先行する請求項のいずれか1項に記載の方法。 - 前記第2の半導体層は、GaNまたはInYGa1-YNを備え、0<Y≦1である、請求項6に記載の方法。
- 前記活性層が、少なくとも500nmの波長を有する光を出力するように構成されている、請求項6または7に記載の方法。
- 前記活性層が、少なくとも前記第2の面内格子定数に等しい第3の面内格子定数を有するInZGa1-ZNを備える少なくとも1つの量子井戸層を備え、0<Z≦1である、請求項6~8のいずれか1項に記載の方法。
- 前記メサ表面を覆う前記p型半導体層の第1の部分と、前記バルク半導体表面を覆う前記p型半導体層の第2の部分との間にポテンシャル障壁が設けられており、前記ポテンシャル障壁は、前記メサ表面を覆う前記p型半導体層の前記第1の部分を囲む、請求項6~9のいずれか1項に記載の方法。
- 前記歪み緩和温度が少なくとも800°Cである、先行する請求項のいずれか1項に記載の方法。
- 発光ダイオード(LED)前駆体であって、
III族窒化物を備える第1の半導体層であって、前記第1の半導体層は、バルク半導体表面およびメサ表面を含む成長表面を画定するように前記第1の半導体層の主面から延在するメサ構造を含み、前記第1の半導体層は、
第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層、および
前記第1の半導体副層全体にわたって設けられたIII族窒化物を備える歪み緩和副層であって、前記歪み緩和副層は、前記メサ構造の前記メサ表面を提供し、前記メサ表面は、前記第1の面内格子定数よりも大きい第2の面内格子定数を有する、歪み緩和副層
を備える、第1の半導体層と、
前記メサ表面および前記バルク半導体表面を覆うように、前記第1の半導体層の前記成長表面上に設けられたモノリシックLED構造であって、前記モノリシックLED構造は、複数のIII族窒化物層を備え、前記モノリシックLED構造は、
前記メサ表面の上に設けられた第1のモノリシックLED構造部分と、
前記第1のモノリシックLED構造部分を取り囲み、前記メサ表面に対して傾斜した側壁表面を有する第2のモノリシックLED構造部分と
を有する、モノリシックLED構造と
を備える、発光ダイオード(LED)前駆体。 - LEDアレイ前駆体を形成する方法であって、
(a)基板上に第1の半導体層を形成するステップであって、
基板の表面上に第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層を形成するステップ、および
前記基板に対して前記第1の半導体副層の反対側の前記第1の半導体副層上にIII族窒化物を備える歪み副層を形成するステップであって、前記歪み副層と前記第1の半導体副層との間の界面における前記歪み副層は、前記界面における前記歪み副層の面内格子定数が前記第1の面内格子定数であるように圧縮歪み下にある、ステップと、
(b)前記第1の半導体層がバルク半導体層表面からそれぞれ延在する複数のメサ構造を画定するように、前記第1の半導体層の前記バルク半導体層表面を露出させるために前記第1の半導体層の一部分を選択的に除去するステップと、
(c)前記歪み副層を歪み緩和温度まで加熱するステップであって、前記歪み副層は塑性変形によって緩和して歪み緩和副層を形成し、各メサ構造は、第1の面内格子定数よりも大きい第2の面内格子定数を有する前記歪み緩和副層の一部分から形成されたメサ表面を有する、ステップと、
(d)前記メサ表面および前記バルク半導体表面を覆うように前記第1の半導体層上にモノリシックLED構造を形成するステップであって、前記モノリシックLED構造は複数のIII族窒化物層を備え、前記モノリシックLED構造は、
複数の第1のモノリシックLED構造部分であって、各々がそれぞれのメサ表面の上に設けられる、複数の第1のモノリシックLED構造部分、および
複数の第2のモノリシックLED構造部分であって、各々が前記第1のモノリシックLED構造部分を取り囲み、それぞれの前記メサ表面に対して傾斜した側壁表面を有する、複数の第2のモノリシックLED構造部分と、を有する、ステップと、を備える方法。 - LEDアレイ前駆体であって、
複数のメサ構造を含む第1の半導体層であって、各メサ構造は、バルク半導体表面および複数のメサ表面を含む成長表面を画定するように前記第1の半導体層の主面から延在し、前記第1の半導体層は、
第1の面内格子定数を有するIII族窒化物を備える第1の半導体副層、および
前記第1の半導体副層全体にわたって設けられたIII族窒化物を備える歪み緩和副層であって、前記歪み緩和副層は、各メサ構造の前記メサ表面を提供し、前記メサ表面は、前記第1の面内格子定数よりも大きい第2の面内格子定数を有する、歪み緩和副層
を備える、第1の半導体層と、
各メサ表面および前記バルク半導体表面を覆うように、前記第1の半導体層の前記成長表面上に設けられたモノリシックLED構造であって、前記モノリシックLED構造は、複数のIII族窒化物層を備え、前記モノリシックLED構造は、
各々がそれぞれのメサ表面の上に設けられている複数の第1のモノリシックLED構造部分と、
各々が前記第1のモノリシックLED構造部分を取り囲み、それぞれの前記メサ表面に対して傾斜した側壁表面を有する複数の第2のモノリシックLED構造部分と
を有する、モノリシックLED構造と
を備える、LEDアレイ前駆体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1912858.6A GB2586862B (en) | 2019-09-06 | 2019-09-06 | LED precursor incorporating strain relaxing structure |
GB1912858.6 | 2019-09-06 | ||
PCT/EP2020/074302 WO2021043748A1 (en) | 2019-09-06 | 2020-09-01 | Led precursor incorporating strain relaxing structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022547670A true JP2022547670A (ja) | 2022-11-15 |
Family
ID=68241056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022514734A Ceased JP2022547670A (ja) | 2019-09-06 | 2020-09-01 | 歪み緩和構造を組み込んだled前駆体 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20220302344A1 (ja) |
EP (1) | EP4026171A1 (ja) |
JP (1) | JP2022547670A (ja) |
KR (1) | KR102623826B1 (ja) |
CN (1) | CN114503290A (ja) |
GB (1) | GB2586862B (ja) |
TW (1) | TWI755047B (ja) |
WO (1) | WO2021043748A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240018167A (ko) * | 2022-08-02 | 2024-02-13 | 삼성전자주식회사 | 발광 소자, 디스플레이 장치 및 그 제조방법 |
Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63500556A (ja) * | 1985-07-20 | 1988-02-25 | ジーイーシー ― マルコニ リミテッド | ヘテロ構造デバイス製造方法 |
JPH04214683A (ja) * | 1990-02-19 | 1992-08-05 | Philips Gloeilampenfab:Nv | メサ半導体装置の製造方法 |
JPH05152672A (ja) * | 1991-11-19 | 1993-06-18 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
JPH06188450A (ja) * | 1992-12-16 | 1994-07-08 | Sharp Corp | 発光ダイオード |
JP2002100804A (ja) * | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子及び半導体発光装置 |
JP2002185084A (ja) * | 2000-12-18 | 2002-06-28 | Sony Corp | 半導体発光装置およびその製造方法 |
JP2003179311A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | GaN系半導体レーザ素子及びその作製方法 |
WO2004023569A1 (ja) * | 2002-09-06 | 2004-03-18 | Sony Corporation | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
JP2006005130A (ja) * | 2004-06-17 | 2006-01-05 | Sony Corp | 半導体レーザ素子 |
JP2009071172A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地層の形成方法 |
JP2010073939A (ja) * | 2008-09-19 | 2010-04-02 | Sony Corp | 半導体発光素子の製造方法 |
JP2010093233A (ja) * | 2008-10-07 | 2010-04-22 | Soi Tec Silicon On Insulator Technologies | 補剛材の適用によるひずみ材料層の緩和 |
US20110294245A1 (en) * | 2009-03-12 | 2011-12-01 | S.O.I.Tec Silicon On Insulator Technologies | Adaptation of the lattice parameter of a layer of strained material |
JP2011530179A (ja) * | 2008-08-06 | 2011-12-15 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 歪み層の弛緩及び転写 |
JP2013504865A (ja) * | 2009-09-10 | 2013-02-07 | オプトガン オイ | 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 |
JP2013517622A (ja) * | 2010-01-15 | 2013-05-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複合基板を形成し当該複合基板にiii−v発光装置を成長させる方法 |
JP2013545307A (ja) * | 2010-11-04 | 2013-12-19 | コーニンクレッカ フィリップス エヌ ヴェ | 結晶緩和構造に基づく半導体発光デバイス |
US20140131730A1 (en) * | 2012-01-13 | 2014-05-15 | The Regents Of The University Of California | (in,ga,al)n optoelectronic devices grown on relaxed (in,ga,al)n-on-gan base layers |
US20170098731A1 (en) * | 2013-01-09 | 2017-04-06 | Sensor Electronic Technology, Inc. | Light Emitting Heterostructure with Partially Relaxed Semiconductor Layer |
JP2018505567A (ja) * | 2015-01-06 | 2018-02-22 | アップル インコーポレイテッド | 非発光性側壁再結合を低減させるled構造 |
WO2018158529A1 (fr) * | 2017-03-01 | 2018-09-07 | Soitec | Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques |
WO2019154878A1 (en) * | 2018-02-07 | 2019-08-15 | Aledia | Radiation emitter, emitting device with the same, methods for fabricating the same, and associated display screen |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6233267B1 (en) * | 1998-01-21 | 2001-05-15 | Brown University Research Foundation | Blue/ultraviolet/green vertical cavity surface emitting laser employing lateral edge overgrowth (LEO) technique |
JP5145617B2 (ja) * | 2000-07-03 | 2013-02-20 | 日亜化学工業株式会社 | n型窒化物半導体積層体およびそれを用いる半導体素子 |
US7928448B2 (en) * | 2007-12-04 | 2011-04-19 | Philips Lumileds Lighting Company, Llc | III-nitride light emitting device including porous semiconductor layer |
US9117944B2 (en) * | 2008-09-24 | 2015-08-25 | Koninklijke Philips N.V. | Semiconductor light emitting devices grown on composite substrates |
US8536022B2 (en) * | 2010-05-19 | 2013-09-17 | Koninklijke Philips N.V. | Method of growing composite substrate using a relaxed strained layer |
US8692261B2 (en) * | 2010-05-19 | 2014-04-08 | Koninklijke Philips N.V. | Light emitting device grown on a relaxed layer |
FR2992466A1 (fr) * | 2012-06-22 | 2013-12-27 | Soitec Silicon On Insulator | Procede de realisation de contact pour led et structure resultante |
US8772786B2 (en) * | 2012-07-13 | 2014-07-08 | Raytheon Company | Gallium nitride devices having low ohmic contact resistance |
US9312428B2 (en) * | 2013-01-09 | 2016-04-12 | Sensor Electronic Technology, Inc. | Light emitting heterostructure with partially relaxed semiconductor layer |
JP6409063B2 (ja) * | 2013-12-17 | 2018-10-17 | グロ アーベーGlo Ab | 歪み修正面活性領域を有するiii族窒化物ナノワイヤled及びその製造方法 |
EP3803980A4 (en) * | 2018-05-30 | 2022-02-23 | The Regents of the University of California | METHOD FOR REMOVING SEMICONDUCTOR LAYERS FROM A SEMICONDUCTOR SUBSTRATE |
GB2575311B (en) * | 2018-07-06 | 2021-03-03 | Plessey Semiconductors Ltd | Monolithic LED array and a precursor thereto |
-
2019
- 2019-09-06 GB GB1912858.6A patent/GB2586862B/en active Active
-
2020
- 2020-09-01 JP JP2022514734A patent/JP2022547670A/ja not_active Ceased
- 2020-09-01 CN CN202080063084.7A patent/CN114503290A/zh active Pending
- 2020-09-01 KR KR1020227010167A patent/KR102623826B1/ko active IP Right Grant
- 2020-09-01 US US17/635,822 patent/US20220302344A1/en active Pending
- 2020-09-01 EP EP20767496.1A patent/EP4026171A1/en active Pending
- 2020-09-01 WO PCT/EP2020/074302 patent/WO2021043748A1/en unknown
- 2020-09-02 TW TW109129992A patent/TWI755047B/zh active
Patent Citations (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63500556A (ja) * | 1985-07-20 | 1988-02-25 | ジーイーシー ― マルコニ リミテッド | ヘテロ構造デバイス製造方法 |
JPH04214683A (ja) * | 1990-02-19 | 1992-08-05 | Philips Gloeilampenfab:Nv | メサ半導体装置の製造方法 |
JPH05152672A (ja) * | 1991-11-19 | 1993-06-18 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
JPH06188450A (ja) * | 1992-12-16 | 1994-07-08 | Sharp Corp | 発光ダイオード |
JP2002100804A (ja) * | 2000-07-18 | 2002-04-05 | Sony Corp | 半導体発光素子及び半導体発光装置 |
JP2002185084A (ja) * | 2000-12-18 | 2002-06-28 | Sony Corp | 半導体発光装置およびその製造方法 |
JP2003179311A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | GaN系半導体レーザ素子及びその作製方法 |
WO2004023569A1 (ja) * | 2002-09-06 | 2004-03-18 | Sony Corporation | 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法 |
JP2006005130A (ja) * | 2004-06-17 | 2006-01-05 | Sony Corp | 半導体レーザ素子 |
JP2009071172A (ja) * | 2007-09-14 | 2009-04-02 | Sony Corp | 半導体発光素子及びその製造方法、並びに、下地層の形成方法 |
JP2011530179A (ja) * | 2008-08-06 | 2011-12-15 | エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ | 歪み層の弛緩及び転写 |
JP2010073939A (ja) * | 2008-09-19 | 2010-04-02 | Sony Corp | 半導体発光素子の製造方法 |
JP2010093233A (ja) * | 2008-10-07 | 2010-04-22 | Soi Tec Silicon On Insulator Technologies | 補剛材の適用によるひずみ材料層の緩和 |
US20110294245A1 (en) * | 2009-03-12 | 2011-12-01 | S.O.I.Tec Silicon On Insulator Technologies | Adaptation of the lattice parameter of a layer of strained material |
JP2013504865A (ja) * | 2009-09-10 | 2013-02-07 | オプトガン オイ | 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 |
JP2013517622A (ja) * | 2010-01-15 | 2013-05-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 複合基板を形成し当該複合基板にiii−v発光装置を成長させる方法 |
JP2013545307A (ja) * | 2010-11-04 | 2013-12-19 | コーニンクレッカ フィリップス エヌ ヴェ | 結晶緩和構造に基づく半導体発光デバイス |
US20140131730A1 (en) * | 2012-01-13 | 2014-05-15 | The Regents Of The University Of California | (in,ga,al)n optoelectronic devices grown on relaxed (in,ga,al)n-on-gan base layers |
US20170098731A1 (en) * | 2013-01-09 | 2017-04-06 | Sensor Electronic Technology, Inc. | Light Emitting Heterostructure with Partially Relaxed Semiconductor Layer |
JP2018505567A (ja) * | 2015-01-06 | 2018-02-22 | アップル インコーポレイテッド | 非発光性側壁再結合を低減させるled構造 |
WO2018158529A1 (fr) * | 2017-03-01 | 2018-09-07 | Soitec | Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques |
WO2019154878A1 (en) * | 2018-02-07 | 2019-08-15 | Aledia | Radiation emitter, emitting device with the same, methods for fabricating the same, and associated display screen |
Also Published As
Publication number | Publication date |
---|---|
TW202123488A (zh) | 2021-06-16 |
EP4026171A1 (en) | 2022-07-13 |
TWI755047B (zh) | 2022-02-11 |
GB2586862B (en) | 2021-12-15 |
CN114503290A (zh) | 2022-05-13 |
KR102623826B1 (ko) | 2024-01-11 |
GB201912858D0 (en) | 2019-10-23 |
KR20220054363A (ko) | 2022-05-02 |
WO2021043748A1 (en) | 2021-03-11 |
GB2586862A (en) | 2021-03-10 |
US20220302344A1 (en) | 2022-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4826703B2 (ja) | 半導体素子の形成に使用するための板状基体 | |
US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
US7790584B2 (en) | Method of growing semi-polar nitride single crystal thin film and method of manufacturing nitride semiconductor light emitting diode using the same | |
KR101636032B1 (ko) | 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법 | |
KR20010107604A (ko) | 광학 장치, 광학 장치 제조용 기판, 광학 장치의 제조방법 및 광학 장치 제조용 기판의 제조 방법 | |
KR20050106356A (ko) | 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법 | |
US20040219702A1 (en) | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device | |
TWI755306B (zh) | Led前驅物以及製造彼之方法 | |
JP2007036174A (ja) | 窒化ガリウム系発光ダイオード | |
JP2005317909A (ja) | シリコン基板上における窒化物単結晶の成長方法、これを利用した窒化物半導体発光素子及びその製造方法 | |
KR102623826B1 (ko) | 변형 완화 구조를 통합한 led 전구체 | |
JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
JP2022533787A (ja) | パッシベーション層を含む発光ダイオード前駆体 | |
JP7338045B2 (ja) | 発光ダイオードおよび発光ダイオードの形成方法 | |
KR100765722B1 (ko) | 나노 로드를 갖는 발광 소자 및 그의 제조 방법 | |
JP2002367908A (ja) | Iii族窒化物系化合物半導体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230808 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20240227 |