JPH04214683A - メサ半導体装置の製造方法 - Google Patents

メサ半導体装置の製造方法

Info

Publication number
JPH04214683A
JPH04214683A JP3045492A JP4549291A JPH04214683A JP H04214683 A JPH04214683 A JP H04214683A JP 3045492 A JP3045492 A JP 3045492A JP 4549291 A JP4549291 A JP 4549291A JP H04214683 A JPH04214683 A JP H04214683A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
mesa
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3045492A
Other languages
English (en)
Inventor
Hubertus P M M Ambrosius
フベルタス　ペトラス　メヒチルダス　マリア　アンブロシウス
Helena J M Boerrigter-Lammers
ヘレナ　ヨハナ　マリア　フリフテル−ラメルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04214683A publication Critical patent/JPH04214683A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は半導体本体の表面にメサを形成し
、その後にメサの上側及び側方に半導体層構造を設け、
この半導体層構造は、メサの側壁領域で遮断されている
少くとも２つの半導体層を有し、次で、リフト　　オフ
工程によって最終に設けた半導体層以外の半導体層より
メサの上側に位置する各半導体層を除去するメサ半導体
装置の製造方法に関するものである。
【０００２】この種製造方法は、いわゆる埋設ヘテロ　
　ジャンクション半導体ダイオードレーザの製造に特に
適しており、またこの装置のすべての成長技術がＯＭＶ
ＰＥ　（Ｏｒｇａｎｏ−Ｍｅｔａｌｌｉｃ　Ｖａｐｏｕ
ｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ……有機金属蒸気層エ
ピタキシイ法）によって製造される場合にもっとも適し
ている。しかし他の半導体ダイオードレーザ、例えばリ
ッジ型装置、またはＬＥＤ　の如くの光電子装置、ホト
　　ダイオード及びトランジスタの如き電子装置も本方
法によって有利に製造することができる。本方法はＩＩ
Ｉ　−Ｖ材料装置の製造にとくに適している。
【０００３】
【従来の技術】この方法は、公開特許、特開昭６３−１
７７，４９３号（１９８８−７−２１）、あるいはその
日本特許英文抄訳１９８８．１１．２５　Ｎｏ．４９９
　（Ｅ　６８６　）に発表されていて既知である。この
文献には、半導体基板上に、２つのクラッド層を設けて
あり、その間に活性層を設け、クラッド層の上側にトッ
プ層を設けてある半導体本体の表面にメサを如何にして
形成するかについて記載してある。次に第２成長工程と
してＭＯＶＰＥ　法によって、メサの上側及び側方に半
導体層構造を設ける。この構造はメサの側壁領域で遮断
され、製造すべき埋設ヘテロ　　ジャンクション型半導
体ダイオードレーザの電流阻止層をメサの両側で形成す
る。最後に、最終の半導体層以外の半導体層より、この
例の場合、第１半導体層より、メサの上側に位置する半
導体層の部分、すなわち本例の第１及び第２半導体層を
リフト　　オフ工程で除去し、この工程でメサの頂上（
トップ）層がエッチングにより除去される。このトップ
層は、最終の、本例では第２半導体層に対し選択性を有
し、かつメサの部分を構成する下側の半導体層に対して
も選択性を有するエッチャント（腐食剤）によって除去
する。この工程により、メサ領域で上側クラッド層が露
出される。
【０００４】この既知の方法の不利な点は、電流阻止層
が形成される第２成長工程後、またメサの上側のこれら
層の部分を除去した後に半導体ダイオード　　レーザを
完成させるために第３成長工程を必要とすることである
。 実際上上側クラッド層上に直接良好な電気接続接触を形
成するのは極めて難かしく、ある種の材料に関してはほ
とんど不可能とも云いうる。その結果、第３成長工程で
、接点層として作用する半導体層を設けることが必要と
なる。上の既知の方法では、この第３成長工程を用いて
いる。多くの成長工程を用いることは工数を多くし、従
ってコスト高となり、しかもその上歩留りを減少させる
。
【０００５】
【発明の開示】本発明は、メサを設けた半導体装置の製
造に当り、上述の如くの制限による欠点を有さず、ある
いはかかる制限を少くともできるだけ小さく押えうる如
くした製造方法を得ることをその目的とする。とくに本
発明は、所要成長工程数を最小となし得るメサの製造方
法を提供するものである。本発明は、とくにメサ全体が
何等侵蝕されないようにしたとき、上述の目標にもっと
も接近し得るという認識に基づいて得られたものである
。
【０００６】本発明は本文の初頭に述べた如くの製造方
法において、メサの上側に位置している最終に設けた半
導体層以外の半導体層の部分が、その下側に接する半導
体領域に対してと、さらに最終に設けた半導体層に対し
て選択性を有するエッチャントによって除去されるよう
にしてリフト　　オフ工程を行うことを特徴とする。本
発明の上述の方法によれば、最終に設けた半導体層以外
の半導体層のみより、メサの上側の部分が除去され、こ
れらの半導体層構造部分の下側の半導体層領域、すなわ
ちメサの上側の部分は完全にその状態を維持される。半
導体層構造が、例えば２つの半導体層を有する場合には
、上述の最終の半導体層あるいは最終に設けた半導体層
以外の半導体層は、必然的に第１半導体層となり、これ
を除去した後は、メサの上側すなわちトップ層がその状
態を維持されたまま露出される。かくすると、このトッ
プ層を接点層として作用させることができる。その結果
本発明方法では、かかる層を設けるための付加的成長工
程が不要となり、リフトオフ工程の後、形成された構造
上に直接接続導体を設けることができ、このためこの種
半導体装置の製造が可成り簡単化され、ひいては製造歩
留りを向上させうる。
【０００７】本発明の第１実施例では、最終に設けた半
導体層以外の半導体層に第１の半導体材料を選択し、そ
の下側に接する半導体領域及び最終の半導体層に他の半
導体材料を選択し、エッチャントは第１の半導体材料に
対し、前記の他の半導体材料より選択性を有するものに
選択することを特徴とする。この実施例では、半導体層
を製造する材料を選択するに当り、光学的及び電気的特
性等の所望特性のみでなく、種々のエッチャントに対す
る特性をも考慮してこれを定める。とくにＩＩＩ　−Ｖ
材料系で、二元化合物の他に、三元または四元混合結晶
が存するものがこの目的に適している。かくすることに
より、例えば、半導体ダイオード　　レーザ用の電流阻
止構造を設ける。メサの高さと、半導体層構造の一部を
なす半導体層の厚さは、メサの両側に位置する最終の半
導体層の部分が、メサの上側に位置する最終の半導体層
以外の半導体層の側縁の少くとも一部を露出状態とし、
その下側の半導体領域の側縁の少くとも一部を覆うよう
に選定すると好都合である。このようにすることによっ
て、一方においてメサの上側に位置する最終に設けた半
導体層以外の半導体層の部分に選択性エッチャントを到
達させることができ、また他方において、メサ上に位置
する最終半導体層以外の半導体層の部分の下側に配置さ
れた半導体層の部分、またはすぐ下側の半導体領域がメ
サを形成する場合は、上述の半導体領域の下側のメサの
部分にはエッチャントが到達せず、従ってこれらの構成
材料に関係なくエッチされない。半導体層構造が２つの
半導体層のみを有する場合には、上述の第１の考慮は、
これらの層がメサの側縁で遮断されているためすでに達
せられているが、本発明は２つの半導体層のみを使用す
る製造方法に限定されるものではない。メサのすぐ側方
に位置する半導体層構造の厚さをメサの高さとほぼ等し
くすることによって有利な変形例が得られる。かくする
ことによって、完成半導体本体の表面はメサの側縁にお
いて高さが急激に変化する段差を生ずることなく、例え
ば接点導体として作用する金属層による良好なカバーを
その上に設けることができる。
【０００８】半導体装置を放射線放出ダイオードとする
他の実施例では、半導体装置を放射線放射ダイオードと
し、第１導電型の半導体基板上に順次、第１導電型の第
１クラッド層、活性層、第１導電型とは反対の第２導電
型の第２クラッド層、第１半導体材料で第２導電型の接
点層を設けて半導体本体を形成し、然る後エッチング工
程によってストリップ形状のメサを形成し、このメサは
少くとも接点層と第２クラッド層の部分を有する如くし
、次にメサの上側及び両側に半導体層構造を配設し、こ
の半導体層構造は順次、第２半導体材料の第２導電型の
第１不活性層、第２半導体材料で第１導電型の第２不活
性層、第１半導体材料で第２導電型の別の接点層を有し
てなり、メサの上側に位置する不活性層と別の接点層の
部分を除去した後、半導体基板並びに前記各接点層に接
続導体を設けてなることを特徴とする。この実施例では
、良好な特性の半導体ダイオード　　レーザまたはＬＥ
Ｄ　（発光ダイオード）が、単に２回のみの結晶成長工
程によって製造できる。これは従来既知の方法と比較し
たとき１工程だけ少くなる。
【０００９】半導体装置を半導体ダイオード　　レーザ
またはＬＥＤ　とする他の実施例では、半導体装置が放
射線放射ダイオードとして構成され、半導体本体は、第
１導電型の半導体基板内にエッチングによってストリッ
プ形状のメサを形成して構成され、然る後メサの上側及
び両側に半導体層構造を設け、この半導体層構造は、第
１導電型の第１クラッド層、活性層、第１導電型とは反
対の第２導電型の第２クラッド層、第１半導体材料で第
２導電型の接点層、第２半導体材料で第２導電型の第１
不活性層、第２半導体材料の第１導電型の第２不活性層
、及び第１半導体材料の第１導電型の別の接点層を順次
有してなり、メサの上側に位置する各不活性層及び前記
別の接点層を除去した後、半導体基板並びに各接点層に
接続導体を設けることを特徴とする。この実施例は、半
導体ダイオード　　レーザまたはＬＥＤ　を製造するの
に僅か１回の結晶成長工程を必要とするのみで、これは
極めて有利である。この変形例及び前述の変形例は、第
１半導体材料を、その上に低オーミック電気接点を形成
しうるものに選定しうる利点がある。この結果メサの上
側のみでなく、その両側にも接点を延長させて設けるこ
とができ、一方において、第１及び第２不活性層は阻止
ｐ−ｎ接合を形成し、この阻止ｐ−ｎ接合のための満足
な特性を呈する同じ第２半導体材料を選択して使用する
ことができる。この場合、メサの上側に存する第１不活
性層の部分をメサの上側に対して選択エッチする。すな
わち接点層及び第２接点層より選択除去を行う。
【００１０】本発明の好適方法では、半導体基板がＧａ
Ａｓより作られ、活性層はＧａＡｓまたはＡｌＧａＡｓ
より作られ、クラッド層はＡｌＧａＡｓより作られ、第
１半導体材料はＧａＡｓであり、また第２半導体材料に
はＡｌｘ　Ｇａ１−ｘ　Ａｓを選択し、アルミニウム（
Ａｌ）成分ｘは、少くとも約３０ａｔ％に等しく選定す
ることを特徴とする。これらの材料によって、短波レー
ザのような光電子素子が製造でき、利用可能な好適なエ
ッチャントはＨ２Ｏ，　Ｈ２Ｏ２　及びＮＨ４ＯＨ　の
混合物であり、これによってＡｌ成分少くとも３０ａｔ
％のＡｌＧａＡｓよりＧａＡｓを選択エッチングするこ
とができ、さらに（６０℃における）濃縮ＨＣｌ　によ
って、約３０％以下のＡｌ成分を有するＡｌＧａＡｓま
たはＧａＡｓより６０％以上のＡｌ成分を有するＡｌＧ
ａＡｓを選択エッチすることができる。波長の大なる素
子の製造には、半導体基板、クラッド層にＩｎＰ　を選
択し、活性層にＩｎＧａＡｓ（Ｐ）　を選択し、また第
１半導体材料にＩｎＧａＡｓ（Ｐ）　を、第２半導体材
料にＩｎＰ　を選択する。ＩｎＧａＡｓＰをＩｎＰ　に
対し、またはその逆に選択エッチするのに実用されてい
る種々のエッチャントを用いることができる。 本発明方法に対し、ストリップ（条片）形状のメサを選
択すると、その幾何構造は多くの光学電子装置に好適で
ある。また基板には〔００１　〕方向を選択する。メサ
の長さ方向には〔１１０　〕方向を選択するのが好適で
あり、半導体層構造の配設にはＭＯＶＰＥ　（Ｍｅｔａ
ｌ−Ｏｒｇａｎｉｃ　Ｖａｐｏｕｒ　Ｐｈａｓｅ　Ｅｐ
ｉｔａｘｙ）法を成長方法として選択する。これは、メ
サ上の半導体層構造が得られ、その構造はメサの側縁領
域で遮断されたものが得られるからである。
【００１１】
【実施例】以下図面により本発明を説明する。添附図面
は説明用のもので、正確な縮尺を示すものではない。と
くに厚さ方向の寸法は説明を容易とするため誇張して示
してある。各図中、同一部分は同一の番号で示した。ま
た同じ導電特性の半導体は同方向のハッチングを付して
示してある。
【００１２】図１ないし図５は、本発明の第１実施例に
よって半導体ダイオードレーザを製造する順次のステッ
プを示すもので、半導体ダイオード　　レーザの長さ方
向にほぼ垂直な断面図である。半導体本体１０を形成す
るに当り、出発材料は、単結晶ｎ型ＧａＡｓの基板１で
あり、そのドーピング濃度は（２〜５）×１０１８×ａ
ｔ／ｃｍ３で、厚さは約３５０　μｍ　で、〔００１　
〕の配向を有するものとする。 ＭＯＶＰＩ　工程を用い、この基板上に順次に次のもの
を生長させる。 第１クラッド層　　２……約１．４　μｍ　厚の、ｎ型
ＡｌＧａＡｓで、Ａｌ成分約５０％、ドーピング濃度約
１×１０１８ａｔ／ｃｍ３、活性層　　３……約０．１
５μｍ　厚で、とくに意途的にドープしてないＡｌＧａ
Ａｓで、Ａｌ成分約１３％、第２クラッド層　　４……
約１．４　μｍ　厚のｐ型ＡｌＧａＡｓで、第１クラッ
ド層２とほぼ同じＡｌ成分と、ほぼ同じドーピング濃度
を有する、 接点層　　５……約０．６　μｍ　厚のｐ型ＧａＡｓで
、ドーピング濃度１×１０１９ａｔ／ｃｍ３、 （図１参照）次でストリップ状のホト　　ラッカー　　
マスク１１をその上に設ける。その縦（長さ）方向を〔
１１０　〕結晶方向と一致させる。然る後Ｃｌ２　とＡ
ｒとを１：４の比で有するエッチャント（エッチング腐
食剤）を用い、ＲＩＥ　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　
Ｅｔｃｈｉｎｇ……反応性イオン　　エッチング）法に
より、マスク１１の下側にストリップ状メサ２０を設け
る。このメサ２０の長さ方向に直角な断面をほぼ矩形（
ｒｅｃｔａｎｇｕｌａｒ　）とする。（図２参照）　　
マクス１１を除去した後、半導体本体１０を再度成長装
置内に位置させ、ＭＯＶＰＥ　法によって、メサ２０を
有する半導体本体１０上に半導体層構造２１を設ける。 この半導体構造は、少くとも２つの半導体層６，８（図
示の場合、層６，７，８）を有する。図の実施例では、
これらは次の如くである。 第１不活性層（ｐａｓｓｉｖｅ　ｌａｙｅｒｓ）　　６
……約１μｍ　厚のｐ型ＡｌＧａＡｓで、Ａｌ含有量約
５０％、ドーピング濃度約１０１８ａｔ／ｃｍ３、 第２不活性層　　７……約１．１５μｍ　厚のｎ型Ａｌ
ＧａＡｓ、Ａｌ含有量約５０％、ドーピング濃度約１０
１８ａｔ／ｃｍ３、他の（第２）接点層　　８……約０
．４　μｍ　厚のｐ型ＧａＡｓで、ドーピング濃度約１
０１９ａｔ／ｃｍ３。 不活性層６，７及び第２接点層８は、それぞれ、メサ２
０の上側（２１′）及び両側（２１）に位置する。これ
らの両側部の層の側縁は、メサ２０によって境界され、
メサ２０の側部の厚さは全体で約２．５５μｍ　であり
、またメサ２０の高さ（厚さ）は約３．６５μｍ　で、
幅は約４．０　μｍ　である。上述の如く層厚を選定す
ることによって、第２の接点層８の表面は、接点層５の
表面（図３）とほぼ合致する。これはメサのすぐ横側に
層６，７，８の成長が〔３１１　〕面に沿って行われる
からであり、その結果これらの層はメサ２０の直近部分
の厚さが、メサ２０より見てこれよりやや遠い部分の厚
さよりも、大となるからである。〔３１１　〕方向の成
長速度は、〔００１　〕方向の成長速度の約１．１５倍
である。最終に設けた半導体層以外の半導体層、この例
の場合、第１不活性層６に対してリフト　　オフ工程を
用いて、メサ２０の上側の各半導体層６，７，８の部分
２１′を除去する。（図４参照）　　本発明においては
、このリフト　　オフ工程は、最終の半導体層以外の層
、図示の例で第１不活性層６より除去するので、メサ２
０の上側に位置する部分は、下側隣接半導体領域、この
場合メサ２０内の接点層５に対し選択性があり、かつ最
終の半導体層、この場合第２接点層８に対しても選択性
のあるエッチャントを用いて除去する。本発明では上に
述べた第２接点層８は、メサ２０上に位置する（第１）
接点層５の側縁部の少くとも一部をカバーし、メサ２０
の上側の第１不活性層６の側縁部の少くとも一部を露出
状態（ｆｒｅｅ）とする。この結果第１不活性層６のメ
サ２０の上側に位置する部分には、エッチャントが容易
に到達する一方で、メサ２０の部分を構成する第２クラ
ッド層４にはエッチャントは到達しない。このエッチャ
ントとして、６０℃の濃ＨＣｌ　を用い、Ａｌ成分５０
％（＝第１不活性層６のＡｌ成分）のＡｌＧａＡｓは、
ともにＧａＡｓを有する接点層５及び第２接点層８より
選択的にエッチングされる。不活性層６及び７の導電型
は、これらの層が動作中、電流阻止ｐ−ｎ接合２２とし
て作用するように選択する。層６及び７を高いＡｌ成分
とすると、この目的に適しており、さらに活性層３内に
生ずる電磁放射の側方閉塞の作用をする。第２接点層８
は、接点層５と同じ材料とし、かつ同じドーピング濃度
を与える。かくすることにより、第２接点層８にも良好
な電気接触が形成される。この結果、接続抵抗を可能な
限り小さくした半導体ダイオード　　レーザが形成され
る。この半導体本体１０を清浄化した後、例えばスパッ
タリングによって、Ａｕ−Ｇｅ−Ｎｉを有する接続導体
１２と、Ｐｔ−Ａｕを有する接続導体１３とを下側及び
上側にそれぞれ配設する。半導体本体１０を図面の面（
図５参照）と平行な２つの領域に沿って切断し、この面
を鏡面処理すると、半導体レーザが完成する。本発明の
方法によってこのように製造した半導体ダイオード　　
レーザは、単に２つの成長工程のみによって得られ、こ
れは製造歩留（ｙｉｅｌｄ　）並びに製造コスト上極め
て有利である。
【００１３】図６−図１０は、本発明方法による半導体
ダイオード　　レーザを製造する第２実施例を示し、各
図は製造の順次の各段階を示す半導体ダイオード　　レ
ーザの縦方向にほぼ平行な断面を示すものである。半導
体本体１０を製造するに当り出発材料は、ドーピング濃
度２−５×１０１８ａｔ／ｃｍ３、厚さ約３５０　μｍ
　で、〔００１　〕方向を有するｎ型ＧａＡｓの単結晶
基板１である。次にその上に長さ方向が〔１１０〕方向
に一致するストリップ形状のホト　　ラッカー　　マス
ク１１（図６参照）を設けた後、Ｈ２Ｏ２及び修酸（ｏ
ｘａｌｉｃ　ａｃｉｄ　……約０．４ＭとｐＨ値約１．
０　）を有するエッチャントを用い、マクス１１の下側
にストリップ形状のメサ２０をエッチングにより形成す
る。このメサの側縁〔１１１　〕Ｂが表面を形成する。 （図７）　　マスク１１を除去した後、半導体本体１０
を成長装置に入れ、ＭＯＶＰＥ　法によって、メサ２０
を有する半導体本体１０上に半導体層構造２１を形成す
る。この層構造は少くとも２個の、本例では７つの半導
体層２，３，４，５，６，７，８を有する。 これらは次の如くである。 第１クラッド層　　２……約０．９　μｍ　厚のｎ型Ａ
ｌＧａＡｓで、Ａｌ成分は約５０％、ドーピング濃度約
１０１８ａｔ／ｃｍ３、厚い活性層　　３……厚さ約０
．１５μｍ　、意途的にドープしていないＡｌＧａＡｓ
で、Ａｌ成分は約１３％、第２クラッド層　　４……厚
さ約０．９５μｍ　、ｐ型ＡｌＧａＡｓで、第１クラッ
ド層２とほぼ同じＡｌ成分及びドーピング濃度を有する
、 厚い接点層　　５……厚さ約０．６　μｍ　、ｐ型Ｇａ
Ａｓで、ドーピング濃度約１×１０１９ａｔ／ｃｍ３、
厚い第１不活性層　　６……厚さ約０．６　μｍ　、ｎ
型ＡｌＧａＡｓで、Ａｌ成分約５０％、ドーピング濃度
約１０１８ａｔ／ｃｍ３、肉厚第２不活性層　　７……
厚さ約０．５　μｍ　、ｐ型ＡｌＧａＡｓで、Ａｌ成分
約５０％、ドーピング濃度約１０１８ａｔ／ｃｍ３、肉
厚第２接点層　　８……約０．３　μｍ　厚、ｐ型Ｇａ
Ａｓ、ドーピング濃度約１×１０１９ａｔ／ｃｍ３。 かく形成された半導体層構造２１，　２１′は、メサ２
０の側方（２１）及び上側（２１′）に位置し、かつ半
導体層２−８の全体は、その側縁領域で遮断され、メサ
２０の側部で約４μｍ　の厚さを有する。メサ２０の高
さは約６μｍ　であり、その上側の幅は約６μｍ　であ
る。選択した層厚によって、接点層８は接点層５の表面
とほぼ合致する。（図８）この理由は第１実施例で説明
した如くである。次でリフト　　オフ工程を用い、最終
の半導体層以外の、図示例では第１不活性層６に作用さ
せ、これより上の半導体層を、メサ２０の上側より除去
する。すなわちメサ２０の上側の半導体層６，７，８の
部分（２１′）を除去する。本発明ではこのリフトオフ
工程は、最終に設けた半導体層以外の半導体層、ここで
は第１不活性層６に作用させ、とくに下側の半導体層に
対し選択性を有するエッチャントを用いメサ２０の上側
より除去する。図示の例では、メサ２０の上側の接点層
５に対し選択性を有し、かつ最后に設けた半導体層すな
わち第２接点層８に対して選択性を有するエッチャント
を用いてこれを行う。本発明では、後者（第２接点層８
）がメサ２０の上側の接点層５の側縁を、少くともその
一部をカバーし、かつメサ２０の上側の第１不活性層６
の側縁を少くともその一部が露出した状態とする。その
結果、メサ２０の上側の不活性層６の部分にはエッチャ
ントが容易に到達し、メサ２０の上側の第２クラッド層
４には到達しない。エッチャントとしては濃ＨＣｌ　を
６０℃で用い、Ａｌ成分５０％（第１不活性層のＡｌ成
分）ＡｌＧａＡｓは、ＧａＡｓの接点層５より、かつ第
２接点層８より選択的にエッチング除去される。本発明
のこの実施例で、２つの不活性層６及び７を使用すると
、高いＡｌ成分率を有し、従って高いバンド　　ギャッ
プを有する阻止ｐ−ｎ接合がこれらの層６，７間に形成
され、阻止特性上有利である。さらにメサ２０の両側の
半導体層構造に良好な電気的接触が形成される。これは
ＧａＡｓ層を他の付加的あるいは第２接点層として選択
したからである。半導体本体１０を清浄後に第１実施例
と同様に処理する。本発明方法によって上述の如くして
製造された半導体ダイオードは１つの成長工程のみで得
られ、歩留り及び製造コスト上極めて有利である。
【００１４】本発明は上述の実施例のみに限定されるこ
となく、その範囲内において当業者にとって多くの変形
が可能である。例えば上述の例以外の半導体材料または
成分を使用することができる。とくに阻止構造を形成す
るのに２つの半導体層のみを必要とするだけであり、こ
の数は本発明を利用しうるものでは最小の層数である。 何れもＡｌＧａＡｓを有する半導体層同志も、エッチ除
去すべき層が選択すべき他の層よりも少くとも３０％だ
けＡｌ成分が多いと互に選択してエッチング除去するこ
とができる。例えばメサの上側部分がＧａＡｓを有し、
第１不活性層がＡｌ０．６Ｇａ０．４Ａｓを有し、第２
不活性層がＡｌ０．３Ｇａ０．７Ａｓを有すると、第３
層は必要でなくなる。さらに阻止ｐ−ｎ接合の代りに、
電流制限のための高オーム層を設ける場合には２つの層
で充分である。上述の実施例で半導体層構造は常に３層
の半導体層構造とした。これは上述の如くの多くの利点
を有しているが、これは本発明の本質ではない。半導体
ダイオード　　レーザの代りに、他の光電子素子、例え
ばＬＥＤ　、ホトダイオード、放射線導体（ｒａｄｉａ
ｔｉｏｎ　ｃｏｎｄｕｃｔｏｒｓ）、オプティカル　　
スイッチ等が本発明方法によって有利に製造できる。光
学電子素子以外にも同様のことがあてはまる。例えば、
ＨＥＭＴ（＝Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌ
ｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ　）装置のようなトラン
ジスタで、半導体本体がメサ構造を有するものの製造に
も本発明を適用できる。本発明によって製造される半導
体ダイオード　　レーザはすべて、“埋設ヘテロ”（ｂ
ｕｒｉｅｄ　ｈｅｔｅｒｏ　）型である。しかし本発明
方法は、メサを有する他の半導体ダイオード　　レーザ
の製造にも使用することができる。これらは例えば“リ
ッジ・ウエーブガイド”（縁付き導波体）型等である。 終りに再度付言すると、本発明は、正確に２つの半導体
層を有する半導体層構造をメサの上側及び両側に設ける
ものに限定されない。３以上の半導体層も可能である。 メサ２０の上側の後に除去すべき半導体層構造部分も選
択の可能性が存する。一般に半導体層構造がＮ個の層を
有するとすると、Ｎ−１の可能性がある。Ｎ−１の可能
性中Ｎ−２の可能性は、リフト　　オフ工程の後、１つ
以上の半導体層が、メサの両側のみでなく、メサの上側
にも残存することを意味する。図示の如く、ある用途に
はこれは有利に使用できる。これらの可能性は、半導体
層の材料の特性によってでなく、半導体層構造の厚さ及
びメサの高さに依存して定まる。
【図面の簡単な説明】
【図１】図１ないし図５は、本発明による半導体ダイオ
ード　　レーザの製造方法の第１実施例の各段階を示す
ものであり、半導体ダイオード　　レーザの長さ方向に
ほぼ直角な断面で、図１はその第１段階を示す図、
【図
２】図１ないし図５は、本発明による半導体ダイオード
　　レーザの製造方法の第１実施例の各段階を示すもの
であり、半導体ダイオード　　レーザの長さ方向にほぼ
直角な断面で、図２はその第２段階を示す図、
【図３】
図１ないし図５は、本発明による半導体ダイオード　　
レーザの製造方法の第１実施例の各段階を示すものであ
り、半導体ダイオード　　レーザの長さ方向にほぼ直角
な断面で、図３はその第３段階を示す図、
【図４】図１
ないし図５は、本発明による半導体ダイオード　　レー
ザの製造方法の第１実施例の各段階を示すものであり、
半導体ダイオード　　レーザの長さ方向にほぼ直角な断
面で、図４はその第４段階を示す図、
【図５】図１ない
し図５は、本発明による半導体ダイオード　　レーザの
製造方法の第１実施例の各段階を示すものであり、半導
体ダイオード　　レーザの長さ方向にほぼ直角な断面で
、図５はその第５段階を示す図である。
【図６】図６ないし図１０は同じく第２実施例の順次の
各製造段階を示し、図６は第１段階を示す図、
【図７】
図６ないし図１０は同じく第２実施例の順次の各製造段
階を示し、図７は第２段階を示す図、
【図８】図６ない
し図１０は同じく第２実施例の順次の各製造段階を示し
、図８は第３段階を示す図、
【図９】図６ないし図１０
は同じく第２実施例の順次の各製造段階を示し、図９は
第４段階を示す図、
【図１０】図６ないし図１０は同じ
く第２実施例の順次の各製造段階を示し、図１０は第５
段階を示す図である。
【符号の説明】
１　　基板 ２　　第１クラッド層 ３　　活性層 ４　　第２クラッド層 ５　　接点層 ６　　第１不活性層（半導体層） ７　　第２不活性層（半導体層） ８　　接点層（半導体層） １０　　半導体本体 １１　　マスク ２０　　メサ ２１　　半導体層構造

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体本体の表面にメサを形成し、その後
    にメサの上側及び側方に半導体層構造を設け、この半導
    体層構造は、メサの側壁領域で遮断されている少くとも
    ２つの半導体層を有し、次で、リフト　　オフ工程によ
    って最終に設けた半導体層以外の半導体層よりメサの上
    側に位置する各半導体層を除去するメサ半導体装置の製
    造方法において、メサの上側に位置している最終に設け
    た半導体層以外の半導体層の部分が、その下側に接する
    半導体領域に対してと、さらに最終に設けた半導体層に
    対して選択性を有するエッチャントによって除去される
    ようにしてリフト　　オフ工程を行うことを特徴とする
    メサ半導体装置の製造方法。
  2. 【請求項２】最終に設けた半導体層以外の半導体層に第
    １の半導体材料を選択し、その下側に接する半導体領域
    及び最終の半導体層に他の半導体材料を選択し、エッチ
    ャントは第１の半導体材料に対し、前記の他の半導体材
    料より選択性を有するものに選択する請求項１記載の方
    法。
  3. 【請求項３】メサの高さ及び半導体層の厚さを選択し、
    メサの両側に位置する最終の半導体層の部分が、メサの
    上側に位置する最終の半導体層以外の半導体層の側縁の
    少くとも一部より離れており、かつ該層の下側に接する
    半導体領域の側縁の少くとも一部を覆う如くしたことを
    特徴とする請求項１または２記載の方法。
  4. 【請求項４】メサの直近側方に位置する半導体層構造の
    厚さを、メサの高さとほぼ等しくなるように選択するこ
    とを特徴とする請求項１，２または３記載の方法。
  5. 【請求項５】半導体装置を放射線放射ダイオードとし、
    第１導電型の半導体基板上に順次、第１導電型の第１ク
    ラッド層、活性層、第１導電型とは反対の第２導電型の
    第２クラッド層、第１半導体材料で第２導電型の接点層
    を設けて半導体本体を形成し、然る後エッチング工程に
    よってストリップ形状のメサを形成し、このメサは少く
    とも接点層と第２クラッド層の部分を有する如くし、次
    にメサの上側及び両側に半導体層構造を配設し、この半
    導体層構造は順次、第２半導体材料の第２導電型の第１
    不活性層、第２半導体材料で第１導電型の第２不活性層
    、第１半導体材料で第２導電型の別の接点層を有してな
    り、メサの上側に位置する不活性層と別の接点層の部分
    を除去した後、半導体基板並びに前記各接点層に接続導
    体を設けてなる請求項１ないし４のいずれかに記載の方
    法。
  6. 【請求項６】半導体装置が放射線放射ダイオードとして
    構成され、半導体本体は、第１導電型の半導体基板内に
    エッチングによってストリップ形状のメサを形成して構
    成され、然る後メサの上側及び両側に半導体層構造を設
    け、この半導体層構造は、第１導電型の第１クラッド層
    、活性層、第１導電型とは反対の第２導電型の第２クラ
    ッド層、第１半導体材料で第２導電型の接点層、第２半
    導体材料で第２導電型の第１不活性層、第２半導体材料
    の第１導電型の第２不活性層、及び第１半導体材料の第
    １導電型の別の接点層を順次有してなり、メサの上側に
    位置する各不活性層及び前記別の接点層を除去した後、
    半導体基板並びに各接点層に接続導体を設ける請求項１
    ないし４のいずれかに記載の方法。
  7. 【請求項７】半導体基板がＧａＡｓより作られ、活性層
    はＧａＡｓまたはＡｌＧａＡｓより作られ、クラッド層
    はＡｌＧａＡｓより作られ、第１半導体材料はＧａＡｓ
    であり、また第２半導体材料にはＡｌｘ　Ｇａ１−ｘ　
    Ａｓを選択し、アルミニウム（Ａｌ）成分ｘは、少くと
    も約３０ａｔ％に等しく選定する請求項５または６記載
    の方法。
  8. 【請求項８】半導体基板に〔００１　〕オリエンテーシ
    ョンを選択し、メサをストリップ形状とし、かつメサの
    長さ方向を〔１１０　〕方向とし、半導体層の成長技術
    にはＭＯＶＰＥ　法を選択する請求項１ないし７のいず
    れかに記載の方法。
  9. 【請求項９】反応性イオン　　エッチング（Ｒｅａｃｔ
    ｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）によってメサを形成
    する請求項１ないし８のいずれかに記載の方法。
  10. 【請求項１０】選択性エッチャントによってメサを形成
    し、メサの側縁が（１１１　）Ｂ表面を形成する請求項
    １ないし９のいずれかに記載の方法。
JP3045492A 1990-02-19 1991-02-19 メサ半導体装置の製造方法 Pending JPH04214683A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9000388A NL9000388A (nl) 1990-02-19 1990-02-19 Werkwijze voor het vervaardigen van een een mesa bevattende halfgeleiderinrichting.
NL9000388 1990-02-19

Publications (1)

Publication Number Publication Date
JPH04214683A true JPH04214683A (ja) 1992-08-05

Family

ID=19856621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3045492A Pending JPH04214683A (ja) 1990-02-19 1991-02-19 メサ半導体装置の製造方法

Country Status (6)

Country Link
US (1) US5128276A (ja)
EP (1) EP0443671B1 (ja)
JP (1) JPH04214683A (ja)
KR (1) KR900013612A (ja)
DE (1) DE69109345T2 (ja)
NL (1) NL9000388A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022547670A (ja) * 2019-09-06 2022-11-15 プレッシー・セミコンダクターズ・リミテッド 歪み緩和構造を組み込んだｌｅｄ前駆体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672740B1 (fr) * 1991-02-08 1995-03-31 Alcatel Nv Procede de realisation d'un laser semiconducteur planaire a ruban enterre.
FR2674684A1 (fr) * 1991-03-28 1992-10-02 Alcatel Nv Procede de realisation d'un composant semiconducteur tel qu'un laser a ruban enterre.
JP3257034B2 (ja) * 1992-06-03 2002-02-18 ソニー株式会社 化合物半導体装置とその製造方法
US5360763A (en) * 1992-09-07 1994-11-01 Nec Corporation Method for fabricating an optical semiconductor device
US5639674A (en) * 1994-03-14 1997-06-17 Kabushiki Kaisha Toshiba Semiconductor light-emitting element and method for manufacturing therefor
US5608234A (en) * 1994-11-14 1997-03-04 The Whitaker Corporation Semi-insulating edge emitting light emitting diode
US5629232A (en) * 1994-11-14 1997-05-13 The Whitaker Corporation Method of fabricating semiconductor light emitting devices
JP2002008980A (ja) * 2000-06-16 2002-01-11 Sony Corp 半導体層の成長方法および半導体発光素子の製造方法
JP3610951B2 (ja) * 2002-01-16 2005-01-19 ソニー株式会社 半導体装置及び半導体装置の製造方法
WO2004059706A2 (en) * 2002-12-20 2004-07-15 Cree, Inc. Electronic devices including semiconductor mesa structures and conductivity junctions and methods of forming said devices
GB2586861B (en) * 2019-09-06 2022-01-19 Plessey Semiconductors Ltd Light Emitting Diode and method of forming a Light Emitting Diode

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL190774A (ja) * 1971-06-18
JPS56157082A (en) * 1980-05-09 1981-12-04 Hitachi Ltd Semiconductor laser device and manufacture
JPS57139982A (en) * 1981-02-24 1982-08-30 Nec Corp Semiconductor laser element
EP0157555B1 (en) * 1984-03-27 1990-10-03 Matsushita Electric Industrial Co., Ltd. A semiconductor laser and a method of producing the same
JPS6167285A (ja) * 1984-09-10 1986-04-07 Matsushita Electric Ind Co Ltd 半導体レ−ザ装置
JPS61154091A (ja) * 1984-12-26 1986-07-12 Fujitsu Ltd 半導体発光素子の製造方法
JPS63284878A (ja) * 1987-04-30 1988-11-22 シーメンス、アクチエンゲゼルシヤフト 埋込み活性層をもつレーザダイオードの製造方法
US4779282A (en) * 1987-10-05 1988-10-18 Hughes Aircraft Company Low leakage current GaInAsP/InP buried heterostructure laser and method of fabrication
US4943540A (en) * 1988-12-28 1990-07-24 At&T Bell Laboratories Method for selectively wet etching aluminum gallium arsenide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022547670A (ja) * 2019-09-06 2022-11-15 プレッシー・セミコンダクターズ・リミテッド 歪み緩和構造を組み込んだｌｅｄ前駆体

Also Published As

Publication number Publication date
EP0443671B1 (en) 1995-05-03
DE69109345T2 (de) 1996-01-04
US5128276A (en) 1992-07-07
DE69109345D1 (de) 1995-06-08
EP0443671A1 (en) 1991-08-28
NL9000388A (nl) 1991-09-16
KR900013612A (ko) 1990-09-05

Similar Documents

Publication Publication Date Title
US4111725A (en) Selective lift-off technique for fabricating gaas fets
EP0233725B1 (en) Opto-Electronic Device and Method for its Manufacture
US4935936A (en) Semiconductor structure with flared mesa burying layers
US5399885A (en) Optoelectronic semiconductor device having plural mesas
US5780320A (en) Method of manufacturing a semiconductor laser including two sets of dicing grooves
JPH04214683A (ja) メサ半導体装置の製造方法
KR910013515A (ko) 수신용 광전 집적회로 및 그 제조방법
EP0394167B1 (en) Formation of laser mirror facets and integration of optoelectronics
US5270245A (en) Method of forming a light emitting diode
US5885847A (en) Method of fabricating a compound semiconductor device
US5289483A (en) Semiconductor device having a mesa and method of manufacturing same
JP2005505133A (ja) 窒化物−化合物半導体をベースとする半導体デバイスの製造方法
US5323412A (en) Semiconductor laser device
US6081000A (en) AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof
KR100489479B1 (ko) 반도체 레이저 다이오드 어레이 및 그 제조 방법
KR960002646B1 (ko) 화합물 반도체 소자 및 그 제조방법
JPH069241B2 (ja) 光電子集積回路の製造方法
KR950002207B1 (ko) 반도체 레이저 다이오드
KR100283958B1 (ko) 레이저 다이오드 제작 방법
KR100234350B1 (ko) 화합물 반도체 장치의 제조방법
KR960001186B1 (ko) 광전집적회로 장치 및 그 제조방법
KR950013437B1 (ko) 광전집적회로 장치 및 그 제조방법
JPS60251654A (ja) 半導体装置の製造方法
JP3100873B2 (ja) 半導体基板の劈開面同士の接合方法および集積化半導体光デバイス
JPS61189663A (ja) 半導体集積回路及びその製造方法