KR100277940B1 - 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법 - Google Patents

지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR100277940B1
KR100277940B1 KR1019980028370A KR19980028370A KR100277940B1 KR 100277940 B1 KR100277940 B1 KR 100277940B1 KR 1019980028370 A KR1019980028370 A KR 1019980028370A KR 19980028370 A KR19980028370 A KR 19980028370A KR 100277940 B1 KR100277940 B1 KR 100277940B1
Authority
KR
South Korea
Prior art keywords
layer
conductivity type
nitride semiconductor
type nitride
laser diode
Prior art date
Application number
KR1019980028370A
Other languages
English (en)
Other versions
KR20000008519A (ko
Inventor
김욱
유태경
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980028370A priority Critical patent/KR100277940B1/ko
Priority to US09/351,439 priority patent/US6337223B1/en
Publication of KR20000008519A publication Critical patent/KR20000008519A/ko
Application granted granted Critical
Publication of KR100277940B1 publication Critical patent/KR100277940B1/ko
Priority to US10/026,809 priority patent/US6469313B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

광디스크용 픽업(pick-up)소자로 사용할 수 있는 GaN 반도체 레이저 다이오드 및 그 제조방법에 관한 것으로, 기판 위에 제 1 도전형 질화물 반도체 전극층 및 제 1 실리콘 산화막층을 순차적으로 형성하고, 제 1 실리콘 산화막층의 일정영역을 소정 형태로 패터닝하여 제 1 도전형 질화물 반도체 전극층을 노출시킨 다음, 노출된 제 1 도전형 질화물 반도체 전극층을 일정 깊이로 에칭하여 홈을 형성하고, 홈의 밑면에 제 2 실리콘 산화막층을 형성한다. 그리고, 홈의 측면으로부터 홈 외부의 제 1 실리콘 산화막층 위의 일부까지 제 1 도전형 질화물 반도체층을 성장시키고, 제 1 도전형 질화물 반도체층 위에 제 1 도전형 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 질화물 반도체 전극층을 순차적으로 성장시켜 광 공동 거울을 형성한 후, 제 1, 제 2 도전형 질화물 반도체 전극층 위에 각각 전극을 형성함으로써, 광 공동 거울 형성시에 필요한 건식식각 공정과 이에 수반되는 포토리소그래피 공정 및 부수 공정들을 생략할 수 있어 전체적인 공정이 간단해지고 생산 효율을 증가시키며, 소자의 신뢰성 및 광 효율을 향상시킬 수 있다.

Description

지에이엔(ＧａＮ) 반도체 레이저 다이오드 및 그 제조방법
본 발명은 광디스크용 픽업(pick-up)소자로 사용할 수 있는 GaN 반도체 레이저 다이오드 및 그 제조방법에 관한 것이다.
최근에 발표된 질화물(GaN 또는 InXGa1-XN(0<X≤1)) 반도체 레이저의 박막 구조는 사파이어 기판 위에 일정 두께의 n형 GaN막, n형 클래드막, 다층 구조(단일 또는 복수 양자우물 구조)의 활성층, p형 클래드막, p형 GaN이 순차적으로 성장된 구조로 이루어져 있으며, 이 레이저 박막이 성장된 후에 건식식각을 이용하여 n형 전극 및 p형 전극의 형성에 필요한 표면을 식각하고나서 각각의 표면 위에 반도체 다이오드의 동작에 필요한 전극을 형성함으로써 반도체 레이저 구조가 완성된다.
이때, 레이저 발진에 있어서 중요한 역할을 담당하는 광 공동 거울(optical cavity mirror)의 형성을 위해서 최종적으로 건식식각 또는 벽개의 과정이 사용되어져 왔다.
기존의 GaAs 계통의 반도체 레이저의 제조공정에서는 도 1에 도시된 바와 같이, 박막 성장시에 동일 물질의 기판을 사용할 수 있음으로 인하여 결정 구조내의 벽개면을 이용한 광 공동 거울의 형성이 용이하였으나, 도 2에 도시된 바와 같이, (0001) 사파이어 기판 위에 성장되는 질화물 반도체 레이저의 경우 기판과 질화물과의 격자 상수가 다를 뿐만 아니라 사파이어와 질화물 박막의 결정 방향이 c축을 중심으로 30도 틀어짐으로 말미암아 기판과 질화물과의 공통 벽개면을 이용한 광 공동 거울의 형성은 매우 어려워 건식식각법을 이용하여 광 공동 거울을 형성하는 것으로 알려져 있다.
한편, 정상적인 금속 유기 화학 증착법(Metal Organic Chemical Vapor Deposition ; MOCVD)을 이용하여 질화물 반도체 박막을 성장하는 경우, 필름 내부의 통과 전위(threading dislocation) 밀도가 108∼ 109cm-2이상으로 기존의 GaAs 박막의 경우보다 훨씬 높다.
그러나, 실리콘 산화물 패턴을 이용한 ELOG(Epitaxial Lateral Overgrowth)법을 이용하면 통과 전위의 밀도가 거의 0에 가까운 질화물 박막을 성장시킬 수 있다고 알려져 있으며, 실제로 이 방법을 이용하여 성장된 반도체 박막 구조로부터 제조된 레이저의 동작 수명은 기존의 수백 시간보다 길어져 수천에서 일만 시간까지 얻어진 것으로 보고되었다.
그러나, 이 보고에서 제조된 반도체 레이저의 광 공동 거울은 건식식각법에 의하여 형성되었으며 이를 위해서는 전극의 형성 이후에 다시 포토리소그래피(photolithography) 등의 복잡한 공정을 거쳐야 하며 이 과정에서 오염이나 건식식각 중에 형성된 거울에 가해질 수 있는 물리적, 화학적 충격에 의해서 유발될 수 있는 레이저 다이오드의 동작 저해 요인을 무시할 수 없다.
또한, 전류의 집속을 위하여 리지(ridge) 구조를 이용하는 리지형 반도체 레이저 다이오드의 경우 리지의 형성을 위한 또 한 차례의 건식식각 공정이 필요하게 된다.
따라서, GaN 반도체 레이저 다이오드의 제조 공정 중 광 공동 거울에 물리적, 화학적 충격을 부여할 수 있는 건식식각법을 배제함과 동시에 거울 형성시 수반되는 복잡한 공정들의 간략화를 동시에 이룸으로써 반도체 레이저 소자의 신뢰성을 높일 수 있는 새로운 공정의 개발이 요망되고 있다.
종래 기술에 따른 GaN 반도체 레이저 다이오드 및 그 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래는 광 공동 거울 및 리지의 형성시에 건식식각 공정 및 이에 수반되는 공정들로 인하여 전체 공정이 매우 복잡하다.
그러므로 광 공동 거울 표면에 물리적, 화학적 충격을 주기 쉬워 소자의 신뢰성이 떨어진다.
본 발명은 이와 같은 문제들을 해결하기 위한 것으로 광 공동 거울 및 리지 형성시 사용되는 건식식각 공정을 생략함으로써 제조공정을 단순화시키고 신뢰성을 향상시킬 수 있는 GaN 반도체 레이저 다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 벽개에 의해서 형성된 광 공동을 이용한 종래의 GaAs 반도체 레이저 다이오드를 보여주는 도면
도 2는 건식식각에 의해서 형성된 광 공동을 이용한 종래의 GaN 반도체 레이저 다이오드를 보여주는 도면
도 3은 본 발명에 따른 GaN 반도체 레이저 다이오드를 보여주는 도면
도 4a 내지 4g는 본 발명에 따른 GaN 반도체 레이저 다이오드의 제조공정을 보여주는 도면
도 5는 본 발명에 따른 ELOG GaN 성장용 패턴을 보여주는 도면
도 6a은 기존의 ELOG 법에 의해서 성장된 소자 박막 구조를 보여주는 도면
도 6b는 본 발명에 의해서 성장된 소자 박막 구조를 보여주는 도면
도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : n형 GaN 전극층
3 : 제 1 실리콘 산화막층 4 : 제 2 실리콘 산화막층
5 : n형 ELOG GaN층 6 : n형 AlGaN/GaN 클래드층
7 : GaN/InGaN 활성층 8 : p형 AlGaN/GaN 클래드층
9 : p형 GaN 전극층 10 : 절연막
11 : p형 전극 12 : n형 전극
본 발명에 따른 GaN 반도체 레이저 다이오드의 특징은 기판 위에 형성되고 내부에 일정 깊이의 홈을 갖는 제 1 도전형 질화물 반도체 전극층과, 내부 홈의 측면으로부터 성장되어 홈 외부의 제 1 도전형 질화물 반도체 전극층 위의 일부에 형성된 제 1 도전형 질화물 반도체층과, 제 1 도전형 질화물 반도체층 위에 순차적으로 형성되는 제 1 도전형 클래드층/활성층/제 2 도전형 클래드층/제 2 도전형 질화물 반도체 전극층과, 제 1, 제 2 도전형 질화물 반도체 전극층 위에 각각 형성되는 전극으로 구성되는데 있다.
본 발명에 따른 GaN 반도체 레이저 다이오드 제조방법의 특징은 기판 위에 제 1 도전형 질화물 반도체 전극층 및 제 1 실리콘 산화막층을 순차적으로 형성하는 제 1 단계와, 제 1 실리콘 산화막층의 일정영역을 소정 형태로 패터닝하여 제 1 도전형 질화물 반도체 전극층을 노출시키고 노출된 제 1 도전형 질화물 반도체 전극층을 일정 깊이로 에칭하여 홈을 형성하는 제 2 단계와, 홈의 밑면에 제 2 실리콘 산화막층을 형성하는 제 3 단계와, 홈의 측면으로부터 홈 외부의 제 1 실리콘 산화막층 위의 일부까지 제 1 도전형 질화물 반도체층을 성장시키는 제 4 단계와, 제 1 도전형 질화물 반도체층 위에 제 1 도전형 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 질화물 반도체 전극층을 순차적으로 성장시켜 광 공동 거울을 형성하는 제 5 단계와, 제 1, 제 2 도전형 질화물 반도체 전극층 위에 각각 전극을 형성하는 제 6 단계로 이루어지는데 있다.
상기와 같은 특징을 갖는 GaN 반도체 레이저 다이오드 및 그 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명의 개념은 ELOG(Epitaxial Lateral Overgrowth)법을 이용하여 반도체 레이저 박막 구조를 성장시킴으로써 광 공동 거울(optical cavity mirror)을 자연적으로 형성시키는데 있다.
이로써 반도체 레이저 다이오드 제조시, 종래와 같이 광 공동 거울의 형성을 위한 건식식각 또는 벽개(cleaving)의 과정을 배제함으로써, 소자의 제조공정을 간단히 함과 동시에 광효율 및 신뢰성을 향상시킬 수 있다.
도 3은 본 발명에 따른 GaN 반도체 레이저 다이오드의 구조를 보여주는 도면으로서, 본 발명의 구조적인 특징은 n형 GaN 전극층(2) 내에 일정 형태의 홈을 형성하고, ELOG 방법으로 홈 측면의 GaN으로부터 측면 성장이 일어나도록 하여 n형 ELOG GaN층(5)을 형성한다는 것이다.
이 n형 ELOG GaN층(5)을 형성함으로써, 도 3에 도시된 바와 같이, 광 공동 거울면이 자연적으로 형성된다.
즉, 본 발명은 광 공동 거울의 형성이 소자 박막의 성장시에 자연스럽게 이루어져 건식식각법에 의해 형성된 기존의 광 공동 거울이 받는 물리적, 화학적 충격이 없어서 레이저 다이오드의 효율과 신뢰성을 높일 수 있다는 것이며, n형 전극 형성을 위한 별도의 식각공정도 생략되어 전체적인 생산공정이 간단해진다.
또한, 건식식각에 의해서 소자의 표면에 유발되는 표면 상태를 통한 새는 전류(leakage current)를 줄일 수 있음으로 말미암아 소자의 효율을 높일 수 있다는 것이다.
이하, 본 발명의 제조공정을 통해 구조적인 특징을 좀 더 상세히 살펴보기로 한다.
도 4a 내지 4g는 본 발명에 따른 GaN 반도체 레이저 다이오드의 제조공정을 보여주는 도면으로서, 도 4a에 도시된 바와 같이, 먼저 유기 용매 및 산 세정을 거친 (0001)사파이어 기판(1) 위에 n형 GaN 전극층(2)을 성장시킨다.
여기서, n형 GaN 전극층(2)의 성장법으로는 금속 유기 화학 증착법, 분자선 증착법(Molecular Beam Epitaxy), 하이드라이드 증착법(Hydride Vapor Phase Epitaxy) 등이 있으나, 본 발명에서는 금속 유기 화학 증착법을 사용하는 공정을 예로 들었다.
또한, n형 GaN 전극층(2)의 두께는 제작자의 필요에 따라 바뀔 수 있지만, 1 ∼ 100㎛ 사이의 값이 사용될 수 있으며, 2 ∼ 20㎛의 두께가 최적의 값이라고 생각된다.
그리고, n형 GaN 전극층(2)의 성장에 앞서 n형 GaN 전극층(2)의 막질을 높이기 위하여 얇은 버퍼층을 성장시킬 수도 있다.
버퍼층으로는 GaN 또는 AlN를 사용할 수 있으며 성장 온도는 500 ∼ 1100℃의 값을 사용할 수 있다.
한편, n형 GaN 전극층(2)의 성장 온도는 750 ∼1200℃의 값을 사용한다.
이어, 도 4b에 도시된 바와 같이, n형 GaN 전극층(2) 위에 제 1 실리콘 산화막층(3)을 형성한다.
여기서, 제 1 실리콘 산화막층(3)의 두께는 0.05 ∼ 0.5㎛이며, 적정 두께는 0.08 ∼ 0.2㎛이다.
그리고, 제 1 실리콘 산화막층(3)은 플라즈마 강화 화학 증착법(Plasma Enhanced Chemical Vapor Epitaxy), 화학 증착법(Chemical Vapor Epitaxy), 전자선 증착법(Electron Beam Evaporation) 등의 방법을 사용한다.
그 다음, 도 4c에 도시된 바와 같이, 포토리소그래피 공정으로 제 1 실리콘 산화막층(3) 위에 일정 규격을 갖는 직사각형 패턴을 형성한 후, 건식 또는 습식식각 공정으로 n형 GaN 전극층(2)을 원하는 깊이로 제거하여 홈을 형성한다.
이 홈은 윗면의 폭이 넓고 밑면의 폭이 좁으며 측면은 일정 각도의 경사면을 갖는 역사다리꼴 형태이다.
여기서, 홈의 두께 d는 n형 GaN 전극층(2) 두께의 10 ∼80%이고, 측면의 경사각도 θ는 0 ∼ 60도이다.
홈 측면의 경사각도는 성장온도와 함께 ELOG의 근원지로 작용하는 GaN 표면을 제공하는데 중요한 역할을 하는 인자이다.
또한, 도 5에 도시된 바와 같이, 제 1 실리콘 산화막층(3)의 직사각형 패턴의 길이 l는 100 ∼ 2000㎛이고, 폭 w은 1 ∼ 100㎛이다.
이때, 제 1 실리콘 산화막층(3)의 길이 방향은 기판(1)의 또는 방향과 30도의 각을 갖는 방향이며, 제 1 실리콘 산화막층(3)의 패턴 크기는 반도체 레이저 다이오드의 크기에 의해 결정된다.
그리고, 도 4d에 도시된 바와 같이, 홈의 밑면에 제 2 실리콘 산화막층(4)을 형성하는데, 형성시 ELOG 근원지가 제 2 실리콘 산화막층(4)에 의하여 덮히지 않도록 하는 것이 중요하다.
여기서, 제 2 실리콘 산화막층(4)의 두께는 0.05 ∼ 0.5㎛이며, 적정 두께는 0.08 ∼ 0.2㎛이다.
이어, 도 4e에 도시된 바와 같이, 내부 홈의 측면으로부터 홈 외부의 n형 GaN 전극층(2) 위의 일부에 n형 ELOG GaN층(5)을 성장시킨다.
이때의 성장 방법은 ELOG의 방법을 사용하여 박막 성장 초기에는 ELOG 근원지 부분의 n형 GaN 전극층(2)으로부터 측면 성장(lateral growth)만이 일어나도록 한다.
측면 성장을 통해서 일단 제 2 실리콘 산화막층(4)의 상부면을 덮은 후, 계속 성장하여 n형 ELOG GaN층(5)의 상부면의 높이가 제 1 실리콘 산화막층(3)의 표면보다 높아질 때까지 성장시킨다.
이때, n형 ELOG GaN층(5) 성장시의 기판 온도는 950 ∼ 1150℃ 으로 한다.
그리고, 도 4f에 도시된 바와 같이, n형 ELOG GaN층(5) 위에 n형 AlGaN/GaN 클래드층(6), GaN/InGaN 활성층(7), p형 AlGaN/GaN 클래드층(8), p형 GaN 전극층(9)을 순차적으로 형성한다.
여기서, ELOG 방법에 따른 소자 박막 성장은 도 3에 도시된 바와 같이, 광 공동 반사면의 폭(W)은 3 ∼ 500㎛이고, 광 공동의 길이(L)는 100 ∼ 3000㎛으로 나타난다.
이어, 도 4g에 도시된 바와 같이, p형 GaN 전극층(9) 위에 절연막(10) 및 p형 전극(11)을 형성하고, 제 1 실리콘 산화막층(3)의 일부분을 건식 또는 습식식각으로 제거한 후에 노출된 n형 GaN 전극층(2) 위에 n형 전극(12)을 형성한다.
여기서, 필요에 따라 n형 전극(12) 및 p형 전극(11)을 형성하는 공정의 순서는 바뀔 수 있으며, p형 AlGaN/GaN 클래드층(8)에 대한 정공의 활성화(activation)도 필요에 따라 p형 전극(11)의 형성 전후에 실시할 수도 있다.
이와 같이 본 발명은 ELOG의 특성을 이용하여 자연스러운 광 공동 반사면을 형성하고, 별도의 리지(ridge) 형성이 필요치 않다.
기존에도 ELOG를 이용하여 소자의 박막을 성장시켰으나, 도 6a에 도시된 바와 같이 박막 성장이 완료되었을 때의 표면 구조가 평평한 상태이므로 수 차례의 식각 공정을 거친 후에야 비로소 개개 소자의 메사 구조, 리지 구조 및 광 공동 거울이 형성된다.
그러나, 본 발명은 도 6b에 도시된 바와 같이 박막 성장 완료시에 메사 구조, 리지 구조 및 광 공동 거울이 동시에 완료된다는 장점이 있다.
본 발명에 따른 GaN 반도체 레이저 다이오드 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 반도체 레이저 작동에 있어서 중요한 요소인 광 공동 거울이 반도체 레이저 박막 성장시에 자연스럽게 이루어져 광 공동 거울 형성시에 필요한 건식식각 공정과 이에 수반되는 포토리소그래피 공정 및 부수 공정들을 생략할 수 있어 전체적인 공정이 간단해지고 생산 효율을 증가시킨다.
둘째, 광 공동 거울 및 리지 형성을 위해 사용하는 건식식각 공정을 생략함으로써, 건식식각 공정 중에 거울 표면에 가해질 수 있는 물리적, 화학적 충격이 배제되어 소자의 신뢰성 및 광 효율을 향상시킬 수 있다.
셋째, 반도체 레이저 박막 성장시에 ELOG법을 도입하여 박막 구조내의 통과 전위 밀도를 거의 0에 가깝게 함으로써, 소자의 신뢰성을 향상시킨다.

Claims (16)

  1. 기판;
    상기 기판 위에 형성되고, 내부에 일정 깊이의 홈을 갖는 제 1 도전형 질화물 반도체 전극층;
    상기 내부 홈의 측면으로부터 성장되어 홈 외부의 제 1 도전형 질화물 반도체 전극층 위의 일부에 형성된 제 1 도전형 질화물 반도체층;
    상기 제 1 도전형 질화물 반도체층 위에 순차적으로 형성되는 제 1 도전형 클래드층/활성층/제 2 도전형 클래드층/제 2 도전형 질화물 반도체 전극층;
    상기 제 1, 제 2 도전형 질화물 반도체 전극층 위에 각각 형성되는 전극으로 구성되는 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  2. 제 1 항에 있어서, 상기 제 1 도전형 질화물 반도체층의 전 표면과 상기 제 1 도전형 질화물 반도체 전극층 내부에 형성된 홈의 밑면에는 실리콘 산화막층이 형성되는 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  3. 제 2 항에 있어서, 상기 실리콘 산화막층의 두께는 0.05 ∼ 0.5㎛인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  4. 제 1 항에 있어서, 제 1 도전형 질화물 반도체 전극층 내부에 형성된 홈은 윗면의 폭이 넓고 밑면의 폭이 좁으며 측면은 일정 각도의 경사면을 갖는 역사다리꼴 형태인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  5. 제 4 항에 있어서, 상기 측면의 각도는 0 ∼ 60도 인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  6. 제 1 항에 있어서, 상기 홈의 길이는 100 ∼ 2000㎛이고, 홈의 폭은 1 ∼ 100㎛이며, 홈의 깊이는 제 1 도전형 질화물 반도체 전극층 두께의 10 ∼ 80% 인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  7. 제 1 항에 있어서, 상기 홈의 길이 방향은 상기 기판의 또는 방향과 30도의 각을 갖는 방향인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  8. 제 1 항에 있어서, 상기 제 1 도전형 질화물 반도체 전극층의 두께는 2 ∼ 20㎛인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  9. 제 1 항에 있어서, 상기 제 1 도전형 질화물 반도체층의 폭은 3 ∼ 500㎛이고, 길이는 100 ∼ 3000㎛인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  10. 제 1 항에 있어서, 상기 기판과 제 1 도전형 질화물 반도체 전극층 사이에 버퍼층이 형성되는 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  11. 제 10 항에 있어서, 상기 버퍼층은 GaN 또는 AlN인 것을 특징으로 하는 GaN 반도체 레이저 다이오드.
  12. 기판 위에 제 1 도전형 질화물 반도체 전극층 및 제 1 실리콘 산화막층을 순차적으로 형성하는 제 1 단계;
    상기 제 1 실리콘 산화막층의 일정영역을 소정 형태로 패터닝하여 제 1 도전형 질화물 반도체 전극층을 노출시키고, 노출된 제 1 도전형 질화물 반도체 전극층을 일정 깊이로 에칭하여 홈을 형성하는 제 2 단계;
    상기 홈의 밑면에 제 2 실리콘 산화막층을 형성하는 제 3 단계;
    상기 홈의 측면으로부터 홈 외부의 제 1 실리콘 산화막층 위의 일부까지 제 1 도전형 질화물 반도체층을 성장시키는 제 4 단계;
    상기 제 1 도전형 질화물 반도체층 위에 제 1 도전형 클래드층, 활성층, 제 2 도전형 클래드층, 제 2 도전형 질화물 반도체 전극층을 순차적으로 성장시켜 광 공동 거울을 형성하는 제 5 단계;
    상기 제 1, 제 2 도전형 질화물 반도체 전극층 위에 각각 전극을 형성하는 제 6 단계로 이루어지는 것을 특징으로 하는 GaN 반도체 레이저 다이오드 제조방법.
  13. 제 12 항에 있어서, 상기 제 1, 제 2 실리콘 산화막층은 플라즈마 강화 화학 증착법(Plasma Enhanced Chemical Vapor Epitaxy), 화학 증착법(Chemical Vapor Epitaxy), 전자선 증착법(Electron Beam Evaporation) 중 어느 하나로 형성되는 것을 특징으로 하는 GaN 반도체 레이저 다이오드 제조방법.
  14. 제 12 항에 있어서, 상기 제 4 단계에서, 제 1 도전형 질화물 반도체층 또는 그 이후의 박막층들은 ELOG(Epitaxial Lateral Overgrowth)법으로 성장되는 것을 특징으로 하는 GaN 반도체 레이저 다이오드 제조방법.
  15. 제 12 항에 있어서, 상기 제 4 단계에서, 제 1 도전형 질화물 반도체층 성장시의 기판 온도는 950 ∼ 1150℃ 인 것을 특징으로 하는 GaN 반도체 레이저 다이오드 제조방법.
  16. 제 12 항에 있어서, 제 6 단계에서, 제 1 도전형 질화물 반도체 전극층 위에 형성되는 전극은 상기 제 1 실리콘 산화막층을 습식 또는 건식식각으로 제거한 후 형성하는 것을 특징으로 하는 GaN 반도체 레이저 다이오드 제조방법.
KR1019980028370A 1998-07-14 1998-07-14 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법 KR100277940B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980028370A KR100277940B1 (ko) 1998-07-14 1998-07-14 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
US09/351,439 US6337223B1 (en) 1998-07-14 1999-07-12 Semiconductor optical device and method for fabricating the same
US10/026,809 US6469313B2 (en) 1998-07-14 2001-12-27 Semiconductor optical device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980028370A KR100277940B1 (ko) 1998-07-14 1998-07-14 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000008519A KR20000008519A (ko) 2000-02-07
KR100277940B1 true KR100277940B1 (ko) 2001-02-01

Family

ID=19544125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980028370A KR100277940B1 (ko) 1998-07-14 1998-07-14 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법

Country Status (2)

Country Link
US (2) US6337223B1 (ko)
KR (1) KR100277940B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101063861B1 (ko) * 2003-07-18 2011-09-14 매그나칩 반도체 유한회사 반도체 소자의 플러그 폴리 패드 형성방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319742B1 (en) * 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
US6821805B1 (en) * 1999-10-06 2004-11-23 Matsushita Electric Industrial Co., Ltd. Semiconductor device, semiconductor substrate, and manufacture method
US6566231B2 (en) 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
US20050155957A1 (en) * 2001-02-26 2005-07-21 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
EP1282208A1 (en) * 2001-07-30 2003-02-05 Agilent Technologies, Inc. (a Delaware corporation) Semiconductor laser structure and method of manufacturing same
US20050191777A1 (en) * 2003-09-22 2005-09-01 National Chung-Hsing University Method for producing light emitting diode with plated substrate
KR100657905B1 (ko) * 2004-10-27 2006-12-14 삼성전자주식회사 활성층 양측에 광공진층이 형성된 반도체 레이저 다이오드
EP2270881B1 (en) 2008-04-30 2016-09-28 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
US8134163B2 (en) 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
KR101883843B1 (ko) * 2012-02-16 2018-08-01 엘지이노텍 주식회사 반도체 소자의 벽개면 형성 방법
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
US11021228B2 (en) 2019-02-12 2021-06-01 Toyota Motor Engineering & Manufacturing North America, Inc. Morphing airfoil system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575919A (en) * 1984-05-24 1986-03-18 At&T Bell Laboratories Method of making heteroepitaxial ridge overgrown laser
JPS61163689A (ja) * 1985-01-14 1986-07-24 Sharp Corp 半導体装置の製造方法
US5546418A (en) * 1993-07-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Semiconductor laser having a flat groove for selected crystal planes
JPH07183618A (ja) * 1993-12-22 1995-07-21 Ricoh Co Ltd 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
DE69525128T2 (de) * 1994-10-26 2002-09-05 Mitsubishi Chem Corp Lichtemittierende Halbleiteranordnung und Herstellungsverfahren
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
DE69635410T2 (de) * 1995-12-28 2006-07-27 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterlaser und dessen herstellungsverfahren
KR0185498B1 (ko) * 1996-05-22 1999-03-20 박원훈 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
JP2871635B2 (ja) * 1996-07-24 1999-03-17 日本電気株式会社 半導体レーザおよびその製造方法
US6031858A (en) * 1996-09-09 2000-02-29 Kabushiki Kaisha Toshiba Semiconductor laser and method of fabricating same
KR100234001B1 (ko) * 1996-10-30 1999-12-15 박호군 양자세선 레이저 다이오드 제작방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101063861B1 (ko) * 2003-07-18 2011-09-14 매그나칩 반도체 유한회사 반도체 소자의 플러그 폴리 패드 형성방법

Also Published As

Publication number Publication date
US20020055198A1 (en) 2002-05-09
KR20000008519A (ko) 2000-02-07
US6337223B1 (en) 2002-01-08
US6469313B2 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
KR100277940B1 (ko) 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
EP0688070B1 (en) Group III nitride based compound semiconductor laser diode
US5701321A (en) Semiconductor laser producing short wavelength light
US7157297B2 (en) Method for fabrication of semiconductor device
KR100738079B1 (ko) 질화물계 반도체 레이저 다이오드의 제조방법
KR100512580B1 (ko) 결함이 적은 질화물 반도체 박막 성장 방법
US20030006211A1 (en) Substrate including wide low-defect region for use in semiconductor element
KR20030007907A (ko) 반도체 레이저 소자 및 그 제조방법
KR20050009271A (ko) 멀티 빔형 반도체 레이저, 반도체 발광 소자 및 반도체 장치
JPH11233893A (ja) 半導体発光素子及びその製造方法
KR100624598B1 (ko) 반도체 발광 소자 및 그 제조 방법
EP4049306A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
JPH11260737A (ja) 半導体基板の製造方法および半導体発光素子
US20030047746A1 (en) GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
US4994143A (en) Method for manufacturing a buried heterostructure laser diode
JP3691934B2 (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP2002204031A (ja) 半導体レーザーダイオード及びその製造方法
EP0982819B1 (en) Epitaxial facet formation for laser diodes based on III-V material systems
JP2002151418A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
KR100771599B1 (ko) 질화물 반도체 박막의 성장 방법
EP1026799B1 (en) Semiconductor laser and fabricating method therefor
KR100493148B1 (ko) Gan계단파장면발광반도체레이저제작방법및그레이저장치
JP4221969B2 (ja) 集積化素子の製造方法
JPH1126877A (ja) 発光素子及びその製造方法および光ディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 18

EXPY Expiration of term