JP2005197721A - 欠陥の少ない窒化物半導体薄膜及びその成長方法 - Google Patents

欠陥の少ない窒化物半導体薄膜及びその成長方法 Download PDF

Info

Publication number
JP2005197721A
JP2005197721A JP2004380053A JP2004380053A JP2005197721A JP 2005197721 A JP2005197721 A JP 2005197721A JP 2004380053 A JP2004380053 A JP 2004380053A JP 2004380053 A JP2004380053 A JP 2004380053A JP 2005197721 A JP2005197721 A JP 2005197721A
Authority
JP
Japan
Prior art keywords
thin film
nitride semiconductor
semiconductor thin
substrate
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004380053A
Other languages
English (en)
Other versions
JP4614125B2 (ja
Inventor
Shin Johngeon
シン ジョンギョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2005197721A publication Critical patent/JP2005197721A/ja
Application granted granted Critical
Publication of JP4614125B2 publication Critical patent/JP4614125B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】欠陥密度の低い窒化物半導体薄膜を製造できる欠陥の少ない窒化物半導体薄膜及びその成長方法を提供すること。
【解決手段】本発明による欠陥の少ない窒化物半導体薄膜及びその成長方法は、上部に複数の溝110aが形成された基板100にバッファ層120と一次次窒化物半導体薄膜130とを順次形成し、一次窒化物半導体薄膜130にて欠陥密度の高い領域はエッチングを行い、欠陥密度の低い領域は周期的なストライプ状のパターン130aを形成した後、このパターンを用いて二次窒化物半導体薄膜150を側面成長させることにより、欠陥密度の低い窒化物半導体薄膜を製造することを特徴とする。
【選択図】 図４

Description

本発明は、欠陥の少ない窒化物半導体薄膜及びその成長方法に関し、より詳しくは、基板上部に複数の溝を形成し、その基板の全面にバッファ層と一次窒化物半導体薄膜とを順次形成し、欠陥密度の高い一次窒化物半導体薄膜領域はエッチングした後、二次窒化物半導体薄膜を側面成長させることにより、欠陥密度の低い窒化物半導体薄膜が得られる欠陥の少ない窒化物半導体薄膜及びその成長方法に関する。
一般に、窒化物半導体薄膜は、広いバンドギャップ(Band-gap)を利用して短波長領域の光を出せる光素子に応用されており、高温、高周波及び高電力の電子素子への応用のための研究が盛んに行われている。
このような窒化物半導体薄膜は、主として高温で安定なサファイヤ基板に成長させる。
しかし、窒化物半導体薄膜とサファイヤ基板とは、熱膨張係数や格子定数に大きな差があり、貫通電位(break through potential)などの欠陥が多く発生するという欠点を有する。
最近、サファイヤ基板や窒化物半導体薄膜の欠陥を低減するために、サファイヤ基板の上部にＡｌxＧａyＩｎ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）、ＳｉＮまたはこれらの物質が積層された積層膜をバッファ(Buffer)層として形成した後、窒化物半導体薄膜を成長させている。
このように、バッファ層の上部に窒化物半導体薄膜を成長させると、成長された窒化物半導体薄膜には、１０8〜１０9cm-2の貫通電位密度(break through potential density)を有することになり、欠陥密度が減少することになる。
一方、青紫色レーザーダイオードや高出力、高効率、高信頼性の発光ダイオードを製造するためには、欠陥密度を低減することが必須である。
このような貫通電位を低減する方法としては、１）サファイヤ基板にパターンを形成して縦方向と横方向の成長を調整する方法、２）サファイヤ基板上部に窒化物半導体薄膜を成長させ、その上部に所定の形状の誘電膜を形成した後、窒化物半導体薄膜を再び成長させるＬＥＯ(Lateral Epitaxial Overgrowth)成長法、３）サファイヤ基板の上部に窒化物半導体薄膜を成長させ、窒化物半導体薄膜を所定の形状でエッチングした後、再び窒化物半導体薄膜を成長させるペンデオ(Pendeo)成長法などが使用されている。
図１ａ〜１ｅは、従来の技術によるマスクパターンを形成したサファイヤ基板を用いて窒化物半導体薄膜を成長させる工程図であり、先ず、サファイヤ基板１０の上部に所定の間隔でサファイヤ基板１０が露出される誘電体マスクパターン１１を形成する(図１ａ)。
その後、誘電体マスクパターン１１により露出されたサファイヤ基板１０を所定の厚さｄだけエッチングする（図１b）。
次いで、図１ｃに示すように、誘電体マスクパターン１１を除去すると、上部に所定の間隔で凹溝１０ａの形成されたサファイヤ基板１０が完成される。
その次、サファイヤ基板１０の上部の全面にバッファ層１２を成長させる（図１ｄ）。
最後に、バッファ層１２の上部に窒化物半導体薄膜１３を成長させる（図１ｅ）。
このとき、サファイヤ基板１０の側面１０ｂで成長される窒化物半導体薄膜１３Ａの貫通電位は互いに消滅され、パターンが形成されたサファイヤ基板上には欠陥密度が減少することになる。
最近は、前述のマスクパターンを形成したサファイヤ基板を用いて窒化物半導体薄膜を成長させる方法は、高出力及び高効率の発光ダイオードの製造に適用されている。
図２〜２ｃは、従来の技術によるＬＥＯ(Lateral Epitaxial Overgrowth)により窒化物半導体薄膜を成長させる工程図であり、サファイヤ基板２０の上部に第１の窒化物半導体薄膜２１を形成し、第１の窒化物半導体薄膜２１の上部に所定の間隔で第１の窒化物半導体薄膜２１が露出される誘電体マスクパターン２２を形成する(図２a)。
その次、誘電体マスクパターン２２により選択的に露出された第１の窒化物半導体薄膜２１の上部に第２の窒化物半導体薄膜２３を成長させる（図２b）。
ここで、それぞれの誘電体マスクパターン２２の上部では、露出された第１の窒化物半導体薄膜２１の上部に成長された第２の窒化物半導体薄膜２３が加えられ、継続して第２の窒化物半導体薄膜２３が成長され、図２ｃに示すように、誘電体マスクパターン２２の上部に成長される第２の窒化物半導体薄膜２３は、欠陥が減少することになる。
図３a〜３ｃは、従来の技術によるペンデオ(Pendeo)成長法により窒化物半導体薄膜を成長させる工程図であり、サファイヤ基板３０の上部に第１の窒化物半導体薄膜３１を形成し(図３a)、成長された第１の窒化物半導体薄膜３１を周期的なストライプパターン(Stripe pattern)３１ａを有するようにエッチングを行い（図３b）、周期的なストライプパターン３１ａを用いて側面成長させて第２の窒化物半導体薄膜３２を成長させる（図３ｃ）。
これにより、側面成長した第２の窒化物半導体薄膜３２Ａの貫通電位密度は、減少することになる。
前述のように、従来の技術による窒化物半導体の欠陥低減方法においては、パターンが形成された領域または誘電体パターン領域に側面成長した窒化物半導体薄膜の欠陥は減少するが、パターンまたは誘電体パターン領域が形成されていない部分では、欠陥がそのまま存在し、結晶性が改善されないという欠点がある。
すなわち、平均的には、欠陥密度が減少するが、局部的には、欠陥密度の高い領域と低い領域が周期的に存在することになるという問題があった。
本発明は、上記問題点に鑑みてなされたものであり、上部に複数の溝が形成された基板にバッファ層と一次窒化物半導体薄膜とを順次形成し、一次窒化物半導体薄膜にて欠陥密度の高い領域はエッチングを行い、欠陥密度の低い領域は周期的なストライプ状のパターンを形成した後、このパターンを用いて二次窒化物半導体薄膜を側面成長させることにより、欠陥密度の低い窒化物半導体薄膜を製造できる欠陥の少ない窒化物半導体薄膜及びその成長方法を提供することを目的とする。
また、本発明は、欠陥密度の低い第１の窒化物半導体薄膜に第２の窒化物半導体薄膜が形成されるため、第２の窒化物半導体薄膜は少ない欠陥を維持して成長され、誘電体マスクパターンのある領域は、ＬＥＯ(Lateral Epitaxial Overgrowth)方式で窒化物半導体薄膜が成長されることになり、全領域で欠陥密度の低い第２の窒化物半導体薄膜が得られる欠陥の少ない窒化物半導体薄膜及びその成長方法を提供することを他の目的とする。
上記の本発明の目的を達成するための好ましい第１の態様は、上部に複数のストライプ状の溝が周期的に形成された基板上部の全面にバッファ層を形成する第１のステップと、
前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
前記ストライプ状の溝のそれぞれの上部に成長された第１の窒化物半導体薄膜の上部をマスキングし、ストライプ状の溝が形成されていない領域の上部に成長された第１の窒化物半導体薄膜の上部が露出するように誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜をエッチングし、周期的なストライプ状に突出している第１の窒化物半導体薄膜パターンを形成し、前記誘電体マスクパターンを除去する第４のステップと、
前記窒化物半導体薄膜パターンを用いて、側面成長を行って第２の窒化物半導体薄膜を形成する第５のステップとを含むことを特徴する。
上記の本発明の目的を達成するための好ましい第２の態様は、上部に複数のストライプ状の溝が周期的に形成された基板上部の全面にバッファ層を形成する第１のステップと、
前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
前記ストライプ状の溝のある基板上部に成長された第１の窒化物半導体薄膜の上部を露出させ、ストライプ状の溝が形成されていない基板上部に成長された第１の窒化物半導体薄膜の上部がマスキングされるように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部に、側面成長を行って第２の窒化物半導体薄膜を形成する第４のステップとを含むことを特徴する。
上記の本発明の目的を達成するための好ましい第３の態様は、上部に複数の溝が形成された基板上部の全面にバッファ層を形成する第１のステップと、
前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
前記複数の溝のそれぞれの上部に成長された第１の窒化物半導体薄膜の上部をマスキングし、溝の形成されていない領域の上部に成長された第１の窒化物半導体薄膜の上部が露出するように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜をエッチングし、第１の窒化物半導体薄膜パターンを形成し、前記誘電体マスクパターンを除去する第４のステップと、
前記窒化物半導体薄膜パターンを用いて、側面成長を行って第２の窒化物半導体薄膜を形成する第５のステップとを含むことを特徴する。
上記の本発明の目的を達成するための好ましい第４の態様は、上部に複数の溝が形成された基板上部の全面にバッファ層を形成する第１のステップと、
前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
前記溝のある基板上部に成長された第１の窒化物半導体薄膜の上部を露出させ、溝の形成されていない基板上部に成長された第１の窒化物半導体薄膜の上部がマスキングされるように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部に、側面成長を行って第２の窒化物半導体薄膜を形成する第４のステップとを含むことを特徴する。
上記の本発明の目的を達成するための好ましい第５の態様は、基板上部に複数の溝を形成するステップと、
その基板の全面にバッファ層と一次窒化物半導体薄膜とを順次形成するステップと、
前記複数の溝の上部に形成された一次窒化物半導体薄膜領域を除いて、残りの一次窒化物半導体薄膜領域をエッチングするステップと、
前記二次窒化物半導体薄膜を形成するステップとを含むことを特徴する。
上記の本発明の目的を達成するための好ましい第６の態様は、上部に複数の溝が形成された基板と、
前記基板上部の全面に形成されたバッファ層と、
前記バッファ層の上部に成長され、前記複数の溝の上部それぞれが突出している形状のパターンからなる第１の窒化物半導体薄膜と、
前記第１の窒化物半導体薄膜の上部で前記パターンを用いて側面成長された第２の窒化物半導体薄膜とを備えることを特徴する。
上記の本発明の目的を達成するための好ましい第７の態様は、上部に複数の溝が形成された基板と、
前記基板上部の全面に形成されたバッファ層と、
前記バッファ層の上部に成長された第１の窒化物半導体薄膜と、
前記第１の窒化物半導体薄膜の上部に形成された誘電体マスクパターンと、
前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部で側面成長された第２の窒化物半導体薄膜とを備えることを特徴する。
このような本発明による欠陥の少ない窒化物半導体薄膜及びその成長方法によれば、基板上部に複数の溝を形成し、その基板の全面にバッファ層と一次窒化物半導体薄膜とを順次形成し、欠陥密度の高い一次窒化物半導体薄膜領域は、エッチングした後、二次窒化物半導体薄膜を側面成長させることにより、欠陥密度の低い窒化物半導体薄膜を得ることができ、優れた結晶質を有する窒化物半導体薄膜を使用して、高効率、高出力、高信頼性の特性を有する光素子や電子素子を製造することができ、高い歩留まりが得られるという効果を有する。
以下、本発明の好ましい実施の形態を、添付図面に基づいて詳しく説明する。
図４a〜４ｆは、本発明の第１の実施形態によって欠陥の少ない窒化物半導体薄膜を成長させる工程図であり、図４aに示すように、上部にストライプ状の複数の溝１１０ａが周期的に形成された基板１００を準備し、基板１００の上部の全面にバッファ層１２０を形成する（図４b）。
ここで、ストライプ状の複数の溝１１０ａは、基板１００を平面上で見るとき、基板１００上に互いに離隔された複数の溝が列と行とで配列されて形成される。
そして、バッファ層１２０は、ＡｌxＧａyＩｎ1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）、ＳｉＮ層及びこれらが積層された積層膜のうちの何れかで形成することが好ましい。
また、基板１００は、シリコンカーバイド(SiC)、サファイヤ(Sapphire)、ガリウム砒素(GaAs)及び窒化ガリウム(GaN)のうちの選択された何れかを使用すれば良い。
次いで、バッファ層１２０の上部に第１の窒化物半導体薄膜１３０を成長させる(図４ｃ)。
このとき、成長された第１の窒化物半導体薄膜１３０は、欠陥密度の高い領域(ストライプ状の溝が形成されていない領域の上部に形成された領域には、欠陥２０１が多く生成される)と低い領域(ストライプ状の溝の上部に形成された領域には、欠陥２０２が少なく生成される)とが交互に形成されることになる。
その次、図４ｄに示すように、ストライプ状の溝の上部に成長された第１の窒化物半導体薄膜１３０の上部をマスキングし、ストライプ状の溝が形成されていない領域の上部に成長された第１の窒化物半導体薄膜１３０の上部が露出するように、誘電体マスクパターン１４０を第１の窒化物半導体薄膜１３０の上部に形成する。
すなわち、誘電体マスクパターン１４０は、欠陥密度の低い第１の窒化物半導体薄膜領域をマスキングしており、欠陥密度の高い第１の窒化物半導体薄膜領域を露出させている。
その後、誘電体マスクパターン１４０を介して露出された第１の窒化物半導体薄膜をエッチングし、ストライプ状に突出している第１の窒化物半導体薄膜パターン１３０ａを形成し、誘電体マスクパターン１４０を除去する（図４ｅ）。
ここで、誘電体マスクパターン１４０を介して露出された、欠陥密度の高い第１の窒化物半導体領域はエッチングされ、欠陥密度の低い第１の窒化物半導体領域には、ストライプ状に突出している窒化物半導体薄膜パターン１３０ａが形成される。
次いで、窒化物半導体薄膜パターン１３０ａを用いて、側面成長を行って第２の窒化物半導体薄膜１５０を形成する(図４ｆ)。
従って、本発明は、上部にストライプ状の溝が周期的に形成された基板にバッファ層と一次窒化物半導体薄膜とを形成し、一次窒化物半導体薄膜にて欠陥密度の高い領域はエッチングし、欠陥密度の低い領域は周期的なストライプ状のパターンを形成した後、このパターンを用いて二次窒化物半導体薄膜を側面成長させることにより、欠陥密度の低い窒化物半導体薄膜を製造することが可能となる。
図５a〜５ｃは、本発明の第２実施形態によって欠陥の少ない窒化物半導体薄膜を成長させる工程図であり、本発明の第２実施形態は、本発明の第１実施形態の図４ｃの工程後に行われるもので、すなわち、図５aでストライプ状の溝が周期的に形成されている基板上部に成長された第１の窒化物半導体薄膜１３０の上部を露出させ、ストライプ状の溝が形成されていない基板上部に成長された第１の窒化物半導体薄膜１３０の上部がマスキングされるように、誘電体マスクパターン１４０を第１の窒化物半導体薄膜１３０の上部に形成する。
つまり、本発明の第２実施形態では、誘電体マスクパターン１４０は、欠陥密度の低い第１の窒化物半導体薄膜領域を露出させ、欠陥密度の高い第１の窒化物半導体薄膜領域をマスキングしている。
よって、欠陥密度の低い第１の窒化物半導体薄膜領域は、ストライプ状に露出することになる。
その後、誘電体マスクパターン１４０を介して露出された、第１の窒化物半導体薄膜の上部に、側面成長を行って第２の窒化物半導体薄膜１５０を形成する（図５b及びｃ）。
従って、本発明の第２実施形態では、欠陥密度の低い第１の窒化物半導体薄膜で第２の窒化物半導体薄膜が形成されるため、第２の窒化物半導体薄膜は、少ない欠陥を維持して成長され、誘電体マスクパターンのある領域は、ＬＥＯ(Lateral Epitaxial Overgrowth)方式で窒化物半導体薄膜が成長することになり、全領域で欠陥密度の低い第２の窒化物半導体薄膜が得られることになる。
図６a〜６ｃは、本発明により基板上にストライプ状の溝を周期的に形成する工程図であり、基板１００の上部に所定の間隔ｄ２で基板１００が露出される誘電体マスクパターン１１０を形成する(図６a)。
このとき、誘電体マスクパターン１１０により露出された基板１００の間隔ｄ２は、０.１〜１５μｍであることが好ましい。
その後、誘電体マスクパターン１１０により露出された基板１００を所定の深さｄ３だけエッチングする(図６b)。
ここで、エッチングされる基板１００の深さは、０.１〜１０μｍであることが好ましい。
そして、誘電体マスクパターン１１０を除去すると、基板１００の上部には、周期的に形成されたストライプ状の溝が形成される。
前述の本発明の第１及び第２の実施形態において、複数の溝は、多角形状または円形状に形成しても良い。
そして、バッファ層は、溝内部の側壁の高さよりも小さい厚さで形成すれば、溝内部のバッファ層で第１の窒化物半導体薄膜を側面成長させて、欠陥をさらに低減することができる。
以上のように、上記実施の形態を参照して詳細に説明され図示されたが、本発明は、これに限定されるものでなく、このような本発明の基本的な技術的思想を逸脱しない範囲内で、当業界の通常の知識を有する者にとっては、他の多くの変更が可能であろう。また、本発明は、添付の特許請求の範囲により解釈されるべきであることは言うまでもない。
a〜ｅは、従来の技術によるマスクパターンを形成したサファイヤ基板を用いて窒化物半導体薄膜を成長させる工程図である。 a〜ｃは、従来の技術によるＬＥＯ(Lateral Epitaxial Overgrowth)により窒化物半導体薄膜を成長させる工程図である。 a〜ｃは、従来の技術によるペンデオ成長法(Pendeo epitaxial growth)により窒化物半導体薄膜を成長させる工程図である。 a〜ｆは、本発明の第１の実施形態によって欠陥の少ない窒化物半導体薄膜を成長させる工程図である。 a〜ｃは、本発明の第２の実施形態によって欠陥の少ない窒化物半導体薄膜を成長させる工程図である。 a〜ｃは、本発明によって基板上にストライプ状の溝を周期的に形成する工程図である。
符号の説明
１００ 基板
１１０、１４０ 誘電体マスクパターン
１１０ａ 溝
１２０ バッファ層
１３０、１５０ 窒化物半導体薄膜
１３０ａ 窒化物半導体薄膜パターン

Claims (20)

  1. 上部に複数のストライプ状の溝が周期的に形成された基板上部の全面にバッファ層を形成する第１のステップと、
    前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
    前記ストライプ状の溝のそれぞれの上部に成長された第１の窒化物半導体薄膜の上部をマスキングし、ストライプ状の溝が形成されていない領域の上部に成長された第１の窒化物半導体薄膜の上部が露出するように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
    前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜をエッチングし、周期的なストライプ状に突出している第１の窒化物半導体薄膜パターンを形成し、前記誘電体マスクパターンを除去する第４のステップと、
    前記窒化物半導体薄膜パターンを用いて、側面成長を行って第２の窒化物半導体薄膜を形成する第５のステップとを含むことを特徴とする欠陥の少ない窒化物半導体薄膜の成長方法。
  2. 上部に複数のストライプ状の溝が周期的に形成された基板上部の全面にバッファ層を形成する第１のステップと、
    前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
    前記ストライプ状の溝のある基板上部に成長された第１の窒化物半導体薄膜の上部を露出させ、ストライプ状の溝が形成されていない基板上部に成長された第１の窒化物半導体薄膜の上部がマスキングされるように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
    前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部に、側面成長を行って第２の窒化物半導体薄膜を形成する第４のステップとを含むことを特徴とする欠陥の少ない窒化物半導体薄膜の成長方法。
  3. 前記上部に複数のストライプ状の溝が周期的に形成された基板は、
    前記基板上部に所定の間隔ｄ２で基板が露出される誘電体マスクパターンを形成し、
    前記誘電体マスクパターンにより露出された基板を所定の深さｄ３だけエッチングし、
    前記誘電体マスクパターンを除去して形成されることを特徴とする請求項１または２に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  4. 前記誘電体マスクパターンにより露出された基板の間隔ｄ２は、０.１〜１５μｍであることを特徴とする請求項３に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  5. 前記エッチングされる基板の深さは、０.１〜１０μｍであることを特徴とする請求項３に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  6. 前記基板は、シリコンカーバイド(SiC)、サファイヤ(Sapphire)、ガリウム砒素(GaAs)及び窒化ガリウム(GaN)のうちから選択されたいずれかであることを特徴とする請求項３に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  7. 前記バッファ層は、ＡｌxＧａyＩｎ1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）、ＳｉＮ層及びこれらが積層された積層膜のいずれかで形成されることを特徴とする請求項１または請求項２に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  8. 前記第２のステップを行った後の第１の窒化物半導体薄膜は、前記ストライプ状の溝が形成されていない領域の上部に形成された領域は、欠陥密度が高く、前記ストライプ状の溝の上部に形成された領域は、欠陥密度が低く形成されることを特徴とする請求項１または請求項２に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  9. 前記誘電体マスクパターンは、欠陥密度の低い第１の窒化物半導体薄膜領域をマスキングし、欠陥密度の高い第１の窒化物半導体薄膜領域を露出させることを特徴とする請求項８に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  10. 上部に複数の溝が形成された基板上部の全面にバッファ層を形成する第１のステップと、
    前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
    前記複数の溝のそれぞれの上部に成長された第１の窒化物半導体薄膜の上部をマスキングし、溝の形成されていない領域の上部に成長された第１の窒化物半導体薄膜の上部が露出するように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
    前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜をエッチングし、第１の窒化物半導体薄膜パターンを形成し、前記誘電体マスクパターンを除去する第４のステップと、
    前記窒化物半導体薄膜パターンを用いて、側面成長を行って第２の窒化物半導体薄膜を形成する第５のステップとを含むことを特徴とする欠陥の少ない窒化物半導体薄膜の成長方法。
  11. 上部に複数の溝が形成された基板上部の全面にバッファ層を形成する第１のステップと、
    前記バッファ層の上部に第１の窒化物半導体薄膜を成長させる第２のステップと、
    前記溝のある基板上部に成長された第１の窒化物半導体薄膜の上部を露出させ、溝の形成されていない基板上部に成長された第１の窒化物半導体薄膜の上部がマスキングされるように、誘電体マスクパターンを前記第１の窒化物半導体薄膜の上部に形成する第３のステップと、
    前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部に、側面成長を行って第２の窒化物半導体薄膜を形成する第４のステップとを含むことを特徴とする欠陥の少ない窒化物半導体薄膜の成長方法。
  12. 前記複数の溝は、周期的に形成されたことを特徴とする請求項１０または請求項１１に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  13. 前記複数の溝は、多角形状または円形状であることを特徴とする請求項１０または請求項１１に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  14. 前記バッファ層は、前記溝内部の側壁の高さよりも小さい厚さで形成することを特徴とする請求項１０または請求項１１に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  15. 前記バッファ層は、ＡｌxＧａyＩｎ1-x-yＮ層（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）、ＳｉＮ層及びこれらが積層された積層膜のいずれかで形成されることを特徴とする請求項１０または請求項１１に記載の欠陥の少ない窒化物半導体薄膜の成長方法。
  16. 基板上部に複数の溝を形成するステップと、
    その基板の全面にバッファ層と一次窒化物半導体薄膜とを順次形成するステップと、
    前記複数の溝の上部に形成された一次窒化物半導体薄膜領域を除いて残りの一次窒化物半導体薄膜領域をエッチングするステップと、
    前記二次窒化物半導体薄膜を形成するステップとを含むことを特徴とする欠陥の少ない窒化物半導体薄膜の成長方法。
  17. 上部に複数の溝が形成された基板と、
    前記基板上部の全面に形成されたバッファ層と、
    前記バッファ層の上部に成長され、前記複数の溝の上部それぞれが突出している形状のパターンからなる第１の窒化物半導体薄膜と、
    前記第１の窒化物半導体薄膜の上部で前記パターンを用いて側面成長された第２の窒化物半導体薄膜とを備えることを特徴とする欠陥の少ない窒化物半導体薄膜。
  18. 上部に複数の溝が形成された基板と、
    前記基板上部の全面に形成されたバッファ層と、
    前記バッファ層の上部に成長された第１の窒化物半導体薄膜と、
    前記第１の窒化物半導体薄膜の上部に形成された誘電体マスクパターンと、
    前記誘電体マスクパターンを介して露出された、第１の窒化物半導体薄膜の上部で側面成長された第２の窒化物半導体薄膜とを備えることを特徴とする欠陥の少ない窒化物半導体薄膜。
  19. 前記バッファ層は、前記溝内部の側壁の高さよりも小さい厚さで形成されていることを特徴とする請求項１７または請求項１８に記載の欠陥の少ない窒化物半導体薄膜。
  20. 前記誘電体マスクパターンは、前記溝のある基板上部に成長された第１の窒化物半導体薄膜の上部を露出させ、溝が形成されていない基板上部に成長された第１の窒化物半導体薄膜の上部がマスキングされる誘電体マスクパターンであることを特徴とする請求項１８に記載の欠陥の少ない窒化物半導体薄膜。


JP2004380053A 2003-12-31 2004-12-28 欠陥の少ない窒化物半導体薄膜及びその成長方法 Expired - Fee Related JP4614125B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101283A KR100512580B1 (ko) 2003-12-31 2003-12-31 결함이 적은 질화물 반도체 박막 성장 방법

Publications (2)

Publication Number Publication Date
JP2005197721A true JP2005197721A (ja) 2005-07-21
JP4614125B2 JP4614125B2 (ja) 2011-01-19

Family

ID=34567865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004380053A Expired - Fee Related JP4614125B2 (ja) 2003-12-31 2004-12-28 欠陥の少ない窒化物半導体薄膜及びその成長方法

Country Status (5)

Country Link
US (2) US7198971B2 (ja)
EP (1) EP1551056B1 (ja)
JP (1) JP4614125B2 (ja)
KR (1) KR100512580B1 (ja)
CN (1) CN1638041A (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
TWI304278B (en) * 2006-06-16 2008-12-11 Ind Tech Res Inst Semiconductor emitting device substrate and method of fabricating the same
TW200805452A (en) * 2006-07-06 2008-01-16 Nat Univ Chung Hsing Method of making a low-defect-density epitaxial substrate and the product made therefrom
TWI464899B (zh) * 2008-05-09 2014-12-11 Advanced Optoelectronic Tech A method for manufacturing a semiconductor element
CN101587831B (zh) * 2008-05-19 2013-01-16 展晶科技(深圳)有限公司 半导体元件结构及半导体元件的制造方法
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
TWI425558B (zh) 2008-08-11 2014-02-01 Taiwan Semiconductor Mfg 形成電路結構的方法
TW201029073A (en) * 2009-01-21 2010-08-01 Univ Nat Chunghsing Epitaxial wafer with low surface defect density
KR101461684B1 (ko) * 2009-02-24 2014-11-20 엘지전자 주식회사 질화물 반도체 발광 소자 및 그의 제조 방법
US8039371B2 (en) * 2009-07-01 2011-10-18 International Business Machines Corporation Reduced defect semiconductor-on-insulator hetero-structures
US8375349B2 (en) 2009-09-02 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for constant power density scaling
CN102054852A (zh) * 2009-10-28 2011-05-11 展晶科技(深圳)有限公司 发光二极管及其制作方法
US8759203B2 (en) 2009-11-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Growing III-V compound semiconductors from trenches filled with intermediate layers
US8501597B2 (en) * 2010-07-30 2013-08-06 Academia Sinica Method for fabricating group III-nitride semiconductor
TWI451480B (zh) * 2010-10-08 2014-09-01 Academia Sinica 三族氮化物半導體之製造方法
FR3022563B1 (fr) * 2014-06-23 2016-07-15 Univ Paris Xiii Paris-Nord Villetaneuse Procede de formation d'un monocristal de materiau a partir d'un substrat monocristallin
WO2016018288A1 (en) 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Hybrid multilayer device
DE102015107661B4 (de) * 2015-05-15 2021-03-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
WO2017039674A1 (en) 2015-09-03 2017-03-09 Hewlett Packard Enterprise Development Lp Defect free heterogeneous substrates
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
US11088244B2 (en) 2016-03-30 2021-08-10 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
US10381801B1 (en) 2018-04-26 2019-08-13 Hewlett Packard Enterprise Development Lp Device including structure over airgap
CN109616560A (zh) * 2018-11-21 2019-04-12 江西兆驰半导体有限公司 一种适用于氮化物外延层生长的复合衬底
CN113555283B (zh) * 2020-04-24 2024-04-05 江苏鲁汶仪器股份有限公司 一种刻蚀GaN基高电子迁移率晶体管异质结的方法
CN115552566A (zh) * 2020-05-27 2022-12-30 苏州晶湛半导体有限公司 Ⅲ族氮化物结构及其制作方法
CN112382709B (zh) * 2020-12-03 2022-02-25 至芯半导体(杭州)有限公司 一种防裂纹的AlN外延层制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6940098B1 (en) * 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4547746B2 (ja) * 1999-12-01 2010-09-22 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US7141444B2 (en) * 2000-03-14 2006-11-28 Toyoda Gosei Co., Ltd. Production method of III nitride compound semiconductor and III nitride compound semiconductor element
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
EP1276140A3 (en) * 2001-07-04 2007-10-24 FUJIFILM Corporation Substrate including wide low-defect region for use in semiconductor element
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법

Also Published As

Publication number Publication date
US20050139857A1 (en) 2005-06-30
EP1551056B1 (en) 2015-02-11
JP4614125B2 (ja) 2011-01-19
CN1638041A (zh) 2005-07-13
US20070190678A1 (en) 2007-08-16
KR100512580B1 (ko) 2005-09-06
EP1551056A2 (en) 2005-07-06
EP1551056A3 (en) 2006-06-28
KR20050069315A (ko) 2005-07-05
US7198971B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
JP4614125B2 (ja) 欠陥の少ない窒化物半導体薄膜及びその成長方法
KR101640830B1 (ko) 기판 구조체 및 그 제조 방법
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
TWI221688B (en) Manufacturing method of a semiconductor light emitting device, semiconductor light emitting device, manufacturing method of semiconductor device, semiconductor device, manufacturing method of a device and device
KR100533910B1 (ko) 고품질 질화물 반도체 박막 성장 방법
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
KR101020473B1 (ko) 발광소자 및 그의 제조방법
KR100638880B1 (ko) 반도체 적층 구조물과, 질화물 반도체 결정 기판 및 질화물반도체 소자의 제조 방법
JP4901477B2 (ja) 窒化化合物半導体素子およびその製造方法
KR20120004159A (ko) 기판구조체 및 그 제조방법
KR100277940B1 (ko) 지에이엔(gan) 반도체 레이저 다이오드 및 그 제조방법
JP4979674B2 (ja) 窒化物単結晶の成長方法及び窒化物半導体発光素子の製造方法
JP4885507B2 (ja) Ｉｉｉ族窒化物半導体層の形成方法、ｉｉｉ族窒化物半導体基板の製造方法
JP2003282551A (ja) 単結晶サファイア基板とその製造方法
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
KR100771227B1 (ko) 유전체 ｄｂｒ을 구비한 질화물계 발광소자 및 이의제조방법
KR20030006419A (ko) 질화물 반도체 박막 형성방법
KR100327379B1 (ko) 질화갈륨 반도체 기판 제조 방법
JP6943217B2 (ja) 発光素子の配光特性の調整方法及び発光素子の製造方法
KR20100020936A (ko) 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
JP2005150733A (ja) 有機金属化学気相蒸着法による選択領域成長方法
KR100461238B1 (ko) 질화갈륨 에피층 형성방법
KR20020004274A (ko) 질화물 반도체막 성장 방법
JPH05315208A (ja) 化合物半導体基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070808

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080924

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081024

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees