JP2018523287A - シード層上に成長層を施す方法 - Google Patents

シード層上に成長層を施す方法 Download PDF

Info

Publication number
JP2018523287A
JP2018523287A JP2017556206A JP2017556206A JP2018523287A JP 2018523287 A JP2018523287 A JP 2018523287A JP 2017556206 A JP2017556206 A JP 2017556206A JP 2017556206 A JP2017556206 A JP 2017556206A JP 2018523287 A JP2018523287 A JP 2018523287A
Authority
JP
Japan
Prior art keywords
mask
seed layer
layer
growth
growth layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017556206A
Other languages
English (en)
Other versions
JP6799007B2 (ja
Inventor
クラインドル ゲラルト
クラインドル ゲラルト
ツァーグルマイア ハラルト
ツァーグルマイア ハラルト
アイベルフーバー マーティン
アイベルフーバー マーティン
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2018523287A publication Critical patent/JP2018523287A/ja
Application granted granted Critical
Publication of JP6799007B2 publication Critical patent/JP6799007B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、半導体素子を製造するためのシード層（２）上にマスキングされた成長層（１４）を施す方法において、成長層（１４）のマスキングのためのマスク（６）をシード層（２）上にインプリントすることを特徴とする、成長層（１４）を施す方法に関する。

Description

本発明は、請求項１に記載の、シード層上に成長層を施す方法に関する。
半導体工業において、高純度の、しかしながらとりわけ無欠陥の層を作製することが、半導体素子の製造のために極めて重要である。欠陥、ことに結晶欠陥は、半導体素子の機能性および長寿命に決定的な影響を及ぼす。極めて多くの半導体素子は、極端に高い純度および比較的低い欠陥密度を示す単結晶の基板上に直接作製される。この種の半導体基板は、特別なプロセスを用いて、ことにチョクラルスキー法を用いて製造される。この種の方法は、大抵は極めて大きな単結晶を作製し、この単結晶は更なるプロセス工程で個別の基板に鋸断または切断される。
極めてしばしば、相応して僅かな欠陥構造を示す単結晶の層を、既に存在する表面上に直接作製することが必要である。この単結晶の層は、多様なプロセスにより作製することができる。高純度の、かつとりわけ無欠陥の層を作製するために、極めてしばしば、横方向成長法（英語：lateral overgrowth method）を利用する。
比較的無欠陥に、単結晶の層を得るために、第１のプロセス工程で、シード層表面上にマスクを作製する。このマスクは、シード層表面の大部分を覆う。十分に定義された箇所に、このマスクは、表面の部分が露出されるマスク開口部を備える。このマスクは、先行技術では、主にフォトリソグラフィー法によって製造される。
マスクは、大抵は、多段階プロセス工程を含むフォトリソグラフィープロセスにより製造される。第１のプロセス工程で、フォトレジストを塗布しなければならない。その後、フォトレジストは露光され、現像され、エッチングされる。極めて多くの場合に、ポリマーを基礎とする簡単なフォトレジストを使用することはできない、というのもこのマスクは硬質層からなっていなければならないためである。したがって、材料堆積およびとりわけエッチング工程は、より困難で、より複雑で、かつより高価となる。
したがって、本発明の課題は、シード層上に成長層を施すための効果的な方法を提供することである。
この課題は、請求項１の特徴により解決される。本発明の好ましい実施態様は、従属請求項に記載されている。明細書、特許請求の範囲および／または図面に記載された少なくとも２つの特徴からなる全ての組合せも本発明の範囲内に入る。記載された値の範囲において、挙げられた境界値の中にある値も境界値として開示されたものと見なされるべきであり、かつ任意の組合せも請求可能であるべきである。
本発明は、半導体素子を製造するためのシード層上にマスキングされた成長層を施す方法において、成長層のマスキングのためのマスクをシード層上にインプリントする方法をさらに発展させるという思想に基づく。
本発明は、一つの、ことに独自の態様により、マスク、ことに硬質マスクを、インプリント技術を用いて作製する方法に関する。このマスクは、横方向成長構造の製造のために使用される。
本発明により、ことに本発明によるインプリントされたマスクにより形成されたエピタキシャルなおよび／または単結晶のナノドット（英語：nano dots）および／またはナノワイヤ（英語：nano wires）および／または別のナノ構造を製造することができる。
本発明の核心は、ことに、インプリント技術の適用、およびインプリント技術を用いて構造化されかつ更なるプロセス工程、ことに熱処理により酸化物に変換することができるマスク材料としての適切なインプリント材料の使用にある。
インプリント技術の使用は、典型的なフォトリソグラフィープロセスの大抵のプロセス工程が不要となり、それにより著しい時間の節約、それにより半導体素子の効果的な製造を可能にする。
インプリント材料（マスク材料）は、ことに液状の形で、シード層上に施され、引き続きインプリントプロセスにより構造化され、ならびに更なるプロセス工程で、ことに硬質層に変換される。
本発明は、換言するとまたは一般に、もしくは独自の態様により、インプリントリソグラフィーを用いた半導体素子の製造のためのマスクを作製することができる方法である。したがって、このマスクは、横方向成長構造の製造のために用いられる。
成長構造は、好ましくは、シード層表面上に成長され、かつ単結晶および／またはエピタキシャルを継続する被覆材料（または成長層材料）の単結晶の層および／またはエピタキシャルな層である。単結晶の層とは、本発明の場合に、ことに粒界を示すことがない層であると解釈される。エピタキシャルな層とは、本発明の場合に、ことに層を成長させる表面（シード層）の結晶方位に一致する少なくとも１つの結晶方位を示す層であると解釈される。
本発明による単結晶の層および／またはエピタキシャルな層が成長し始める層もしくは層表面は、シード層もしくはシード層表面といわれる。
基板
基板とは、好ましくはウェハである。ウェハは、十分に定義された標準化された直径を示す規格化された基板である。しかしながら、この基板は、一般に全ての任意の形状を示すことができる。基板の直径は、一般に、全ての任意の寸法を採ることができるが、好ましくは１インチ、２インチ、３インチ、４インチ、５インチ、６インチ、８インチ、１２インチ、１８インチ、ならびに１２５、１５０、２００、３００または４５０ｍｍの規格化された直径を示す。基板材料としては、好ましくは、
・ ケイ素または
・ サファイア
が使用される。
この特許文献の更なる経過において、一般に基板について述べられる。ことに、本発明による実施形態は、しかしながら主にウェハに関する。
インプリントスタンプ
本発明によるプロセスにとって、多様なインプリントスタンプを使用することができる。インプリントスタンプは、硬質スタンプ、軟質スタンプ、またはシートスタンプであることができる。
硬質スタンプとは、高い弾性率（E-Modul）を示す原材料から作製されたスタンプであると解釈される。硬質スタンプのE-Modulは、ことに１ＧＰａ〜１０００ＧＰａ、好ましくは１０ＧＰａ〜１０００ＧＰａ、さらに好ましくは２５ＧＰａ〜１０００ＧＰａ、さらに好ましくは５０ＧＰａ〜１０００ＧＰａ、最も好ましくは１００ＧＰａ〜１０００ＧＰａである。いくつかの鋼の種類のE-Modulは、例えば２００ＧＰａである。硬質スタンプのために好ましい材料は：
・ 金属、ことに
○ 金属合金、ことに鋼、
○ 純金属、ことにＮｉ、Ｃｕ、Ｃｏ、Ｆｅ、Ａｌおよび／またはＷ、
・ セラミック、ことにガラス、好ましくは
○ 金属ガラスまたは
○ 非金属ガラス、ことに
・ 有機非金属ガラスまたは
・ 無機非金属ガラス、ことに
・ 非酸化物系ガラス、ことにハロゲン化物ガラスまたはカルコゲン化物ガラス、または
・ 酸化物系ガラス、ことにリン酸塩系ガラスまたはケイ酸塩系ガラス、ことにアルミノケイ酸塩ガラスまたは鉛ケイ酸塩ガラス、またはアルカリケイ酸塩ガラス、好ましくはアルカリ土類ケイ酸塩ガラス、またはホウケイ酸塩ガラスまたはホウ酸塩ガラス、好ましくはアルカリホウ酸塩ガラス、または
・ 合金である。
軟質スタンプとは、低いE-Modulを示す原材料から作製されたスタンプであると解釈される。E-Modulは、ことに１ＧＰａ〜１０００ＧＰａ、好ましくは１ＧＰａ〜５００ＧＰａ、さらに好ましくは１ＧＰａ〜１００ＧＰａ、さらに好ましくは１ＧＰａ〜１０ＧＰａ、最も好ましくは１ＧＰａ〜５ＧＰａである。ポリアミドのE-Modulは、例えば３ＧＰａ〜６ＧＰａである。軟質スタンプのために好ましい材料は：
・ ＰＦＰＥ
・ ケイ酸塩、ことに
○ アクリル含有および／またはエポキシ含有のケイ酸塩および／または
○ ＰＤＭＳおよび／または
○ ＳＳＱ、ことにＰＯＳＳである。
シートスタンプとは、他の加圧装置、ことにローラによりインプリント材料（マスク材料）内に押し込まれるシートからなるスタンプであると解釈される。シートスタンプは、国際公開第２０１４／０３７０４４号（WO2014/037044A1）の文献に開示され、これについて引用により組み込まれる。軟質スタンプの定義の主旨で、シートスタンプは軟質スタンプと見なすこともできる。この僅かな曲げ抵抗に基づき、ことにシートの僅かな厚みにより、シートスタンプは、軟質スタンプの独自にスタンプ種または好ましい実施態様と見なすことができる。
シード層
シード層は、基板上に施された層であるか、または基板がシード層自体である。シード層は、好ましくは単結晶および／またはエピタキシャルである。
シード層表面は、ことに極めて僅かな粗さを示す。粗さは、算術平均粗さ（mittlere Rauheit）、二乗平均平方根高さ（quadratische Rauheit）、または最大高さ（gemittelte Rauhtiefe）とみなされる。算術平均粗さ、二乗平均平方根高さ、および最大高さについて測定される値は、ことに測定距離もしくは測定面について区別されるが、好ましくは同じオーダーの範囲にある。したがって、粗さに関する次の数値範囲は、算術平均粗さ、二乗平均平方根高さ、または最大高さについての値であると解釈することができる。シード層表面は、好ましくは単結晶の層および／またはエピタキシャルな層であるため、ここでは粗さの古典的な概念は場合によっては使用することができない。示された粗さ値は、ことにシード層表面の最も低い少なくとも１つの点で露出された平面と最も高い結晶学的平面との間の高低差であると解釈される。
シード層表面の粗さは、ことに、１μｍ未満、好ましくは１００ｎｍ未満、さらに好ましくは１０ｎｍ未満、最も好ましくは１ｎｍ未満、さらに最も好ましくは０．１ｎｍ未満である。
シード層の好ましい結晶方位は、ことに立方体結晶格子を示す原材料について、｛１００｝方位および｛１１１｝方位である。さらに考えられかつ好ましい結晶方位は、｛１１０｝方位、｛２１１｝方位、｛２２１｝方位および｛３１１｝方位である。
好ましいシード層材料は、
・ 金属、ことにＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｆｅ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｃｒ、Ｐｂ、Ｔｉ、Ｓｎおよび／またはＺｎ、
・ 半導体、ことにＧｅ、Ｓｉ、α−Ｓｎ、フラーレン、Ｂ、Ｓｅ、Ｔｅ
・ 化合物半導体、ことにＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎxＧａ(1-x)Ｎ、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＡｌＮ、ＩｎＮ、ＧａＰ、ＢｅＴｅ、ＺｎＯ、ＣｕＩｎＧａＳｅ2、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ(1-x)Ｃｄ(x)Ｔｅ、ＢｅＳｅ、ＨｇＳ、ＡｌxＧａ(1-x)Ａｓ、ＧａＳ、ＧａＳｅ、ＧａＴｅ、ＩｎＳ、ＩｎＳｅ、ＩｎＴｅ、ＣｕＩｎＳｅ2、ＣｕＩｎＳ2、ＣｕＩｎＧａＳ2、ＳｉＣ、ＳｉＧｅ、
・ サファイア
である。
本発明により特に好ましいシード層材料は、Ｓｉ、サファイアである。
インプリント材料／マスク材料
マスクを形成するためのインプリント材料／マスク材料として、基本的に、
・ 表面に堆積することができる、ことに湿式化学的に堆積することができる、および／または
・ リソグラフィーにより、ことにインプリントリソグラフィーにより、好ましくはナノインプリントリソグラフィーにより構造化可能である、ことに相応する高さの解像度の構造、ことにマイクロ構造および／またはナノ構造を許容する、および／または
・ 残留層が存在する場合、エッチング可能である、および／または
・ 分解することなくかつ／または変形することなくかつ／または被覆材料と過度に反応することなく、被覆材料の被覆温度に耐える、および／または
・ 好ましくは、その特性に不利に影響を及ぼすことなく、作製されたエピタキシャルな層内に組み込まれて残留することができる
全ての種類の材料を使用することができる。
全ての可能な材料種の中で、特にシルセスキオキサン（ＳＳＱ）、ことに多面体のオリゴマーのシルセスキオキサン（ＰＯＳＳ）が本発明の場合に適している、というのも、これは、
・ 表面に湿式化学的に堆積することができ、
・ インプリントプロセスにより容易に構造化可能であり、
・ 熱的および／または電磁的に硬化可能であり、および／または
・ 化学的および物理的に極めて不活性であるガラスに変換することができるためである。
本発明は、さらに、ことに、インプリント材料を特別な混合物から製造するという独自の思想に基づく。この混合物は、少なくとも１つの主成分および少なくとも１つの副成分からなる。主成分は、好ましくはシルセスキオキサンである。本発明の場合に、さらに次の材料が考えられる：
・ 多面体のオリゴマーのシルセスキオキサン（ＰＯＳＳ）
・ ポリジメチルシロキサン（ＰＤＭＳ）
・ テトラエチルオルトケイ酸塩（ＴＥＯＳ）
・ ポリ（オルガノ）シロキサン（シリコーン）
・ ペルフルオロポリエーテル（ＰＦＰＥ）
副成分は、全ての任意の有機化合物および／または無機化合物からなることができる。この副成分は、任意の複合された、好ましくは有機の構造を有していてもよい。相応して、化合物は、次のリストの要素の組合せから構成されてもよい。このリスト中に存在する全ての化合物は、もちろん、モノマーとしてまたはポリマーとして存在してよい。副成分の少なくとも１つは、好ましくは、有機化合物、ことに次の化合物の１つである：
・ アクリルもしくは（ポリ）アクリラート
・ エポキシド
・ エポキシ樹脂
・ フェノール
・ アルカン
・ アルケン
・ アルキン
・ ベンゼン
・ エーテル
・ エステル
・ カルボン酸
・ ケトン
・ アルコール。
全く特別な実施形態の場合に、副成分は、主成分の有機官能基と同様の官能基に属することができる。さらに、特別な実施形態の場合に、副成分は、既に主成分と化学反応により、ことに付加反応および／または縮合反応および／または置換反応により結合していてよい。
主成分、開始剤および、親水性もしくは疎水性の調節を行うおよび／または親水性もしくは疎水性に影響を及ぼす本発明による有機成分を溶解するために、溶媒が常に使用される。好ましくは、溶媒は、本発明によるインプリント材料からなる本来の構造の製造プロセスの経過において、除去されるかもしくはそれ自体漏出する。好ましくは、次の溶媒の一つが使用される：
・ アセトン
・ アセトニトリル
・ アニリン
・ シクロヘキサン
・ ｎ−ペンタン
・ トリエチレングリコールジメチルエーテル（トリグリム）
・ ジメチルアセタミド
・ ジメチルホルムアミド
・ ジメチルスルホキシド
・ １，４−ジオキサン
・ 氷酢酸
・ 無水酢酸
・ 酢酸エチルエステル
・ エタノール
・ 二塩化エチレン
・ エチレングリコール
・ アニソール
・ ベンゼン
・ ベンゾニトリル
・ エチレングリコールジメチルエーテル
・ 石油エーテル／軽ベンジン
・ ピペリジン
・ プロパノール
・ 炭酸プロピレン（４−メチル−１，３−ジオキソール−２−オン）
・ ピリジン
・ γ−ブチロラクトン
・ キノリン
・ クロロベンゼン
・ クロロホルム
・ ｎ−ヘプタン
・ ２−プロパノール（イソプロピルアルコール）
・ メタノール
・ ３−メチル−１−ブタノール（イソアミルアルコール）
・ ２−メチル−２−プロパノール（ｔｅｒｔ−ブタノール）
・ 塩化メチレン
・ メチルエチルケトン（ブタノン）
・ Ｎ−メチル−２−ピロリドン（ＮＭＰ）
・ Ｎ−メチルホルムアミド
・ テトラヒドロフラン
・ 乳酸エチルエステル
・ トルエン
・ ジブチルエーテル
・ ジエチレングリコール
・ ジエチルエーテル
・ ブロモベンゼン
・ １−ブタノール
・ ｔｅｒｔ−ブチルメチルエーテル（ＴＢＭＥ）
・ トリエチルアミン
・ トリエチレングリコール
・ ホルムアミド
・ ｎ−ヘキサン
・ ニトロベンゼン
・ ニトロメタン
・ １，１，１−トリクロロエタン
・ トリクロロエテン
・ 二硫化炭素
・ スルホラン
・ テトラクロロエテン
・ 四塩化炭素
・ プロピレングリコールモノメチルエーテルアセタート（ＰＧＭＥＡ）
・ 水。
主成分および副成分は、連鎖反応を開始させる開始剤と一緒に、相応する化学量論的に正確な割合で混合される。主成分と副成分および開始剤との混合により、開始剤の活性化の際に、特にまたは少なくとも主に主成分の有機部分の間に重合が生じる。副成分は、部分的に重合に関与することができる。ことに、主成分同士だけが重合する。重合の際に、好ましくは特別に調節可能な数のモノマーによって、鎖状の分子および／または全体の２Ｄ網目構造および／または３Ｄ網目構造が生じる。モノマーの数は、この場合、１より大、好ましくは１０より大、さらに好ましくは１００より大、さらに好ましくは１０００より大であり、最も好ましくはモノマーは重合して、完全な２Ｄ網目構造および／または３Ｄ網目構造を生じる。
以後、インプリント材料とマスク材料との用語は同義語として使用される。
被覆材料（つまり成長層材料）
被覆材料は、ことに半導体材料である。被覆材料は、好ましくは、シード層材料と同一であるので、シード層は、本発明によるプロセスにより、好ましくはシームレスに、マスク開口部の成長により作製される成長層に移行する。しかしながら、シード層材料および被覆材料は、異なってもよい。
被覆材料および／またはシード層材料として、特に次の材料が挙げられる：
・ 金属、ことにＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｆｅ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｃｒ、Ｐｂ、Ｔｉ、Ｓｎおよび／またはＺｎ、
・ 半導体、ことにＧｅ、Ｓｉ、α−Ｓｎ、フラーレン、Ｂ、Ｓｅ、Ｔｅ
・ 化合物半導体、ことにＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎxＧａ(1-x)Ｎ、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＡｌＮ、ＩｎＮ、ＧａＰ、ＢｅＴｅ、ＺｎＯ、ＣｕＩｎＧａＳｅ2、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ(1-x)Ｃｄ(x)Ｔｅ、ＢｅＳｅ、ＨｇＳ、ＡｌxＧａ(1-x)Ａｓ、ＧａＳ、ＧａＳｅ、ＧａＴｅ、ＩｎＳ、ＩｎＳｅ、ＩｎＴｅ、ＣｕＩｎＳｅ2、ＣｕＩｎＳ2、ＣｕＩｎＧａＳ2、ＳｉＣ、ＳｉＧｅ、
・ サファイア
である。
本発明による好ましい材料は、Ｓｉ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎxＧａ(1-x)Ｎ、ＩｎＳｂ、ＩｎＡｓである。
プロセス
本発明による好ましい、ことに第１のプロセス工程において、シード層表面を備えた基板の準備を行う。シード層表面は、基板に堆積されたシード層の表面であるか、またはことに基板材料からなる、シード層表面として利用される基板表面自体であってよい。シード層表面は、成長層を施す際に、ことに作製される、ことに単結晶の成長層および／またはエピタキシャルな成長層のための核生成点として利用される。好ましくは、シード層は、被覆材料と同じ材料からなり、この材料から成長層が作製される。しかしながら、本発明により、異なる材料を使用することも考えられる。とりわけ、シード層は、成長層の核生成を保証し、かつ本発明によりシード層表面への到達が、ことに成長層を成長させるべき領域内にあることが重要である。
特別な本発明による好ましい実施形態の場合に、したがって、シード層は、基板表面の定義された箇所だけで施すことができ、つまり全面に施すことはできない。
他の本発明による好ましい、ことに第２のプロセス工程で、シード層表面上でのマスク材料の堆積を行う。この施しは、ことに次に記載された方法により行うことができる：
・ 物理的堆積法、ことにＰＶＤ、および／または
・ 化学的堆積法、ことにＣＶＤ、好ましくはＰＥ−ＣＶＤ、および／または
・ 湿式化学的堆積法、および／または
・ コーティング、ことにスピンコーティングまたはスプレーコーティング。
更なる本発明による好ましい、ことに第３のプロセス工程で、堆積されたマスク材料の上方でのインプリントスタンプの位置決めを行う。特別な実施形態の場合に、基板に対して相対的にかつ／またはシード層表面に対して相対的にインプリントスタンプのアライメントを実施する。ことにこのアライメントは、アライメントマークを用いて行われる。
他の本発明による好ましい、ことに第４のプロセス工程で、マスク材料の構造化を行う。この構造化は、本発明の場合に、好ましくはインプリントリソグラフィー法により、最も好ましくはナノインプリントリソグラフィー法により行われる。インプリントリソグラフィー法の目的は、マスク材料の構造化である。マスク材料は、最小数の構造化工程で、単位面積当たり定義された数のマスク通路／マスク開口部を備えた層が生じるように構造化されるべきである。構造化工程の数は、ことに１０未満、好ましくは５未満、さらに好ましくは３未満、最も好ましくは３未満である。マスク通路／マスク開口部の数は、ことに１／ｍ2より多く、１０3／ｍ2より多く、さらに好ましくは１０7／ｍ2より多く、最も好ましくは１０11／ｍ2より多く、さらに最も好ましくは１０15／ｍ2より多い。
好ましい実施形態の場合に、インプリントスタンプの突出した構造部は、マスク材料を、この構造部がシード層表面に突き当たるまで押し退ける。それにより、残留層（英語：residual layer）の形成は抑制され、かつ望ましいマスク構造が直接インプリントされる。成長層材料により被覆されるべきシード層表面の領域を露出させるための引き続くエッチング工程は、省くこともできる。
他の本発明による好ましい、ことに第５のプロセス工程で、マスク材料の硬化を行う。
この硬化の第１の、余り好ましくない実施形態の場合に、マスク材料を熱的に硬化する。熱的硬化は、熱供給により行われる。マスク材料の温度は、ことに５０℃より高く、好ましくは１００℃より高く、さらに好ましくは２５０℃より高く、さらに好ましくは５００℃より高く、さらに好ましくは７５０℃より高い。好ましい温度は、５００℃〜６００℃にある。特別な熱的開始剤の選択により、この温度範囲を著しく低減することができる。さらに好ましい温度範囲は、この場合に５０℃〜２００℃にある。熱的硬化の場合に、熱は、基板を介しておよび／またはスタンプを介して導入することができる。スタンプを介して熱を導入する場合、スタンプはできる限り高い熱伝導率、できる限り低い熱容量および／またはできる限り低い熱膨張率を示すのが好ましい。
この硬化の第２の好ましい実施形態の場合に、硬化を電磁放射線により行う。この場合、基板および／またはスタンプは、少なくとも部分的に、好ましくは大部分が、それの都度の波長領域に対して透過性である。特に好ましくは、インプリントスタンプは、上述の透過性を示し、それにより任意の基板を使用することができる。紫外線（好ましくは、ＵＶ線）により硬化を行う場合、例えば電磁放射線は、ことに、１０ｎｍ〜２０００ｎｍ、好ましくは１０ｎｍ〜１５００ｎｍ、より好ましくは１０ｎｍ〜１０００ｎｍ、最も好ましくは１０ｎｍ〜５００ｎｍ、さらに最も好ましくは１０ｎｍ〜４００ｎｍの範囲の波長を示す。
硬化は、大抵はガスの生成を伴う。このガスは、気泡形成を避けるために、マスクの成長の前に、好ましくは追い出される。特に好ましい実施形態の場合に、マスクの硬化は被覆チャンバ内で、ことに被覆と同時に行われる。それにより、付加的プロセス工程を省略することが可能となる。被覆チャンバ内でのマスクの硬化は、好ましくは、
（ｉ）被覆温度が、硬化温度を、ことにマスクの完全な脱ガスを行う温度を上回る場合、および／または
（ｉｉ）脱ガスプロセスが成長の前に完了する場合に
実施される。これらの点の少なくとも１つを満たすことができない場合には、マスクは被覆の前に、独自の個別の熱処理工程で硬化される。
電磁放射線による硬化の際に、好ましくは熱的な輻射熱が系内に導入されていないにもかかわらず、電磁放射線との相互作用により間接的にインプリントスタンプの加熱が生じることもある。したがって、好ましくは硬化の種類に無関係に、インプリントスタンプにとって次のパラメータセットが当てはまる。
インプリントスタンプの熱伝導率は、できる限り急速な熱輸送を保証するために、できる限り高いことが好ましい。熱伝導率は、ことに０．１Ｗ／（ｍ・Ｋ）〜５０００Ｗ／（ｍ・Ｋ）、好ましくは１Ｗ／（ｍ・Ｋ）〜５０００Ｗ／（ｍ・Ｋ）、さらに好ましくは１００Ｗ／（ｍ・Ｋ）〜５０００Ｗ／（ｍ・Ｋ）、最も好ましくは４００Ｗ／（ｍ・Ｋ）〜５０００Ｗ／（ｍ・Ｋ）にある。
インプリントスタンプの熱容量は、熱の蓄積を避けるために、できる限り小さい。大抵の固体の場合に、適度な温度および圧力で、定積熱容量は、定圧熱容量とは僅かに異なるだけである。したがって、この特許文献の更なる過程において、両方の熱容量を区別しない。さらに、比熱容量が述べられる。インプリントスタンプの比熱容量は、ことに２０ｋＪ／（ｋｇ・Ｋ）未満、好ましくは１０ｋＪ／（ｋｇ・Ｋ）未満、さらに好ましくは１ｋＪ／（ｋｇ・Ｋ）未満、最も好ましくは０．５ｋＪ／（ｋｇ・Ｋ）未満、さらに最も好ましくは０．１ｋＪ／（ｋｇ・Ｋ）未満である。
インプリントスタンプの熱膨張係数は、高い温度差によるインプリントスタンプのひずみを最小化するために、できる限り小さいことが好ましい。熱膨張係数は、ことに１０-4Ｋ-1未満、好ましくは５・１０-5Ｋ-1未満、さらに好ましくは１０-5Ｋ-1未満、最も好ましくは５・１０-6Ｋ-1未満、さらに最も好ましくは１０-6Ｋ-1未満、さらに最も好ましくは１０-7Ｋ-1未満である。
他の本発明による好ましい、ことに第６のプロセス工程で、マスク材料もしくは硬化したマスクからのインプリントスタンプの離型を行う。インプリントスタンプの離型は、好ましくはインプリント材料のインプリントされた構造を破壊することなく行われる。硬質スタンプは、離型の際に、インプリントされた構造の破壊を引き起こしかねない。したがって、好ましくはインプリントのために、それにより離型のためにも、軟質スタンプが使用される。さらに好ましくは、シートスタンプが使用される。このシートスタンプは、好ましくは引き剥がされ、したがってインプリントスタンプとマスクとの効果的な分離を可能にする。
他の本発明による好ましい、ことに第７のプロセス工程で、残留層が存在する場合、この種の残留層のエッチングを行う。好ましくは、この残留層はできる限り薄く形成される。残留層が薄ければそれだけ、エッチング工程をより短く実施することができる。残留層の厚みは、ことに１μｍ未満、好ましくは１００ｎｍ未満、さらに好ましくは１０ｎｍ未満、最も好ましくは１ｎｍ未満である。エッチング薬品として、ことに次の：
・ 無機酸、ことにＨＦ、ＨＣｌ、Ｈ2ＳＯ4、ＨＮＯ3および／またはＨ3ＰＯ4、
・ 有機酸、ことにギ酸および／またはクエン酸
の１つ以上が適している。
本発明による好ましい、ことに第８のプロセス工程で、シード層表面の到達可能な領域の被覆を行う。この被覆は、ことに、マスク開口部を介して到達可能であるシード層表面上へ、成分（成長層材料）、ことに原子の堆積により行われる。この場合、ことに成分はマスク表面上にも堆積する。したがって、極端に高い移動度を示す成分が選択される。この成分は、マスク表面からマスク開口部内へ拡散し、次いで好ましくはシード層表面上に堆積するので、マスク開口部の、マスク開口部内へのかつ好ましくは上方に向かって成長するシード層での連続的な充填が行われ、他方でマスク表面は、十分に、好ましくは完全に被覆材料が存在しないままである。
この被覆プロセスは、好ましくは高温で行われる。この被覆温度は、ことに５０℃より高く、好ましくは２００℃より高く、さらに好ましくは５００℃より高く、さらに好ましくは１０００℃より高く、さらに好ましくは１５００℃より高い。
成長層の成長は、ことに多様な段階で行われる。これは、次の期間において、次に記載する時点によって詳細に説明することができる。
この成長過程は、好ましくは次に記載された層成長様式に従って行われる：
・ フォルマー・ウェーバー（Volmer-Weber）成長および／または
・ フランク・ファンデルメルヴェ（Frank-van-der Merve）成長および／または
・ ストランスキー・クラスタノフ（Stranski-Krastanow）成長
第１の被覆時点（もしくは第１の被覆期間）で、第１のシード平面を表すシード層の当初のシード表面で成分の核生成を行う。この時点で、極端に高い被覆温度に基づき、ことに層成長に対して平行方向にマスク材料の脱ガスが行われる。この脱ガスは、層成長の前に完全に完了していることが好ましい、そうでないと、層の品質が低下するためである。この脱ガスは、ことに、とりわけＳＳＱ材料の場合に、無機および／または有機成分の漏出に起因する。ことにＳＳＱ材料において、脱ガスおよび有機成分の燃焼により、このＳＳＱ材料は連続的に硬質材料、ことに純粋な二酸化ケイ素材料に変換される。したがって、この脱ガスプロセスは、１つの独自の個別のプロセス工程により被覆（第８のプロセス工程）の前に実施するのが好ましい。他の、考えられるが、余り好ましくない実施形態の場合には、被覆および脱ガスを同時に行う、というのも被覆はいずれにせよ高温で行われ、かつこの統合によりプロセスは促進され、かつより少ないエネルギーが消費されるためである。
第２の被覆時点（もしくは第２の被覆期間）で、マスク開口部内で、マスク表面の方向に向かって成長層が成長する。好ましくは、この成長は、シード層表面に対する距離が増加するにつれて欠陥密度、ことに転位密度の減少が確認できるように行われる。この転位密度は、ことに１０17ｃｍ-2未満、好ましくは１０15ｃｍ-2未満、さらに好ましくは１０13ｃｍ-2未満、さらに好ましくは１０11ｃｍ-2未満、最も好ましくは１０9ｃｍ-2未満、さらに最も好ましくは１０7ｃｍ-2未満である。同時に、マスク材料の脱ガスもしくは有機成分の燃焼が進行する。この脱ガスもしくは燃焼は、成長層内でのガスの影響を最小化するかまたはできる限り完全に避けるために、好ましくは成長層がマスク表面にまで成長する前に完了する。
第３の被覆時点（もしくは第３の被覆期間）で、シード層はマスク表面に到達し、横方向への広がりを開始し、かつ残りの成長層の形成を開始し、この残りの成長層はマスク表面を越え、かつことに成長層の閉じた、マスクされていない領域を形成する。好ましくは、欠陥密度、ことに転位密度はこの時点より最小値に達する。この転位密度は、ことに１０11ｃｍ-2未満、好ましくは１０9ｃｍ-2未満、さらに好ましくは１０7ｃｍ-2未満、さらに好ましくは１０5ｃｍ-2未満、最も好ましくは１０3ｃｍ-2未満、さらに最も好ましくは１０1ｃｍ-2未満である。
他の本発明による好ましい、ことに第９のプロセス工程で、成長層を、（成長層材料をさらに供給することにより）所望の高さにまで成長させて、定義された厚みもしくは定義された層の推移を示す所望の本発明による最終製品を得る。本発明による最終製品は、少なくとも、
・ インプリント技術により構造化され、かつ
・ 成長層により、ことに完全に取り囲まれている
マスクから構成されている。
他の、任意の、ことに第１０のプロセス工程で、成長層の新たに作製された表面を、ことに加工が行われた後に、（場合により他の）支持体基板に貼り合わせることができる。
他の、任意の、ことに第１１のプロセス工程で、第１の支持体基板を除去することができる。これとは別にまたは付加的に、裏面（つまりシード層の側）を薄化することができる。裏面薄化の際に、研削プロセスによるマスクの完全な除去が可能である。マスクの完全な除去は、マスク間に成長させた構造をナノドットおよび／またはナノワイヤ構造として使用しない場合にのみ行われる。この特別な場合には、ことに欠陥箇所の少ない、単結晶の層および／またはエピタキシャルな層が、第２の基板の表面に層転写プロセス（Schichttransferprozess）により転写される。
本発明の更なる特徴および実施形態は、特許請求の範囲ならびに図面についての次の説明から明らかとなる。
本発明による方法の実施形態の第１のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第２のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第３のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第４のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第５のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第６のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第７のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の第８のプロセス工程の縮尺通りでない略示断面図。 図１ｈからの縮尺通りでない拡大された略示断面図。 図１ｈからの縮尺通りでない拡大された略示断面図。 図１ｈからの縮尺通りでない拡大された略示断面図。 図１ａによる実施形態の第９のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の任意の第１０のプロセス工程の縮尺通りでない略示断面図。 図１ａによる実施形態の任意の第１１のプロセス工程の縮尺通りでない略示断面図。 特別な本発明の実施形態の縮尺通りでない略示断面図。
これらの図面中で、同じ部材または同じ機能を備えた部材は、同じ符号で印されている。
図示された全ての図面は、本発明により考えられるプロセス工程の縮尺通りでない略図を表すにすぎない。ことに、シード層２のマスキングのためのマスク６の構造のオーダーは、マイクロメートル範囲および／またはナノメートル範囲にある。マスク６およびシード層２上に成長層１４が施される。
図１ａは、第１のプロセス工程において、基板表面１ｏ上に、シード層表面２ｏを備えたシード層２を堆積させる／させた、基板表面１ｏを備えた基板１の断面図を示す。別の実施形態の場合に、基板１自体がシード層２であってよい。このシード層２は、好ましくは単結晶であり、さらに好ましくは単結晶でかつエピタキシャルである。この堆積方法により、ことに、シード層２の結晶方位に影響を受けることができる。（１００）および／または（１１１）結晶方位が好ましい。この場合、（ｈｋｌ）方位とは、ｈｋｌ面が、基板１の表面１ｏに対して平行である結晶方位であると解釈される。ｈｋｌ指数は、ミラー指数である。
図１ｂは、シード層２の表面上にマスク材料３を堆積させる第２のプロセス工程を示す。この堆積は、公知の全ての堆積法により行うことができる。マスク材料３は、好ましくは液状、ことにゾルゲルとして堆積されるため、このマスク材料３は、見やすさのため、（誇張された）凸型に湾曲した表面湾曲部で示されている。
図１ｃによる更なるプロセス工程で、マスク材料３の上方でインプリントスタンプ４の位置決めが行われる。インプリントスタンプ４は、ことに基板１に対して相対的におよび／またはシード層２に対して相対的に方向決めされかつアライメントされていてよい。アライメントは、好ましくは、アライメントマークが存在する限り、アライメントマーク（図示されていない）に基づいて行われる。しかしながら、構造化されていない基板の場合には、好ましくは単なる機械的アライメントが実施される。
図１ｄによる更なるプロセス工程で、マスク材料３は、インプリントスタンプ４により、マスク通路１１、好ましくはシード層２にまで達するマスク開口部が形成されるように構造化される。マスク通路１１の直径ｄは、ことに１０ｍｍ未満、好ましくは１ｍｍ未満、さらに好ましくは１００μｍ未満、最も好ましくは１０μｍ未満、さらに最も好ましくは１μｍ未満である。マスク通路１１の深さｔは、ことに１００μｍ未満、好ましくは１０μｍ未満、さらに好ましくは１μｍ未満、最も好ましくは１００ｎｍ未満、さらに最も好ましくは１０ｎｍ未満である。ことに、マスク通路１１の深さｔは、したがって、マスク６の層厚に相応する。ことに、直径ｄと深さｔとの間の比率は、１より大、好ましくは１０より大、さらに好ましくは１００より大、最も好ましくは２００より大、さらに最も好ましくは３００より大である。
したがって、マスク開口部は、好ましくは深さｔより大きいかまたは深さｔに等しい直径ｄを示す。
図１ｅで、マスク材料３の硬化が実施される。この硬化は、熱的におよび／または化学的におよび／または電磁的に行うことができる。好ましくは、この硬化は電磁的に行われ、さらに好ましくはＵＶ線により行われる。電磁放射線を用いた硬化の利点は、マスク材料３のほんの僅かなまたは実際に無視することができるほどの膨張にあり、それに対して熱による硬化は、無視することができない熱膨張が生じかねず、この熱膨張が構造を損傷させるか、かつ／または、ずらしかねない。
図１ｆは、離型工程を示す。離型後に、マスク６は、シード層２上に残留する。マスク６のマスク通路１１は、インプリントスタンプ４の離型後に、シード層２にまで到達しない、つまり残留層１２が存在することが好ましい場合、付加的にエッチング工程（図１ｇ参照）が実施される。このエッチング工程により、残留層１２は、ことにマスク通路１１の領域内で除去され、マスク通路１１の領域のシード層２は露出する。好ましくは、インプリント工程中での残留層１２の形成は、インプリントスタンプ４がシード層２にまで到達し、かつマスク通路１１の領域のマスク材料３を押し退けることにより回避される。
図１ｈの更なるプロセス工程で、被覆システム７による被覆が、ことに高温で行われる。したがって、被覆の前に、被覆を行うプロセスチャンバ（図示されていない）は加熱される。被覆の際に、好ましくはシード層２のシード層材料と同一の被覆材料８ｍは、材料流８を介してマスク通路１１を通ってシード層２のシード層表面２ｏに達する。被覆材料８ｍは、シード層表面２ｏ上で結晶化する。
被覆時の高温により、マスク材料３からガス１３が発生し、これがマスク材料３の硬化を引き起こす。マスク材料３からガス１３を追い出すために、被覆温度が十分でないことも考慮することができる。このような場合には、マスク材料３は、本発明による成長の前に、マスク材料３から全てのガス１３が追い出されるまで熱処理される。
図１ｉは、第１の時点ｔ１での、マスク通路１１の１つの領域Ａ（図１ｈ）の縮尺通りでない拡大図を示す。マスク通路１１は構造サイズｄを示す。放射対称のマスク通路１１の場合、ｄは、基板表面１ｏに対して平行の、マスク通路１１の直径である。被覆材料８ｍは、構造サイズｄによって、シード層表面２ｏの一部分上の核生成に制限される。被覆材料８ｍの材料堆積は、好ましくはエピタキシャルに行われる。これは、被覆材料８ｍが、その成長の間に、シード材料表面２ｏの結晶方位（ｈｋｌ）を維持することを意味する。この時点で、シード層２のシード表面２ｏと一致するシード平面Ｋ１での被覆材料８ｍの成長が始まる。
図１ｊは、第２の時点ｔ２での、１つのマスク通路１１の領域Ａの縮尺通りでない拡大図を示す。この時点で、被覆材料８ｍは既に高さｈ１にまで成長している。新たな（より高い）シード平面Ｋ２は、当初のシード表面２ｏに対して距離が生じる。特有の特徴は、欠陥密度、ことに転位１０の転位密度は、当初のシード表面２ｏに対して距離が増すと共に減少することにある。上に向かって成長する、ことに単結晶の層および／またはエピタキシャルな層は、当初のシード表面２ｏに対して距離が増すと共に次第に完璧となる。
図１ｋは、シード平面Ｋ３がマスク表面６ｏを越える第３の時点ｔ３での、マスク６を越えて成長層１４が成長した状態を示す。被覆材料８ｍは、全てのマスク開口部１１を越えて、ことに均一に分配される。欠陥密度、ことに転位１０の転位密度は最小値に達し、かつ好ましくは無視できるほど少ない。したがって、本発明によるプロセスにより、全面の、単結晶の、ことにエピタキシャルでかつ無欠陥の層１４が作製された。
図１ｌは、基板１および新たな、ことに単結晶のおよび／またはエピタキシャルな、好ましくは上面１４ｏ側が無欠陥な成長層１４からなる本発明による最終製品１５を示す。この最終製品１５は、更なる加工用の出発点として使用することができる。シード層２と成長層１４とは、ことに、互いに欠陥密度もしくは転位密度が異なることができる。
成長層１４は、マスク６を、好ましくは全体的に、好ましくは完全に取り囲む。この本発明によるプロセスによって、マスク６を越えて成長する、好ましくは無欠陥の、単結晶の層および／またはエピタキシャルな層を作製できるばかりか、閉じ込められた構造、ことにドット（英語：dots）を備えた層を作製することもできる。この構造のオーダーがナノメートル範囲にある場合、ナノドットという。この種のナノ構造は、極めて特殊な、ことに量子力学的効果に基づく特性を示す半導体素子を作製するために必要である。したがって、ナノドットは、本発明によるインプリントされたマスクにより取り囲まれた、単結晶の層および／またはエピタキシャルな層からなるドットである。特別な場合に、ナノワイヤ（英語：nanowires）が示される。これは、相応する条件下で、開口部から上方への、単結晶の層および／またはエピタキシャルな層の更なる成長により形成することができる。この単結晶の層および／またはエピタキシャルな層は、マスク表面に到達する場合に横方向に１つの層にまとまらず、その成長はマスク表面に対して法線方向に妨げられずに続く。
封入されたマスク６なしの、核生成され、単結晶のおよび／またはエピタキシャルな、ことに無欠陥な成長層１４を専ら使用することも考慮できる。マスク６を成長層１４から除去するために、好ましくは余り完璧でないシード層２の側が除去される。
続いて、図１ｍによる成長層表面１４ｏへの第２の基板１′の引き続く貼り合わせ工程を行う、成長層１４の加工も考えられる。
貼り合わせ工程を行った後に、続いて、少なくともシード層２の一部および／または成長層１４の一部のエッチングプロセス、および／またはポリシングプロセスおよび／または研削機１６を用いた裏面研削プロセスを行う、第１の基板１の除去を考慮できる。この場合、ことに全体のマスク６を除去することができる。基板１の除去は、とりわけ、シード層２が基板１に対して低い付着を示すことにより軽減される。まず、本発明により作製された成長層１４の裏面研削および／またはポリシング、続いてエッチングプロセスを行うプロセスフローが特に好ましい。最終的なエッチングプロセスは、一方で応力の解消のため、他方で研削プロセスにより作製される欠陥層の除去のために用いられる。
図２は、マスク通路１１から成長された複数のナノワイヤ１７を備えた最終製品の一実施形態の、本発明による別の、縮尺通りでない側面図を示す。他の本発明による実施形態とは反対に、ナノワイヤ１７は、横方向に１つの成長層にまとまらず、ことに専ら上方に成長する。
１，１′ 基板
１ｏ 基板表面
２ シード層
２ｏ シード層表面
３ マスク材料
４ （インプリント）スタンプ
５ スタンプ構造
５ｏ スタンプ構造表面
６ マスク
７ 被覆システム
８ 材料流
８ｍ 被覆材料
９ 結晶面（ｈｋｌ）
１０ 格子構造欠陥、ことに転位
１１ マスク通路
１２ 残留層
１３，１３′ ガス
１４ 成長層
１４ｏ 成長層表面
１５ 最終製品
１６ 研削機
１７ ナノワイヤ
Ｋ１，Ｋ２，Ｋ３ シード平面
ｈ１，ｈ２ 高さ
ｔ 深さ
ｄ 直径

Claims (10)

  1. 半導体素子を製造するためのシード層（２）上にマスキングされた成長層（１４）を施す方法であって、前記成長層（１４）のマスキングのためのマスク（６）を前記シード層（２）上にインプリントすることを特徴とする、マスキングされた成長層（１４）を施す方法。
  2. 前記シード層（２）および／または前記成長層（１４）は、ことにシード層材料としておよび／または成長層材料として次に挙げられた材料：
    ・ 金属、ことにＣｕ、Ａｇ、Ａｕ、Ａｌ、Ｆｅ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｃｒ、Ｐｂ、Ｔｉ、Ｓｎおよび／またはＺｎ、
    ・ 半導体、ことにＧｅ、Ｓｉ、アルファ−Ｓｎ、フラーレン、Ｂ、Ｓｅ、Ｔｅ
    ・ 化合物半導体、ことにＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎxＧａ(1-x)Ｎ、ＩｎＳｂ、ＩｎＡｓ、ＧａＳｂ、ＡｌＮ、ＩｎＮ、ＧａＰ、ＢｅＴｅ、ＺｎＯ、ＣｕＩｎＧａＳｅ2、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｈｇ(1-x)Ｃｄ(x)Ｔｅ、ＢｅＳｅ、ＨｇＳ、ＡｌxＧａ(1-x)Ａｓ、ＧａＳ、ＧａＳｅ、ＧａＴｅ、ＩｎＳ、ＩｎＳｅ、ＩｎＴｅ、ＣｕＩｎＳｅ2、ＣｕＩｎＳ2、ＣｕＩｎＧａＳ2、ＳｉＣ、ＳｉＧｅ
    の１種以上から、エピタキシャルにかつ／または単結晶に形成されている／形成される、請求項１記載の方法。
  3. シード層材料および成長層材料として同一の材料を使用する、請求項２記載の方法。
  4. マスク材料、ことに主成分と副成分とを含むマスク材料、好ましくは次に記載された主成分：
    ・ シルセスキオキサン、ことに多面体のオリゴマーのシルセスキオキサン（ＰＯＳＳ）および／または
    ・ ポリジメチルシロキサン（ＰＤＭＳ）および／または
    ・ テトラエチルオルトケイ酸塩（ＴＥＯＳ）および／または
    ・ ポリ（オルガノ）シロキサン（シリコーン）および／または
    ・ ペルフルオロポリエーテル（ＰＦＰＥ）
    の１つ以上を含むマスク材料からなる前記マスク（６）をインプリントする、請求項１から３までの少なくとも１項記載の方法。
  5. 前記シード層（２）のマスキングのための前記マスク材料を、前記シード層（２）上に、ことに次に挙げられた方法：
    ・ 物理的堆積方法、ことにＰＶＤ、および／または
    ・ 化学的堆積方法、ことにＣＶＤ、好ましくはＰＥ−ＣＶＤ、および／または
    ・ 湿式化学的堆積方法、および／または
    ・ コーティング、ことにスピンコーティングまたはスプレーコーティング
    の１つを用いて施す、請求項４記載の方法。
  6. 前記マスクを形成するための前記マスク材料を、インプリントリソグラフィーを用いて、好ましくはナノインプリントリソグラフィーを用いて構造化する、請求項１から５までの少なくとも１項記載の方法。
  7. 前記シード層（２）を、前記マスク（６）を施した後に、前記マスク（６）により覆われていない前記シード層表面（２ｏ）の被覆領域内で、前記成長層（１４）により被覆する、請求項１から６までの少なくとも１項記載の方法。
  8. 前記成長層（１４）を、前記マスク（６）を越えるように施す、請求項１から７までの少なくとも１項記載の方法。
  9. 前記シード層（２）を、前記成長層（１４）を施した後に少なくとも部分的に除去する、ことに研削する、請求項１から８までの少なくとも１項記載の方法。
  10. − 半導体素子を製造するためのシード層（２）、
    − 前記シード層（２）よりも低い転位密度を示す、前記シード層（２）上のマスキングされた成長層（１４）
    を備えた最終製品（１５）。
JP2017556206A 2015-05-21 2015-05-21 シード層上に成長層を施す方法 Active JP6799007B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/061251 WO2016184523A1 (de) 2015-05-21 2015-05-21 Verfahren zur aufbringung einer überwuchsschicht auf eine keimschicht

Publications (2)

Publication Number Publication Date
JP2018523287A true JP2018523287A (ja) 2018-08-16
JP6799007B2 JP6799007B2 (ja) 2020-12-09

Family

ID=53264658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017556206A Active JP6799007B2 (ja) 2015-05-21 2015-05-21 シード層上に成長層を施す方法

Country Status (5)

Country Link
US (1) US10241398B2 (ja)
EP (1) EP3298181A1 (ja)
JP (1) JP6799007B2 (ja)
CN (1) CN108368640A (ja)
WO (1) WO2016184523A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023179868A1 (de) 2022-03-25 2023-09-28 Ev Group E. Thallner Gmbh Verfahren und substratsystem zum trennen von trägersubstraten

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352912A (ja) * 1998-06-09 1999-12-24 Haru Corporation:Kk 電光表示装置
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2015041750A (ja) * 2013-08-23 2015-03-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015031833A2 (en) * 2013-09-02 2015-03-05 Element Six Technologies Us Corporation Semiconductor device structures comprising polycrystalline cvd diamond with improved near-substrate thermal conductivity
US20150093847A1 (en) * 2012-04-19 2015-04-02 Hunetplus Co., Ltd. Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1070340A1 (en) * 1998-02-27 2001-01-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral overgrowth through masks, and gallium nitride semiconductor structures fabricated thereby
JP3705142B2 (ja) * 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
JP4208447B2 (ja) * 2001-09-26 2009-01-14 独立行政法人科学技術振興機構 Ｓｏｇを用いた室温ナノ−インプリント−リソグラフィー
CN1294650C (zh) * 2004-08-19 2007-01-10 中国科学院物理研究所 在蓝宝石图形衬底上制备高质量GaN基材料的方法
CN100580889C (zh) * 2005-07-29 2010-01-13 中国科学院上海微系统与信息技术研究所 氢化物气相外延生长氮化镓膜时氧化铝作为掩膜的应用
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
CN101469446A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 硅衬底上横向外延生长氮化镓的方法
CN103030107B (zh) * 2011-10-06 2014-12-10 清华大学 三维纳米结构阵列的制备方法
CN102591142B (zh) * 2012-02-29 2013-03-27 青岛理工大学 用于蓝宝石衬底图形化的纳米压印装置及方法
KR101233062B1 (ko) 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
EP2940526B1 (de) 2012-09-06 2021-07-14 EV Group E. Thallner GmbH Verfahren zum prägen
JP6429031B2 (ja) * 2013-10-30 2018-11-28 日産化学株式会社 シルセスキオキサン化合物及び変性シリコーン化合物を含むインプリント材料

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352912A (ja) * 1998-06-09 1999-12-24 Haru Corporation:Kk 電光表示装置
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2010521810A (ja) * 2007-03-16 2010-06-24 セバスチャン ローデュドス、 半導体ヘテロ構造及びその製造
JP2010114112A (ja) * 2008-11-04 2010-05-20 Canon Inc 窒化ガリウム系化合物半導体層の形成方法、移設方法、及び窒化ガリウム系化合物半導体層が接合されたシリコン基板
JP2013197310A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 発光装置
US20150093847A1 (en) * 2012-04-19 2015-04-02 Hunetplus Co., Ltd. Method for fabricating nano-patterned substrate for high-efficiency nitride-based light-emitting diode
JP2014075565A (ja) * 2012-10-04 2014-04-24 Mtec:Kk 化合物半導体装置の製造方法
JP2015041750A (ja) * 2013-08-23 2015-03-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015031833A2 (en) * 2013-09-02 2015-03-05 Element Six Technologies Us Corporation Semiconductor device structures comprising polycrystalline cvd diamond with improved near-substrate thermal conductivity

Also Published As

Publication number Publication date
JP6799007B2 (ja) 2020-12-09
WO2016184523A1 (de) 2016-11-24
US10241398B2 (en) 2019-03-26
CN108368640A (zh) 2018-08-03
US20180120695A1 (en) 2018-05-03
EP3298181A1 (de) 2018-03-28

Similar Documents

Publication Publication Date Title
US8853030B2 (en) Method for production of selective growth masks using underfill dispensing and sintering
US8801946B2 (en) Method for making grating
TWI779073B (zh) 護膜及護膜之製造方法
US11626283B2 (en) Compound semiconductor substrate, a pellicle film, and a method for manufacturing a compound semiconductor substrate
US10355169B2 (en) Substrate structure, method for forming same, and method for manufacturing nitride semiconductor using same
TW201239948A (en) A method for making a substrate with micro-structure
JP6799007B2 (ja) シード層上に成長層を施す方法
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
TWI438144B (zh) 具有奈米微構造基板的製備方法
US9218965B2 (en) GaN epitaxial growth method
WO2009015192A1 (en) Methods for growing selective areas on substrates and devices thereof
JP2016072619A (ja) 凸構造を有する基板の製造方法および凸構造を有する基板
Cui et al. Large-scale fabrication of nanopatterned sapphire substrates by annealing of patterned Al thin films by soft UV-nanoimprint lithography
CN107978662B (zh) 一种氮化镓纳米孔洞的制备方法
KR20100041946A (ko) 선택적 에피 성장과 블록공중합체 나노템플레이트를 이용한나노점의 제조방법 및 이에 의한 반도체 소자
KR101921477B1 (ko) 질화물 기판의 제조방법
CN103803482B (zh) Soi衬底上制作半导体微纳结构器件的方法
US8662879B2 (en) Micro/nano imprint mold of the fabricating process
JP5915062B2 (ja) 凹凸膜付きウエハ、凹凸膜付きウエハの製造方法
Nurmamytov Growth of ordered arrays of heterostructure nanowires
KR102715222B1 (ko) 화합물 반도체 기판, 펠리클막, 및 화합물 반도체 기판의 제조 방법
KR20150130596A (ko) 나노임프린트용 몰드 및 그 제조방법
Labchir et al. Development of Nanopillar Arrays Nanopatterning Without Lift‐Off for Transferable GaN‐Based µLEDs
Lee et al. A PDMS/metal-film photo-mask for large-area contact photolithograpy at sub-micrometr scale
CN104952998A (zh) 氮化镓磊晶生长方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20171026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190910

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20190910

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190919

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20190930

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191011

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191023

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200507

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20200618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200806

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201104

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6799007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250