KR101921477B1 - 질화물 기판의 제조방법 - Google Patents

질화물 기판의 제조방법 Download PDF

Info

Publication number
KR101921477B1
KR101921477B1 KR1020160091746A KR20160091746A KR101921477B1 KR 101921477 B1 KR101921477 B1 KR 101921477B1 KR 1020160091746 A KR1020160091746 A KR 1020160091746A KR 20160091746 A KR20160091746 A KR 20160091746A KR 101921477 B1 KR101921477 B1 KR 101921477B1
Authority
KR
South Korea
Prior art keywords
nitride
substrate
protrusions
coating
nanoparticles
Prior art date
Application number
KR1020160091746A
Other languages
English (en)
Other versions
KR20180009880A (ko
Inventor
전대우
황종희
이영진
이미재
김진호
손호기
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020160091746A priority Critical patent/KR101921477B1/ko
Publication of KR20180009880A publication Critical patent/KR20180009880A/ko
Application granted granted Critical
Publication of KR101921477B1 publication Critical patent/KR101921477B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02601Nanoparticles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 복수 개의 돌기부가 형성된 기판 상부에 상기 돌기부의 높이보다 작은 두께를 이루도록 나노파티클을 코팅하는 단계와, 상기 나노파티클의 코팅층 위로 노출되어 있는 돌기부의 단부를 씨드(seed)로 하여 질화물을 성장시키는 단계 및 상기 질화물의 성장 온도보다 낮은 온도로 하강시켜 성장된 질화물과 상기 돌기부 사이의 격자상수 및 열팽창계수 차이에 의해 성장된 질화물과 상기 돌기부의 단부 사이가 자가분리되게 하는 단계를 포함하는 질화물 기판의 제조방법에 관한 것이다. 본 발명에 의하면, 공정이 매우 간단하면서도 재현성이 매우 높고, 고품질의 질화물 기판을 얻을 수가 있으며, 질화물 성장에 사용된 기판은 나노파티클을 선택적으로 습식공정 방법으로 식각하여 제거하고 재사용할 수 있어 생산 비용을 절감할 수 있다.

Description

질화물 기판의 제조방법{Manufacturing method of nitride substrate}
본 발명은 질화물 기판의 제조방법에 관한 것으로, 더욱 상세하게는 공정이 매우 간단하면서도 재현성이 매우 높고, 고품질의 질화물 기판을 얻을 수가 있으며, 질화물 성장에 사용된 기판은 나노파티클을 선택적으로 습식공정 방법으로 식각하여 제거하고 재사용할 수 있어 생산 비용을 절감할 수 있는 질화물 기판의 제조방법에 관한 것이다.
질화갈륨과 같은 Ⅲ-Ⅴ족 질화물 반도체는 자외선에서 가시광선에 이르는 광을 방출하는 발광소자 및 수광 소자 이외에도, 고온 및 고출력 전자소자에도 널리 이용되는 물질이다.
Si 반도체나 GaAs 화합물 반도체와는 달리 GaN는 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2eV 까지 밴드갭 조절이 가능하므로 광소자로서의 이용 가치가 매우 높다.
또한, GaN은 항복 전압이 높고 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 컬러 디스플레이(Full color display)를 이용하는 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등이 있다.
대한민국 등록특허공보 제10-0427689호
본 발명이 해결하고자 하는 과제는 공정이 매우 간단하면서도 재현성이 매우 높고, 고품질의 질화물 기판을 얻을 수가 있으며, 질화물 성장에 사용된 기판은 나노파티클을 선택적으로 습식공정 방법으로 식각하여 제거하고 재사용할 수 있어 생산 비용을 절감할 수 있는 질화물 기판의 제조방법을 제공함에 있다.
본 발명은, (a) 복수 개의 돌기부가 형성된 기판 상부에 상기 돌기부의 높이보다 작은 두께를 이루도록 나노파티클을 코팅하는 단계와, (b) 상기 나노파티클의 코팅층 위로 노출되어 있는 돌기부의 단부를 씨드(seed)로 하여 질화물을 성장시키는 단계 및 (c) 상기 질화물의 성장 온도보다 낮은 온도로 하강시켜 성장된 질화물과 상기 돌기부 사이의 격자상수 및 열팽창계수 차이에 의해 성장된 질화물과 상기 돌기부의 단부 사이가 자가분리되게 하는 단계를 포함하는 질화물 기판의 제조방법을 제공한다.
상기 (a) 단계의 기판은 사파이어 기판을 포함하고, 상기 복수 개의 돌기부는 사파이어 재질로 이루어진 것이 바람직하다.
상기 복수 개의 돌기부는 100㎚∼20㎛의 높이를 갖는 것이 바람직하다.
상기 복수 개의 돌기부는 원뿔 형태를 갖는 것이 바람직하다.
상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자를 포함할 수 있다.
상기 나노파티클은 돌기부 사이의 간격보다 작은 20∼300㎚의 평균 입경을 갖는 것이 바람직하다.
상기 코팅은 상기 나노파티클의 최밀 충진을 위해 서로 다른 평균 입경의 나노파티클을 혼합하여 사용하는 것이 바람직하다.
상기 코팅은 스핀코팅을 이용하는 것이 바람직하며, 상기 스핀코팅은, 상기 나노파티클을 용매에 희석하여 코팅액을 형성하는 단계와, 상기 기판 전체에 고르게 상기 나노파티클이 코팅되게 하기 위하여 100∼1,000rpm의 저속으로 상기 코팅액을 1차 스핀코팅하는 단계 및 상기 기판 표면에 안정적으로 나노파티클을 정착시키고 상기 기판 표면 상부에 남은 잔재물을 날려 버리기 위하여 상기 1차 스핀코팅시보다 고속으로 상기 코팅액을 2차 스핀코팅하는 단계를 포함할 수 있다.
상기 질화물은 Ⅲ족 질화물로서 AlN, GaN, InN, AlxGa(1-x)N(0<x<1), AlxIn(1-x)N(0<x<1), InxGa(1-x)N(0<x<1) 및 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1) 중에서 선택된 1종 이상의 질화물을 포함할 수 있다.
상기 질화물의 성장 시에 4가 원소인 Si가 도핑되게 하거나 2가 원소인 Mg가 도핑되게 할 수도 있다.
상기 질화물은 HVPE(hydride vapor phase epitaxy), MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 중에서 선택된 1종 이상의 성장법으로 성장시키는 것이 바람직하다.
상기 질화물 기판의 제조방법은, 상기 (c) 단계 후에, 상기 나노파티클의 코팅층을 선택적으로 습식식각하여 제거하는 단계를 더 포함할 수 있다.
상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자를 포함할 수 있고, 상기 SiO2의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 불산(HF) 용액을 사용하여 수행하는 것이 바람직하며, 상기 SiN의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 염산(HCl) 용액을 사용하여 수행하는 것이 바람직하다.
기판으로 사용 가능하게 하기 위하여 100㎛보다 큰 두께로 상기 질화물을 성장시키는 것이 바람직하다.
본 발명에 의하면, 공정이 매우 간단하면서도 재현성이 매우 높고, 고품질의 질화물 기판을 얻을 수가 있다.
또한, 본 발명에 의하면, 질화물 성장에 사용된 기판은 나노파티클을 선택적으로 습식공정 방법으로 식각하여 제거하고 재사용할 수 있어 생산 비용을 절감할 수 있다.
도 1은 복수 개의 돌기부가 형성된 기판의 일 예를 보여주는 도면이다.
도 2는 복수 개의 돌기부가 형성된 기판 상부에 복수 개의 돌기부의 높이보다 작은 두께를 이루도록 나노파티클이 코팅된 모습을 보여주는 도면이다.
도 3은 노출된 돌기부의 단부를 씨드(seed)로 하여 질화물이 성장된 모습을 보여주는 도면이다.
도 4는 성장된 질화물과 복수 개의 돌기부가 형성된 기판이 서로 분리된 모습을 보여주는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
이하에서, '나노'라 함은 나노미터(㎚) 단우의 크기로서 1∼1,000㎚의 크기를 의미하는 것으로 사용하고, '나노파티클'이라 함은 나노 크기를 파티클(입자)을 의미하는 것을 사용한다.
본 발명의 바람직한 실시예에 따른 질화물 기판의 제조방법은, (a) 복수 개의 돌기부가 형성된 기판 상부에 상기 돌기부의 높이보다 작은 두께를 이루도록 나노파티클을 코팅하는 단계와, (b) 상기 나노파티클의 코팅층 위로 노출되어 있는 돌기부의 단부를 씨드(seed)로 하여 질화물을 성장시키는 단계 및 (c) 상기 질화물의 성장 온도보다 낮은 온도로 하강시켜 성장된 질화물과 상기 돌기부 사이의 격자상수 및 열팽창계수 차이에 의해 성장된 질화물과 상기 돌기부의 단부 사이가 자가분리되게 하는 단계를 포함한다.
상기 (a) 단계의 기판은 사파이어 기판을 포함하고, 상기 복수 개의 돌기부는 사파이어 재질로 이루어진 것이 바람직하다.
상기 복수 개의 돌기부는 100㎚∼20㎛의 높이를 갖는 것이 바람직하다.
상기 복수 개의 돌기부는 원뿔 형태를 갖는 것이 바람직하다.
상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자를 포함할 수 있다.
상기 나노파티클은 돌기부 사이의 간격보다 작은 20∼300㎚의 평균 입경을 갖는 것이 바람직하다.
상기 코팅은 상기 나노파티클의 최밀 충진을 위해 서로 다른 평균 입경의 나노파티클을 혼합하여 사용하는 것이 바람직하다.
상기 코팅은 스핀코팅을 이용하는 것이 바람직하며, 상기 스핀코팅은, 상기 나노파티클을 용매에 희석하여 코팅액을 형성하는 단계와, 상기 기판 전체에 고르게 상기 나노파티클이 코팅되게 하기 위하여 100∼1,000rpm의 저속으로 상기 코팅액을 1차 스핀코팅하는 단계 및 상기 기판 표면에 안정적으로 나노파티클을 정착시키고 상기 기판 표면 상부에 남은 잔재물을 날려 버리기 위하여 상기 1차 스핀코팅시보다 고속으로 상기 코팅액을 2차 스핀코팅하는 단계를 포함할 수 있다.
상기 질화물은 Ⅲ족 질화물로서 AlN, GaN, InN, AlxGa(1-x)N(0<x<1), AlxIn(1-x)N(0<x<1), InxGa(1-x)N(0<x<1) 및 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1) 중에서 선택된 1종 이상의 질화물을 포함할 수 있다.
상기 질화물의 성장 시에 4가 원소인 Si가 도핑되게 하거나 2가 원소인 Mg가 도핑되게 할 수도 있다.
상기 질화물은 HVPE(hydride vapor phase epitaxy), MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 중에서 선택된 1종 이상의 성장법으로 성장시키는 것이 바람직하다.
상기 질화물 기판의 제조방법은, 상기 (c) 단계 후에, 상기 나노파티클의 코팅층을 선택적으로 습식식각하여 제거하는 단계를 더 포함할 수 있다.
상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자를 포함할 수 있고, 상기 SiO2의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 불산(HF) 용액을 사용하여 수행하는 것이 바람직하며, 상기 SiN의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 염산(HCl) 용액을 사용하여 수행하는 것이 바람직하다.
기판으로 사용 가능하게 하기 위하여 100㎛보다 큰 두께로 상기 질화물을 성장시키는 것이 바람직하다.
도 1은 복수 개의 돌기부가 형성된 기판의 일 예를 보여주는 도면이다. 도 2는 복수 개의 돌기부가 형성된 기판 상부에 복수 개의 돌기부의 높이보다 작은 두께를 이루도록 나노파티클이 코팅된 모습을 보여주는 도면이다. 도 3은 노출된 돌기부의 단부를 씨드(seed)로 하여 질화물이 성장된 모습을 보여주는 도면이다. 도 4는 성장된 질화물과 복수 개의 돌기부가 형성된 기판이 서로 분리된 모습을 보여주는 도면이다.
도 1 내지 도 4를 참조하면, 복수 개의 돌기부(110)가 형성된 기판(100)을 준비한다. 돌기부(110)는 원기둥, 원뿔, 각기둥(예컨대, 사각기둥, 육각기둥) 등의 형태를 가질 수 있으며, 바람직하게는 원뿔 형태이다. 복수 개의 돌기부(110)는 기판(100) 표면의 전체에서 규칙적으로 배열되어 있을 수도 있고, 불규칙적으로 배열되어 있을 수도 있다. 돌기부(110)의 높이는 후술하는 나노파티클(nano particle)(120)의 코팅 두께(높이) 등을 고려하여 100㎚∼20㎛ 정도인 것이 바람직하다. 돌기부(110) 사이의 간격은 후술하는 나노파티클(120)의 크기보다 크게 한다. 상기 기판(100)은 화학적으로 안정하고 고품질의 질화물(130)을 성장시킬 수 있는 사파이어(sapphire) 기판을 사용하는 것이 바람직하다. 상업적으로 판매되고 있는 패턴화된 기판(patterned substrate)(100)으로서 복수 개의 돌기부(110)가 형성된 기판(100)을 사용할 수도 있고, 기판(100)에 복수 개의 돌기부(110)를 형성하여 사용할 수도 있다. 기판(100)에 복수 개의 돌기부(110)를 형성하는 경우에는 사진시각(photolithography) 공정 등을 이용하여 선택적으로 기판(100)을 에칭하여 복수 개의 돌기부(110)를 형성할 수 있다. 상기 복수 개의 돌기부(110)는 사파이어 재질로 이루어질 수 있다.
복수 개의 돌기부(110)가 형성된 기판(100) 상부에 복수 개의 돌기부(110)의 높이보다 작은 두께(높이)를 이루도록 나노파티클(120)을 코팅한다. 상기 나노파티클(120)의 최밀 충진이 이루어질 수 있도록 조밀(dense)하게 코팅하는 것이 바람직하다. 상기 나노파티클(120)의 코팅 두께(높이)는 돌기부(110)의 높이보다 작게 한다. 상기 나노파티클(120)은 습식식각이 가능한 물질로서, 사파이어 기판에 대하여 습식식각 선택성을 갖는 물질로 이루어지는 것이 바람직하다. 이러한 나노파티클(nano particle)(120)은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자를 포함할 수 있다. 상기 나노파티클(120)은 돌기부(110) 사이의 간격보다 작은 10∼1,000㎚ 정도, 더욱 바람직하게는 20∼300㎚ 정도의 평균 입경을 갖는 것이 바람직하다. 나노파티클(120)은 단일 크기의 것을 사용할 수도 있으나, 최밀 충진 등을 위해 서로 다른 크기를 가진 나노파티클(120)을 혼합하여 사용할 수도 있다. 예컨대, 20㎚ 크기의 나노파티클(120)과 100㎚ 크기의 나노파티클(120)을 혼합하여 사용할 수 있다. 상기 코팅은 딥코팅(dip coating), 스프레이코팅(spray coating), 스핀코팅(spin coating) 등의 방법이 사용될 수 있으나, 스핀코팅 방법을 이용하는 것이 더욱 바람직하다. 상기 스핀코팅은 나노파티클(120)을 증류수(Deionzed Water; D.I. Water), 알코올 등과 같은 용매에 희석하여 코팅액을 형성하고, 저속에서 1차 스핀코팅하고 1차 코팅시보다 고속으로 2차 코팅하는 방법이나, 저속에서 1차 스핀코팅하고 1차 코팅시보다 고속으로 2차 코팅하며 2차 스핀코팅시보다 고속으로 3차 코팅하는 방법 등을 사용할 수 있으며, 스핀코팅의 횟수는 나노파티클(120)의 코팅 두께, 나노파티클(120)의 입자 크기, 코팅액의 점도 등을 고려하여 적절하게 선택한다. 예컨대, 스핀코팅 방법의 예로서, 나노파티클(120)을 증류수(Deionzed Water; D.I. Water), 알코올 등과 같은 용매에 희석하여 코팅액을 형성하고, 1단계로 100∼1,000rpm 정도, 바람직하게는 500rpm 정도로 1차 스핀코팅하고, 2단계로 3,000∼6,000rpm 정도, 바람직하게는 5,000rpm 정도로 2차 스핀코팅하는 방법을 사용할 수 있다. 상기 1단계는 기판(100) 전체에 고르게 나노파티클(120)이 코팅되게 하기 위하여 저속으로 수행하는 단계이고, 상기 2단계는 기판(100) 표면에 안정적으로 나노파티클(120)을 정착시키고 기판(100) 상부에 남은 잔재물을 날려 버리기 위하여 고속으로 수행하는 것이다. 상기 스핀코팅에서 회전속도(회전수)는 코팅액의 점도, 나노파티클(120)의 코팅 두께, 나노파티클(120)의 입자 크기 등을 고려하여 적절하게 선택한다. 돌기부(110) 사이의 간격은 나노파티클(120)의 크기보다 크기 때문에, 나노파티클(120)은 돌기부(110) 사이에 채워져서 코팅층을 이루게 된다.
도 2에 도시된 바와 같이, 복수 개의 돌기부(110)의 높이보다 작은 두께를 이루도록 나노파티클(120)이 코팅되어도 돌기부(110)의 단부는 외부로 노출되어 있게 된다. 돌기부(110)의 높이가 나노파티클(120)의 코팅 두께보다 크기 때문에, 돌기부(110)의 단부는 나노파티클(120)의 코팅층보다 위로 솟아있게 된다.
상기 나노파티클(120)의 코팅층 위로 노출되어 있는 돌기부(110)의 단부를 씨드(seed)로 하여 질화물(130)을 3차원 성장(3D growth)시킨다. 상기 질화물(130)은 Ⅲ족 질화물이며, Ⅲ족 질화물은 주기율표 상의 Ⅲ족 원소와 질소에 의하여 형성된 질소화합물을 의미한다. Ⅲ족 원소의 예로서, 알루미늄(Al), 갈륨(Ga), 인듐(In) 또는 2 이상의 조합을 포함할 수 있다. 상기 Ⅲ족 질화물은 AlN, GaN, InN, AlxGa(1-x)N(0<x<1), AlxIn(1-x)N(0<x<1), InxGa(1-x)N(0<x<1), AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)을 그 예로 들 수 있으며, 이를 일반화하여 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 나타낼 수 있다.
상기 질화물(130)의 성장 시에 4가 원소인 Si가 도핑되게 하거나 2가 원소인 Mg가 도핑되게 할 수도 있다. 4가 원소인 Si가 도핑되는 경우에 n형(n-type) 질화물이 성장되게 되고, 3가 원소인 Mg가 도핑되는 경우에는 p형(p-type) 질화물이 성장되게 된다. 상기 Si의 도핑량은 1×1016 ∼ 9×1021/cm3정도인 것이 바람직하다. 상기 Mg의 도핑량은 1×1016 ∼ 9×1021/cm3 정도인 것이 바람직하다.
HVPE(hydride vapor phase epitaxy), MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 등의 방법을 이용하여 Ⅲ족 원소 소스와 질소(N) 소스를 흘려주어 3차원 성장(3D growth)시킨다. MOCVD 또는 MBE는 고품질의 에피택시 층을 성장시키는데 유리하지만 상대적으로 고비용이 소요될 뿐만 아니라 성장 속도가 낮다는 단점이 있다. 반면에, HVPE는 성장 비용이 상대적으로 저렴하고, 특히 성장 속도가 높다는 장점이 있다. 성장된 질화물이 기판으로 사용될 수 있도록 하기 위해서 HVPE법을 이용하여 두꺼운 질화물로 성장시키는 것이 바람직하다. 성장되는 질화물(130)은 기판으로 사용 가능한 100㎛ 이상의 두께로 성장시키는 것이 바람직하다.
성장 온도는 성장시키려는 질화물(130)에 따라 달라질 수 있는데, 예컨대 GaN을 성장시키려는 경우에는 700∼1,100℃, 더욱 구체적으로는 800∼1,000℃ 정도인 것이 바람직하며, AlN을 성장시키려는 경우에는 800∼1,500℃, 더욱 구체적으로는 900∼1,400℃ 정도인 것이 바람직하며, InN을 성장시키려는 경우는 500∼1,000℃, 더욱 구체적으로는 600∼900℃ 정도인 것이 바람직하며, InxGa(1-x)N(0<x<1)을 성장시키려는 경우는 600∼1,000℃, 더욱 구체적으로는 700∼900℃ 정도인 것이 바람직하다. 성장 시의 압력은 성장 방법에 따라 다르며, 예컨대 10 mTorr∼700 Torr 정도일 수 있다. 더욱 구체적으로 살펴보면, MOCVD에 의한 성장 시의 압력은 성장 시의 압력은 10∼700 Torr, 더욱 구체적으로는 100∼200 Torr 정도일 수 있다. 상기 Ⅲ족 원소 소스는 사용하는 성장 방법과 성장시키려는 질화물(130)에 따라 달라질 수 있는데, HVPE 방법을 이용하여 GaN을 성장시켜려는 경우에는 갈륨(Ga)과 HCl 가스를 반응시켜 합성된 GaCl을 사용할 수 있고, MOCVD 방법을 이용하는 경우에는 트리메틸갈륨, 트리에틸갈륨 또는 이들의 혼합물 등을 사용할 수 있으며, 이러한 Ⅲ족 원소 소스는 1∼200sccm, 더욱 바람직하게는 50∼100sccm 범위의 유량으로 공급하는 것이 바람직하다. 상기 질소(N) 소스는 NH3 등일 수 있으며, 상기 질소(N) 소스는 500∼3000sccm, 더욱 바람직하게는 1500∼2000sccm 범위의 유량으로 공급하는 것이 바람직하다. 예컨대, HVPE 방법을 이용하여 GaN을 3차원 성장시키는 경우에는 아래의 반응식 1과 같은 반응이 일어나서 GaN이 성장되게 된다.
[반응식 1]
GaCl + NH3 → GaN + HCl + H2
MOCVD 방법을 이용하여 GaN을 성장시키는 조건을 예를 들어 더욱 구체적으로 살펴보면, 성장 온도는 700∼1,100℃ 정도이고, 압력은 100∼200 torr 정도이며, 공급하는 질소/3족 원소의 비는 500∼1500 정도이고, 성장 속도(growth rate)는 0.1∼3㎛/hr, 더욱 구체적으로는 1㎛/hr 정도이다.
HVPE(hydride vapor phase epitaxy), MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 등의 성장법에 의해 질화물(130)은 3차원으로 성장되게 된다. 노출된 돌기부(110)의 단부가 씨드(seed) 역할을 하며, 씨드 성장 및 측면 성장되어 고품질의 질화물(130)이 형성된다. 질화물(130) 성장 시에 나노파티클(120)은 하부로 성장되는 질화물(130)을 마스킹(masking)하는 역할을 하며, 질화물(130)이 상부 또는 측면으로 성장되도록 유도하게 된다.
이렇게 성장된 질화물(130)은 Ⅲ족 질화물로서, AlN, GaN, InN, AlxGa(1-x)N(0<x<1), AlxIn(1-x)N(0<x<1), InxGa(1-x)N(0<x<1), AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1) 일 수 있으며, 이를 일반화하게 되면 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 나타낼 수 있다.
질화물(130)의 성장이 완료되면 질화물(130)의 성장 온도보다 낮은 온도로 내리게 되는데, 질화물(130)의 성장 온도보다 낮은 온도로 내리는 구간에서 성장된 질화물(130)과 돌기부(110) 사이의 격자상수 차이, 열팽창계수 차이 등의 의한 응력집중으로 씨드(seed) 역할을 했던 돌기부(110) 단부에서 자가분리(self-separation)가 일어난다. 이에 따라 성장된 질화물(130)과 돌기부(110) 사이는 서로 떨어져서 분리될 수가 있다. 성장된 질화물(130)과 일부 돌기부(110) 단부에서 완벽하게 분리가 일어나지 않은 경우에는 힘을 가하여 좌우로 흔들어주는 등의 방법을 이용하여 인위적으로 분리시킬 수도 있음은 물론이다.
성장된 질화물(130)과 복수 개의 돌기부(110) 사이가 서로 분리되면, 도 4에 도시된 바와 같이 나노파티클(120)을 선택적으로 습식식각하여 제거할 수도 있다. 상기 나노파티클(120)은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자일 수 있는데, 나노파티클(120)을 선택적으로 습식공정 방법으로 식각하여 제거하고 복수 개의 돌기부(110)가 형성된 기판(100)을 재사용할 수도 있다. SiO2는 불산(HF), BOE(Buffered Oxide Etchant) 등으로 식각하여 제거할 수 있다. 상기 BOE는 NH4F와 HF의 혼합물로서, SiO2에 대한 식각 선택성이 매우 우수하고, 사파이어 기판(100)이나 질화물(130)에 대하여는 식각률이 매우 낮은 특성이 있다. SiN도 염산(HCl), BOE 등으로 식각하여 제거할 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100: 기판
110: 돌기부
120: 나노파티클
130: 질화물

Claims (14)

  1. (a) 원뿔 형태를 가지며, 100㎚~20㎛의 높이를 갖는 복수 개의 돌기부가 형성된 기판 상부에 상기 돌기부의 높이보다 작은 두께를 가지며, 상기 복수 개의 돌기부의 상부 단부가 외부로 노출되도록 상기 돌기부 사이의 간격보다 작은 20~300nm의 평균 입경을 갖는 나노파티클을 코팅하여 코팅층을 형성하는 단계;
    (b) 상기 나노파티클의 코팅층 위로 노출되어 상기 나노파티클의 코팅층보다 위로 솟아있는 돌기부의 단부만을 씨드(seed)로 하여 질화물을 성장시키는 단계; 및
    (c) 상기 질화물의 성장 온도보다 낮은 온도로 하강시켜 성장된 질화물과 상기 돌기부 사이의 격자상수 및 열팽창계수 차이에 의해 성장된 질화물과 상기 돌기부의 단부 사이가 자가분리되게 하는 단계를 포함하며,
    상기 (a) 단계에서, 상기 기판은 사파이어 기판을 포함하고, 상기 복수 개의 돌기부는 사파이어 재질로 이루어지고, 상기 코팅은 상기 나노파티클의 최밀 충진을 위해 서로 다른 평균 입경의 나노파티클을 혼합하여 사용하며,
    상기 (b) 단계에서, 상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자로 이루어지며,
    상기 질화물 성장시, 상기 나노파티클은 하부로 성장되는 질화물을 마스킹하여, 상기 질화물이 상부 또는 측면으로 성장되도록 유도하며, 상기 질화물은 기판으로 사용 가능하게 하기 위하여 100㎛보다 큰 두께로 성장시키는 것을 특징으로 하는 질화물 기판의 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서, 상기 코팅은 스핀코팅을 이용하며,
    상기 스핀코팅은,
    상기 나노파티클을 용매에 희석하여 코팅액을 형성하는 단계;
    상기 기판 전체에 고르게 상기 나노파티클이 코팅되게 하기 위하여 100∼1,000rpm의 저속으로 상기 코팅액을 1차 스핀코팅하는 단계; 및
    상기 기판 표면에 안정적으로 나노파티클을 정착시키고 상기 기판 표면 상부에 남은 잔재물을 날려 버리기 위하여 상기 1차 스핀코팅시보다 고속으로 상기 코팅액을 2차 스핀코팅하는 단계를 포함하는 것을 특징으로 하는 질화물 기판의 제조방법.
  9. 제1항에 있어서, 상기 질화물은 Ⅲ족 질화물로서 AlN, GaN, InN, AlxGa(1- x)N(0<x<1), AlxIn(1-x)N(0<x<1), InxGa(1-x)N(0<x<1) 및 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1) 중에서 선택된 1종 이상의 질화물을 포함하는 것을 특징으로 하는 질화물 기판의 제조방법.
  10. 제9항에 있어서, 상기 질화물의 성장 시에 4가 원소인 Si가 도핑되게 하거나 2가 원소인 Mg가 도핑되게 하는 것을 특징으로 하는 질화물 기판의 제조방법.
  11. 제1항에 있어서, 상기 질화물은 HVPE(hydride vapor phase epitaxy), MOCVD(metal-organic chemical vapor deposition), MBE(molecular beam epitaxy) 중에서 선택된 1종 이상의 성장법으로 성장시키는 것을 특징으로 하는 질화물 기판의 제조방법.
  12. 제1항에 있어서, 상기 (c) 단계 후에,
    상기 나노파티클의 코팅층을 선택적으로 습식식각하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화물 기판의 제조방법.
  13. 제12항에 있어서, 상기 나노파티클은 SiO2 및 SiN 중에서 선택된 1종 이상의 입자로 이루어지고,
    상기 SiO2의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 불산(HF) 용액을 사용하여 수행하며,
    상기 SiN의 습식식각은 상기 기판에 대한 습식식각 선택성을 갖는 물질로서 NH4F와 HF의 혼합액이나 염산(HCl) 용액을 사용하여 수행하는 것을 특징으로 하는 질화물 기판의 제조방법.
  14. 삭제
KR1020160091746A 2016-07-20 2016-07-20 질화물 기판의 제조방법 KR101921477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160091746A KR101921477B1 (ko) 2016-07-20 2016-07-20 질화물 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160091746A KR101921477B1 (ko) 2016-07-20 2016-07-20 질화물 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20180009880A KR20180009880A (ko) 2018-01-30
KR101921477B1 true KR101921477B1 (ko) 2018-11-23

Family

ID=61070534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160091746A KR101921477B1 (ko) 2016-07-20 2016-07-20 질화물 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101921477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102703821B1 (ko) * 2023-12-04 2024-09-05 웨이브로드 주식회사 자가 분리를 이용한 그룹3족 질화물 반도체 템플릿의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR20180009880A (ko) 2018-01-30

Similar Documents

Publication Publication Date Title
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
CN1988113B (zh) 选择性遮蔽iii-n层和制备独立的iii-n层或器件的方法
US7723729B2 (en) Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer
CN101681813B (zh) 氮化物纳米线及其制造方法
CN103262211B (zh) 使用化学剥离方法的iii族氮化物基板的制备方法
TWI671800B (zh) 獲得平面的半極性氮化鎵表面的方法
US6255198B1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US9978589B2 (en) Nitrogen-polar semipolar and gallium-polar semipolar GaN layers and devices on sapphire substrates
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
JP6947746B2 (ja) 複合GaNナノカラムの製造方法
EP2389693B1 (en) Light emitting diode device and method for manufacturing the same
US9153450B2 (en) Method for manufacturing gallium nitride wafer
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
US9048173B2 (en) Dual phase gallium nitride material formation on (100) silicon
US20220246797A1 (en) Semiconductor template and fabrication method
KR101921477B1 (ko) 질화물 기판의 제조방법
Choi et al. Selective area heteroepitaxy of pin junction GaP nanopillar arrays on Si (111) by MOCVD
KR101083500B1 (ko) 질화갈륨 기판 제조방법
An et al. Heteroepitaxial Growth of High‐Quality GaN Thin Films on Si Substrates Coated with Self‐Assembled Sub‐micrometer‐sized Silica Balls
JP6527667B2 (ja) 窒化物半導体基板の製造方法
KR101083496B1 (ko) 질화갈륨 기판 제조방법
KR20140003533A (ko) 낮춰진 피트 결함들을 갖는 ⅲ-ⅴ 반도체 구조물들 및 그 형성 방법
Kang et al. Growth and characterization of GaAs nanowires grown on Si substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant