JP2015041750A - Ｉｉｉ族窒化物半導体デバイスおよびその製造方法 - Google Patents

Abstract

【課題】特性の高いＩＩＩ族窒化物半導体デバイスおよびそれを効率よく製造することができるＩＩＩ族窒化物半導体デバイスの製造方法を提供する。
【解決手段】ＩＩＩ族窒化物半導体デバイスの製造方法は、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２で接合されたＩＩＩ族窒化物複合基板１０の準備工程と、ＩＩＩ族窒化物膜１３上への少なくとも１層のＩＩＩ族窒化物半導体層２０の成長工程と、ＩＩＩ族窒化物半導体層２０上への第１の電極４０の形成工程と、ＩＩＩ族窒化物複合基板１０への支持基板１１および接合膜１２を貫通してＩＩＩ族窒化物膜１３に達する切り込み部１０ｅの形成工程と、切り込み部１０ｅからエッチャントを浸入させ、接合膜１２のエッチング除去により、ＩＩＩ族窒化物膜１３からの支持基板１１の分離除去工程と、ＩＩＩ族窒化物膜１３上への第２の電極６０の形成工程と、を含む。
【選択図】図１

Description

本発明は、特性の高いＩＩＩ族窒化物半導体デバイスを効率よく製造することができるＩＩＩ族窒化物半導体デバイスの製造方法およびその製造方法により得られるＩＩＩ族窒化物半導体デバイスに関する。

ＩＩＩ族窒化物半導体デバイスたとえばＧａＮ系半導体デバイスを低コストで歩留まり良く製造するために、特開２０１２−２３０９６９号公報（特許文献１）は、支持基板と支持基板に貼り合わされたＧａＮ層とを含む複合基板を準備する工程と、複合基板のＧａＮ層上に少なくとも１層のＧａＮ系半導体層を成長させる工程と、複合基板の支持基板を溶解することにより除去する工程と、を含むＧａＮ系半導体デバイスの製造方法を開示する。

特開２０１２−２３０９６９号公報

特開２０１２−２３０９６９号公報（特許文献１）に開示のＧａＮ系半導体デバイスの製造方法においては、複合基板の支持基板の種類によっては、支持基板の溶解が困難となる場合があり、ＧａＮ系半導体デバイスの製造方法の効率が著しく低下するという問題点があった。

一方、複合基板の支持基板を研削などの機械的な方法で除去する場合は、複合基板のＧａＮ層まで削る必要があり、ＧａＮ系半導体デバイスにクラックが発生したり加工ダメージが発生したりするという問題点があった。

本発明は、上記の問題点を解決して、特性の高いＩＩＩ族窒化物半導体デバイスを効率よく製造することができるＩＩＩ族窒化物半導体デバイスの製造方法およびその製造方法により得られるＩＩＩ族窒化物半導体デバイスを提供することを目的とする。

本発明は、ある局面に従えば、支持基板とＩＩＩ族窒化物膜とが接合膜を介在して接合されているＩＩＩ族窒化物複合基板を準備する工程と、ＩＩＩ族窒化物複合基板のＩＩＩ族窒化物膜上に少なくとも１層のＩＩＩ族窒化物半導体層を成長させる工程と、ＩＩＩ族窒化物半導体層上に第１の電極を形成する工程と、ＩＩＩ族窒化物複合基板の支持基板および接合膜を貫通してＩＩＩ族窒化物膜に達する切り込み部を形成する工程と、切り込み部からエッチャントを浸入させて、接合膜をエッチングして除去することにより、ＩＩＩ族窒化物膜から支持基板を分離して除去する工程と、ＩＩＩ族窒化物膜上に第２の電極を形成することによりＩＩＩ族窒化物半導体デバイスを得る工程と、を含むＩＩＩ族窒化物半導体デバイスの製造方法である。

本発明は、別の局面に従えば、第１の電極と、少なくとも１層のＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物膜と、第２の電極とが、この順に配置され、ＩＩＩ族窒化物膜は、少なくとも１つの凹部を有するＩＩＩ族窒化物半導体デバイスである。

本発明によれば、特性の高いＩＩＩ族窒化物半導体デバイスを効率よく製造することができるＩＩＩ族窒化物半導体デバイスの製造方法およびその製造方法により得られるＩＩＩ族窒化物半導体デバイスを提供することができる。

本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法のある例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法の別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法のさらに別の例の一部分を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法のさらに別の例の残りの部分を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法におけるＩＩＩ族窒化物複合基板を準備する工程のある例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法におけるＩＩＩ族窒化物複合基板を準備する工程の別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法におけるＩＩＩ族窒化物複合基板を準備する工程のさらに別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスのある例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスのさらに別の例を示す概略断面図である。 本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法のさらに別の例を示す概略断面図である。

＜本願発明の実施形態の説明＞
本発明のある実施形態であるＩＩＩ族窒化物半導体デバイス１，１ｃの製造方法は、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０を準備する工程と、ＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３上に少なくとも１層のＩＩＩ族窒化物半導体層２０を成長させる工程と、ＩＩＩ族窒化物半導体層２０上に第１の電極４０を形成する工程と、ＩＩＩ族窒化物複合基板１０の支持基板１１および接合膜１２を貫通してＩＩＩ族窒化物膜１３に達する切り込み部１０ｅを形成する工程と、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することにより、ＩＩＩ族窒化物膜１３から支持基板１１を分離して除去する工程と、ＩＩＩ族窒化物膜１３上に第２の電極６０を形成することによりＩＩＩ族窒化物半導体デバイス１，１ｃを得る工程と、を含む。本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することにより、ＩＩＩ族窒化物膜１３から効率よく支持基板１１を分離して除去できるため、効率よくＩＩＩ族窒化物半導体デバイス１，１ｃを製造することができる。

本発明のかかる実施形態のＩＩＩ族窒化物半導体デバイス１ｃの製造方法は、ＩＩＩ族窒化物半導体デバイス１を分割することによりチップ化する工程をさらに含むことができる。これにより、チップ化されたＩＩＩ族窒化物半導体デバイス１ｃが効率よく得られる。

本発明のかかる実施形態のＩＩＩ族窒化物半導体デバイス１ｃの製造方法において、ＩＩＩ族窒化物半導体デバイス１をその主面に垂直な方向から見たときに、切り込み部１０ｅを形成する位置の少なくとも一部と、ＩＩＩ族窒化物半導体デバイス１を分割する位置の少なくとも一部とを、一致させることができる。これにより、ＩＩＩ族窒化物半導体デバイス１の分割によるチップ化が容易になるとともに、チップ化の際のクラックの発生を防止することができる。

本発明のかかる実施形態のＩＩＩ族窒化物半導体デバイス１ｃの製造方法において、切り込み部１０ｅのピッチを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチと同じにすることができる。これにより、より効率的なＩＩＩ族窒化物半導体デバイスの製造が可能となる。

本発明のかかる実施形態のＩＩＩ族窒化物半導体デバイス１ｃの製造方法において、切り込み部１０ｅのピッチを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチより小さくすることができる。これにより、チップ化されたＩＩＩ族窒化物半導体デバイス１ｃにおける第２の電極６０とＩＩＩ族窒化物膜１３との接合性がより高くなる。

本発明のかかる実施形態のＩＩＩ族窒化物半導体デバイス１ｃの製造方法において、切り込み部１０ｅのピッチを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチより大きくすることができる。これにより、ＩＩＩ族窒化物半導体デバイス１ｃの製造コストを低減しかつ収率を高くできる。

本発明の別の実施形態であるＩＩＩ族窒化物半導体デバイス１，１ｃは、第１の電極４０と、少なくとも１層のＩＩＩ族窒化物半導体層２０と、ＩＩＩ族窒化物膜１３と、第２の電極６０とが、この順に配置され、ＩＩＩ族窒化物膜１３は、少なくとも１つの凹部１３ｅを有する。これにより、ＩＩＩ族窒化物半導体デバイス１，１ｃは、第２の電極６０とＩＩＩ族窒化物膜１３との接合性が高くなる。

本発明のかかる実施形態であるＩＩＩ族窒化物半導体デバイス１，１ｃは、ＩＩＩ族窒化物膜１３の厚さを１０μｍ以上２５０μｍ以下とすることができる。これにより、ＩＩＩ族窒化物半導体デバイス１，１ｃは、作業性が高くコストが低くなる。

＜本願発明の実施形態の詳細＞
［実施形態１：ＩＩＩ族窒化物半導体デバイスの製造方法］
図１〜図４を参照して、本発明のある実施形態であるＩＩＩ族窒化物半導体デバイスの製造方法は、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０を準備する工程（図１（Ａ）、図２（Ａ）および図３（Ａ））と、ＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３上に少なくとも１層のＩＩＩ族窒化物半導体層２０を成長させる工程（図１（Ｂ）、図２（Ｂ）および図３（Ｂ））と、ＩＩＩ族窒化物半導体層２０上に第１の電極４０を形成する工程（図１（Ｄ）、図２（Ｄ）および図３（Ｄ））と、ＩＩＩ族窒化物複合基板１０の支持基板１１および接合膜１２を貫通してＩＩＩ族窒化物膜１３に達する切り込み部１０ｅを形成する工程（図１（Ｆ）、図２（Ｆ）および図４（Ｆ））と、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することにより、ＩＩＩ族窒化物膜１３から支持基板１１を分離して除去する工程（図１（Ｇ）、図２（Ｇ）および図４（Ｇ））と、ＩＩＩ族窒化物膜１３上に第２の電極６０を形成することによりＩＩＩ族窒化物半導体デバイスを得る工程（図１（Ｈ）、図２（Ｈ）および図４（Ｈ））と、を含む。

本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することにより、ＩＩＩ族窒化物膜１３から効率よく支持基板１１を分離して除去できるため、効率よくＩＩＩ族窒化物半導体デバイス１を製造することができる。

｛ＩＩＩ族窒化物複合基板を準備する工程｝
図１（Ａ）、図２（Ａ）および図３（Ａ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、まず、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０を準備する工程を含む。

ＩＩＩ族窒化物複合基板１０を準備する工程においては、支持基板１１とＩＩＩ族窒化物膜１３とを接合膜１２を介在して接合することによりＩＩＩ族窒化物複合基板１０を得る。支持基板１１とＩＩＩ族窒化物膜１３とを接合膜１２を介在して接合する方法には、特に制限はなく、以下の第１〜第３の方法が挙げられる。

第１の方法は、図５に示すように、支持基板１１に、接合膜１２を介在させて、下地基板１３０上に成膜させたＩＩＩ族窒化物膜１３を貼り合わせた後、下地基板１３０を除去する方法である。第２の方法は、図６に示すように、支持基板１１に接合膜１２を介在させてＩＩＩ族窒化物膜ドナー基板１３Ｄを貼り合わせた後、そのＩＩＩ族窒化物膜ドナー基板１３Ｄを接合膜１２との接合面から所定の深さの面で分離することによりＩＩＩ族窒化物膜１３を形成する方法である。第３の方法は、図７に示すように、支持基板１１に接合膜１２を介在させてＩＩＩ族窒化物膜ドナー基板１３Ｄを貼り合わせた後、そのＩＩＩ族窒化物膜ドナー基板１３Ｄを貼り合わせ面の反対側の主面から研削、研磨およびエッチングの少なくともいずれかにより厚さを減少させて調整することによりＩＩＩ族窒化物膜１３を形成する方法である。

ここで、図５〜図７には、支持基板１１に接合膜１２ａを形成するとともに、ＩＩＩ族窒化物膜１３またはＩＩＩ族窒化物膜ドナー基板１３Ｄに接合膜１２ｂを形成し、それらを貼り合わせる方法が図示されているが、たとえば、支持基板１１にのみ接合膜１２を形成しておきＩＩＩ族窒化物膜１３またはＩＩＩ族窒化物膜ドナー基板１３Ｄと貼り合わせてもよいし、ＩＩＩ族窒化物膜１３またはＩＩＩ族窒化物膜ドナー基板１３Ｄにのみ接合膜１２を形成しておき支持基板１１と貼り合わせてもよい。

（第１の方法）
図５を参照して、第１の方法によりＩＩＩ族窒化物複合基板１０を準備する工程は、特に制限はないが、効率的に複合基板を製造する観点から、支持基板１１を準備するサブ工程（図５（Ａ１））と、支持基板１１上に接合膜１２ａを形成するサブ工程（図５（Ａ２））と、下地基板１３０上にＩＩＩ族窒化物膜１３を形成する工程（図５（Ｂ１））と、下地基板１３０に形成されたＩＩＩ族窒化物膜１３上に接合膜１２ｂを形成するサブ工程（図５（Ｂ２））と、支持基板１１に形成された接合膜１２ａと下地基板１３０に形成されたＩＩＩ族窒化物膜１３に形成された接合膜１２ｂとを貼り合わせて接合基板１０Ｌを形成する工程（図５（Ｃ））と、接合基板１０Ｌから下地基板１３０を除去する工程（図５（Ｄ））と、を含むことが好ましい。

図５（Ａ１）に示す、支持基板１１を準備するサブ工程は、特に制限はなく、たとえば、金属元素Ｍを含む酸化物であるＭＯ_x（ｘは任意の正の実数）、Ａｌを含む酸化物であるＡｌ₂Ｏ₃、およびＳｉを含む酸化物であるＳｉＯ₂を所定のモル比で混合し焼結して得られる焼結体を所定の大きさに切り出して得られる基板の主面を研磨することにより行なうことができる。

図５（Ａ２）に示す、支持基板１１上に接合膜１２ａを形成するサブ工程は、特に制限はないが、膜形成コストを抑制する観点から、スパッタ法、蒸着法、ＣＶＤ（化学気相堆積）法などが好適に行なわれる。

図５（Ｂ１）に示す、下地基板１３０上にＩＩＩ族窒化物膜１３を形成するサブ工程は、特に制限はないが、結晶品質の高いＩＩＩ族窒化物膜１３を形成する観点から、ＭＯＣＶＤ（有機金属化学気相堆積）法、スパッタ法、ＭＢＥ（分子線エピタキシ）法、ＰＬＤ（パルス・レーザ堆積）法、ＨＶＰＥ（ハイドライド気相エピタキシ）法、昇華法、フラックス法、高窒素圧溶液法などにより好適に行なうことができる。

図５（Ｂ２）に示す、下地基板１３０に形成されたＩＩＩ族窒化物膜１３上に接合膜１２ｂを形成するサブ工程は、上記の支持基板１１上に接合膜１２ａを形成するサブ工程と同様にして行なわれる。

図５（Ｃ）に示す、支持基板１１に形成された接合膜１２ａと下地基板１３０に形成されたＩＩＩ族窒化物膜１３に形成された接合膜１２ｂとを貼り合わせて接合基板１０Ｌを形成するサブ工程において、接合膜１２ａと接合膜１２ｂとを貼り合わせる方法には、特に制限はなく、貼り合わせ面を洗浄しそのまま貼り合わせた後６００℃〜１２００℃程度に昇温して接合する直接接合法、貼り合わせ面を洗浄しプラズマやイオンなどで活性化処理した後に室温（たとえば２５℃）〜４００℃程度の低温雰囲気下で接合する表面活性化接合法、貼り合わせ面を薬液と純水で洗浄処理した後、０．１ＭＰａ〜１０ＭＰａ程度の圧力を掛けて接合する高圧接合法、貼り合わせ面を薬液と純水で洗浄処理した後、１０^-6Ｐａ〜１０^-3Ｐａ程度の高真空雰囲気下で接合する超高真空接合法、などが好適である。上記のいずれの接合法においてもそれらの接合後に６００℃〜１２００℃程度に昇温することによりさらに接合強度を高めることができる。特に、表面活性化接合法、高圧接合法、および超高真空接合法においては、それらの接合後に６００℃〜１２００℃程度に昇温することによる接合強度を高める効果が大きい。このようにして、接合膜１２ａと接合膜１２ｂとが接合により一体化して接合膜１２を形成することにより接合基板１０Ｌが得られる。

図５（Ｄ）に示す、接合基板１０Ｌから下地基板１３０を除去する工程は、特に制限はないが、下地基板１３０を効率的に除去する観点から、下地基板１３０をフッ化水素酸などのエッチャントにより溶解させて除去する方法、下地基板１３０の露出している主面側から研削または研磨により除去する方法などが好適に行なわれる。ここで、下地基板１３０をフッ化水素酸などのエッチャントにより溶解させて除去する場合には、支持基板１１を保護するための保護部材１４０を支持基板１１の回りに形成することが好ましい。

このようにして、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０が得られる。

（第２の方法）
第２の方法によりＩＩＩ族窒化物複合基板１０を準備する工程は、特に制限はないが、効率的に複合基板を製造する観点から、図６に示す切断法が好適に用いられる。

（切断法）
図６を参照して、切断法によりＩＩＩ族窒化物複合基板１０を準備する工程は、特に制限はないが、効率的に複合基板を製造する観点から、支持基板１１上に接合膜１２ａを形成するサブ工程（図６（Ａ））と、ＩＩＩ族窒化物膜ドナー基板１３Ｄ上に接合膜１２ｂを形成するサブ工程（図６（Ｂ））と、支持基板１１に形成された接合膜１２ａとＩＩＩ族窒化物膜ドナー基板１３Ｄに形成された接合膜１２ｂとを貼り合わせて接合基板１０Ｌを形成するサブ工程（図６（Ｃ））と、接合基板１０ＬのＩＩＩ族窒化物膜ドナー基板１３Ｄと接合膜１２との接合面からＩＩＩ族窒化物膜ドナー基板１３Ｄの内部に所定の深さに位置する面でＩＩＩ族窒化物膜ドナー基板１３Ｄを切断するサブ工程（図６（Ｄ））と、を含むことが好ましい。

ここで、ＩＩＩ族窒化物膜ドナー基板１３Ｄとは、後工程において分離によりＩＩＩ族窒化物膜１３を提供するドナー基板である。かかるＩＩＩ族窒化物膜ドナー基板１３Ｄを形成する方法は、上記の第１の方法により複合基板を製造する方法におけるＩＩＩ族窒化物膜１３を形成する方法と同様である。また、接合膜１２ａ，１２ｂの形成方法は、第１の方法により複合基板を製造する方法における接合膜１２ａ，１２ｂの形成方法と同様である。また、支持基板１１とＩＩＩ族窒化物膜ドナー基板１３Ｄとを貼り合わせる方法は、上記の第１の方法により複合基板を製造する方法における支持基板１１とＩＩＩ族窒化物膜１３とを貼り合わせる方法と同様である。

また、ＩＩＩ族窒化物膜ドナー基板１３Ｄを切断するサブ工程において用いられる切断方法は、特に制限なく、ワイヤソー、ブレード、レーザ、放電加工、ウォータージェットなどが好適に用いられる。

このようにして、接合基板１０ＬがＩＩＩ族窒化物膜ドナー基板１３Ｄと接合膜１２との接合面からＩＩＩ族窒化物膜ドナー基板１３Ｄの内部に所定の深さに位置する面で分離して、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０が得られる。

（第３の方法）
図７を参照して、第３の方法によりＩＩＩ族窒化物複合基板１０を形成する工程は、特に制限はないが、効率的に複合基板を製造する観点から、支持基板１１の上に接合膜１２ａを形成するサブ工程（図７（Ａ））と、ＩＩＩ族窒化物膜ドナー基板１３Ｄ上に接合膜１２ｂを形成するサブ工程（図７（Ｂ））と、支持基板１１に形成された接合膜１２ａとＩＩＩ族窒化物膜ドナー基板１３Ｄに形成された接合膜１２ｂとを貼り合わせて接合基板１０Ｌを形成するサブ工程（図７（Ｃ））と、、接合基板１０ＬのＩＩＩ族窒化物膜ドナー基板１３Ｄの貼り合わせ面と反対側の主面から研削、研磨およびエッチングの少なくともいずれかを行なうサブ工程（図７（Ｄ））と、を含むことが好ましい。

ここで、ＩＩＩ族窒化物膜ドナー基板１３Ｄとは、後工程において、第２の方法における分離による以外にも研削、研磨およびエッチングの少なくともいずれかによりＩＩＩ族窒化物膜１３を提供するドナー基板である。かかるＩＩＩ族窒化物膜ドナー基板１３Ｄを形成する方法は、上記の第１および第２の方法により複合基板を製造する方法におけるＩＩＩ族窒化物膜１３を形成する方法と同様である。また、接合膜１２ａ，１２ｂの形成方法は、第１および第２の方法により複合基板を製造する方法における接合膜１２ａ，１２ｂの形成方法と同様である。また、支持基板１１とＩＩＩ族窒化物膜ドナー基板１３Ｄとを貼り合わせる方法は、上記の第１および２第の方法により複合基板を製造する方法における支持基板１１とＩＩＩ族窒化物膜１３とを貼り合わせる方法と同様である。

また、ＩＩＩ族窒化物膜ドナー基板１３Ｄを研削する方法は、特に制限はなく、砥石による研削（平面研削）、ショット・ブラストなどが挙げられる。ＩＩＩ族窒化物膜ドナー基板１３Ｄを研磨する方法は、特に制限はなく、機械的研磨、ＣＭＰ（化学機械的研磨）などが挙げられる。ＩＩＩ族窒化物膜ドナー基板１３Ｄをエッチングする方法は、特に制限はなく、薬液によるウェットエッチング、ＲＩＥ（反応性イオンエッチング）などのドライエッチングなどが挙げられる。

このようにして、支持基板１１とＩＩＩ族窒化物膜１３とが接合膜１２を介在して接合されているＩＩＩ族窒化物複合基板１０が得られる。

｛ＩＩＩ族窒化物半導体層を成長させる工程｝
図１（Ｂ）、図２（Ｂ）および図３（Ｂ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、ＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３上に少なくとも１層のＩＩＩ族窒化物半導体層２０を成長させる工程を含む。

ＩＩＩ族窒化物半導体層２０を形成する方法は、特に制限はないが、結晶品質の高いＩＩＩ族窒化物半導体層２０を成長させる観点から、気相法としては、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ(分子線成長)法、昇華法などが好ましく、液相法としては、高窒素圧溶液法、フラックス法などが好ましい。

ここで、ＩＩＩ族窒化物半導体層２０の構成は、ＩＩＩ族窒化物半導体デバイス１の種類に応じて異なる。ＩＩＩ族窒化物半導体デバイス１がＳＢＤ（ショットキーバリアダイオード）の場合は、図１（Ｂ）、図２（Ｂ）および図３（Ｂ）を参照して、ＩＩＩ族窒化物半導体層２０は、たとえば、ＩＩＩ族窒化物膜１３上に、ｎ⁺−ＧａＮ層２１およびｎ^-−ＧａＮ層２２をこの順に成長させることにより構成される。ＩＩＩ族窒化物半導体デバイス１がＬＥＤ（発光ダイオード）の場合は、図１１（Ｂ）を参照して、ＩＩＩ族窒化物半導体層２０は、たとえば、ＩＩＩ族窒化物膜１３上に、ｎ−ＧａＮ層２３、ｎ−Ｉｎ_0.05Ｇａ_0.95Ｎ層２４、Ｉｎ_0.14Ｇａ_0.86Ｎ層とＧａＮ層とにより形成される３周期の多重量子井戸構造を有する発光層２５、ｐ−Ａｌ_0.08Ｇａ_0.92Ｎ層２６、およびｐ⁺−ＧａＮ層２７をこの順に成長させることにより構成される。

｛第１の電極を形成する工程｝
図１（Ｄ）、図２（Ｄ）および図３（Ｄ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、ＩＩＩ族窒化物半導体層２０上に第１の電極４０を形成する工程を含む。

第１の電極４０を形成する方法は、第１の電極４０の材料に適した方法であれば特に制限はなく、ＥＢ（電子線）蒸着法、抵抗加熱蒸着法、スパッタ法などが好適に挙げられる。

ＩＩＩ族窒化物半導体デバイス１としてＳＢＤ（ショットキーバリアダイオード）を製造する場合は、第１の電極４０としてショットキーコンタクト電極を形成する。

｛切り込み部を形成する工程｝
図１（Ｆ）、図２（Ｆ）および図４（Ｆ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、ＩＩＩ族窒化物複合基板１０の支持基板１１および接合膜を貫通してＩＩＩ族窒化物膜１３に達する切り込み部１０ｅを形成する工程を含む。

切り込み部１０ｅを形成する方法は、切り込み部１０ｅの形成に適した方法であれば特に制限はなく、ブレードを用いたダイシング法、レーザを用いたダイシング法、イオンビームを用いたイオンミリング法、ドリルを用いた穿孔法などが好適に挙げられる。

切り込み部１０ｅの形状は、特に制限はないが、切り込み部１０ｅの形成がしやすくかつエッチャントを浸入させやすい観点から、ＩＩＩ族窒化物複合基板１０の支持基板１１の主面に垂直な方向からみて、孔および溝の少なくともいずれかであることが好ましい。

切り込み部１０ｅの幅（切り込み部が孔の場合はその径を意味し、切り込み部が溝の場合はその幅を意味する）は、特に制限はないが、切り込み部内にエッチャントを浸入しやすくする観点から、１μｍ以上が好ましく、１０μｍ以上がより好ましく、ＩＩＩ族窒化物半導体デバイス１の裏面のＩＩＩ族窒化物膜１３へのダメージを抑制する観点から、５００μｍ以下が好ましく、２００μｍ以下がより好ましい。

切り込み部１０ｅの深さは、ＩＩＩ族窒化物複合基板１０の支持基板１１の一方の主面（たとえば露出している主面）から他方の主面（たとえば接合膜１２と接合している主面）まで貫通し、さらに接合膜１２を貫通し、ＩＩＩ族窒化物膜１３に達しているものであれば特に制限はない。しかしながら、ダイサーのステージ上の点からステージに垂直にＩＩＩ族窒化物複合基板１０の上記の一方の主面上の点までの高さ方向の距離がＩＩＩ族窒化物複合基板１０の反りなどに伴って不均一になるため、切り込み部１０ｅが確実に支持基板１１および接合膜１２を貫通してＩＩＩ族窒化物膜１３に達するようにする観点から、切り込み部１０ｅの深さは、ＩＩＩ族窒化物膜１３と接合膜１２との接合面からＩＩＩ族窒化物膜１３の内部に５μｍ以上の深さが好ましく、２０μｍ以上の深さがより好ましい。また、その後の工程において加えられる各種ストレスに伴い、切り込み部からＩＩＩ族窒化物半導体デバイス１やＩＩＩ族窒化物半導体デバイス１ｃが割れたりクラックを生じたりすることを防止する観点から、切り込み部１０ｅの深さは、ＩＩＩ族窒化物膜１３と接合膜１２との接合面からＩＩＩ族窒化物膜１３の内部に、ＩＩＩ族窒化物膜１３の厚さの５０％以下の深さが好ましく、ＩＩＩ族窒化物膜１３の厚さの１０％以下の深さがより好ましい。このため、ＩＩＩ族窒化物膜１３の厚さは、１０μｍ以上２５０μｍ以下が好ましく、５０μｍ以上２００μｍ以下がより好ましい。

ＩＩＩ族窒化物複合基板１０の主面上における切り込み部１０ｅの形成パターンは、特に制限はないが、ＩＩＩ族窒化物複合基板１０からの支持基板１１の分離除去を効率的にする観点から、切り込み部１０ｅが孔の場合は三角格子点状または四角格子点状に形成されていること、切り込み部１０ｅが溝の場合はＩＩＩ族窒化物複合基板１０の主面に対してストライプ状または格子状に形成されていることが好ましい。

｛ＩＩＩ族窒化物膜から支持基板を分離して除去する工程｝
図１（Ｇ）、図２（Ｇ）および図４（Ｇ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することにより、ＩＩＩ族窒化物膜１３から支持基板１１を分離して除去する工程を含む。

本工程において、切り込み部１０ｅからエッチャントを浸入させて、接合膜１２をエッチングして除去することによりＩＩＩ族窒化物膜１３から支持基板１１を分離して除去する。このため、エッチャントに対する支持基板１１のエッチングの難易を問わず、ＩＩＩ族窒化物膜１３から効率よく支持基板１１を分離できるため、効率よくＩＩＩ族窒化物半導体デバイス１を製造することができる。

接合膜１２をエッチングするのに用いるエッチャントは、接合膜１２のエッチングに適したものであれば特に制限はなく、接合膜１２がＳｉＯ₂膜および／またはＳｉ₃Ｎ₄膜の場合は、フッ化水素酸などが好適に用いられる。

ＩＩＩ族窒化物複合基板１０から接合膜１２がエッチング除去されかつ支持基板１１が分離除去されて露出したＩＩＩ族窒化物膜１３の主面には、ＩＩＩ族窒化物複合基板１０の支持基板１１および接合膜１２を貫通してＩＩＩ族窒化物膜１３に達するように形成された切り込み部１０ｅによる凹部１３ｅが形成される。

｛第２の電極を形成する工程｝
図１（Ｈ）、図２（Ｈ）および図４（Ｈ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、ＩＩＩ族窒化物膜１３上に第２の電極６０を形成することによりＩＩＩ族窒化物半導体デバイス１を得る工程を含む。

第２の電極６０を形成する方法は、第２の電極６０の材料に適した方法であれば特に制限はなく、ＥＢ（電子線）蒸着法、抵抗加熱蒸着法、スパッタ法などが好適に挙げられる。

第２の電極６０の形成の際に、ＩＩＩ族窒化物膜１３の凹部１３ｅには第２の電極６０の凸部６０ｄが形成される。このため、ＩＩＩ族窒化物膜１３の凹部１３ｅに形成された第２の電極６０の凸部６０ｄのアンカー効果により、第２の電極６０のＩＩＩ族窒化物膜１３との接合性が高くなる。

このようにして、特性の高いＩＩＩ族窒化物半導体デバイス１が効率よく得られる。
｛ＩＩＩ族窒化物半導体デバイスをチップ化する工程｝
図１（Ｉ）、図２（Ｉ）および図４（Ｉ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法は、次に、ＩＩＩ族窒化物半導体デバイス１を分割することによりチップ化する工程をさらに含むことができる。

ＩＩＩ族窒化物半導体デバイス１を分割する方法は、特に制限はなく、ブレードを用いたダイシング法、レーザを用いたダイシング法、イオンビームを用いたイオンミリング法、ドリルを用いた穿孔法などが好適に挙げられる。このようにしてチップ化された特性の高いＩＩＩ族窒化物半導体デバイス１ｃが効率よく得られる。

ここで、図１（Ｆ）〜（Ｉ）、図２（Ｆ）〜（Ｉ）および図４（Ｆ）〜（Ｉ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法においては、ＩＩＩ族窒化物半導体デバイスをその主面に垂直な方向から見たときに、切り込み部１０ｅを形成する位置の少なくとも一部と、ＩＩＩ族窒化物半導体デバイス１を分割する位置の少なくとも一部とを、一致させることが好ましい。

ＩＩＩ族窒化物半導体デバイスをその主面に垂直な方向から見たときに、切り込み部１０ｅを形成する位置とＩＩＩ族窒化物半導体デバイス１を分割する位置とが一致する部分においては、分割が容易になるとともに、形成されるチップ化されたＩＩＩ族窒化物半導体デバイス１ｃの端部にＩＩＩ族窒化物膜１３の凹部１３ｅが形成されるため、チップ化の際のクラックの発生を防止することができる。

また、図１（Ｆ）〜（Ｉ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法において、切り込み部１０ｅのピッチＰを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチＤと同じとすることができる。両者のピッチを同じにすることにより、より効率的なＩＩＩ族窒化物半導体デバイス１ｃの製造が可能となる。

さらに、ＩＩＩ族窒化物半導体デバイスをその主面に垂直な方向から見たときに、切り込み部１０ｅを形成する位置の少なくとも一部と、ＩＩＩ族窒化物半導体デバイス１を分割する位置の少なくとも一部とを、一致させ、かつ、切り込み部１０ｅのピッチＰを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチＤと同じとすることにより、ＩＩＩ族窒化物半導体デバイスの主面上において切り込み部１０ｅを形成する位置とＩＩＩ族窒化物半導体デバイス１を分割する位置との全部が一致するため、分割がさらに容易になるとともに、形成されるチップ化されたＩＩＩ族窒化物半導体デバイス１ｃの端部にＩＩＩ族窒化物膜１３の凹部１３ｅが形成されるため、チップ化の際のクラックをさらに防止することができる。また、ＩＩＩ族窒化物半導体デバイス１をその主面に垂直な方向から見たときの切り込み部１０ｅを形成する位置とＩＩＩ族窒化物半導体デバイス１を分割する位置との全部が一致する、すなわち、ＩＩＩ族窒化物半導体デバイス１のデバイス機能発現領域にＩＩＩ族窒化物膜１３の凹部１３ｅおよび第２の電極６０の凸部６０ｄが形成されないため、より高い特性を有するＩＩＩ族窒化物半導体デバイス１，１ｃが得られる。

また、図２（Ｆ）〜（Ｉ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法において、切り込み部１０ｅのピッチＰを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチＤより小さくすることができる。切り込み部１０ｅのピッチＰをＩＩＩ族窒化物半導体デバイス１を分割するピッチＤより小さくすることにより、チップ化されたＩＩＩ族窒化物半導体デバイス１ｃは、ＩＩＩ族窒化物膜１３の複数の凹部１３ｅとそれに対応する第２の電極６０の複数の凸部６０ｄを含む。このため、ＩＩＩ族窒化物膜１３の複数の凹部１３ｅに形成された第２の電極６０の複数の凸部６０ｄのアンカー効果により、第２の電極６０とＩＩＩ族窒化物膜１３との接合性がより高くなる。

また、図４（Ｆ）〜（Ｉ）を参照して、本実施形態のＩＩＩ族窒化物半導体デバイスの製造方法において、切り込み部１０ｅのピッチＰを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチＤより大きくすることができる。切り込み部１０ｅのピッチＰを、ＩＩＩ族窒化物半導体デバイス１を分割するピッチＤより大きくすることにより、ＩＩＩ族窒化物複合基板１０の１枚あたりに切り込み部１０ｅを形成する回数を減らせるため、プロセスの時間効率および歩留を高められる。その結果、より高い特性を有するＩＩＩ族窒化物半導体デバイス１，１ｃの製造コストを低減し、かつ収率を高くできる。

［実施形態２：ＩＩＩ族窒化物半導体デバイス］
図８〜図１０を参照して、本発明の別の実施形態であるＩＩＩ族窒化物半導体デバイス１ｃは、第１の電極４０と、少なくとも１層のＩＩＩ族窒化物半導体層２０と、ＩＩＩ族窒化物膜１３と、第２の電極６０とが、この順に配置され、ＩＩＩ族窒化物膜１３は、少なくとも１つの凹部１３ｅを有する。本実施形態のＩＩＩ族窒化物半導体デバイス１ｃは、ＩＩＩ族窒化物膜１３が少なくとも１つの凹部１３ｅを有していることから、ＩＩＩ族窒化物膜１３の凹部１３ｅに形成された第２の電極６０の凸部６０ｄのアンカー効果により、第２の電極６０とＩＩＩ族窒化物膜１３との接合性が高くなる。ここで、ＩＩＩ族窒化物膜１３の凹部１３ｅの幅は、上記のアンカー効果を高める観点から、１０μｍ以上５００μｍ以下が好ましく、３０μｍ以上２００μｍ以下が好ましい。ＩＩＩ族窒化物膜１３の凹部１３ｅの深さは、上記のアンカー効果を高める観点から、１μｍ以上１００μｍ以下が好ましく、１０μｍ以上５０μｍ以下が好ましい。

本実施形態のＩＩＩ族窒化物半導体デバイス１は、作業性が高くコストが低い観点から、ＩＩＩ族窒化物膜１３の厚さが１０μｍ以上２５０μｍ以下が好ましく、５０μｍ以上２００μｍ以下がより好ましい。

図８を参照して、本実施形態の一例であるチップ化されたＩＩＩ族窒化物半導体デバイス１ｃは、ＩＩＩ族窒化物膜１３の凹部１３ｅおよびそこに形成されている第２の電極６０の凸部６０ｄがデバイスの両端部に形成されデバイス機能発現領域に形成されていないため、チップ化の際のクラックの発生が抑制され、第２の電極６０のＩＩＩ族窒化物膜１３との接合性が高いとともに高い特性を有する。

図９を参照して、本実施形態の別の例であるチップ化されたＩＩＩ族窒化物半導体デバイス１ｃは、ＩＩＩ族窒化物膜１３の凹部１３ｅおよびそこに形成されている第２の電極６０の凸部６０ｄがデバイスの両端部および内部に形成されているため、チップ化の際のクラックの発生が抑制され、第２の電極６０のＩＩＩ族窒化物膜１３との接合性が高い。

図１０を参照して、本実施形態のさらに別の例であるチップ化されたＩＩＩ族窒化物半導体デバイス１ｃは、ＩＩＩ族窒化物膜１３の凹部１３ｅおよびそこに形成されている第２の電極６０の凸部６０ｄがデバイスのひとつの端部に形成されデバイス機能発現領域に形成されていないため、チップ化の際のクラックの発生が抑制され、第２の電極６０のＩＩＩ族窒化物膜１３との接合性が高いとともに高い特性を有する。

Ａ．ＩＩＩ族窒化物半導体デバイスがＳＢＤの場合
（実施例Ａ１）
１．ＩＩＩ族窒化物複合基板の準備
図１（Ａ）を参照して、厚さ３００μｍのムライト基板である支持基板１１と厚さ１５０μｍのＧａＮ膜であるＩＩＩ族窒化物膜１３とが厚さ４００ｎｍのＳｉＯ₂膜である接合膜１２を介在させて接合した直径が１００ｍｍのＩＩＩ族窒化物複合基板１０を準備した。ここで、ＩＩＩ族窒化物膜１３としてのＧａＮ膜は、ＨＶＰＥ（ハイドライド気相成長）法により成長させたＧａＮバルク結晶から切り出されたものであり、その主面の転位密度は１０⁵ｃｍ^-2台と低く、その主面の不純物金属原子密度は３×１０¹²ｃｍ^-2未満と低く、その主面の不純物Ｓｉ原子密度は９×１０¹³ｃｍ^-2未満と低かった。また、支持基板１１としてのムライト基板は、５３質量％のシリカと４７質量％のアルミナとを混合焼結したものであり、その熱膨張係数はＧａＮの熱膨張係数とほぼ一致させたものであった。

２．ＩＩＩ族窒化物半導体層の成長
図１（Ｂ）を参照して、ＩＩＩ族窒化物膜１３上に、ＭＯＣＶＤ（有機金属化学気相堆積）法により、ＩＩＩ族窒化物半導体層２０として、厚さ１μｍのｎ⁺−ＧａＮ層２１（ドナー密度が１．５×１０¹⁸ｃｍ^-3）および厚さ７μｍのｎ^-−ＧａＮ層２２（ドナー密度が５．５×１０¹⁵ｃｍ^-3）をこの順に成長させた。ＩＩＩ族窒化物半導体層２０の成長温度は最高で１０５０℃に達した。ＩＩＩ族窒化物半導体層２０にはクラックの発生はなく、ＣＬ（カソードルミネッセンス）法により測定された転位密度は１０⁵ｃｍ^-2台であった。

３．開口部を有する絶縁体層の形成
図１（Ｃ）を参照して、ＩＩＩ族窒化物半導体層２０上に、プラズマＣＶＤ（化学気相堆積）法により、原料ガスとしてシランガスおよびアンモニアガスを用いて、厚さ５００ｎｍのＳｉ₃Ｎ₄層である絶縁体層３０を形成した。次いで、ＲＴＡ（高速アニール炉）を用いて、窒素雰囲気中６００℃で３分間アニールした。

次に、フォトリソグラフィー法により、絶縁体層３０の主面上に１ｍｍ角の開口部が１．５ｍｍのピッチで正方格子状に周期的に並べて形成されたレジストマスク（図示せず）を形成した。バッファードフッ酸（ダイキン工業株式会社製ＢＨＦ１１０）に浸漬し、レジストマスク（図示せず）の開口部の絶縁体層３０をエッチング除去することにより、主面上に１．５ｍｍのピッチで正方格子状に周期的に並べて配置された１ｍｍ角の開口部３０ｗを有する絶縁体層３０を形成した。

４．第１の電極の形成
図１（Ｃ）および（Ｄ）を参照して、絶縁体層３０の開口部３０ｗにおけるＩＩＩ族窒化物半導体層２０上および開口部３０ｗの近傍の開口端から５０μｍ以下の距離内の絶縁体層３０上に、フォトリソグラフィー法により形成した開口部を有するレジストマスク（図示せず）を形成した。その上に、ＥＢ蒸着法により厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層をこの順に成長させ、その後に、そのレジストマスクをアセトンで溶解除去することにより、そのレジストマスク上のＮｉ層およびＡｕ層をリフトオフした。次いで、ＲＴＡを用いて窒素雰囲気中４００℃で３分間アニールすることにより、ショットキーコンタクト電極である第１の電極４０を形成した。

５．パッド電極の形成
図１（Ｅ）を参照して、第１の電極４０上に、フォトリソグラフィー法により開口部を有するレジストマスク（図示せず）を形成した。ＥＢ蒸着法により厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層をこの順に成長させ、その後に、レジストマスクをアセトンで溶解除去することにより、レジストマスク上のＴｉ層およびＡｕ層をリフトオフして、パッド電極５０を形成した。

６．切り込み部の形成
図１（Ｆ）を参照して、直径１２５ｍｍで厚さが５００μｍのサファイア基板（図示せず）にワックス（図示せず）を介してＩＩＩ族窒化物複合基板１０を固定した。このとき、ＩＩＩ族窒化物複合基板１０のパッド電極５０側の主面がサファイア基板の主面と対向するようにした。さらに、パッド電極５０、第１の電極４０、開口部を有する絶縁体層３０、ＩＩＩ族窒化物半導体層２０、およびＩＩＩ族窒化物複合基板１０の外周側面部をワックス（図示せず）で保護した後、ＩＩＩ族窒化物複合基板１０の支持基板１１の主面側から幅１００μｍのダイシングブレードを装着したダイサーを用いてハーフカットモードでダイシングすることにより切り込み部１０ｅを形成した。ダイシングのピッチは１．５ｍｍとし、将来半導体デバイスのチップ化の際に分割する位置に一致させて一方向にダイシングした。切り込み部１０ｅの幅は最大で１２０μｍであった。上記のサファイア基板に固定されたＩＩＩ族窒化物複合基板１０の反りは基板全体で最大２０μｍであり、切り込み部１０ｅの深さは支持基板１１の主面側から３２０μｍ〜３４０μｍであった。すなわち、切り込み部１０ｅは、支持基板１１および接合膜１２を貫通し、ＩＩＩ族窒化物膜１３に深さ２０μｍ〜４０μｍの凹部１３ｅを形成した。その後、純水超音波洗浄によりダイシング汚れを除去した。

７．支持基板の分離除去
図１（Ｇ）を参照して、上記のダイシングを行なったものを、５０質量％のフッ化水素酸水溶液に１時間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温は２３℃であった。浸漬後流水洗浄を行なうと、ＩＩＩ族窒化物膜１３から短冊形状の支持基板１１が分離した。露出したＩＩＩ族窒化物膜１３の主面は、凹部１３ｅ以外の部分では、極めて平滑で、転位密度が１０⁵ｃｍ^-2台と低く、不純物金属原子密度が３×１０¹²ｃｍ^-2未満と低く、不純物Ｓｉ原子密度が９×１０¹³ｃｍ^-2未満と低かった。露出したＩＩＩ族窒化物膜１３の主面を塩酸および純水で洗浄した。

８．第２の電極の形成
図１（Ｈ）を参照して、露出したＩＩＩ族窒化物膜１３の主面上に、ＥＢ蒸着法により厚さ２００ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層をこの順に成長させることより第２の電極６０を形成した。こうして、ＳＢＤであるＩＩＩ族窒化物半導体デバイス１が得られた。このとき、ＩＩＩ族窒化物膜１３の凹部１３ｅを避けるようにしてメタルマスク（図示せず）を用いて電極特性評価パターンを形成し、電流電圧特性を測定したところ、第２の電極６０は、オーミックコンタクト性を示し、その接触抵抗は１×１０^-4Ωｃｍ^-2未満であった。

９．ＩＩＩ族窒化物半導体デバイスのチップ化
図１（Ｉ）を参照して、上記のＩＩＩ族窒化物半導体デバイス１を上記のサファイア基板（図示せず）から取り出し、アセトンおよびイソプロパノールによる洗浄により上記のワックスを除去した。こうして得られたＩＩＩ族窒化物半導体デバイス１を、その主面に垂直な方向から見たときに、切り込み部１０ｅが形成されている位置に一致する位置で、幅６０μｍのブレードでダイシングすることにより分割してチップ化されたＩＩＩ族窒化物半導体デバイス１ｃが得られた。

１０．特性評価
得られたチップ化されたＩＩＩ族窒化物半導体デバイス１ｃをパッケージに実装して、カーブトレーサを用いて電気特性を測定した。逆バイアスに対する耐圧は６００Ｖ以上であった。順バイアス動作時には、１０００μｍ角の電極パターンチップで１．５Ｖの動作条件で５Ａ以上の電流を流すことができた。

（実施例Ａ２）
以下の点以外は、実施例Ａ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅの形成の際に、実施例Ａ１と同様に一方向のダイシングを行なった後に、実施例Ａ１とは異なりＩＩＩ族窒化物複合基板１０の上記の一方向をその主面に垂直な方向の回りに９０°回転させた別の一方向も同様にしてダイシングした。ここで、切り込み部１０ｅの幅の最大値は１２０μｍであった。また、支持基板１１を分離除去する際に、５０質量％のフッ化水素酸水溶液に浸漬した。実施例Ａ１の場合より短い４５分間浸漬した後、流水洗浄を行なうと、ＩＩＩ族窒化物膜１３から正方形状の支持基板１１が分離した。

得られたＩＩＩ族窒化物半導体デバイス１について、第２の電極６０は、オーミックコンタクト性を示し、その接触抵抗が１×１０^-4Ωｃｍ^-2未満であった。また、チップ化および実装がされたＩＩＩ族窒化物半導体デバイス１ｃについて、逆バイアスに対する耐圧は６００Ｖ以上であった。順バイアス動作時には、１０００μｍ角の電極パターンチップで１．５Ｖの動作条件で５Ａ以上の電流を流すことができた。

（比較例Ａ１）
以下の点以外は、実施例Ａ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅを形成することなく、平面研削機を用いてＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３と接合膜１２との接合面からＩＩＩ族窒化物膜１３側へ平均で５０μｍ最大で７０μｍの深さまで研削した。その後、実施例Ａ１と同様にして、露出したＩＩＩ族窒化物膜１３の主面を塩酸および純水で洗浄し、Ａｌ、Ｔｉ、Ａｕ層を蒸着した。

得られたＩＩＩ族窒化物半導体デバイス１について、研削ならびにチップ化のダイシングの際に、外周部の欠けおよび／または数ｍｍ〜数十ｍｍに亘るクラックが発生した。また、上記の欠けおよびクラックの発生がなくチップ化および実装がされたＩＩＩ族窒化物半導体デバイス１ｃは、抵抗が高く、順バイアス動作時には１．５Ｖ印加時に３Ａ未満の電流しか流せなかった。

（比較例Ａ２）
以下の点以外は、実施例Ａ１と同様にして、ＩＩＩ族窒化物半導体デバイス１の作製を試みた。すなわち、切り込み部１０ｅを形成することなく、まず、平面研削機を用いてＩＩＩ族窒化物複合基板１０の支持基板１１の一部を研削した。支持基板１１を平均で４０μｍの厚さまで研削した後、５０質量％のフッ化水素酸水溶液に１時間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温は２３℃であった。１時間浸漬後、接合膜１２はエッチング除去されておらず、支持基板１１は分離除去されなかった。このため、これ以降のプロセスは不可能で、ＩＩＩ族窒化物半導体デバイス１は得られなかった。

（比較例Ａ３）
以下の点以外は、実施例Ａ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅを形成することなく、まず、平面研削機を用いてＩＩＩ族窒化物複合基板１０の支持基板１１の一部を研削した。支持基板１１を平均で４０μｍの厚さまで研削した後、５０質量％のフッ化水素酸水溶液に１２時間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温は２３℃であった。１２時間浸漬後、接合膜１２がエッチング除去され、支持基板１１は分離除去できた。しかし、外周からＩＩＩ族窒化物半導体層２０とワックス（図示せず）との界面にフッ化水素酸水溶液が浸入し、外周部から約２０ｍｍの範囲内の絶縁体層３０および第１の電極４０のＮｉ層がエッチングされている様子が目視で観測された。これらＮｉ層がエッチングされた領域はＩＩＩ族窒化物半導体層２０とサファイア基板との分離時に第１の電極４０のＡｕ層ならびにパッド電極５０がワックスと共に除去されてしまうため、ＩＩＩ族窒化物半導体デバイス１として機能しなかった。機能するＩＩＩ族窒化物半導体デバイス１が安定して得られたのは中央部半径２５ｍｍ(面積歩留２５％)の範囲内だけであった。

得られた機能するＩＩＩ族窒化物半導体デバイス１について、第２の電極６０は、オーミックコンタクト性を示し、その接触抵抗は１×１０^-4Ωｃｍ^-2未満であった。また、チップ化および実装がされたＩＩＩ族窒化物半導体デバイス１ｃについて、逆バイアスに対する耐圧は６００Ｖ以上であった。順バイアス動作時には、１０００μｍ角の電極パターンチップで１．５Ｖの動作条件で４Ａまでの電流を流すことができるにとどまった。

Ｂ．ＩＩＩ族窒化物半導体デバイスがＬＥＤの場合
（実施例Ｂ１）
１．ＩＩＩ族窒化物複合基板の準備
図１１（Ａ）を参照して、実施例Ａ１と同様の厚さ３００μｍのムライト基板である支持基板１１と厚さ１５０μｍのＧａＮ膜であるＩＩＩ族窒化物膜１３とが厚さ４００ｎｍのＳｉＯ₂膜である接合膜１２を介在させて接合した直径が１００ｍｍのＩＩＩ族窒化物複合基板１０を準備した。

２．ＩＩＩ族窒化物半導体層の成長
図１１（Ｂ）を参照して、ＩＩＩ族窒化物膜１３上に、ＭＯＣＶＤ（有機金属化学気相堆積）法により、ＩＩＩ族窒化物半導体層２０として、厚さ５μｍのｎ−ＧａＮ層２３、厚さ５０ｎｍのｎ−Ｉｎ_0.05Ｇａ_0.95Ｎ層２４、厚さ３ｎｍのＩｎ_0.14Ｇａ_0.86Ｎ層と厚さ１５ｎｍのＧａＮ層とにより形成される３周期の多重量子井戸構造を有する発光層２５、厚さ２０ｎｍのｐ−Ａｌ_0.08Ｇａ_0.92Ｎ層２６、および厚さ５０ｎｍのｐ⁺−ＧａＮ層２７をこの順に成長させた。ＩＩＩ族窒化物半導体層２０の成長温度は最高で１０５０℃に達した。ＩＩＩ族窒化物半導体層２０にはクラックの発生はなく、ＣＬ（カソードルミネッセンス）法により測定された転位密度は１０⁵ｃｍ^-2台であり、ＰＬ（フォトルミネッセンス）法により測定された発光中心波長（発光スペクトルの最大強度を与える波長をいう、以下同じ。）は４６０ｎｍであった。

次いで、ＲＴＡ（高速アニール炉）を用いて、窒素雰囲気中８００℃で３分間アニールすることにより、ｐ⁺−ＧａＮ層２７を活性化させた。

３．ＩＩＩ族窒化物半導体層のメサ部の形成
図１１（Ｃ）を参照して、フォトリソグラフィー法によりＩＩＩ族窒化物半導体層２０の主面上に８００μｍ角の正方形の島が１ｍｍのピッチで正方格子状に周期的に並べて形成されたレジストマスク（図示せず）を用いて、Ｃｌ₂ガスを用いたＩＣＰ−ＲＩＥ（誘導結合プラズマ−反応性イオンエッチング）法により、ＩＩＩ族窒化物半導体層２０の一部をｐ⁺−ＧａＮ層２７側の主面から５００ｎｍの深さまでエッチングして、開口部２０ｗにｎ−ＧａＮ層２３の一部を露出させた。こうして、ＩＩＩ族窒化物半導体層２０のメサ部２０ｍを形成した。エッチング後、アセトンおよびイソプロパノールで上記のレジストマスクを洗浄除去した。こうして、ＩＩＩ族窒化物半導体層２０のメサ部２０ｍを形成した。

４．ＩＩＩ族窒化物半導体層の保護膜形成
図１１（Ｃ）および（Ｄ）を参照して、上記のメサ部２０ｍが形成されたＩＩＩ族窒化物半導体層２０（詳細には、メサ部２０ｍのｐ⁺−ＧａＮ層２７および開口部２０ｗの露出したＩＩＩ族窒化物半導体層２０の側面およびｎ−ＧａＮ層２３の主面）上に厚さ１００ｎｍのＳｉＯ₂膜である保護膜７０を形成した。

５．第１の電極の形成
図１１（Ｅ）を参照して、フォトリソグラフィー法によりＩＩＩ族窒化物半導体層２０のメサ部２０ｍのｐ⁺−ＧａＮ層２７上に７６０μｍ角の開口部を有するレジストマスク（図示せず）を形成し、バッファードフッ酸で５分間エッチングすることにより、電極窓を形成した。さらに、純水で洗浄した後、ｐ⁺−ＧａＮ層２７上の一部に、ＥＢ蒸着法により、厚さ７ｎｍのＮｉ層および厚さ１１ｎｍのＡｕ層をこの順に成長させた後、アセトンにより上記のレジストマスクを溶解除去することにより、レジストマスク上のＮｉ層およびＡｕ層をリフトオフして、ｐ−電極である第１の電極４０を形成した。

次いで、ＲＴＡを用いてＯ₂ガスを０．４体積％混合したＮ₂ガス雰囲気において５００℃で３分間アニールすることにより、第１の電極４０を合金化した。

さらに、フォトリソグラフィー法により第１の電極４０上に開口部を有するレジストマスクを形成した後、その開口部に、ＥＢ蒸着法により、厚さ２０ｎｍのＴｉ層、厚さ３０ｎｍのＰｔ層および厚さ３００ｎｍのＡｕ層をこの順に成長させることにより、パッド電極５０を形成した。

６．切り込み部の形成
図１１（Ｆ）を参照して、直径１２５ｍｍで厚さが５００μｍのサファイア基板（図示せず）にワックス（図示せず）を介してＩＩＩ族窒化物複合基板１０を固定した。このとき、ＩＩＩ族窒化物複合基板１０のパッド電極５０側の主面がサファイア基板（図示せず）の主面と対向するようにした。さらに、第１の電極４０、保護膜７０、ＩＩＩ族窒化物半導体層２０、およびＩＩＩ族窒化物複合基板１０の外周側面部をワックス（図示せず）で保護した後、ＩＩＩ族窒化物複合基板１０の支持基板１１の主面側から幅１００μｍのダイシングブレードを装着したダイサーを用いてハーフカットモードでダイシングすることにより切り込み部１０ｅを形成した。ダイシングのピッチは１ｍｍとし、将来半導体デバイスのチップ化の際に分割する位置に一致させて一方向にダイシングした。切り込み部１０ｅの幅は最大で１２０μｍであった。上記のサファイア基板に固定されたＩＩＩ族窒化物複合基板１０の反りは基板全体で最大２０μｍであり、切り込み部１０ｅの深さは支持基板１１の主面側から３２０μｍ〜３４０μｍであった。すなわち、切り込み部１０ｅは、支持基板１１および接合膜１２を貫通し、ＩＩＩ族窒化物膜１３に深さ２０μｍ〜４０μｍの凹部１３ｅを形成した。その後、純水超音波洗浄によりダイシング汚れを除去した。

７．支持基板の分離除去
図１１（Ｇ）を参照して、上記のダイシングを行なったものを、５０質量％のフッ化水素酸水溶液に４０分間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温は２３℃であった。浸漬後流水洗浄を行なうと、ＩＩＩ族窒化物膜１３から短冊形状の支持基板１１が分離した。露出したＩＩＩ族窒化物膜１３の主面は、凹部１３ｅ以外の部分では、極めて平滑で、転位密度が１０⁵ｃｍ^-2台と低く、不純物金属原子密度が３×１０¹²ｃｍ^-2未満と低く、不純物Ｓｉ原子密度が９×１０¹³ｃｍ^-2未満と低かった。露出したＩＩＩ族窒化物膜１３の主面を塩酸および純水で洗浄した。

８．第２の電極の形成
図１１（Ｈ）を参照して、ＩＩＩ族窒化物膜１３上に、ＥＢ蒸着法により、厚さ２００ｎｍのＡｌ層、厚さ２０ｎｍのＴｉ層、厚さ８０ｎｍのＰｔ層および厚さ３００ｎｍのＡｕ層をこの順に成長させることにより、第２の電極６０を形成した。

次に、上記サファイア基板を取り外し、上記ワックスをアセトン洗浄および純水洗浄により除去することにより、ＬＥＤであるＩＩＩ族窒化物半導体デバイス１が得られた。

９．ＩＩＩ族窒化物半導体デバイスのチップ化
図１１（Ｉ）を参照して、次に、ＩＩＩ族窒化物半導体デバイス１のパッド電極５０側の主面をダイシングテープ（図示せず）の主面に対向するように固定した。次いで、レーザスクライバを用いてＩＩＩ族窒化物半導体デバイス１の第２の電極６０側からダイシング溝を形成した後、ブレーカを用いてＩＩＩ族窒化物半導体デバイス１を劈開することにより、チップ化されたＩＩＩ族窒化物半導体デバイス１ｃが得られた。

１０．特性評価
得られたチップ化されたＩＩＩ族窒化物半導体デバイス１ｃをステム（図示せず）に実装した。具体的には、ＩＩＩ族窒化物半導体デバイス１ｃの第２の電極６０を銀ペーストで上記のステムにダイボンディングし、第１の電極４０上に形成されたパッド電極５０をワイヤ（図示せず）で上記のステムに結線した後、透明樹脂で封止した。こうして実装されたＩＩＩ族窒化物半導体デバイス１ｃの電気特性を積分球を用いて測定した。ＩＩＩ族窒化物半導体デバイス１ｃは、立ち上がり電圧が２．７Ｖであり、微分抵抗が１５ｍΩｃｍ²であった。

（実施例Ｂ２）
以下の点以外は、実施例Ｂ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅの形成の際に、実施例Ｂ１と同様に一方向のダイシングを行なった後に、実施例Ｂ１とは異なりＩＩＩ族窒化物複合基板１０の上記の一方向をその主面に垂直な方向の回りに９０°回転させた別の一方向も同様にしてダイシングした。ここで、切り込み部１０ｅの幅の最大値は１２０μｍで、切り込み部１０ｅの深さは２０μｍ〜４０μｍであった。また、支持基板１１を分離除去する際に、５０質量％のフッ化水素酸水溶液に浸漬した。実施例Ｂ１の場合より短い４５分間浸漬した後、流水洗浄を行なうと、ＩＩＩ族窒化物膜１３から正方形状の支持基板１１が分離した。

ステムに実装されたＩＩＩ族窒化物半導体デバイス１ｃは、立ち上がり電圧が２．７Ｖであり、微分抵抗が１５ｍΩｃｍ²であった。

（比較例Ｂ１）
以下の点以外は、実施例Ｂ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅを形成することなく、平面研削機を用いてＩＩＩ族窒化物複合基板１０の支持基板１１および接合膜１２を研削した。支持基板１１および接合膜１２を確実に除去するため、ＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３の一部まで研削して、支持基板１１および接合膜１２を確実に除去するため、ＩＩＩ族窒化物複合基板１０のＩＩＩ族窒化物膜１３と接合膜１２との接合面からＩＩＩ族窒化物膜１３側へ平均で５０μｍ最大で７０μｍの深さまで研削した。その後、露出したＩＩＩ族窒化物膜１３の主面を、実施例Ａ１と同様に塩酸および純水で洗浄し、Ａｌ、Ｔｉ、Ａｕ層を蒸着した。

得られたＩＩＩ族窒化物半導体デバイス１について、研削ならびにチップ化の際に、外周部の欠けおよび／または数ｍｍ〜数十ｍｍに亘るクラックおよび／または第２の電極６０の剥がれが発生したサンプルの割合は全体の４０％に達した。また、上記の欠けおよびクラックの発生および電極剥がれの発生がなくチップ化および実装がされたＩＩＩ族窒化物半導体デバイス１ｃは、ＬＥＤとして、抵抗が高く、明確な立ち上がり電圧および微分抵抗は観測できなかった。

（比較例Ｂ２）
以下の点以外は、実施例Ｂ１と同様にして、ＩＩＩ族窒化物半導体デバイス１の作製を試みた。すなわち、切り込み部１０ｅを形成することなく、まず、平面研削機を用いてＩＩＩ族窒化物複合基板１０の支持基板１１の一部を研削した。支持基板１１を平均で４０μｍの厚さまで研削した後、５０質量％のフッ化水素酸水溶液に１時間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温が２３℃であった。１時間浸漬後、接合膜１２がエッチング除去されず、支持基板１１は分離除去されなかった。このため、これ以降のプロセスは不可能で、ＩＩＩ族窒化物半導体デバイス１は得られなかった。

（比較例Ｂ３）
以下の点以外は、実施例Ｂ１と同様にして、ＩＩＩ族窒化物半導体デバイス１およびチップ化されたＩＩＩ族窒化物半導体デバイス１ｃを形成して、その電気特性を評価した。すなわち、切り込み部１０ｅを形成することなく、まず、平面研削機を用いてＩＩＩ族窒化物複合基板１０の支持基板１１の一部を研削した。支持基板１１を平均で４０μｍの厚さまで研削した後、５０質量％のフッ化水素酸水溶液に１２時間浸漬した。このフッ化水素酸水溶液は、２００ｒｐｍで撹拌されており、液温が２３℃であった。１２時間浸漬後、接合膜１２がエッチング除去され、支持基板１１は分離除去できた。しかし、外周からＩＩＩ族窒化物半導体層２０とワックス（図示せず）との界面にフッ化水素酸水溶液が浸入し、外周部から約２０ｍｍの範囲内の保護膜７０および第１の電極４０がエッチングされている様子が目視で観測された。これら第１の電極４０がエッチングされた領域は、ＩＩＩ族窒化物半導体デバイス１として機能しなかった。機能するＩＩＩ族窒化物半導体デバイス１が安定して得られたのは中央部半径２０ｍｍ(面積歩留１６％)の範囲内だけであった。

ステムに実装された機能するＩＩＩ族窒化物半導体デバイス１ｃは、立ち上がり電圧が３．０Ｖであり、微分抵抗が４０ｍΩｃｍ²であった。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１ｃ ＩＩＩ族窒化物半導体デバイス、１０ ＩＩＩ族窒化物複合基板、１０ｅ 切り込み部、１０Ｌ 接合基板、１１ 支持基板、１２ 接合膜、１３ ＩＩＩ族窒化物膜、１３ｅ 凹部、１３Ｄ，１３Ｄｒ ＩＩＩ族窒化物膜ドナー基板、２０ ＩＩＩ族窒化物半導体層、２０ｍ メサ部、２０ｗ，３０ｗ 開口部、２１ ｎ⁺−ＧａＮ層、２２ ｎ^-−ＧａＮ層、２３ ｎ−ＧａＮ層、２４ ｎ−Ｉｎ_0.05Ｇａ_0.95Ｎ層、２５ 発光層、２６ ｐ−Ａｌ_0.08Ｇａ_0.92Ｎ層、２７ ｐ⁺−ＧａＮ層、３０ 絶縁体層、４０ 第１の電極、５０ パッド電極、６０ 第２の電極、６０ｄ 凸部、７０ 保護膜、１３０ 下地基板、１４０ 保護部材、Ｄ ＩＩＩ族窒化物半導体デバイスを分割するピッチ、Ｐ 切り込み部のピッチ。

Claims (8)

1. 支持基板とＩＩＩ族窒化物膜とが接合膜を介在して接合されているＩＩＩ族窒化物複合基板を準備する工程と、
   前記ＩＩＩ族窒化物複合基板の前記ＩＩＩ族窒化物膜上に少なくとも１層のＩＩＩ族窒化物半導体層を成長させる工程と、
   前記ＩＩＩ族窒化物半導体層上に第１の電極を形成する工程と、
   前記ＩＩＩ族窒化物複合基板の前記支持基板および前記接合膜を貫通して前記ＩＩＩ族窒化物膜に達する切り込み部を形成する工程と、
   前記切り込み部からエッチャントを浸入させて、前記接合膜をエッチングして除去することにより、前記ＩＩＩ族窒化物膜から前記支持基板を分離して除去する工程と、
   前記ＩＩＩ族窒化物膜上に第２の電極を形成することによりＩＩＩ族窒化物半導体デバイスを得る工程と、を含むＩＩＩ族窒化物半導体デバイスの製造方法。
2. 前記ＩＩＩ族窒化物半導体デバイスを分割することによりチップ化する工程をさらに含む請求項１に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
3. 前記ＩＩＩ族窒化物半導体デバイスをその主面に垂直な方向から見たときに、前記切り込み部を形成する位置の少なくとも一部と、前記ＩＩＩ族窒化物半導体デバイスを分割する位置の少なくとも一部とを、一致させる請求項２に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
4. 前記切り込み部のピッチは、前記ＩＩＩ族窒化物半導体デバイスを分割するピッチと同じである請求項２または請求項３に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
5. 前記切り込み部のピッチは、前記ＩＩＩ族窒化物半導体デバイスを分割するピッチより小さい請求項２または請求項３に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
6. 前記切り込み部のピッチは、前記ＩＩＩ族窒化物半導体デバイスを分割するピッチより大きい請求項２または請求項３に記載のＩＩＩ族窒化物半導体デバイスの製造方法。
7. 第１の電極と、少なくとも１層のＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物膜と、第２の電極とが、この順に配置され、
   前記ＩＩＩ族窒化物膜は、少なくとも１つの凹部を有するＩＩＩ族窒化物半導体デバイス。
8. 前記ＩＩＩ族窒化物膜の厚さは、１０μｍ以上２５０μｍ以下である請求項７に記載のＩＩＩ族窒化物半導体デバイス。

Images